TWI598938B

TWI598938B - 包括使用砷化銦膜的金屬矽觸點的元件及設備與方法

Info

Publication number: TWI598938B
Application number: TW102101667A
Authority: TW
Inventors: 阿門德哈雷德Ｚ; 古柏羅吉帕布; 諾里阿提夫; 張鎂
Original assignee: 應用材料股份有限公司
Priority date: 2012-01-26
Filing date: 2013-01-16
Publication date: 2017-09-11
Also published as: TW201342434A

Description

包括使用砷化銦膜的金屬矽觸點的元件及設備與方法

本發明的實施例一般關於半導體製造處理及元件的領域，特別關於用以形成諸如場效電晶體等元件之設備及方法的領域，其中該場效電晶體包括砷化銦膜提供低接觸電阻率。

可於半導體基板上製造微電子元件而成為積體電路，在積體電路中許多導電層彼此連接，以使電子訊號能於元件內傳遞。此類元件的例子之一為互補式金氧半導體(complementary metal-oxide-semiconductor；CMOS)場效電晶體(field effect transistor；FET)或MOSFET。

範例FET或MOSFET包括矽基板的表面上之閘極介電層上之閘極電極。可沿著閘極電極的相對側提供源極/汲極區域。源極和汲極區域為矽基板的重度摻雜區域。通常可使用矽化物層(例如，矽化鎳)來將層間介電質中的觸點耦接至源極和汲極區域。

為了保留驅動電流能力，與矽化物/矽介面相關的觸點電阻為待解決的最大挑戰之一。22 nm結點以外之電晶體的矽源極/汲極上之超薄矽化物所需的接觸電阻率必須低於4×10^-9 ohm-cm²。然而，目前最廣泛被接受的合金矽化鎳(NiSi)所具有的接觸電阻率為1×10^-8 ohm-cm²之數量級。

已發展出不同的觸點設計來達到金屬與矽源極/汲極擴散區之間的低有效蕭特基能障高度(schottky barrier height；SBH)。此類方法之一涉及在金屬與矽之間插入介面氧化物，以降低金屬引致能隙狀態(metal-induced gap states；MIGS)的密度。另一個方法涉及藉由介面SiO₂或高κ介電引致的偶極子(dipole)所進行的SBH調節。然而，具有大的導電帶補償之高能帶隙氧化物的插入會導致大的穿隧電阻，且可能補償了費米拔釘(Fermi unpinning)的正向功效。

因此，有需要能提供低於1 x10^-8 ohm-cm²之接觸電阻率的新式觸點設計。

本發明的一個態樣關於基板處理設備。在此態樣的實施例中，該設備包含：第一處理腔室，用以清潔基板以提供經清潔基板；第二處理腔室，連通第一處理腔室，以沉積包含砷化銦之層於經清潔基板上；第三處理腔室，連通第二處理腔室，以沉積金屬層於包含砷化銦之該層上；以及控制系統，連通第一、第二及第三處理腔室，其中第一、第二及第三處理腔室在負載鎖定狀態下連通。

在某些實施例中，第一處理腔室可為原子氫清潔腔室或Siconi^TM腔室或類似腔室。

在一或多個實施例中，第二處理腔室為原子層沉積 (ALD)腔室、物理氣相沉積(PVD)腔室、化學氣相沉積(CVD)腔室或分子束磊晶(MBE)腔室。在某些實施例中，第二處理腔室為ALD腔室。在某些實施例中，第二處理腔室為濺射腔室。第二處理腔室可進一步包含功率源，以在處理區中維持特定溫度，如範圍自約350℃至約500℃的溫度。

根據此態樣的一或更多個實施例，砷化銦層具有預定厚度。在某些實施例中，砷化銦層的預定厚度經選擇以最佳化與下方基板表面之接觸電阻率。一或多個實施例提供了經選擇的預定厚度，以提供低於1×10^-8 ohm-cm²的接觸電阻率。在某些實施例中，預定厚度經選擇以提供4×10^-9 ohm-cm²的接觸電阻率。根據一或多個實施例，預定厚度的範圍自約0.5 nm至約2 nm。

砷化銦層也可包括額外成分，如鎵、鋁、銻、磷或其它摻質。

在一或更多個實施例中，控制系統包含CPU及電腦可讀取媒體，電腦可讀取媒體上儲存有一組機器可執行指令，當該組機器可執行指令由CPU執行時，導致該設備進行包含下列步驟之方法：清潔基板之表面，以提供經清潔基板；將經清潔基板自第一處理腔室移動至傳遞腔室；將經清潔基板自傳遞腔室移動至第二處理腔室；沉積砷化銦膜於經清潔基板上；將具有砷化銦膜於其上的基板自第二處理腔室移動至傳遞腔室；將具有砷化銦膜於其上的基板自傳遞腔室移動至第三處理腔室；以及沉積金屬膜於砷化銦膜上。

本發明的另一態樣提供了於基板上形成觸點的方法，該方法包含下列步驟：清潔基板之表面，以提供經清潔基板；沉積砷化銦層於經清潔基板上；以及沉積金屬層於砷化銦層上，其中於清潔與砷化銦沉積之間且於砷化銦沉積與金屬層沉積之間，基板未暴露於空氣。在一或更多個實施例中，可在將金屬層沉積於砷化銦層上之前及/或之後，藉由快速熱處理來處理具有砷化銦層於其上的基板。在多個實施例中，砷化銦層進一步包含額外的成分，如鎵及/或鋁及/或其它摻質。

根據此方法的一或更多個實施例，砷化銦層具有預定厚度。在某些實施例中，砷化銦層的預定厚度可經選擇以最佳化與下方基板表面之接觸電阻率。一或更多個實施例的預定厚度經選擇以提供低於1×10^-8 ohm-cm²的接觸電阻率。在某些實施例中，預定厚度經選擇以提供4×10^-9 ohm-cm²的接觸電阻率。根據一或更多個實施例，預定厚度的範圍自約0.5 nm至約2 nm。

本發明的又一方面提供一種元件，該元件包含：包括表面之基板；位於基板的表面上之In(Ga)As層；以及位於In(Ga)As層上的金屬層。在某些實施例中，In(Ga)As層具有範圍自約0.5 nm至約3 nm的厚度。

在此態樣的實施例中，金屬層為觸點且該元件具有低於10^-8 ohm-cm²之接觸電阻率。於特定的實施例中，接觸電阻率低於4×10^-9 ohm-cm²。

上文已概述而非擴大本發明的某些特徵及技術優點。本發明所屬技術領域中的習知技藝者應理解到，本文所揭露的特定實施例可易於利用作為修飾或設計本發明範疇內的其它結構或製程之基礎。本發明所屬技術領域中的習知技藝者也應理解到，這樣等效的結構並未背離隨附申請專利範圍中所載之發明的精神與範疇。

20‧‧‧機械手臂

50‧‧‧機械手臂

100‧‧‧腔室

102‧‧‧腔室本體

104‧‧‧基板

106‧‧‧基板支撐件

108‧‧‧遮蔽件

110‧‧‧遮蔽支撐件

111‧‧‧靶材組件

112‧‧‧靶材

114‧‧‧背板

118‧‧‧

120‧‧‧可濺射區

310‧‧‧系統

312‧‧‧負載鎖定腔室

314‧‧‧負載鎖定腔室

332‧‧‧處理腔室

334‧‧‧處理腔室

336‧‧‧處理腔室

338‧‧‧處理腔室

342‧‧‧傳遞腔室

344‧‧‧傳遞腔室

353‧‧‧控制器

354‧‧‧中央處理單元

355‧‧‧記憶體

356‧‧‧輸入/輸出電路

362‧‧‧處理腔室

364‧‧‧處理腔室

366‧‧‧處理腔室

368‧‧‧處理腔室

400‧‧‧FET元件

410‧‧‧源極/汲極區域

412‧‧‧介面層

420‧‧‧金屬接觸層

440‧‧‧層間介電質

501‧‧‧腔室蓋

502‧‧‧腔室壁

503‧‧‧腔室板

504‧‧‧腔室控制器

505‧‧‧溫度控制器

506‧‧‧供應器

507‧‧‧供應器

508‧‧‧惰性氣體供應器

509‧‧‧惰性氣體導管

510‧‧‧閥

511‧‧‧惰性氣體閥

512‧‧‧控制器

513‧‧‧控制器

514‧‧‧舉升機構

515‧‧‧節流閥

516‧‧‧隔離閥

517‧‧‧排放管線

518‧‧‧排放系統

521‧‧‧注入器

524‧‧‧處理區

525‧‧‧導管

527‧‧‧導管

528‧‧‧泵

529‧‧‧惰性氣體導管

531‧‧‧排放導管

533‧‧‧流控制器

534‧‧‧CPU

535‧‧‧記憶體

536‧‧‧I/O

可藉由參照描繪於隨附圖式中之本發明的說明性實施例，而瞭解以上所簡述且更詳細於下文中討論之本發明的實施例。然而，應注意的是，隨附圖式僅為說明本發明之典型實施例，而非用於限制其範疇，本發明亦允許其它等效實施例。

第1圖顯示多種厚度之InAs膜的計算後接觸電阻率的作圖；第2圖繪示根據本發明的一或更多個實施例的設備之概要圖；第3圖繪示根據本發明的一或更多個實施例的叢集工具系統之概要圖；第4圖繪示根據本發明的一或更多個實施例的FET元件之實施例；以及第5圖繪示根據本發明的一或更多個實施例的設備之概要圖。

已發現使用砷化銦(InAs)膜作為電晶體觸點中的介面層可提供低於1×10^-8 ohm-cm²的接觸電阻率。因此，本文所述的多個實施例提供了用以於基板表面上形成薄InAs層的方法及設備。

如本文所用，「基板表面(substrate surface)」指的是任何基板或形成於基板上的材料表面，在製造過程期間，可於所述基板或材料表面上執行膜處理。舉例而言，依據應用，可於其上執行處理的基板表面包括諸如矽、氧化矽、應變矽、矽鍺、碳化矽、絕緣體上矽(SOI)、碳摻雜之氧化矽、氮化矽、經摻雜之矽、鍺、砷化鎵、砷化銦、砷化銦鎵、砷化銦鋁、玻璃、藍寶石及任何其它材料(如金屬、金屬氮化物、金屬合金及其他導電材料)等材料。基板表面上的阻障層、金屬或金屬氮化物包括鈦、氮化鈦、氮化鎢、鉭及氮化鉭、鋁、銅或有益於元件製造的任何其他導體或導電性或非導電性阻障層。基板可具有各種尺寸(諸如，200 mm或300 mm直徑的晶圓)，也可為矩形或正方形片。可使用本發明之實施例的基板包括，但不限於，半導體晶圓，諸如結晶矽(如，Si<100>或Si<111>)、氧化矽、應變矽、矽鍺、碳化矽、經摻雜或無摻雜之多晶矽、經摻雜或無摻雜之矽晶圓、III-V族材料(如GaAs、GaN、InP，等等)、含砷化銦基板(如砷化銦、砷化銦鎵、砷化銦鋁，等等)，以及經圖案化或未經圖案化之晶圓。可將基板暴露於預處理製程，以研磨、蝕刻、還原、氧化、羥基化、退火及/或烘烤基板表面。

根據一或更多個實施例，基板包括矽。在某些實施例中，基板為n-摻雜的矽。也可使用其它基板材料，包括但不限於，上文所描述的那些材料。

為了研究經過InAs/n-Si異質結構的傳輸，並與具有費米能階釘札(pinned Fermi level)的NiSi/n-Si作比較，已開發根據矩陣傳輸法(transfer-matrix method)的數值解算器(numerical solver)，以計算電子經過穿隧障壁的傳輸或然率。用於經過金屬/InAs/Si結構的電流之公式如以下公式(I)：其中J為電流密度，q為電子的電荷，k為波茲曼常數(Boltzmann's constant)，h為約化蒲朗克常數(reduced Planck's constant)、E_Fs及E_Fm分別為半導體及金屬中的費米能階，E_C為半導體的導電帶邊緣，m*為穿隧有效質量(tunneling effective mass)，且T為溫度。

使用Schrödinger-Poisson解算器來模擬結構，Schrödinger-Poisson解算器可解釋超薄InAs及矽中的量子化。使用變形位能及應變張量來計算因雙軸應變(biaxial strain)所導致的InAs能帶隙量的增加。接著，將來自Schrödinger-Poisson解算器的模擬後位能輪廓(potential profile)輸入數值解算器，以使用矩陣傳輸法計算傳輸或然率。作為能量的函數之所獲得的傳輸或然率被積分並與穿隧障壁各側上的費米占有因子(Fermi occupancy factor)相乘，以計算電流密度J。電流密度J被定為不同InAs膜厚度之電壓V的函數。

可根據以下方程式(II)計算接觸電阻率ρ_c：ρ_c=dV/dJ (II)

第1圖顯示在電流密度為10⁷ A/cm²下，計算後之ρ_c 作為InAs厚度的函數。如可見於第1圖，低的InAs厚度被預測具有低接觸電阻率。特別地，新InAs觸點設計的模擬顯示接近1×10^-9ohm-cm²的接觸電阻率是可能的。

因此，本發明的一個態樣關於在基板表面上形成InAs層的方法。在此態樣的實施例中，該方法包含：控制砷化銦層於基板表面上之沉積，以提供具有預定厚度的砷化銦層，以最佳化與下方基板之接觸電阻率。在一或更多個實施例中，砷化銦層可包含諸如鎵等額外成分。視情況包括鎵的砷化銦層將被指稱為In(Ga)As層。In(Ga)As層不必然包括鎵，且除了銦及砷之外可包括額外成分。其它摻質可包括鋁、銻或磷等等。在多個實施例中，In(Ga)As層包含至少20%、30%、40%、50%、60%、70%、80%、90%、95%、96%、97%、98%、99%、99.5%或99.9%的銦及砷。在其他多個實施例中，In(Ga)As層包含至少20%、30%、40%、50%、60%、70%、80%、90%、95%、96%、97%、98%、99%、99.5%或99.9%的銦、鎵及砷。

一或更多個實施例提供了具有預定厚度的In(Ga)As層，以提供低於10^-8ohm-cm²的接觸電阻率。在某些實施例中，In(Ga)As層具有預定厚度，以提供低於4×10^-9ohm-cm²的接觸電阻率。在某些實施例中，In(Ga)As層的預定厚度範圍自約0.5nm至約3nm。在某些實施例中，In(Ga)As層的預定厚度範圍自約0.5nm至約2nm。根據一或更多個實施例，In(Ga)As層的預定厚度範圍自約1nm至約2nm。

在一或更多個實施例中，在真空狀態下(即，在降低的壓力下且不將基板暴露於周圍空氣)進行本發明之方法。在一或更多個實施例中，此方法可如原子層沉積(ALD)製程、分子束磊晶(MBE)製程、化學氣相沉積(CVD)磊晶製程或物理氣相沉積(PVD)製程等製程般被進行。

在典型的ALD製程中，可使用「A」前驅物及「B」前驅物的交替脈衝或流動來沉積膜，例如，以脈衝式前驅物及共同反應物的多重循環之脈衝式傳送，例如，A前驅物脈衝、B前驅物脈衝、A前驅物脈衝、B前驅物脈衝、A前驅物脈衝、B前驅物脈衝等等。可持續使表面交替暴露於反應物「A」及「B」，直到膜達到期望厚度為止。然而，除了以脈衝方式供應反應物之外，氣體可自氣體分配頭或噴嘴同步流入，且基板及/或氣體分配頭可移動，使得基板持續暴露於氣體。當然，前述ALD循環僅為諸多ALD製程循環的範例，其中藉由前驅物及共同反應物的交替層可在ALD製程循環中形成沉積的層。

範例銦及砷前驅物可分別包括，但不限於，三甲基銦及三甲基砷。若In(Ga)As膜也包括鎵，則可使用諸如三甲基鎵等鎵前驅物。

在某些實施例中，PVD處理為濺射處理。一或更多個實施例提供了諸如矽等其它成分與In(Ga)As共同濺射。

根據一或更多個實施例，在形成In(Ga)As層之後，基板受到進一步處理。進一步處理可在與In(Ga)As膜腔室相同的腔室中進行，或在一或更多個分離的處理腔室中進行。在某些實施例中，其上具有In(Ga)As膜的基板自第一腔室被移動至分離的第二腔室，以進行進一步處理。其上具有In(Ga)As膜的基板可自第一腔室被直接移動至分離的處理腔室，或可自第一腔室被移動至一或更多個傳遞腔室，並接著被移動至期望之分離的處理腔室。

根據一或多個實施例，當從一個腔室移動至下一個腔室時，其上具有In(Ga)As膜的基板持續處於真空或「負載鎖定」條件下，且不被暴露於周圍空氣。傳遞腔室可因此處於真空狀態下且在真空壓力下被「抽空(pump down)」。惰性氣體可存在於處理腔室或傳遞腔室中。在某些實施例中，可使用惰性氣體作為淨化氣體，以在基板的表面上形成In(Ga)As層之後移除部分或全部反應物。根據一或更多個實施例，淨化氣體被注入於In(Ga)As形成腔室的出口處，以防止反應物自In(Ga)As形成腔室移動至傳遞腔室及/或處理腔室。因此，惰性氣體流在腔室的出口處形成簾幕。

其它處理腔室可包括但不限於，沉積腔室、蝕刻腔室及快速熱處理(RTP)腔室。根據一或更多個實施例，在沉積In(Ga)As層之前清潔或蝕刻基板表面。某些實施例使金屬膜藉由諸如化學氣相沉積(CVD)或原子層沉積(ALD)等沉積處理而沉積在In(Ga)As層上。在某些實施例中，金屬膜透過原子層沉積處理而沉積在In(Ga)As層上。在一或更多個實施例中，被沉積的金屬包含Ti、TiN、Ta、TaN、W、WN、Mo、TiAl或上述金屬的組合物、複合物或合金。

在一個範例製程中，基板經蝕刻，具有預定厚度的In(Ga)As層被沉積在經蝕刻的基板上，且金屬膜接著沉積於 In(Ga)As層上。在另一個範例製程中，基板經蝕刻，具有預定厚度的In(Ga)As層被沉積在經蝕刻的基板上，In(Ga)As層藉由快速熱處理被退火，且金屬膜接著被沉積於In(Ga)As層上。這樣的快速熱處理可再結晶In(Ga)As層，且可被用來調節In(Ga)As層的能隙特性。根據一或更多個實施例，可在範圍自約200℃至約1000℃的溫度下進行快速熱處理。

本發明的另一方面有關於在基板上形成觸點的方法，該方法包含下列步驟：將基板的表面暴露於銦前驅物及砷前驅物，以於基板的表面上形成In(Ga)As層，以及於In(Ga)As層上沉積金屬層。在此態樣的實施例中，In(Ga)As層的厚度範圍自約0.5 nm至約3 nm。在某些實施例中，In(Ga)As層之預定厚度的範圍自約0.5 nm至約2 nm。根據一或更多個實施例，In(Ga)As層之預定厚度的範圍自約1 nm至約2 nm。

根據一或更多個實施例，在In(Ga)As形成步驟與金屬層沉積步驟之間，基板不會暴露於空氣。藉此，In(Ga)As層不會氧化且將維持超薄。在一或更多個實施例中，可透過ALD、PVD、CVD或MBE製程形成In(Ga)As層。在某些實施例中，可透過濺射處理形成In(Ga)As層，且可透過原子層沉積製程形成金屬層。在某些實施例中，In(Ga)As層及金屬層二者皆可透過ALD製程形成。

本發明的又一方面關於用以進行根據上文所描述之任何實施例的製程之設備。特別地，本案所提供的是用以在基板表面上形成觸點的設備。一個實施例關於一設備，該設備包含腔室、In(Ga)As靶材、功率源及控制系統，該腔室具有壁，該壁界定包括基板支撐件之處理區。

第2圖繪示根據本發明之此方面的一個實施例。半導體製造腔室100包含腔室本體102及基板104，基板104由基板支撐件106支撐於腔室本體102內。靶材組件111包括由背板114所支撐的靶材112。靶材包括前面側或可濺射區120，前面側或可濺射區120相對於基板支撐件106間隔設置。包含通常為環形之金屬環的遮蔽件108環繞地延伸於靶材周圍。遮蔽件108藉由遮蔽支撐件110固持於腔室中。設備可包括腔室壁中的傳送閥(未繪示)，以在受控的壓力下從處理區將基板移動至傳遞腔室，以防止基板暴露於周圍空氣。

可透過氣體遞送系統將製程氣體導入腔室100，氣體遞送系統典型包括製程氣體供應器(未繪示)，製程氣體供應器可包括一或更多個氣體源供給一或更多個氣體導管，所述氣體導管可容許氣體透過氣體入口流入腔室，氣體入口典型地為腔室的多個壁之一者中的開口。製程氣體可包含諸如氬、氪或氙等非反應性氣體，所述氣體可能量化衝擊靶材112並自靶材112濺射材料。靶材112與腔室100電性隔離，且靶材112連接至靶材功率源供應器(未繪示)，例如，RF功率源、DC功率源、脈衝的DC功率源，或使用RF功率及/或DC功率或脈衝的DC功率之組合功率源。在一個實施例中，靶材功率源施加負電壓至靶材112，賦予製程氣體能量以自靶材112濺射材料至基板104上。

根據一或更多個實施例，靶材112包含In(Ga)As，使得從靶材112濺射的材料在基板104上形成In(Ga)As層。靶材112也可含有其它成分，所述其它成分可與In(Ga)As共同濺射。在某些實施例中，In(Ga)As靶材112進一步包含矽，使得In(Ga)As及矽被共同濺射至基板104的表面上。

根據一或更多個實施例，功率源將處理區中的溫度維持在自約350℃至約500℃。在某些實施例中，功率源將處理區中的溫度維持在自約400℃至約450℃。

在一或更多個實施例中，設備可包含排放埠，排放埠流體連通排放系統，而排放系統排放並控制腔室100中之製程氣體的壓力。

在一或多個實施例中，諸如功率源及排放系統等本設備的多個單元可受腔室控制器(未繪示)控制，腔室控制器可提供本設備的I/O控制。在某些實施例中，腔室控制器可與多個其它控制單元溝通，以控制In(Ga)As層的厚度。腔室控制器可控制對In(Ga)As層的厚度造成影響之一或更多個因素，如處理區中的溫度及/或壓力。

在某些實施例中，此預定厚度與膜的期望特性有關，例如具有低於某值的接觸電阻率。因此，預定厚度可經選擇以最佳化與下方基板表面的接觸電阻率。舉例而言，預定厚度可經選擇以提供低於10^-8 ohm-cm²的接觸電阻率。在其它實施例中，預定厚度可經選擇以提供低於4×10^-9 ohm-cm²的接觸電阻率。根據一或更多個實施例，In(Ga)As層的預定厚度在自約0.5 nm至約3 nm的範圍內。在某些實施例中，In(Ga)As層的預定厚度在自約1 nm至約2 nm的範圍內。

腔室控制器可包括CPU、記憶體及I/O以有線或無線方式與多個控制器溝通。CPU發送並接收訊號至功率源，以控制In(Ga)As膜的沉積。CPU 234也發送並接收訊號至排放系統，以控制從腔室的排放流量並控制基板處理區中的壓力。

用於沉積In(Ga)As膜之設備的另一個實施例包含腔室本體、晶圓支撐件、一或更多個注入器、壓力控制閥、控制系統及傳送閥。此設備將供應銦前驅物及砷前驅物至基板表面，以於基板上沉積In(Ga)As膜。

第5圖繪示根據本發明之此方面的一個實施例。腔室本體包括腔室蓋501、腔室壁502及腔室板503。腔室蓋501、腔室壁502及腔室板503界定基板處理區524，沉積反應在基板處理區524內發生於基板表面上。舉升機構514可升高並降低基板，使得基板可藉由機器人葉片(robot blade)或其它合適的傳送機構而被移動進出基板處理區。設備可包括傳送閥(未繪示)，以在受控的壓力下自處理區將基板移動至傳遞腔室，以防止基板暴露於周圍空氣。

可藉由銦前驅物供應器506提供銦前驅物，可透過銦導管525遞送銦前驅物進入處理區524，銦導管525可為諸如配管(piping)或通道(channel)等任何合適的導管，以在適當的流速下將銦經過注入器521遞送至處理區524。可自相同的注入器散佈銦前驅物及砷前驅物，或可使用多個注入器來防止前驅物在抵達基板處理區前發生混合。任何適當的流配置 (flow configuration)可被用來將前驅物流入基板處理區，包括交叉流(cross flow)或由上而下流(top-down flow)。注入器521可包含用以將反應物散佈進入基板處理區的任何工具，包括噴淋頭或檔板(baffle plate)。

銦及砷前驅物供應器可為任何合適的前驅物來源，包括前驅物氣體的氣缸或產生系統以產生前驅物氣體。流至腔室的銦前驅物氣體流可受到銦前驅物閥509及銦前驅物流控制器512的調控，銦前驅物流控制器512可與腔室控制器504溝通。流控制器512可為質量流控制器或體積流控制器。可由砷前驅物供應器507提供砷前驅物，並透過導管527將砷前驅物經過注入器521散佈至處理區524。砷前驅物流可受到砷前驅物閥510及砷前驅物控制器513的調控，砷前驅物控制器513可為質量流控制器或體積流控制器。閥510及流控制器513可與腔室控制器504溝通。如第2圖所示，銦前驅物及砷化物前驅物可分別透過獨立的導管525及527遞送至腔室。然而，在將氣體導入腔室之前先混合前驅物再以單一導管遞送它們也在本發明的範疇內。

若In(Ga)As層包含鎵，則鎵前驅物也可被以類似的前驅物供應器、導管及注入器配置遞送至腔室。可以類似的方式將遞送其它摻質。

惰性氣體供應器508可透過惰性氣體導管529提供惰性氣體作為淨化氣體，以透過排放系統518從腔室本體移除反應物及/或副產物。此外，可將惰性氣體用作載氣，以藉由將惰性氣體與銦前驅物或砷前驅物之一或二者混合，來遞送反應物進入腔室。若將惰性氣體用作載氣，則惰性氣體導管可包括合適的互連(未繪示)，以將惰性氣體導管529連接銦前驅物氣體導管525及/或砷前驅物導管527之一或二者。合適的互連可包括閥及/或可與腔室控制器504溝通的流控制器(未繪示)。惰性氣體閥511調控流至腔室本體的惰性氣體流。也可使用流控制器533來調節進入腔室的惰性氣體流。

溫度控制器505可控制設備的多個加熱及冷卻元件，如供腔室板503所用的加熱及/或冷卻元件。

在一或更多個實施例中，設備可包含排放系統518用以自腔室本體移除氣體。泵528可與排放管線517流溝通，排放管線517透過排放導管531連接腔室，以在完成膜的沉積之後自處理區524移除In(Ga)As膜形成製程的過量反應物及副產物。隔離閥516可被用來隔離腔室本體與泵528。節流閥515可被用來調控腔室本體中的壓力，以達到處理區524中的期望壓力。

在一或更多個實施例中，設備的多個元件，諸如銦前驅物流控制器512、砷前驅物流控制器513及溫度控制器505等可由腔室控制器504控制，腔室控制器504提供設備的I/O控制。在某些實施例中，腔室控制器504可與多個其它控制元件溝通，以控制In(Ga)As層的厚度。腔室控制器504可控制被遞送至處理腔室區之前驅物的量，使得所形成之In(Ga)As層具有預定厚度。腔室控制器504還可控制影響In(Ga)As層的厚度之其它因素，如處理區中的溫度及/或壓力。

腔室控制器504可包括CPU 534、記憶體535及I/O 536以有線或無線方式與多個控制器溝通。CPU 534發送並接收訊號至銦前驅物流控制器512及砷前驅物流控制器513，以控制銦前驅物及砷前驅物至注入器521的流動。CPU 534也發送並接收訊號至節流閥515，以控制基板處理區中的壓力，使得節流閥515運作成為設備的壓力控制閥。CPU 534也可與隔離閥516及泵528溝通，以進一步控制從腔室的排放物流。

用於本文所描述之任何設備的CPU可為任何形式的電腦處理器中之一，所述電腦處理器可用於工業設定中以控制多種腔室及次處理器。因此，CPU可耦接記憶體，記憶體可為一或更多種易於使用的記憶體，如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、快閃記憶體、光碟、軟碟、硬碟，或本地或遠端的任何其它形式的數位儲存裝置。支援電路(未繪示)可耦接CPU，以用習知的方式支援CPU。這些電路包括快取(cache)、電源、時脈電路、輸入/輸出電路及次系統等。CPU及記憶體可耦接至合適的I/O電路，以與設備的多個控制器溝通。

控制系統可進一步為具有一組機器可執行指令的電腦可讀取媒體。當這些指令由CPU執行時，可導致設備進行先前所述的任何方法。在一個實施例中，該等指令與包含下列步驟的方法有關：於基板的表面上沉積具有預定厚度的In(Ga)As膜；自處理區移動具有In(Ga)As膜在上的基板至傳遞腔室；自傳遞腔室移動具有In(Ga)As膜在上的基板至沉積腔室；以及於In(Ga)As膜上沉積金屬膜。

除了In(Ga)As膜形成腔室之外，本發明之設備可進一步包含其它腔室。這些腔室可包括傳遞腔室及額外的處理腔室，如沉積腔室及蝕刻腔室。這些腔室可於「叢集工具系統(cluster tool system)」中彼此連通。

一般而言，叢集工具為包含多個腔室的模組系統，該多個腔室可進行多種功能，包括基板中心尋找(substrate center-finding)及定向、去氣(degas)、退火、沉積及/或蝕刻。根據本發明之一實施例，叢集工具包括經配置以沉積In(Ga)As膜的至少一第一腔室。叢集工具的多個腔室被安裝至中心傳遞腔室，中心傳遞腔室容置機械手臂，機械手臂適於使基板往返於腔室之間。傳遞腔室典型地維持在真空狀態下，並提供中介階段(intermediate stage)用以自一個腔室將基板輸送至另一個腔室，及/或輸送至位於叢集工具前端的負載鎖定腔室。可適用於本發明的兩個已知叢集工具為Centura®及Endura®，兩者皆可購自加州聖大克勞拉市的應用材料股份有限公司。一個此類階段式真空基板處理設備的細節揭露於名稱為「Staged-Vacuum Wafer Processing System and Method」的美國專利第5,186,718號中，該專利於1993年2月16日授予Tepman等人。然而，為了進行本文所描述之製程的某些步驟之目的，可改變腔室的確切布置與組合。

第3圖顯示可與本發明之一態樣結合使用的叢集工具或多腔室處理系統310之範例。處理系統310可包括一或更多個負載鎖定腔室312、314，用以傳遞基板進出系統310。典型地，由於系統310處於真空狀態下，負載鎖定腔室312、 314可對導入系統310的基板進行「抽空(pump down)」。第一機械手臂20可於負載鎖定腔室312、314與第一組一或更多個基板處理腔室332、334、336、338之間傳遞基板。各個處理腔室332、334、336、338可經配置以進行若干基板處理操作。舉例而言，處理腔室332可為蝕刻製程腔室或經設計以實施蝕刻製程，且處理腔室334可為沉積反應腔室，用以進行ALD或CVD，或為經設計以於基板上形成熱氧化層之快速熱處理(RTP)或RadOx®腔室。處理腔室336、338也可經配置以進一步提供例如，循環層沉積(cyclical layer deposition；CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、蝕刻、預清潔、化學清潔、諸如RTP等熱處理、電漿氮化、去氣、定位、羥化及其它基板處理。

第一機械手臂20也可將基板傳遞進/出一或更多個傳遞腔室342、344。傳遞腔室342、344可被用來維持真空狀態，同時容許基板在系統310內被傳遞。第二機械手臂50可於傳遞腔室342、344與第二組一或更多個處理腔室362、364、366、368之間傳遞基板。類似於處理腔室332、334、336、338，處理腔室362、364、366、368可經配置以進行多個基板處理操作，包括蝕刻處理，還有循環層沉積(CLD)、原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、磊晶沉積、蝕刻、預清潔、化學清潔、諸如RTP/RadOx®等熱處理、電漿氮化、去氣及定位。若有需要的話，可自系統310移除任何基板處理腔室332、334、336、338、362、364、366、368。

藉由在叢集工具上的腔室中執行此處理，可避免大氣雜質所致之基板的表面污染，且可在沉積後續金屬膜之前提供未氧化的In(Ga)As薄膜。

加州聖大克勞拉市的應用材料股份有限公司供應了基板處理腔室，該基板處理腔室包括稱為RadOx®的處理，以形成薄二氧化矽層用作CMOS電晶體閘極。RadOx®處理以燈泡加熱基板，並將氫及氧注入處理腔室。當這些氣體撞擊基板的表面時，這些氣體可形成自由基。該等自由基比中性物種更具反應性，因此相較於被稱作原位蒸氣產生(In Situ Steam Generated；ISSG)氧化物生長的蒸氣製程，可提供更快的層生長速率。

合適的蝕刻或清潔腔室可經配置而用於濕式或乾式蝕刻、反應性離子蝕刻(reactive ion etch；RIE)等等。範例蝕刻腔室包括同樣可自加州聖大克勞拉市的應用材料股份有限公司取得的SICONI^TM生產器®，或Carina^TM腔室。一個不受限的範例乾式蝕刻製程可包括氨(NH₃)或三氟化氮(NF₃)氣體，或與遠端電漿的無水的氟化氫(HF)氣體混合物，所述氣體在低溫(如，約30℃)下凝結在SiO₂上並反應形成化合物，所述化合物可於中等溫度(如，>100℃)下被昇華以蝕刻SiO₂。這樣的範例蝕刻製程可隨著時間減少且最終達一飽和點而不會再有進一步蝕刻發生，除非部分化合物被移除(例如，藉由上文所述的昇華製程)。可使用上述機制來控制蝕刻製程，及/或藉由定時的蝕刻製程(如，預定時間段的蝕刻)來控制蝕刻製程。範例濕式蝕刻製程可包括氟化氫(HF)等。範例電漿或遠端電漿蝕刻製程可包括一或更多種蝕刻劑，如四氟化碳(CF₄)、三氟甲烷(CHF₃)、六氟化硫(SF₆)、氫(H₂)等，且可與加熱夾盤一起或不與加熱夾盤一起進行。

在某些實施例中，所進行的製程包括第一步驟，機械手臂20在第一步驟中自負載鎖定腔室312、314中之一者將基板移動至蝕刻腔室，以蝕刻基板的表面。基板可於第二步驟被移動回到負載鎖定腔室312、314內，或直接被傳送至沉積腔室，以形成預定厚度的In(Ga)As層。在沉積In(Ga)As層之後，可在第二步驟中將基板移動回到負載鎖定腔室312、314，或將基板直接傳送至快速熱處理腔室，以退火In(Ga)As層，或將基板傳送至沉積腔室以形成金屬膜。在沉積金屬膜之後，可接著將基板移動至其它腔室進行後續處理，或可將基板移動至負載鎖定腔室312、314。

控制器353可為任何形式的通用資料處理系統之一，通用數據處理系統可用於供控制多種次處理器及次控制器所用之工業設定中。一般而言，控制器353包括與記憶體355及輸入/輸出(I/O)電路356溝通的中央處理單元(CPU)354，以及其它常用部件。

第4圖可根據本發明之方法及設備製成的FET元件400的示範實施例。所示元件包括基板上的閘極介電層(未繪示)上的閘極電極(未繪示)，基板通常為矽基板或矽表面。側壁分隔件(未繪示)設置於閘極電極的側向相對之側壁上。源極/汲極區域410位於閘極電極的相對側。根據一或更多個實施例，介面層412包含如上所述之In(Ga)As的薄層，所述 In(Ga)As的薄層可降低矽基板的金屬接觸層420與源極/汲極區域410之間的介面的接觸電阻率。接觸層420形成於耦接源極及汲極區域410的層間介電質440中。可使用上文所述的方法及設備形成介面層412，且介面層412可具有如上文所提供的尺寸。

在整篇說明書中對「一個實施例(embodiment)」、「某些實施例」、「一或更多個實施例」或「一實施例」之參考意指與實施例結合而描述之特定特徵、結構、材料或特性包括於本發明之至少一個實施例中。因此，諸如「在一或更多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」之用語出現於整篇說明書之不同位置並非必然指代本發明之相同實施例。此外，可以任何適合方式將特定特徵、結構、材料或特性組合於一或更多個實施例中。以上方法之描述順序不應被視為限制，且本發明之方法可不依以上順序使用本文所描述之操作或忽略某些操作或增加額外操作。

應理解以上敘述旨在闡述而非限制。一旦閱讀以上敘述，許多其它實施例對本案所屬技術領域中之習知技藝人士而言應屬明顯。因此，希望本發明包括在隨附申請專利範圍及該等隨附申請專利範圍之等效物之範疇內之修改及變化。

400‧‧‧FET元件

410‧‧‧源極/汲極區域

412‧‧‧介面層

420‧‧‧金屬接觸層

440‧‧‧層間介電質

Claims

一種基板處理設備，包含：一第一處理腔室，用以清潔一基板，以提供一經清潔基板；一第二處理腔室連通該第一處理腔室，以沉積包含砷化銦之一層於該經清潔基板上；一第三處理腔室連通該第二處理腔室，以沉積一金屬層於包含砷化銦之該層上；以及一控制系統連通該第一、第二及第三處理腔室；其中該第一、第二及第三處理腔室係於負載鎖定狀態下連通。
如請求項1所述之設備，其中該第一處理腔室進行原子氫清潔或以一含氟前驅物清潔。
如請求項1所述之設備，其中該第二處理腔室係一原子層沉積(ALD)腔室、物理氣相沉積(PVD)腔室、化學氣相沉積(CVD)腔室或分子束磊晶(MBE)腔室。
如請求項3所述之設備，其中該第二處理腔室係一ALD腔室。
如請求項3所述之設備，其中該PVD腔室係一濺射腔室。
如請求項1所述之設備，其中該砷化銦層進一步包含鎵、鋁、銻及磷中之一或更多者。
如請求項1所述之設備，其中該第三處理腔室係一ALD腔室。
如請求項1所述之設備，其中該控制系統控制該第二處理腔室以沉積具有一預定厚度的包含砷化銦之一層。
如請求項8所述之設備，其中該預定厚度的範圍自約0.5nm至約2nm。
如請求項8所述之設備，其中該預定厚度係經選擇以最佳化與一下方基板表面之接觸電阻率。
如請求項8所述之設備，其中該預定厚度係經選擇以提供低於4×10^-9ohm-cm²之一接觸電阻率。
如請求項1所述之設備，其中該第二處理腔室進一步包含一功率源，以將該腔室之一處理區中的一溫度維持在自約350℃至約500℃之間。
如請求項1所述之設備，其中該控制系統包含一CPU以及一電腦可讀取媒體，該電腦可讀取媒體上儲存有一組機器可執行指令，當該組機器可執行指令由該CPU執行時，導致該設備進行一方法，該方法包含下列步驟：清潔該基板之一表面，以提供一經清潔基板；將該經清潔基板自該第一處理腔室移動至一傳遞腔室；將該經清潔基板自該傳遞腔室移動至該第二處理腔室；沉積包含砷化銦之一層於該經清潔基板上；將具有包含砷化銦之該層於其上的該基板自該第二處理腔室移動至一傳遞腔室；將具有包含砷化銦之該層於其上的該基板自該傳遞腔室移動至該第三處理腔室；以及沉積一金屬層於包含砷化銦之該層上。
一種於一基板上形成觸點的方法，該方法包含下列步驟：清潔一基板之一表面，以提供一經清潔基板；沉積包含砷化銦之一層於該經清潔基板上，其中包含砷化銦之該層具有範圍自約0.5nm至約3nm的厚度；以及沉積一金屬層於包含砷化銦之該層上，其中於清潔與該砷化銦沉積之間且於該砷化銦沉積與該金屬層沉積之間，該基板未暴露於空氣。
如請求項14所述之方法，進一步包含下列步驟：藉由快速熱處理來處理具有包含砷化銦之該層於其上之該基板。
如請求項14所述之方法，其中該砷化銦層進一步包含鎵、鋁、銻及磷中之一或更多者。
如請求項14所述之方法，其中包含砷化銦之該層具有一預定厚度。
如請求項17所述之方法，其中該預定厚度的範圍自約0.5nm至約2nm。
如請求項17所述之方法，其中該預定厚度係經選擇以最佳化與一下方基板表面之接觸電阻率。
一種含有一砷化銦層之半導體元件，該砷化銦層具有一預定的厚度以最佳化與一下方基板表面之接觸電阻率，該半導體元件包含：一基板，包括一表面；該砷化銦層，位於該基板之該表面上，其中該砷化銦層具有範圍自約0.5nm至約2nm之一厚度；以及一金屬層，位於該砷化銦層上。