TWI597783B - 製造金屬閘極的方法 - Google Patents
製造金屬閘極的方法 Download PDFInfo
- Publication number
- TWI597783B TWI597783B TW102114223A TW102114223A TWI597783B TW I597783 B TWI597783 B TW I597783B TW 102114223 A TW102114223 A TW 102114223A TW 102114223 A TW102114223 A TW 102114223A TW I597783 B TWI597783 B TW I597783B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- work function
- depositing
- deposition
- oxide
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明實施例大體而言係有關於形成金屬閘極的方法。更明確地說,本發明實施例係針對製造多閘極場效電晶體元件的方法。
微電子元件係製造在一半導體基板上做為積體電路,其中各種導電層與另一者內連接以容許電子訊號在該元件內傳播。此類元件之一範例是一互補式金屬氧化物半導體(CMOS)場效電晶體(FET)或MOSFET。
在過去數十年間,MOSFET的尺寸持續微型化,並且現代化的積體電路併入通道長度低於0.1微米的MOSFET。目前生產的是特徵尺寸65奈米的元件(擁有甚至更短的通道)。特徵尺寸的縮小造成某些挑戰,因為小的MOSFET與較大元件相比有較高的漏電流,以及較低的輸出電阻。雖是如此,仍因為若干原因而較偏好較小的MOSFET。製作較小電晶體的主要原因是要在一特定晶片區內擠進越來越多元件,降低每晶片的價格。此外,電晶體尺寸的縮小可輔助加快速度。
由於小MOSFET的幾何形狀,可施加至閘極的電壓
必須降低以維持可靠度。為了維持效能,MOSFET的門限電壓也必須降低。因為門限電壓降低,電晶體在有限的可用電壓變動下無法從完全關閉切換成完全開啟。次門限漏電流,過去被忽視,現在可對元件效能有顯著衝擊。
閘極電極是積體電路的一部分。例如,一CMOS電
晶體包含設置在源極與汲極區之間的閘極結構,源極與汲極區係形成在半導體基板內。閘極結構通常包含一閘極電極與一閘極介電層。該閘極電極係設置在該閘極介電層上方以控制電荷載子在一通道區內的流動,通道區係形成在源極與汲極區之間該閘極介電層下方。該閘極介電層通常包含介電常數約是4.0或更大的薄材料層(例如,閘極氧化物,像二氧化矽(SiO2)、氧氮化矽(SiON)、及諸如此類)。
閘極氧化物,作用為該閘極與通道間的絕緣體,應
製作得越薄越好以在電晶體開啟時增加通道導電性與效能,並在電晶體關閉時降低次門限漏電流。但是,就現有厚度約1.2奈米上下的閘極氧化物而言(此在矽中是約5個原子的厚度),電子穿隧的量子力學現象會在該閘極與通道間發生,導致增加的功率耗損。
一般是傳統電晶體,其通常是平面的,會經受前述
電流洩漏。因此,當電晶體變得更小,電流洩漏透過其間,這會隨著電晶體尺寸的縮小而增加。此問題的一個可能解決方案是一三維閘極結構。在該等閘極中,該通道、源極與汲極係高出該基板,然後該閘極在三側上覆蓋該通道。目標是限制電流僅在該高起的通道,並消除電子可經其洩漏的任何
路徑。一種此類電晶體被稱為鰭式場效電晶體(FinFET),其中連接該源極與汲極的通道是從該基板突出之一薄的」鰭」。這使電流被限制僅在此刻高起的通道,因此避免電子洩漏。這些閘極通常被稱為多閘極。此多閘極電晶體設計之一範例是該鰭式場效電晶體,其中連接該源極與汲極的通道是一個從該矽基板延伸出的薄的」鰭」。
但是,雖然避免了電流洩漏,使用3D結構時卻有一不同的挑戰,因為需要極度共形地沈積功函數材料。儘管該等多閘極結構展現出願景,但還是有困難存在,因為該等閘極的三維本質需要該功函數金屬被高度共形地沈積。目前的方法對功函數金屬使用物理氣相沈積(PVD)技術,這使得沈積所需的薄的共形膜相當困難。因此,存在有對於形成金屬閘極的改善方法的需要,特別是多閘極結構領域。
本發明提供製造金屬閘極的方法,適用於三維閘極(即FinFET)。據此,本發明之一態樣係有關於製造一金屬閘極電極的方法。該方法包含:在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;沈積一PMOS功函數層,其擁有一正功函數值;沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的PMOS功函數層或至少一部分的NMOS功函數層;以及
沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽、或氮化鈦鋁的原子層沈積。在備選實施例中,該PMOS功函數層可在該NMOS功函數層之前或之後沈積。
因此,在一實施例中,該方法包含在該介電覆蓋層上方沈積具有一正功函數值的PMOS功函數層;除去至少一部分的具有正功函數值的PMOS功函數層;在除去至少一部分的PMOS功函數層後沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;以及在該NMOS功函數覆蓋層上方沈積一填充層。在更一實施例中,該NMOS功函數覆蓋層係適於做為該填充層的阻障層。
在另一實施例中,該方法包含:在該介電覆蓋層上方沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的NMOS功函數層;在除去至少一部分的NMOS功函數層後沈積一PMOS功函數層;以及在該PMOS功函數層上方沈積一填充層。在更一實施例中,該PMOS功函數層係適於做為該填充層的阻障層。
該方法有許多變異。例如,在一實施例中,沈積一NMOS功函數層包含碳化鉭鋁、鋁化鉭及鋁化鈦之一或多者的原子層沈積。在另一實施例中,其中沈積一填充層包含元素鈷、元素鋁或元素鎢的化學氣相沈積。
在一實施例中,該方法更包含沈積一氧化物吸氣劑;以及除去氧化物與至少一部分的吸氣劑。在更一實施例
中,沈積該吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積。在又更一實施例中,其中除去該氧化物與吸氣劑包含一乾燥化學蝕刻製程。在另一實施例中,一氧化物吸氣劑的沈積及氧化物與至少一部分的吸氣劑的除去係在沈積一高k介電覆蓋層後執行。在又另一實施例中,一氧化物吸氣劑的沈積及氧化物與至少一部分的吸氣劑的除去係在沈積該NMOS功函數層後執行。
在另一變異中,該方法更包含沈積一蝕刻終止層。在一實施例中,沈積一蝕刻終止層包含氮化鉭的原子層沈積。在另一實施例中,該方法更包含調整該正功函數值以提供一調整過的正功函數值。
上述實施例可以任何適當方法組合。因此,在一實施例中,該方法包含在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;在該高k介電覆蓋層上方沈積一第一氧化物吸氣劑;除去氧化物與至少一部分的第一氧化物吸氣劑;在該高k介電覆蓋層上方沈積一蝕刻終止層;在該蝕刻終止層上方沈積具有一正功函數值的PMOS功函數層;調整該正功函數值以提供一調整過的正功函數值;除去至少一部分的具有正功函數值的PMOS功函數層;在除去至少一部分的PMOS功函數層後沈積一NMOS功函數層;沈積一第二氧化物吸氣劑;除去氧化物與至少一部分的第二氧化物吸氣劑;沈積一NMOS功函數覆蓋層;以及沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦
矽或氮化鈦鋁的原子層沈積。
在一特定實施例中,沈積一高k介電覆蓋層包含氮化鈦的原子層沈積;沈積一第一氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第一氧化物吸氣劑包含一乾燥化學蝕刻;沈積一蝕刻終止層包含氮化鉭的原子層沈積;沈積一PMOS功函數層包含氮化鈦的原子層沈積;調整該正功函數包含氧氣除氣,添加矽至該PMOS功函數層以形成氮化鈦矽,或是添加鋁至該PMOS功函數層以形成氮化鈦鋁;除去至少一部分的PMOS功函數層包含一蝕刻製程;沈積一NMOS功函數層包含碳化鉭鋁、氮化鈦矽與氮化鈦鋁之一或多者的原子層沈積;沈積一第二氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第二氧化物吸氣劑包含一乾燥化學蝕刻;沈積一NMOS功函數覆蓋層包含氮化鈦的原子層沈積;以及沈積一填充層包含鈷、鋁或鎢的化學氣相沈積。
在另一實施例中,該方法包含在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;在該高k介電覆蓋層上方沈積一第一氧化物吸氣劑;除去氧化物與至少一部分的第一氧化物吸氣劑;在該高k介電覆蓋層上方沈積一蝕刻終止層;在該蝕刻終止層上方沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的NMOS功函數層;在除去至少一部分的NMOS功函數層後沈積一第二氧化物吸氣劑;除去氧化物與至少一部分的第二氧化物吸氣劑;在除去至少
一部分的第二氧化物吸氣劑後沈積具有正功函數值的PMOS功函數層;調整該正功函數值以提供一調整過的正功函數值;以及沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。在一特定實施例中,沈積一高k介電覆蓋層包含氮化鈦的原子層沈積;沈積一第一氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第一氧化物吸氣劑包含一乾燥化學蝕刻;沈積一蝕刻終止層包含氮化鉭的原子層沈積;沈積一NMOS功函數層包含碳化鉭鋁的原子層沈積;沈積一NMOS功函數覆蓋層包含氮化鈦的原子層沈積;除去至少一部分的NMOS功函數層包含一蝕刻製程;沈積一第二氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第二氧化物吸氣劑包含一乾燥化學蝕刻;沈積一PMOS功函數層包含氮化鈦的原子層沈積;調整該正功函數包含氧氣除氣,添加矽至該PMOS功函數層以形成氮化鈦矽,或是添加鋁至該PMOS功函數層以形成氮化鈦鋁;以及沈積一填充層包含鈷與鋁的化學氣相沈積。
10‧‧‧群集工具/多腔室處理系統
12、14‧‧‧負載鎖定腔室
20‧‧‧第一機器人
32~38‧‧‧處理腔室
42、44‧‧‧移送腔室
50‧‧‧第二機器人
62~68‧‧‧處理腔室
因此成就且可詳細暸解上述本發明之特徵的方式,即對本發明更明確的描述,簡短地在前面概述過,可藉由參考其實施例來得到,其係在附圖中示出。但應注意的是,附圖僅示出本發明之一般實施例,因此不應視為係對其範圍之限制,因為本發明可允許其他等效實施例。
第1圖示出根據本發明之一或多個實施例的群集工具系統的示意圖。
在描述本發明之若干範例實施例前,應了解本發明並不受限於在如下描述中提出的建構細節或製程步驟。本發明能夠有其他實施例且能夠以不同方式實施或執行。
所提供的是有關適用於三維,或多閘極FET元件,特別是15奈米以上技術世代,的閘極形成的方法之實施例。此類方法利用原子層沈積(ALD)及/或化學氣相沈積(CVD)製程。在此所述方法的實施例容許沈積出非常薄的金屬膜,藉此製造擁有易於氧化的薄功函數金屬之金屬閘極結構。
據此,本發明之一態樣係關於製造用於多閘極結構的金屬閘極的方法。該方法通常包含在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;沈積一PMOS功函數層,其擁有一正功函數值;沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的PMOS功函數層或至少一部分的NMOS功函數層;以及沈積一填充層。
在兩個備選實施例中,可先行沈積該PMOS或NMOS。據此,在此所述方法之一實施例包含沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。在另一實施例中,該方法包含在該介電覆蓋層上方沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋
層;除去至少一部分的NMOS功函數層;在除去至少一部分的NMOS功函數層後沈積一PMOS功函數層;以及在該PMOS功函數層上方沈積一填充層。
在一或多個實施例中,該金屬閘極的特定構件可供給多於一種功能。例如,在該PMOS功函數層係在該NMOS功函數層之前沈積的實施例中,該NMOS功函數覆蓋層係適於做為該填充層的阻障層。在該NMOS功函數層係在該PMOS功函數層之前沈積的其他實施例中,該PMOS功函數層係適於做為該填充層的阻障層。
該高k介電薄膜可以是任何適合薄膜。在詳細實施例中,該高k介電薄膜包含選自鉿、鋯、鉭、鑭、釓、釔、鋁、鐠、鈧、鈦、銦、鎦、稀土金屬及其組合物所組成的族群之元素。在特定實施例中,該高k薄膜包含鉿、鋯、鉭、鑭、釓、釔、鋁、鐠、鈧、鈦、銦、鎦、稀土金屬及其組合物之一或多者的金屬氧化物及/或金屬矽酸鹽。在詳細實施例中,該高k介電薄膜包含氧化鉿。
可用任何適合技術沈積該高k介電薄膜,包含但不限於,化學氣相沈積(CVD)與原子層沈積(ALD)。在詳細實施例中,利用原子層沈積來沈積該高k薄膜。在一特定實施例中,擁有懸空鍵的基板表面相繼暴露在含有前列一或多種材料的前驅物氣體中,接下來暴露在含有一氧化劑的前驅物氣體中。
該方法的構件可利用各種材料及/或製程執行。例如,在一或多個實施例中,沈積一高k介電覆蓋層、沈積一
PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。一般而言,可獲得共形層之沈積氮化鈦的任何ALD方法皆適於用來根據本發明之各種實施例沈積氮化鈦。但是,此種ALD製程之一非限制性範例包含使用四氯化鈦與氨的前驅物。該薄膜然後可以矽及/或鋁摻雜。
如上所討論者,氮化鈦薄膜可用來做為一高k介電覆蓋層、一P金屬功函數層、做為防止該N金屬功函數薄膜氧化的層、及/或做為一鋁填充的阻障層。該薄膜的厚度可根據功能而改變。因此,在利用氮化鈦做為覆蓋層的實施例中,該氮化鈦薄膜擁有約5至約20埃或約10至約15埃的厚度。在該氮化鈦薄膜作用為一P金屬功函數層的實施例中,該厚度可以是約20至約60埃,並且在特定實施例中,約40埃。此外,可藉由改變該薄膜的厚度,或藉由以氧或矽摻雜該薄膜來改變氮化鈦薄膜的功函數。在氮化鈦薄膜係鋁填充的阻障層或係用來防止該N金屬功函數薄膜氧化的其他實施例中,該氮化鈦薄膜可擁有約10至約25埃的厚度,並且在特定實施例中,約15至約20埃。
在其他實施例中,可使用含有碳化鉭鋁的薄膜。一般而言,可獲得共形層之沈積碳化鉭鋁的任何ALD方法皆適於用來根據本發明之各種實施例沈積碳化鉭鋁。但是,此種ALD製程之一非限制性範例包含使用五氯化鉭與三乙基鋁的前驅物。
在又其他實施例中,可使用鋁化鉭或鋁化鈦薄膜。
可使用五氯化鉭或五氯化鈦及一鋁烷(alane)前驅物(即,二甲基乙基鋁烷)來沈積該等薄膜。
可根據本發明態樣使用含有碳化鉭鋁、鋁化鉭或鋁化鈦的薄膜做為一N金屬功函數層,或做為鋁填充的潤濕層。在使用碳化鉭鋁薄膜做為一N金屬功函數層的實施例中,該薄膜可擁有範圍從約10至約50埃的厚度,或在特定實施例中,從約20至約40埃。此外,可藉由改變該薄膜的鋁總量來改變功函數。在使用該碳化鉭鋁/鋁化鉭或鋁化鈦薄膜做為鋁填充的潤濕層的其他實施例中,該薄膜可擁有約5至約15埃的厚度。在進一步實施例中,該碳化鉭鋁薄膜擁有約10埃的厚度。
某些實施例係有關於該填充層。該等填充層可利用化學氣相沈積來沈積,並且可包含元素鈷、元素鋁或元素鎢。在沈積一鈷薄膜的實施例中,可用該薄膜來做為鋁填充的潤濕層及/或做為一P金屬功函數層。也可使用元素鋁來做為一N金屬。
一般而言,可獲得共形層之沈積鈷的任何CVD方法皆適於用來根據本發明之各種實施例沈積鈷。但是,此種CVD製程之一非限制性範例包含使用六羰基二鈷第三丁基乙炔(dicobalt hexacarbonyl tertiary-butyl acetylene)與氫氣的前驅物。在使用鈷薄膜做為一鋁填充的潤濕層的實施例中,該鈷薄膜可擁有約3至約20埃的厚度,並且在特定實施例中,約5至約15埃。在使用鈷薄膜做為一P金屬功函數金屬層的其他實施例中,該薄膜可擁有約30至約50埃的厚度。該功函
數值可藉由調整該薄膜的厚度來改變。例如厚度大於約50埃的鈷薄膜會有大於約5.0eV的功函數。許多應用通常要求約4.8eV或更大,因此可使用較薄的鈷薄膜。此外,鈷的電阻係數很低。因此,在備選實施例中,該鈷薄膜可如同完整薄膜,取代鋁。在此種實施例中,該鈷薄膜的厚度會大於約300埃。
在本發明之又其他實施例中,使用含有鋁的薄膜。可用此種鋁薄膜進行縫隙填充。一般而言,可使用半導體適用的任何鋁沈積方法。此種方法之一非限制性範例係鋁的CVD,使用二甲基鋁氫化物前驅物或鋁烷前驅物(即二甲基乙胺鋁烷(dimethylethyl amine alane)或甲基咯啶鋁烷(methylpyrrolidine alane))。此薄膜的厚度通常會大於約300埃。
本發明之其他實施例係有關於使用一氧化物吸氣劑的方法。在此類實施例中,該方法包含沈積一氧化物吸氣劑;以及除去氧化物與至少一部分的吸氣劑。此類吸氣劑的範例包含含矽薄膜。再次,可使用半導體元件適用的任何適當矽沈積製程。在一實施例中,矽的沈積係利用含有矽、四溴化物、吡啶及/或二矽烷之矽前驅物的ALD來完成。在某些實施例中,沈積該吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積。該等矽薄膜可用來做氧氣吸氣。在多個實施例中,該薄膜擁有約5至60埃的厚度。
在一或多個實施例中,一氧化物吸氣劑的沈積與氧化物及至少一部分的吸氣劑的除去係在一高k介電覆蓋層的
沈積後執行。在一或多個其他實施例中,一氧化物吸氣劑的沈積與氧化物及至少一部分的吸氣劑的除去係在該NMOS功函數層的沈積後執行。在更其他實施例中,該方法進一步包含沈積一蝕刻終止層。此蝕刻終止層可包含原子層沈積的氮化鉭。
本發明的若干實施例係有關於一乾燥化學蝕刻/處理製程。此製程可用來除去所沈積的氧化物與吸氣劑。一個此種乾燥清洗製程,其可稱為SICONITM製程,可相對於習知濕清洗技術潛在地改善該元件的電氣特性,同時提供更為可擴充的元件一途徑以容許進一步微型化微電子構件。
一SICONITM蝕刻係一遠端電漿輔助乾燥蝕刻製程,其包含將基板同步暴露在氫氣、三氟化氮與氨氣電漿副產物中。氨氣與三氟化氮合併形成一清洗混合物。可調整每一種氣體的量以配合,例如,欲除去的氮化物層的厚度、被清洗的基板的幾何形狀、形成電漿的腔室的體積容量及該處理腔室的體積容量。例如,氨氣與三氟化氮可以範圍約1:1至約30:1的莫耳比存在。在若干實施例中,氨氣對三氟化氮的莫耳比係在約2:1至約20:1範圍內,或在約3:1至約15:1範圍內,或在約5:1至約10:1範圍內,或在約10:1至約20:1範圍內。氫氣與氟物種的遠端電漿激發容許無電漿損害的基板處理。
可添加一淨化氣體(也稱為載氣或稀釋劑氣體)至該氣體混合物。可使用任何適合的淨化氣體,例如但不限於,氬氣、氦氣、氫氣、氮氣及其混合物。通常,總氣體混合物
係體積百分比約0.05%至約20%範圍內的氨氣與三氟化氮構成。其餘的是淨化氣體。該氣體混合物(氨氣、三氟化氮與淨化氣體)係被維持在一適當的操作壓力下。通常,該壓力係維持在約500毫托耳和30托耳範圍內。在若干實施例中,該壓力係維持在約1托耳至約10托耳範圍內,或在約2托耳至約8托耳範圍內,或在約3托耳至約6托耳範圍內。
本發明某些實施例係有關於調整金屬薄膜的功函數值。因此,在某些實施例中,該等方法包含調整該功函數值以提供一調整過的正功函數值。調整一正功函數值可用技藝中已知的任何方法完成。例如,可利用氧氣來將該薄膜除氣。在使用氮化鈦的實施例中,調整該功函數金屬可包含摻雜矽或鋁以分別形成氮化鈦矽與氮化鈦鋁。在其他實施例中,該等方法包含調整該功函數值以提供一調整過的負功函數值。例如,可藉由摻雜氮來調整含有碳化鉭鋁、鋁化鉭及/或鋁化鈦的NMOS功函數薄膜。
在本發明之另一態樣中,該方法包含在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;在該高k介電覆蓋層上方沈積一第一氧化物吸氣劑;除去氧化物與至少一部分的第一氧化物吸氣劑;在該高k介電覆蓋層上方沈積一蝕刻終止層;在該蝕刻終止層上方沈積具有一正功函數值的PMOS功函數層;調整該正功函數值以提供一調整過的正功函數值;除去至少一部分的具有正功函數值的PMOS功函數層;在除去至少一部分的PMOS功函數層後沈積一NMOS功函數層;沈積一第二氧化物吸氣
劑;除去氧化物與至少一部分的第二氧化物吸氣劑;沈積一NMOS功函數覆蓋層;以及沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。
在此實施例之一更明確變異中,沈積一高k介電覆蓋層包含氮化鈦的原子層沈積;沈積一第一氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第一氧化物吸氣劑包含一乾燥化學蝕刻;沈積一蝕刻終止層包含氮化鉭的原子層沈積;沈積一PMOS功函數層包含氮化鈦的原子層沈積;調整該正功函數包含氧氣除氣,添加矽至該PMOS功函數層以形成氮化鈦矽,或是添加鋁至該PMOS功函數層以形成氮化鈦鋁;除去至少一部分的PMOS功函數層包含一蝕刻製程;沈積一NMOS功函數層包含碳化鉭鋁、氮化鈦矽與氮化鈦鋁之一或多者的原子層沈積;沈積一第二氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第二氧化物吸氣劑包含一乾燥化學蝕刻;沈積一NMOS功函數覆蓋層包含氮化鈦的原子層沈積;以及沈積一填充層包含鈷、鋁或鎢的化學氣相沈積。
本發明之另一態樣係有關於一種製造一金屬閘極的方法,該方法包含在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;在該高k介電覆蓋層上方沈積一第一氧化物吸氣劑;除去氧化物與至少一部分的第一氧化物吸氣劑;在該高k介電覆蓋層上方沈積
一蝕刻終止層;在該蝕刻終止層上方沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的NMOS功函數層;在除去至少一部分的NMOS功函數層後沈積一第二氧化物吸氣劑;除去氧化物與至少一部分的第二氧化物吸氣劑;在除去至少一部分的第二氧化物吸氣劑後沈積具有正功函數值的PMOS功函數層;調整該正功函數值以提供一調整過的正功函數值;以及沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。
在此態樣之一實施例中,沈積一高k介電覆蓋層包含氮化鈦的原子層沈積;沈積一第一氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第一氧化物吸氣劑包含一乾燥化學蝕刻;沈積一蝕刻終止層包含氮化鉭的原子層沈積;沈積一NMOS功函數層包含碳化鉭鋁的原子層沈積;沈積一NMOS功函數覆蓋層包含氮化鈦的原子層沈積;除去至少一部分的NMOS功函數層包含一蝕刻製程;沈積一第二氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的第二氧化物吸氣劑包含一乾燥化學蝕刻;沈積一PMOS功函數層包含氮化鈦的原子層沈積;調整該正功函數包含氧氣除氣,添加矽至該PMOS功函數層以形成氮化鈦矽,或是添加鋁至該PMOS功函數層以形成氮化鈦鋁;以及沈積一填充層包含鈷與鋁的化學氣相沈積。
在此所述的本發明實施例牽涉到在基板上形成金屬閘極。基板的範例包含,但不限於,半導體晶圓,例如結晶矽(如矽<100>或矽<111>)、氧化矽、鍺化矽、摻雜或未摻雜的多晶矽、摻雜或未摻雜的矽晶圓、氮化矽、鎵晶圓、銦晶圓、鋁晶圓、錫晶圓與圖案化或未圖案化的晶圓。「晶圓」與「基板」等用語係可替換地使用。
如在本說明書與附屬申請專利範圍中所使用者,「基板表面」一詞表示一裸基板表面或擁有一層在其上的基板表面。例如,若第一處理步驟沈積層A且聲稱前驅物B與該基板表面反應,則前驅物B與之反應的基板表面係該裸基板或該層A。
如從前述可輕易察知者,許多前驅物係落在本發明範圍內。前驅物可以是處於環境溫度與壓力下的電漿、氣體、液體或固體。但是,在該ALD腔室內,前驅物通常是揮發的。如在本說明書與附屬申請專利範圍中所使用者,「環境條件」一詞表示在該處理腔室或群集工具外部的條件(例如,溫度、壓力、氣體環境)。
本發明製程可在ALD、CVD等技藝中已知的設備內執行。該設備使來源與其上成長該等膜的基板接觸。可用來沈積薄膜的裝備包含ALD設備,如在2002年9月20日提出申請的讓渡予加州聖塔克拉拉的應用材料公司且標題為「用於高介電常數薄膜的沈積之設備(An Apparatus for the Deposition of High K dielectric Constant Films)」,以美國專利申請案公開號第2003/0101938號公開的美國專利申請案第
10/251,715號中所揭示者。在原子層沈積類腔室中,該基板可在空間或時間隔離的製程中暴露在該第一與第二前驅物下。時間ALD係一習知製程,其中該第一前驅物流入該腔室而與該表面反應。在通入該第二前驅物之前,從該腔室淨化出該第一前驅物。在空間ALD中,該第一與第二前驅物兩者係同步通入該腔室但在空間上是隔離的,使得該等通入之間存在一避免該等前驅物混合的區域。在空間ALD中,該基板必須相對於該氣體分配板材移動,反之亦然。
該基板可在單一基板沈積腔室內處理,在此單一個基板被載入、處理並在處理另一個基板之前載出。該基板也可以一連續方式處理,如一輸送系統,其中個別載入多個基板至該腔室的第一部分,移動通過該腔室並從該腔室的第二部分載出。該腔室與相關輸送系統的形狀可形成一直線路線或彎曲路線。此外,該處理腔室可以是一旋轉系統,其中多個基板關於一中央軸移動並在不同位置上暴露於沈積氣體中。
該控制系統可更包含具備一組機器可執行指令的電腦可讀媒體。該等指令可以,當由該CPU執行時,使該設備執行前述任何方法。在一實施例中,該等指令係有關於一種方法,其包含在此所述的任何方法。
該設備可更包含其他腔室。該等腔室可包含移送腔室與其他處理腔室,例如沈積腔室與清洗腔室。該等腔室可在一」群集工具系統」中內連接。
一般而言,一群集工具係一模組系統,其包含執行
各種功能的多個腔室,包含基板中心定位與定向、除氣、退火、沈積及/或蝕刻。該群集工具的多個腔室係安裝至一中央移送腔室,其容納適於在該等腔室間接駁基板的機器人。該移送腔室通常係維持在一真空條件下,並提供從一腔室接駁基板至另一腔室及/或至設置在該群集工具前端的負載鎖定腔室的中間階段。本發明適用之兩種熟知的群集工具係Centura®與Endura®,兩種皆可從加州聖塔克拉拉的應用材料公司取得。一個此種分段式真空基板處理系統的細節在1993年2月16日核准的Tepman等標題為「分段式真空晶圓處理系統與方法(Staged-Vacuum Wafer Processing System and Method)」的美國專利第5,186,718號中揭示,其在此藉由引用的方式併入本文中。但是,腔室的具體配置及組合可為執行一製造製程的特定步驟而改變,其包含本清洗製程。
第1圖示出根據本發明之一態樣的群集工具或多腔室處理系統10的範例。該處理系統10可包含一或多個負載鎖定腔室12、14,用以移送基板進出該系統10。通常,因為該系統10係處於真空下,該等負載鎖定腔室12、14可「泵回(pump down)」通入該系統10的基板。一第一機器人20可在該等負載鎖定腔室12、14與一第一組一或多個基板處理腔室32、34、36、38間移送該等基板。該第一機器人20也可移送基板去/回一或多個移送腔室42、44。該等移送腔室42、44可用來維持超高真空條件,同時容許在該系統10內移送基板。一第二機器人50可在該等移送腔室42、44與一第二組一或多個處理腔室62、64、66、68間移送該等基板。
每一個處理腔室32、34、36、38可經配置以執行若干基板處理操作。例如,該等腔室可經配置以進行一乾燥蝕刻製程、原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)、蝕刻、預清洗、化學清洗、熱處理,例如快速熱退火(RTP),電漿氮化、除氣、定向、羥化及其他基板製程。在一實施例中,腔室32係經配置以進行該原子層沈積,腔室62係一進行矽的原子層沈積或物理氣相沈積的腔室,腔室64係一進行氮化鉭的原子層沈積的腔室,腔室66係一進行鋁的化學氣相沈積的腔室,腔室68係經配置以進行SICONITM,腔室34係經配置以進行氮化鈦的原子層沈積,而腔室38係經配置以進行氧氣除氣。可為一特定製程按需要使用額外的或較少的腔室。
與該等處理腔室32、34、36、38相似,該等處理腔室62、64、66、68可經配置以執行若干基板處理操作,包含如下描述的氟化及乾燥蝕刻製程,除了環狀層沈積(CLD)、原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)、磊晶沈積、蝕刻、預清洗、化學清洗、熱處理,例如快速熱退火/RadOx®,電漿氮化、羥化、除氣及定向之外。若不需要,可從該系統10除去該等基板處理腔室32、34、36、38、62、64、66、68的任一者。
藉由在一群集工具的腔室內執行此製程,可避免基板表面受大氣雜質污染。在某些實施例中,所執行的製程包含一第一步驟,其中該機器人20將一基板從該等負載鎖定腔室12、14的其中之一移至一乾燥蝕刻或清洗腔室,例如,一
SICONITM腔室。
本說明書通篇提及之「一個實施例」、「特定實施例」、「一或多個實施例」或「一實施例」表示關於該實施例所述的特定特徵、結構、材料或性質係經包含在本發明至少一實施例中。因此,本說明書通篇多處出現的例如「在一或多個實施例中」、「在特定實施例中」、「在一個實施例中」或「在一實施例中」等句型並不必定指涉本發明的同一實施例。此外,該等特定特徵、結構、材料或性質可在一或多個實施例中以任何適當方法合併。
雖然已參考特定實施例描述此發明,但應了解該等實施例僅是本發明原理與應用的例證。對熟知技藝者而言,可在不背離本發明的精神及範圍下針對本發明的方法及設備做出多種調整及變異會是顯而易見的。因此,預期本發明包含落入附屬申請專利範圍及其等效物範圍內的調整及變異。
10‧‧‧群集工具/多腔室處理系統
12、14‧‧‧負載鎖定腔室
20‧‧‧第一機器人
32~38‧‧‧處理腔室
42、44‧‧‧移送腔室
50‧‧‧第二機器人
62~68‧‧‧處理腔室
Claims (19)
- 一種製造一金屬閘極電極的方法,該方法包含以下步驟:在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;沈積一PMOS功函數層,其擁有一正功函數值;調整該正功函數值以提供一調整過的正功函數值;沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的該PMOS功函數層或至少一部分的該NMOS功函數層;以及沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。
- 如請求項1所述之方法,其中該方法包含以下步驟:在該介電覆蓋層上方沈積具有一正功函數值的一PMOS功函數層;除去至少一部分的具有正功函數值的該PMOS功函數層;在除去至少一部分的該PMOS功函數層後沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;以及 在該NMOS功函數覆蓋層上方沈積一填充層。
- 如請求項2所述之方法,其中該NMOS功函數覆蓋層係適於做為該填充層的一阻障層。
- 如請求項1所述之方法,其中該方法包含以下步驟:在該介電覆蓋層上方沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的該NMOS功函數層;在除去至少一部分的該NMOS功函數層後沈積一PMOS功函數層;以及在該PMOS功函數層上方沈積一填充層。
- 如請求項4所述之方法,其中該PMOS功函數層係適於做為該填充層的一阻障層。
- 如請求項1所述之方法,其中該金屬閘極電極係適用於一鰭式場效電晶體結構中。
- 如請求項1所述之方法,其中沈積一NMOS功函數層包含碳化鉭鋁、鋁化鉭及鋁化鈦之一或多者的原子層沈積。
- 如請求項1所述之方法,其中沈積一填充層包含元素鈷、元素鋁或元素鎢的化學氣相沈積。
- 如請求項1所述之方法,進一步包含以下步驟:沈積一氧化物吸氣劑;以及除去氧化物與至少一部分的吸氣劑。
- 如請求項9所述之方法,其中沈積該吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積。
- 如請求項9所述之方法,其中除去該氧化物與吸氣劑包含一乾燥化學蝕刻製程。
- 如請求項9所述之方法,其中一氧化物吸氣劑的沈積及氧化物與至少一部分的吸氣劑的除去係在沈積一高k介電覆蓋層後執行。
- 如請求項9所述之方法,其中一氧化物吸氣劑的沈積及氧化物與至少一部分的該吸氣劑的除去係在沈積該NMOS功函數層後執行。
- 如請求項1所述之方法,進一步包含以下步驟:沈積一蝕刻終止層。
- 如請求項14所述之方法,其中沈積一蝕刻終止層包含氮化鉭的原子層沈積。
- 一種製造一金屬閘極的方法,該方法包含以下步驟:在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;在該高k介電覆蓋層上方沈積一第一氧化物吸氣劑;除去氧化物與至少一部分的該第一氧化物吸氣劑;在該高k介電覆蓋層上方沈積一蝕刻終止層;在該蝕刻終止層上方沈積一具有一正功函數值的PMOS功函數層;調整該正功函數值以提供一調整過的正功函數值;除去至少一部分的具有正功函數值的該PMOS功函數層;在除去至少一部分的該PMOS功函數層後沈積一NMOS功函數層;沈積一第二氧化物吸氣劑;除去氧化物與至少一部分的該第二氧化物吸氣劑;沈積一NMOS功函數覆蓋層;以及沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。
- 如請求項16所述之方法,其中:沈積一高k介電覆蓋層包含氮化鈦的原子層沈積; 沈積一第一氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的該第一氧化物吸氣劑包含一乾燥化學蝕刻;沈積一蝕刻終止層包含氮化鉭的原子層沈積;沈積一PMOS功函數層包含氮化鈦的原子層沈積;調整該正功函數包含氧氣除氣,添加矽至該PMOS功函數層以形成氮化鈦矽,或是添加鋁至該PMOS功函數層以形成氮化鈦鋁;除去至少一部分的該PMOS功函數層包含一蝕刻製程;沈積一NMOS功函數層包含碳化鉭鋁、氮化鈦矽與氮化鈦鋁之一或多者的原子層沈積;沈積一第二氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的該第二氧化物吸氣劑包含一乾燥化學蝕刻;沈積一NMOS功函數覆蓋層包含氮化鈦的原子層沈積;以及沈積一填充層包含鈷、鋁或鎢的化學氣相沈積。
- 一種製造一金屬閘極的方法,該方法包含以下步驟:在一半導體基板上形成一高k介電材料;在該高k介電材料上方沈積一高k介電覆蓋層;在該高k介電覆蓋層上方沈積一第一氧化物吸氣劑; 除去氧化物與至少一部分的該第一氧化物吸氣劑;在該高k介電覆蓋層上方沈積一蝕刻終止層;在該蝕刻終止層上方沈積一NMOS功函數層;在該NMOS功函數層上方沈積一NMOS功函數覆蓋層;除去至少一部分的該NMOS功函數層;在除去至少一部分的該NMOS功函數層後沈積一第二氧化物吸氣劑;除去氧化物與至少一部分的該第二氧化物吸氣劑;在除去至少一部分的該第二氧化物吸氣劑後沈積一具有正功函數值的PMOS功函數層;調整該正功函數值以提供一調整過的正功函數值;以及沈積一填充層,其中沈積一高k介電覆蓋層、沈積一PMOS功函數層或沈積一NMOS功函數覆蓋層包含氮化鈦、氮化鈦矽或氮化鈦鋁的原子層沈積。
- 如請求項18所述之方法,其中沈積一高k介電覆蓋層包含氮化鈦的原子層沈積;沈積一第一氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的該第一氧化物吸氣劑包含一乾燥化學蝕刻;沈積一蝕刻終止層包含氮化鉭的原子層沈積;沈積一NMOS功函數層包含碳化鉭鋁的原子層沈積; 沈積一NMOS功函數覆蓋層包含氮化鈦的原子層沈積;除去至少一部分的NMOS功函數層包含一蝕刻製程;沈積一第二氧化物吸氣劑包含矽的RF濺射物理氣相沈積或原子層沈積;除去氧化物與至少一部分的該第二氧化物吸氣劑包含一乾燥化學蝕刻;沈積一PMOS功函數層包含氮化鈦的原子層沈積;調整該正功函數包含氧氣除氣,添加矽至該PMOS功函數層以形成氮化鈦矽,或是添加鋁至該PMOS功函數層以形成氮化鈦鋁;以及沈積一填充層包含鈷與鋁的化學氣相沈積。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261638748P | 2012-04-26 | 2012-04-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201403718A TW201403718A (zh) | 2014-01-16 |
TWI597783B true TWI597783B (zh) | 2017-09-01 |
Family
ID=50345624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102114223A TWI597783B (zh) | 2012-04-26 | 2013-04-22 | 製造金屬閘極的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI597783B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257921B2 (en) * | 2019-04-18 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
US12054823B2 (en) * | 2020-09-17 | 2024-08-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for manufacturing metal gate structures |
-
2013
- 2013-04-22 TW TW102114223A patent/TWI597783B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201403718A (zh) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102057147B1 (ko) | 금속 게이트들을 제조하기 위한 방법들 | |
US9441298B2 (en) | Devices including metal-silicon contacts using indium arsenide films and apparatus and methods | |
CN111987096B (zh) | 半导体器件的栅极结构及其形成方法 | |
JP5754715B2 (ja) | ゲート電極構造及び製造方法 | |
US10707122B2 (en) | Methods for depositing dielectric barrier layers and aluminum containing etch stop layers | |
TW201715590A (zh) | 半導體元件及其製造方法 | |
US9879341B2 (en) | Method and apparatus for microwave assisted chalcogen radicals generation for 2-D materials | |
US20220319855A1 (en) | Methods for filling a gap and related systems and devices | |
US11908696B2 (en) | Methods and devices for subtractive self-alignment | |
TWI597783B (zh) | 製造金屬閘極的方法 | |
US20230326967A1 (en) | Transistor gate structures and methods of forming the same | |
US8633119B2 (en) | Methods for manufacturing high dielectric constant films | |
US20210125864A1 (en) | Method of forming interconnect for semiconductor device | |
JP3646718B2 (ja) | 半導体装置の製造方法 | |
US8633114B2 (en) | Methods for manufacturing high dielectric constant films | |
TW202230805A (zh) | 用於降低接觸電阻之金屬蓋 | |
TWI598938B (zh) | 包括使用砷化銦膜的金屬矽觸點的元件及設備與方法 | |
US20240183033A1 (en) | Multi-pulse deposition processes | |
US20230326744A1 (en) | Field suppressed metal gapfill | |
CN115966467A (zh) | 半导体结构及其制造方法 |