TWI598745B - 資料傳輸方法及伺服器 - Google Patents

資料傳輸方法及伺服器 Download PDF

Info

Publication number
TWI598745B
TWI598745B TW105106984A TW105106984A TWI598745B TW I598745 B TWI598745 B TW I598745B TW 105106984 A TW105106984 A TW 105106984A TW 105106984 A TW105106984 A TW 105106984A TW I598745 B TWI598745 B TW I598745B
Authority
TW
Taiwan
Prior art keywords
data
output unit
basic input
transmitted
management controller
Prior art date
Application number
TW105106984A
Other languages
English (en)
Other versions
TW201732635A (zh
Inventor
林啟榮
管紀豪
黃翔瑞
Original Assignee
神雲科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神雲科技股份有限公司 filed Critical 神雲科技股份有限公司
Priority to TW105106984A priority Critical patent/TWI598745B/zh
Priority to US15/446,558 priority patent/US10055366B2/en
Application granted granted Critical
Publication of TWI598745B publication Critical patent/TWI598745B/zh
Publication of TW201732635A publication Critical patent/TW201732635A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Transfer Systems (AREA)

Description

資料傳輸方法及伺服器
本發明是有關於一種資料傳輸技術，特別是指一種資料傳輸方法及伺服器。
隨著科技的進步，伺服器的市場需求日益大增，發展的範圍除了結合網際網路與電信業的應用外，也更深入到一般人的生活中，例如金融、財經、網路銀行、網路信用卡的使用等，這些都必須靠著伺服器強大的運算與資料傳輸能力。
伺服器的基本輸入輸出單元（Basic Input/Output System，BIOS）與基板管理控制器（Baseboard Management Controller，BMC）在資料傳輸方面扮演重要角色。目前基本輸入輸出單元跟基板管理控制器的資料傳輸方式主要是透過低腳位數（Low Pin Count，LPC）匯流排，並符合鍵盤控制器規格（Keyboard Controller Style，KCS）介面傳輸標準，經常以每秒約4bytes的速度傳輸資料。但是這種做法的缺點在於，當基本輸入輸出單元傳送的資料量過大時，其所需消耗的資料傳輸時間會過長。
因此，本發明之目的，即在提供一種能節省資料傳送時間的資料傳輸方法。
於是，本發明資料傳輸方法，由一伺服器執行，該伺服器包括一基本輸入輸出單元、一電連接該基本輸入輸出單元的南橋，及一電連接該南橋與一記憶體的晶片組，且該晶片組包括一周邊裝置晶片及一基板管理控制器，該資料傳輸方法包含一步驟（A）、一步驟（D）、一步驟（F）、一步驟（G）。
該步驟（A）是該基本輸入輸出單元取得一記憶體位址資訊，該記憶體位址資訊相關於該記憶體中分配給該周邊裝置晶片存放資料並能供該基板管理控制器存取的一記憶體區塊。
該步驟（D）是該基本輸入輸出單元發送一通知命令經由該南橋至該基板管理控制器，該通知命令指示該一傳送資料的一資料大小。
該步驟（F）是該基本輸入輸出單元根據該記憶體位址資訊複製該待傳送資料於該記憶體區塊中。
該步驟（G）是該基本輸入輸出單元發送一資料已準備命令經由該南橋至該基板管理控制器，該資料已準備命令指示該待傳送資料已載入該記憶體區塊中。
本發明之另一目的，即在提供一種能執行該資料傳輸方法的伺服器。
於是，本發明伺服器，包含一南橋、一記憶體、一晶片組，及一基本輸入輸出單元。
該晶片組電連接該南橋與該記憶體，並包括一周邊裝置晶片及一基板管理控制器。
該基本輸入輸出單元電連接該南橋，且該基本輸入輸出單元取得一記憶體位址資訊，該記憶體位址資訊相關於該記憶體中分配給該周邊裝置晶片存放資料並能供該基板管理控制器存取的一記憶體區塊。
其中，該基本輸入輸出單元發送一通知命令經由該南橋至該基板管理控制器以指示該待傳送資料的一資料大小，且該基本輸入輸出單元複製該待傳送資料於該記憶體區塊中，並發送一資料已準備命令經由該南橋至該基板管理控制器，該資料已準備命令指示該待傳送資料已載入該記憶體區塊中。
本發明之功效在於：藉由該基本輸入輸出單元取得該記憶體位址資訊，而能複製該待傳送資料於該分配給該周邊裝置晶片存放資料的記憶體區塊，而供該基板管理控制器於該記憶體區塊存取該待傳送資料。
參閱圖1，本發明伺服器的一實施例，包含一南橋（South Bridge）11、一記憶體12、一晶片組13、一基本輸入輸出單元（Basic Input/Output System，BIOS）14、一處理單元15，及一主記憶體16。
該南橋11包括多個根埠（root port），且支援高速周邊元件互連（Peripheral Component Interconnect Express，PCIe）的介面傳輸標準。
該晶片組13電連接該南橋11與該記憶體12，並包括一周邊裝置晶片131及一基板管理控制器（Baseboard Management Controller，BMC）132，該記憶體12包括一記憶體區塊121，為該記憶體12中分配給該周邊裝置晶片131存放資料並能供該基板管理控制器132存取。在本實施例中，該周邊裝置晶片131是電連接該南橋11的其中一個根埠。該基板管理控制器132與該南橋11經由一低腳位數（LPC）匯流排17進行資料傳輸並且符合鍵盤控制器規格（Keyboard Controller Style，KCS）的介面傳輸標準，其中，該周邊裝置晶片131例如為一在板（on-board）的視訊圖形陣列（VGA）晶片。該記憶體12例如為一供該VGA晶片存放資料的第二代雙倍資料率（DDR2）記憶體、或例如為一第三代雙倍資料率（DDR3）記憶體。
該基本輸入輸出單元14電連接該南橋11，在執行開機自我檢測（POST）的過程中，準備進行一待傳送資料的傳輸時，取得一記憶體位址資訊，該記憶體位址資訊記錄該記憶體區塊121的一起始位址及一相關於一可存放之總資料大小的存取範圍。在本實施例中，該待傳送資料例如為一系統管理基本輸入輸出系統（SMBIOS）資料、一先進組態與電源介面（ACPI）資料、E820、一PCIe進階錯誤報告（PCIe AER）等。
該處理單元15電連接該南橋11及該主記憶體16，該主記憶體16包括一基底位址暫存器161。該處理單元15為該伺服器的中央處理單元，執行資料運算及處理等功能。該主記憶體16的基底位址暫存器（base address register）161儲存的值供該基本輸入輸出單元14讀取，以使該基本輸入輸出單元14能對其識別到的所有裝置，例如該周邊裝置晶片131，進行記憶體位址分配。
參閱圖2，本發明資料傳輸方法的一實施例，於圖1所示的該伺服器執行，且該方法包含以下步驟。
在步驟（S），該基本輸入輸出單元14讀取該南橋11的根埠以判斷是否存在該周邊裝置晶片131，若判斷的結果為存在，則進到步驟（A）；若判斷的結果為不存在，則結束本次資料傳輸。詳細而言，此步驟是在該基本輸入輸出單元14的開機自我檢測過程中，準備開始執行該待傳送資料之傳輸時，該基本輸入輸出單元14掃描（scan）連接於該南橋11的PCIe匯流排（圖未示出）並判斷是否存在該周邊裝置晶片131。
在步驟（A），該基本輸入輸出單元14取得該記憶體位址資訊。詳細來說，該記憶體位址資訊的獲取方式為：該基本輸入輸出單元14讀取該處理單元15的主記憶體16的基底位址暫存器161所儲存的值，藉以動態分配一基底位址（base address）予所識別到的該周邊裝置晶片131，並且使用記憶體位址映射（memory mapped I/O，MMIO）技術，將該基底位址映射至該記憶體12的記憶體區塊121的該起始位址與該存取範圍，而使該記憶體12的記憶體區塊121能作為該待傳送資料的資料緩衝區（buffer）。
在步驟（B），該基本輸入輸出單元14發送一詢問命令經由該南橋11、該LPC匯流排17至該基板管理控制器132，該詢問命令確認該基板管理控制器132的一前次資料處理狀態是否為完成，若是進到步驟（D），若否，進到步驟（C）。該前次資料處理狀態例如為該基板管理控制器132執行環境溫度、風扇轉速、供應電壓等例行之監看功能。
在步驟（C），該基本輸入輸出單元14判斷發送該詢問命令的次數是否達到一上限次數，若否，返回該步驟（B）；若是，則結束本次資料傳輸。
如此一來，該基本輸入輸出單元14即能於確認該基板管理控制器132完成該前次資料處理狀態而非忙碌狀態時，開始執行該待傳送資料的傳輸步驟。
在步驟（D），該基本輸入輸出單元14發送一通知命令經由該南橋11、該LPC匯流排17至該基板管理控制器132，該通知命令指示該待傳送資料的一資料大小，例如指示該待傳送資料為140K或是5K。
在步驟（E），該基本輸入輸出單元14發出一清除命令經由該南橋11、該LPC匯流排17至該基板管理控制器132，該清除命令指示清除該記憶體區塊121中的已儲存資料。
在步驟（F），該基本輸入輸出單元14根據該記憶體位址資訊複製該待傳送資料於該記憶體區塊121中。更詳細來說，該基本輸入輸出單元14將該待傳送資料經由PCIe匯流排複製至該記憶體區塊121的該起始位址，且該基本輸入輸出單元14複製符合該存取範圍內的該待傳送資料於該記憶體區塊121中，並記錄已傳送的一累計資料大小。舉例而言，若該存取範圍的該可存放之總資料大小為64K，而該待傳送資料的該資料大小為140K時，該基本輸入輸出單元14僅複製第0~64K於該記憶體區塊121，並且記錄該筆待傳送資料已傳送的該累計資料大小是64K。當該待傳送資料的該資料大小為5K時，該基本輸入輸出單元14則完全複製5K於該記憶體區塊121，並且記錄已傳送的該累計資料大小是5K。
在步驟（G），該基本輸入輸出單元14發送一資料已準備命令經由該南橋11、該LPC匯流排17至該基板管理控制器132，該資料已準備命令指示該待傳送資料已載入該記憶體區塊121中。
在步驟（H），該基板管理控制器132根據該資料已準備命令，以從該記憶體區塊121中存取該待傳送資料。更詳細來說，該基板管理控制器132根據該基本輸入輸出單元14的該通知命令所指示的資料大小，從該記憶體區塊121的該起始位址取出該存取範圍內的該資料大小，例如該通知命令指示該待傳送資料為5K，該基板管理控制器132自該起始位址取出5K的資料；又例如該通知命令指示該待傳送資料為140K，則該基板管理控制器132自該起始位址取出64K的資料。
在步驟（I），該基本輸入輸出單元14發送一詢問命令經由該南橋11、該LPC匯流排17至該基板管理控制器132，該詢問命令確認該基板管理控制器132的一前次資料處理狀態是否為完成，若是，進到步驟（K），若否，進到步驟（J）。該前次資料處理狀態表示該基板管理控制器132從該記憶體區塊121中存取該待傳送資料。
在步驟（J），該基本輸入輸出單元14判斷發送該詢問命令的次數是否達到一上限次數，若是，則結束本次的資料傳輸；若否，返回該步驟（I）。
在步驟（K），該基本輸入輸出單元14比對已傳送的該累計資料大小是否符合該待傳送資料的該資料大小，以判斷是否有尚未傳完的該待傳送資料，若判斷的結果為否，則本次資料傳輸完成，若判斷的結果為是，則返回步驟（E）。繼續以前例說明，若該待傳送資料的資料大小為140K，當該基本輸入輸出單元14比對已傳送的該累計資料大小64K與140K並不相符時，該基本輸入輸出單元14判斷該待傳送資料尚未傳完，則返回步驟（E）以清除該記憶體區塊121已儲存的第0~64K，並重複步驟（F）至步驟（K）進行第二次傳送，將該待傳送資料的第65~128K複製到記憶體區塊121，且根據該累計資料大小128K判斷該待傳送資料尚未傳完，再返回步驟（E），清除該記憶體區塊121已儲存的第65~128K，並重複步驟（F）至步驟（K）進行第三次傳送，將該待傳送資料第129K~140K複製到該記憶體區塊121，直到比對該累計資料大小符合140K，才判斷該待傳送資料傳輸完成，並結束本次資料傳輸。另外，若該待傳送資料的該資料大小為5K，則該基本輸入輸出單元14根據已傳送的該累計資料大小5K與該資料大小比對得知兩者相符，則判斷該待傳送資料已經傳完，並結束本次資料傳輸。
綜上所述，本發明資料傳輸方法，藉由該基本輸入輸出單元14取得該記憶體位址資訊該分配供該周邊裝置晶片131存放資料的記憶體區塊121，並複製該待傳送資料於該記憶體區塊121，故該待傳送資料時能透過該例如為DDR2或DDR3的記憶體12（工作頻率400MHz），以大約1600Mbytes/秒的速度來進行傳輸，相較於習知技術僅透過LPC匯流排17（工作頻率33MHz），以約4bytes/秒的傳輸速度更為快速，並搭配該基本輸入輸出單元14傳送該詢問命令、該通知命令及該資料已準備命令，與該基板管理控制器132互相溝通，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
11‧‧‧南橋
12‧‧‧記憶體
121‧‧‧記憶體區塊
13‧‧‧晶片組
131‧‧‧周邊裝置晶片
132‧‧‧基板管理控制器
14‧‧‧基本輸入輸出單元
A~K‧‧‧步驟
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一方塊圖，說明本發明伺服器的一實施例；及 圖2是一流程圖，說明本發明資料傳輸方法的一實施例。
11‧‧‧南橋
12‧‧‧記憶體
121‧‧‧記憶體區塊
13‧‧‧晶片組
131‧‧‧周邊裝置晶片
132‧‧‧基板管理控制器
14‧‧‧基本輸入輸出單元

Claims (8)

  1. 一種資料傳輸方法，由一伺服器執行，該伺服器包括一基本輸入輸出單元、一電連接該基本輸入輸出單元的南橋，及一電連接該南橋與一記憶體的晶片組，且該晶片組包括一周邊裝置晶片及一基板管理控制器，該資料傳輸方法包含：(A)該基本輸入輸出單元取得一記憶體位址資訊，該記憶體位址資訊相關於該記憶體中分配給該周邊裝置晶片存放資料並能供該基板管理控制器存取的一記憶體區塊；(D)該基本輸入輸出單元發送一通知命令經由該南橋至該基板管理控制器，該通知命令指示一待傳送資料的一資料大小；(E)該基本輸入輸出單元發出一清除命令經由該南橋至該基板管理控制器，該清除命令指示清除該記憶體區塊中的已儲存資料；(F)該基本輸入輸出單元根據該記憶體位址資訊複製該待傳送資料於該記憶體區塊中；(G)該基本輸入輸出單元發送一資料已準備命令經由該南橋至該基板管理控制器，該資料已準備命令指示該待傳送資料已載入該記憶體區塊中；及(K)該基本輸入輸出單元根據該待傳送資料的該資料大小，判斷是否有尚未傳完的該待傳送資料，若判斷的結果為是，則返回該步驟(E)。
  2. 如請求項1所述的資料傳輸方法，該南橋經由一根埠電連接於該晶片組的周邊裝置晶片，且該資料傳輸方法還包含：(S)該基本輸入輸出單元讀取該南橋的根埠以判斷是否存在該周邊裝置晶片，若判斷的結果為存在，則進到該步驟(A)。
  3. 如請求項1所述的資料傳輸方法，還包含在該步驟(A)之後的一步驟(B)與一步驟(C)：(B)該基本輸入輸出單元發送一詢問命令經由該南橋至該基板管理控制器，該詢問命令確認該基板管理控制器的一前次資料處理狀態是否為完成，若是進到步驟(D)，若否，進到該步驟(C)；及(C)該基本輸入輸出單元判斷發送該詢問命令的次數是否達到一上限次數，若否，返回該步驟(B)。
  4. 如請求項1所述的資料傳輸方法，還包含在該步驟(G)之後的一步驟(H)：(H)該基板管理控制器根據該資料已準備命令，以從該記憶體區塊中存取該待傳送資料。
  5. 如請求項4所述的資料傳輸方法，還包含在該步驟(H)之後的一步驟(1)及一步驟(J)：(I)該基本輸入輸出單元發送一詢問命令經由該南橋至該基板管理控制器，該詢問命令確認該基板管理控制器的一前次資料處理狀態是否為完成，若否，進到該步驟(J)；及 (J)該基本輸入輸出單元判斷發送該詢問命令的次數是否達到一上限次數，若否，返回該步驟(I)。
  6. 如請求項1所述的資料傳輸方法，其中，該記憶體位址資訊記錄該記憶體區塊的一起始位址及一相關於一可存放之總資料大小的存取範圍，且在該步驟(F)中，該基本輸入輸出單元根據該起始位址，複製該存取範圍內的該待傳送資料於該記憶體區塊中，且該資料傳輸方法還包含：(K)該基本輸入輸出單元根據該待傳送資料的該資料大小，判斷是否有尚未傳完的該待傳送資料，若判斷的結果為是，則返回該步驟(E)。
  7. 一種伺服器，包含：一南橋；一記憶體；一晶片組，電連接該南橋與該記憶體，並包括一周邊裝置晶片及一基板管理控制器；及一基本輸入輸出單元，電連接該南橋，該基本輸入輸出單元取得一記憶體位址資訊，該記憶體位址資訊相關於該記憶體中分配給該周邊裝置晶片存放資料並能供該基板管理控制器存取的一記憶體區塊；其中，該基本輸入輸出單元發送一通知命令經由該南橋至該基板管理控制器以指示一待傳送資料的一資料大小；其中，該基本輸入輸出單元根據該記憶體位址資訊複製該待傳送資料於該記憶體區塊中； 其中，該基本輸入輸出單元發送一資料已準備命令經由該南橋至該基板管理控制器，該資料已準備命令指示該待傳送資料已載入該記憶體區塊中；該基本輸入輸出單元根據該待傳送資料的該資料大小，判斷是否有尚未傳完的該待傳送資料，若判斷的結果為是，該基本輸入輸出單元發出一清除命令經由該南橋至該基板管理控制器，該清除命令指示清除該記憶體區塊中的已儲存資料。
  8. 如請求項7所述的伺服器，其中，該基本輸入輸出單元發送一詢問命令經由該南橋至該基板管理控制器，該詢問命令確認該基板管理控制器的一前次資料處理狀態是否為完成，若是，該基本輸入輸出單元發送該通知命令；若否，該基本輸入輸出單元判斷發送該詢問命令的次數是否達到一上限次數，若否，再次發送該詢問命令。
TW105106984A 2016-03-08 2016-03-08 資料傳輸方法及伺服器 TWI598745B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105106984A TWI598745B (zh) 2016-03-08 2016-03-08 資料傳輸方法及伺服器
US15/446,558 US10055366B2 (en) 2016-03-08 2017-03-01 Method for data transmission and server for implementing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105106984A TWI598745B (zh) 2016-03-08 2016-03-08 資料傳輸方法及伺服器

Publications (2)

Publication Number Publication Date
TWI598745B true TWI598745B (zh) 2017-09-11
TW201732635A TW201732635A (zh) 2017-09-16

Family

ID=59786605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106984A TWI598745B (zh) 2016-03-08 2016-03-08 資料傳輸方法及伺服器

Country Status (2)

Country Link
US (1) US10055366B2 (zh)
TW (1) TWI598745B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715479B (zh) * 2020-03-31 2021-01-01 神雲科技股份有限公司 位址配置存取方法及伺服系統

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108536568A (zh) * 2018-04-11 2018-09-14 英业达科技有限公司 一种服务器系统及主板
US11748228B2 (en) * 2021-02-25 2023-09-05 Dell Products L.P. Optimizing preboot telemetry efficiency
CN113194161B (zh) * 2021-04-26 2022-07-08 山东英信计算机技术有限公司 一种服务器系统mmioh基地址的设置方法、装置
CN115809167A (zh) * 2021-09-15 2023-03-17 英业达科技有限公司 快速周边组件互连接口的自我测试系统及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588282B (en) 2002-10-22 2004-05-21 Via Tech Inc System capable of managing peripheral input/output control device
US7660937B2 (en) * 2006-06-28 2010-02-09 Hewlett-Packard Development Company, L.P. Emulating a USB host controller
US8082440B2 (en) * 2008-09-29 2011-12-20 Intel Corporation Managed data region for server management
TW201209587A (en) 2010-08-19 2012-03-01 Hon Hai Prec Ind Co Ltd System and method for creating a memory window to implement an interface
US9244872B2 (en) * 2012-12-21 2016-01-26 Ati Technologies Ulc Configurable communications controller
US9043527B2 (en) * 2013-01-04 2015-05-26 American Megatrends, Inc. PCI express channel implementation in intelligent platform management interface stack
US9137587B2 (en) * 2013-08-14 2015-09-15 American Megatrends, Inc. System event assisted live keyboard, video and mouse (KVM) capture
TWI625622B (zh) * 2013-10-31 2018-06-01 聯想企業解決方案（新加坡）有限公司 在多核心處理器系統與運作多核心處理器系統的電腦實施方法
TW201525686A (zh) 2013-12-17 2015-07-01 Inventec Corp 基板管理控制器存取方法
US9710284B1 (en) * 2016-02-02 2017-07-18 Mitac Computing Technology Corporation System for programmably configuring a motherboard

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715479B (zh) * 2020-03-31 2021-01-01 神雲科技股份有限公司 位址配置存取方法及伺服系統

Also Published As

Publication number Publication date
US20170262388A1 (en) 2017-09-14
TW201732635A (zh) 2017-09-16
US10055366B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
TWI598745B (zh) 資料傳輸方法及伺服器
US9467512B2 (en) Techniques for remote client access to a storage medium coupled with a server
TWI493460B (zh) 電子裝置以及開機方法
JP6329318B2 (ja) 情報処理装置
US20130311434A1 (en) Method, apparatus and system for data deduplication
TW201716980A (zh) 資料儲存設備及其操作方法
WO2017092002A1 (zh) 应用于计算机系统的数据迁移方法和装置、计算机系统
US11188407B1 (en) Obtaining computer crash analysis data
US11645011B2 (en) Storage controller, computational storage device, and operational method of computational storage device
US20200004721A1 (en) Core mapping
WO2022134855A1 (zh) PCIe外插卡的带宽分配方法、装置、设备及存储介质
US20060112267A1 (en) Trusted platform storage controller
KR20170013882A (ko) 플래시 메모리 기반 저장 디바이스의 멀티 호스트 전력 제어기（ｍｈｐｃ）
TWI447670B (zh) 具有高速傳輸功能之基板管理控制器及其傳輸方法
CN108628760B (zh) 原子写命令的方法与装置
TWI507883B (zh) 記憶卡存取裝置、其控制方法與記憶卡存取系統
US10180800B2 (en) Automated secure data and firmware migration between removable storage devices that supports boot partitions and replay protected memory blocks
US11226755B1 (en) Core dump in a storage device
US20150326684A1 (en) System and method of accessing and controlling a co-processor and/or input/output device via remote direct memory access
US20230229357A1 (en) Storage controller, computational storage device, and operational method of computational storage device
US20230281113A1 (en) Adaptive memory metadata allocation
TWI578163B (zh) 周邊介面電路與周邊記憶體系統
CN114546902A (zh) 基于多协议访问存储器的系统、设备和方法
CN107305533B (zh) 资料传输方法及服务器
EP4258097A1 (en) Operation method of host device and operation method of storage device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees