TWI596501B - 安全數位邏輯單元及供電給數位邏輯單元之邏輯區塊之方法 - Google Patents

安全數位邏輯單元及供電給數位邏輯單元之邏輯區塊之方法 Download PDF

Info

Publication number
TWI596501B
TWI596501B TW102140316A TW102140316A TWI596501B TW I596501 B TWI596501 B TW I596501B TW 102140316 A TW102140316 A TW 102140316A TW 102140316 A TW102140316 A TW 102140316A TW I596501 B TWI596501 B TW I596501B
Authority
TW
Taiwan
Prior art keywords
storage device
switch
charge storage
power supply
logic
Prior art date
Application number
TW102140316A
Other languages
English (en)
Other versions
TW201432488A (zh
Inventor
丹尼爾 Ｆ 岩尼蒂
布蘭特 阿諾 邁爾斯
Original Assignee
凱爾拉吉克斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凱爾拉吉克斯股份有限公司 filed Critical 凱爾拉吉克斯股份有限公司
Publication of TW201432488A publication Critical patent/TW201432488A/zh
Application granted granted Critical
Publication of TWI596501B publication Critical patent/TWI596501B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17768—Structural details of configuration resources for security
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

安全數位邏輯單元及供電給數位邏輯單元之邏輯區塊之方法
本發明係關於一種脈波充電域邏輯，特別係關於一種安全數位邏輯單元及供電給數位邏輯單元之邏輯區塊之方法。
許多的安全應用程式對保護電子化儲存及/或處理之資料相當重要。現今的安全應用程式實行在許多領域，包括提款卡、身分證、儲值卡、信用卡、手機(即，SIM卡)、電腦存取控制、付費電視、以及醫療資訊之儲存。這些卡片及應用程式的安全性通常依賴基於內嵌於卡片記憶體(或其他電路)中的私密金鑰的加密運算。攻擊者試圖提取這些卡片的金鑰以修改卡片的內容、製造複製卡片、或執行未經授權的交易。主動式攻擊留下清楚可見的篡改跡象，但被動式攻擊通常不會。
在被動式攻擊中，資訊於使用讀卡機進行正常交易期間從卡片收集。被動式攻擊可為側通道攻擊的形式。側通道攻擊包括基於物理方法使用卡片或電路，藉由針對時序資訊、功率消耗、電磁場、甚至聲音而解密金鑰。例如，形成智慧卡片之邏輯閘的切換過程中之電流變化(及產生之功率特徵)可透過電源供應線而監控並用來破解私密金鑰。這種類型的攻擊，也被稱為差分功率分析(Differential Power Analysis,DPA)，對智慧卡片的持有者有許多負面影響(例如，提款卡可被破解並未經智慧卡片的所有者之授權從卡的所有者之帳戶提 領現金)。保持資料的安全性及避免側通道攻擊，包括差分功率分析攻擊，仍然為一個重要的設計考慮。
用於提供安全邏輯區塊的系統及方法被揭露。邏輯單元可於各種應用程式中被保護，包括提供加密演算法執行於其上的加密區塊。
根據實施例，提供脈波充電機制，將邏輯單元隔離電源供應器，並且以不存在漏電流的方式提供電荷給邏輯單元使邏輯單元啟動無法解密的狀態。用於邏輯單元之脈波充電機制藉由隔離邏輯單元之高及低供應導軌與包含電源供應電壓及接地電壓之外部輸入而禁止邏輯單元的功率特徵之讀出。
本發明的實施例提供了用於運算邏輯單元的電容式充電。電容式充電係用足以運算邏輯區塊的裝置通過至少一個邏輯轉換或開關週期之方式而建立。至少提供兩個脈波，一個脈波用於以一速度運作以執行單元的邏輯運算而另一脈波用於邏輯運算之間以將電荷儲存裝置充電和放電。
本發明的實施例之數位邏輯單元可以包括電容，可控制性地充電和放電以提供數位邏輯單元之邏輯區塊和連接至數位邏輯單元的電源供應器之間的「隔離」或「斷開」。
控制電容之充電和放電的方法，可以透過開關操作而進行，其包括以下步驟：當電容斷開邏輯區塊和電源供應器時，將電容的兩個終端彼此連接以使電容短路並使電容放電；在電容已放電之後，將電容連接到電源供應器以使電容充電；在電容已藉由電源供應器充電之後，將電容斷開電源供應器；以及在電容已藉由電源供應器充電之 後，將電容連接邏輯區塊以供應邏輯區塊電力並持續至少一個脈波週期/訊號轉換。
本發明內容係提供以簡單形式引入一系列的概念，其將被進一步地描述於下面的實施方式中。本發明內容不意在指出欲主張的主題之關鍵特徵或基本特徵，也不意在用於限制主張的主題之範圍。
10‧‧‧邏輯區塊
12‧‧‧電容
14‧‧‧電源供應器
16‧‧‧放電開關
18、20、22、24‧‧‧開關
V1‧‧‧電源供應器
C1‧‧‧電容
M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14‧‧‧金氧半場效電晶體
A、B‧‧‧輸入
CP_RL‧‧‧內部導軌終端
CP_GD‧‧‧內部接地終端
VSS、VDD‧‧‧電源供應線
CLK1、CLK2、CLK3、CLK1B、CLK2B、CLK3B‧‧‧訊號
第1圖係根據本發明的實施例之脈波充電域邏輯(CCDL)單元的示意圖。
第2A-2C圖係呈現根據本發明的某些實施例之放電開關的例子，以金氧半場效電晶體(MOSFET)實施。
第3A-3D圖係根據本發明的實施例說明脈波充電域邏輯單元的運算方法。
第4圖係根據本發明的實施例之脈波充電域邏輯單元的模擬示意圖。
第5圖係根據本發明的實施例之脈波充電域邏輯單元的時脈架構圖。
第6圖係呈現根據本發明的實施例之邏輯單元的結構之模擬示意圖。
第7圖係為電容放電之作圖。
第8圖係根據本發明的實施例之電路示意圖。
第9A-9D圖係根據本發明的實施例之二位元加密區塊的實施的電路示意圖。
第10圖係相關於第11圖之加密區塊的運算之訊號作圖。
第11圖係根據本發明的實施例之脈波充電域邏輯單元，參考內部邏輯導軌所得之輸出訊號的作圖。
第12圖係根據本發明的實施例之脈波充電域邏輯單元製成的高級加密標準(AES)加密核心的電源供應特徵之作圖。
提供安全邏輯區塊的系統和方法被揭露。邏輯單元可以確保為各種應用，包括加密區塊。
根據實施例，提供脈波充電機制，將邏輯單元隔離電源供應器，並且以不存在漏電流的方式提供電荷給邏輯單元使邏輯單元啟動無法解密的狀態。用於邏輯單元之脈波充電機制藉由隔離邏輯單元之高及低供應導軌與包含電源供應電壓及接地電壓之外部輸入而禁止邏輯單元的功率特徵之讀出。
本發明的實施例提供了用於運算邏輯單元的電容式充電。電容式充電係用足以運算邏輯區塊的裝置通過至少一個邏輯轉換或開關週期之方式而建立。至少提供兩個脈波，一個脈波用於以一速度運作以執行單元的邏輯運算而另一脈波用在邏輯運算之間以將電荷儲存裝置充電和放電。
在諸如智慧卡片、場效可程式閘極陣列(FPGAs)、以及特定應用積體電路(ASICs)之硬體中的加密區塊，通常由執行加密演算法的邏輯區塊組成。
在以標準靜態邏輯電路實施的加密區塊中，這些電路中的邏輯狀態之轉換產生了可由供電給加密區塊之電源供應(及接地)線檢 測的電流。另外，從低到高的邏輯狀態之邏輯區塊之轉換以及從高到低之轉換係具有不同的功率特徵。因此，藉由監控供電給加密區塊的供應線，加密區塊內之運算可被解碼。這種方法被稱為差分功率分析。同樣地，邏輯轉換過程中的電磁洩漏可被監控以解碼加密區塊之運算。使用這樣的側通道攻擊，加密區塊的加密金鑰可被破解，因加密區塊而產生了資料安全性之缺口。
本發明實施例可提供最小的面積負擔並同時避免邏輯區塊暴露邏輯狀態之轉換。另外，不僅實施例隔離了邏輯單元的運算使其抑制了電源供應線在邏輯單元的運算過程中之功率消耗被感測，本發明的系統和方法也避免了充電從接地線被讀出。I/O(輸入輸出)匯流排及其他訊號線也可藉由抑制訊號線的可破解之轉換特徵以避免側通道攻擊之探測。
在實施例中，電荷儲存裝置係用來提供工作電壓給邏輯單元，且被配置作為電源供應器和邏輯區塊之間的中介物。在一些的實施例中，每個邏輯單元區塊可包括自己的電荷儲存裝置以獨立地供應及釋放電壓。在一實施例中，電荷儲存裝置係為電容；然而，實施例並不限於此。
因為在如電容的電荷儲存裝置上的每組邏輯運算之後殘留的電荷包含了每組邏輯運算過程中邏輯區塊所消耗的集成功率之資訊，只有在電源供應器使邏輯區塊斷路(或，當使用充電電容)的系統容易通過接地線受到被動攻擊(例如，DPA)。本發明的實施例針對這樣的脆弱性通過將邏輯區塊和充電電容從接地線端口斷開以保護之。
根據本發明的各個實施例，在邏輯區塊的每個邏輯轉換之後 (或在預設數量的邏輯轉換之後)，電荷儲存裝置通過將其終端一起短路而放電。
在實施例中，可以提供一個或多個數位邏輯單元。每個數位邏輯單元可以包含電荷儲存裝置、電源供應器之連接、及邏輯區塊。每個邏輯區塊可配置以連接到相同的電源供應器。
數位邏輯單元可配置以使其電荷儲存裝置可與電源供應器及邏輯區塊斷路使得電荷儲存裝置放電。電荷儲存裝置可以斷開導軌線路(例如，電源供應線和接地線)兩者。電荷儲存裝置接著可連接到電源供應器並同時仍然斷開邏輯區塊以使電荷儲存裝置充電。然後，電荷儲存裝置可以從電源供應器斷開並連接到邏輯區塊以作為邏輯區塊的電力來源。接著，可以允許轉換邏輯區塊之輸入且供應其轉換所需的電荷可以由電荷儲存裝置來提供。此過程可以在任一時間點上開始且/或可以在一個週期內繼續。
每當電荷儲存裝置與電源供應器斷路時，電荷儲存裝置可以斷開電源供應器的接地連接。電荷儲存裝置可以使用本領域中已知的任何合適的裝置，包括一個或多個開關，以連接及斷開電源供應器的接地連接。此外，電荷儲存裝置可以使用本領域中已知的任何合適的裝置，包括一個或多個開關，以連接及斷開邏輯區塊。
在一些實施例中，可以使用電晶體作為開關以連接電荷儲存裝置及斷開電荷儲存裝置與電源供應器和/或邏輯區塊。可以使用本領域中已知的任何合適的電晶體，即，雙極性接面電晶體、金氧半場效電晶體、或其組合。所使用的每個金氧半場效電晶體可為p型金氧半場效電晶體(PMOS)或n型金氧半場效電晶體(NMOS)。在實施例中，可以使用傳輸閘之配置。另一實施例中，二極體可以被用作一 個或多個開關。再一實施例中，可使用基於微機電系統(MEMS)的開關。
在一些實施例中，金氧半場效電晶體可以被用來作為電荷儲存裝置。在電荷儲存裝置為金氧半場效電晶體之電容之實施例中，當電容斷開電源供應器及邏輯區塊以使電容進行放電時，金氧半場效電晶體之閘極可以連接至其源極、汲極、以及/或金氧半場效電晶體之主體終端以使電容完全放電。金氧半場效電晶體電容之閘極可以連接至其源極、汲極、以及(在某些情況下)金氧半場效電晶體之主體終端，其係使用本領域之任何合適的方法，包括可為於此描述之電晶體之一個或多個開關。然後，當電容連接到電源供應器上同時仍然斷開邏輯區塊以使電容充電時，電容之閘極可以與源極、汲極、以及作為電容使用的金氧半場效電晶體之主體終端斷開連接。
在另一實施例中，電荷儲存裝置可為分離電容。再又一實施例中，電荷儲存裝置可為充電連結裝置或其它主動式電荷儲存裝置。
每個邏輯區塊，可為本領域中任何已知適當的邏輯區塊，且可以包括一個或多個輸入終端、一個或多個輸出終端、一個或多個導軌終端、以及/或一個或多個接地終端。
邏輯區塊可包括本領域中已知的任何合適的邏輯閘之配置。例如，邏輯區塊可以執行反及(NAND)邏輯閘、及(AND)邏輯閘、反或(NOR)邏輯閘、或(OR)邏輯閘、互斥或(XOR)邏輯閘、反互斥或(XNOR)邏輯閘、反(NOT)邏輯閘、全真(ONE)邏輯閘、全假(ZERO)邏輯閘、或其組合。至少一個邏輯區塊可以使用任何適當的邏輯裝置製造，包括電晶體。電晶體可為具有源極、汲極、主體、以及閘極之場效電晶體。
在一個實施例中，邏輯區塊可配置為使得當至少一個邏輯區塊之輸入轉換時，每個電晶體之主體終端連結至電容，以及當電容放電及充電時，每個電晶體之主體終端連結至電容。
在另一實施例中，諸如非製造於共同批量互補式金氧半導體(CMOS)之製程的電晶體，其至少一個電晶體可以形成於隔離井中。例如，n通道裝置之p井可藉由n井層而從基板隔離。
第1圖係為根據本發明的實施例之脈波充電域邏輯(CCDL)單元的示意圖。請參閱第1圖，在實施例中，數位邏輯單元可以包括：邏輯區塊10，以及電荷儲存裝置(在本實施例中表示為電容12)，其配置以當電源供應器14完全與邏輯區塊10斷開時提供電源給邏輯區塊10。電容12將電源供應器14和邏輯區塊10斷開，其透過使用放電開關16；開關18，將電容12連接至電源供應連接(例如，高壓導軌)；開關20，將電容12連接至其它電源供應連接(例如，低壓導軌或接地)；以及二個開關22、24，將電容12連接至邏輯區塊10之電源和接地線。
為了使電容12放電，可以關閉放電開關16，同時可以打開其它的開關18、20、22、24，使得電容12與邏輯區塊10及電源供應器14斷路，包括電源供應器14之接地連接。為了使電容12充電，可以打開放電開關16，連同開關22和24，並可以關閉開關18和20，使得電容12連接至電源供應器14同時仍然與邏輯區塊10斷路。然後，可以打開開關18和20以斷開電容12與電源供應器14，並可以關閉開關22和24以連接電容12與邏輯區塊10。可以在關閉開關22和24之前，先打開開關18和20，從而確保邏輯區塊10不會直接連接到電源供應器14或邏輯單元的電源供應連接。
接著，可以允許轉換邏輯區塊10之輸入且供應其轉換所需的電荷可以由電容12來提供。此過程可以在任一時間點上開始且/或可以在一個週期內繼續。
開關16、18、20、22、以及24係為可控制的，透過脈波訊號產生器提供開關訊號給開關。脈波架構可以涉及三個脈波訊號，一個控制開關16、一個控制開關18和20、以及一個控制開關22和24。
雖然電荷儲存裝置被敘述作為電容12，但應當理解為電荷儲存裝置可為任何合適的電荷儲存裝置，其包括主動式或被動式構件。
每個開關16、18、20、22、24可為本領域中已知的任何合適的開關。在一些實施例中，電晶體、二極體、基於微機電系統之開關等等可做為一個或所有的開關。對於使用電晶體作為開關的實施例中，可以使用本領域中已知的任何合適的電晶體，例如雙極性接面電晶體、金氧半場效電晶體、或其組合。第2A-2C圖中根據本發明的各種實施例而說明放電開關16之例子。請參閱第2A-2C圖，放電開關16可為，例如，p型金氧半場效電晶體(第2A圖)、n型金氧半場效電晶體(第2B圖)、或使用p型金氧半場效電晶體和n型金氧半場效電晶體(第2C圖)之傳輸閘。
第3A圖為根據本發明的實施例之脈波充電域邏輯單元的第一階段期間之示意圖。請參閱第3A圖，電容C1(或其它電荷儲存裝置)可以斷開電源供應器V1和邏輯區塊以使電容C1放電。電容C1的兩個終端可以彼此連結以協助電容C1之放電。這可以使用例如電晶體的開關而實現。電容C1可使用本領域中已知的任何合適的裝置，包括一個或多個開關，而斷開電源供應器V1。另外，電容C1可使用本領域中已知的任何合適的裝置，包括一個或多個開關，而斷開 邏輯區塊。
電容C1可斷開電源供應器V1和邏輯區塊持續一段時間，該段時間足以使電容C1放電至已知的充電位準，其可以為零伏特(V)或非常接近零伏特。根據一些實施例，電容之電壓被放電至低於邏輯轉換之最大放電位準，並且可放電至約零伏特。另外，當電容C1與電源供應器V1斷路時，電容C1斷開電源供應器V1之接地連接。
電容斷開電源供應器和邏輯區塊以使電容放電的時間長短可為，例如，以下的任何值、大約為以下的任何值、至少為以下的任何值、最多為以下的任何值、或在任何範圍內具有以下的任何值作為端點，雖然實施例並不限於此(所有數值皆以毫微秒為單位)：0.0001、0.001、0.01、0.1、1、2、3、4、5、6、7、8、9、10、15、20、25、30、40、50、100、150、200、250、300、350、400、410、420、430、440、450、460、470、480、490、500、550、600、650、700、750、800、850、900、950、1000、1500、2000、3000、4000、5000、6000、7000、8000、9000、104、105、106、107、108、或109。例如，電容斷開電源供應器和邏輯區塊以使電容放電的時間可為約3毫微秒或為約455毫微秒。在一些實施例中，在此放電時間期間，電容C1的兩個終端可以彼此連結。
第3B圖係根據本發明的實施例之脈波充電域邏輯單元的第二階段期間之示意圖。請參閱第3B圖，電容C1可以連接至電源供應器V1，同時仍然斷開邏輯區塊以使電容C1充電。電容C1可使用本領域中已知的任何合適的裝置，包括一個或多個開關，而連接至電源供應器V1。在實施例中，電容C1可以並聯連接至電源供應器V1。電容C1可以連接至電源供應器V1一段時間，該段時間足以使電容 C1充電至能夠供電給邏輯區塊。
電容連接至電源供應器以使電容充電的時間長短可為，例如，以下的任何值、大約為以下的任何值、至少為以下的任何值、最多為以下的任何值、或在任何範圍內具有以下的任何值作為端點，雖然實施例並不限於此(所有數值皆以毫微秒為單位)：0.0001、0.001、0.01、0.1、1、2、3、4、5、6、7、8、9、10、15、20、25、30、40、50、100、150、200、250、300、350、400、410、420、430、440、450、460、470、480、490、500、550、600、650、700、750、800、850、900、950、1000、1500、2000、3000、4000、5000、6000、7000、8000、9000、104、105、106、107、108、或109。
在實施例中，可以使用金氧半場效電晶體作為電容C1，且當電容C1斷開電源供應器V1與邏輯區塊以使電容C1放電時，電容C1的閘極可以連接被使用作為電容C1的金氧半場效電晶體之源極、汲極、以及主體終端以使電容充份放電。電容C1的閘極可使用本領域中任何的合適的裝置，包括一個或多個可為本文所述的電晶體之開關，連接到金氧半場效電晶體之源極、汲極、以及主體終端。然後，當電容C1連接到電源供應器V1同時仍然斷開邏輯區塊以使電容C1充電時，電容C1的閘極可以斷開作為電容C1的金氧半場效電晶體之源極、汲極、以及主體終端。在另一實施例中，作為電容的金氧半場效電晶體之主體連接到邏輯單元的接地連接(例如，第4圖之CP_GD)。然後，當被用作為電容C1的金氧半場效電晶體之閘極被連接到其源極和汲極時，其主體保持連接到邏輯單元的接地連接。
第3C圖係根據本發明的實施例之脈波充電域邏輯單元的第三階段期間之示意圖。請參閱第3C圖，電容C1可以斷開電源供應 器V1並連接到邏輯區塊以作為邏輯區塊的電力來源。電容C1可使用本領域中已知的任何合適的裝置以連接到邏輯區塊，包括一個或多個開關。在實施例中，電容C1可以並聯連接至邏輯區塊。另外，當電容C1斷開電源供應器V1時，電容C1也斷開電源供應器V1的接地連接。
第3D圖係根據本發明的實施例之脈波充電域邏輯單元的第四階段期間之示意圖。請參閱第3D圖，可以允許轉換邏輯區塊之輸入(例如，可以提供訊號輸入)，且供應其轉換所需的電荷可以由電容C1來提供。
在一些實施例中，諸如批量互補式金氧半導體應用，邏輯區塊中的每個電晶體之主體終端可以在邏輯轉換過程中與電容連結，從而抑制基板之電流(對n型金氧半場效電晶體而言)或n井之電流(對p型金氧半場效電晶體而言)流入或流出電源供應器。這些電流可另行用於潛在地判斷邏輯區塊內之邏輯轉換。在另一實施例中，至少一個電晶體製造於其中之隔離井可用來抑制基板之電流。
電容連接至邏輯區塊以轉換邏輯區塊之輸入的時間長短可為，例如，以下的任何值、大約為以下的任何值、至少為以下的任何值、最多為以下的任何值、或在任何範圍內具有以下的任何值作為端點，雖然實施例並不限於此(所有數值皆以毫微秒為單位)：0.0001、0.001、0.01、0.1、1、2、3、4、5、6、7、8、9、10、15、20、25、30、40、50、100、150、200、250、300、350、400、410、420、430、440、450、460、470、480、490、500、550、600、650、700、750、800、850、900、950、1000、1500、2000、3000、4000、5000、6000、7000、8000、9000、104、105、106、107、108、或109。
請再參閱第3A-3D圖，描述根據本發明的實施例之脈波充電域邏輯的邏輯單元之基本運算。在第一階段，表示為時間=T1，電源供應器V1和邏輯區塊可以斷開電容C1。電容C1的兩個終端可以彼此連結，並可以使電容C1放電。此步驟將電容C1在每個脈波充電域邏輯之邏輯電路運算的週期期間放電至已知的充電位準於。
在第二階段，表示為時間=T2，邏輯區塊仍然斷開脈波充電域邏輯電路的其餘部分。電容C1的兩個終端可以彼此斷開連接，並跨接在電源供應器V1。電容C1保持跨接在電源供應器V1一段時間足以使電容C1充電到期望電位，例如，相同或大約相同於電源供應器V1之電壓。
在第三階段，表示為時間=T3，電容C1可以斷開電源供應器V1並連結到邏輯區塊。以這種方式配置，電容C1可以作為邏輯區塊的電源供應。
在第四階段，表示為時間=T4，可以允許轉換邏輯區塊之輸入且供應其轉換所需的電荷可以由電容12來提供。邏輯區塊中的每個電晶體之主體終端可以在邏輯轉換期間連結到電容，從而抑制基板之電流(對n型金氧半場效電晶體而言)或n井之電流(對p型金氧半場效電晶體而言)流入或流出電源供應器。這些電流可另行用於潛在地判斷邏輯區塊內之邏輯轉換。然後運算週期可以返回到第一階段，並且過程可以重複。此過程可以在任何一時間點上開始且/或可以在一個週期內繼續。
藉由電容C1在第一階段中之放電，在邏輯轉換期間從電容C1移除之充電位準係隔離以防止於電源供應器被感測，因為在第四階段之後所剩餘在電容C1上的電荷，在第一階段(其中電容在連接回 電源供應器之前已放掉)中被移除於電容C1。此提供自本發明的實施例之配置，可以解決來自電容之電荷變化，其電荷變化係因為邏輯區塊每次在第四階段於電容C1所消耗的電荷，係根據不同的邏輯區塊之輸入及邏輯區塊內所發生的轉換而有所不同，導致從電容C1除去的電荷數量之變化，其可能提供可潛在揭露進行於邏輯區塊內之運算型態的資訊。
另外，使用脈波充電域邏輯之方法，正極和接回電源供應器兩者之路徑可以與邏輯電路斷開，從而較佳地從電源供應器除去用於充電或放電邏輯區塊中之節點之電流的任意路徑。所有藉由邏輯區塊用於邏輯運算之電荷皆來自或返回電容。
本發明的實施例可以由高級加密標準之加密區塊而實現。另外，可以使用產生了5個非重疊脈波訊號以驅動脈波充電域邏輯之邏輯單元之再充電週期的非重疊脈波電路。當然，各種實施例可以包括更多或更少的脈波訊號。例如，至少使用兩個脈波訊號，一脈波係在邏輯單元執行邏輯運算的速度下運算，以及另一脈波用於使電荷儲存裝置連接及斷開於電源供應器和邏輯區塊之間。在一些實施例中，不需要將脈波給予每個邏輯單元個體。此可以允許基本靜態邏輯單元搭配脈波充電域邏輯之電源開關單元核心。
第4圖和第6圖係為示意模擬圖，其說明在基本靜態邏輯單元(在此例中係為AND閘)中邏輯單元之結構，可以搭配脈波充電域邏輯之電源開關單元核心。請參閱第6圖，左邊的圓包圍了脈波充電域邏輯之電源開關單元核心。可以提供單一個n型金氧半場效電晶體(第4圖式)跨接功率電容以使其放電，從而限制了電容所放出的放電量至n型金氧半場效電晶體裝置之臨界電壓(Vth)的大小，其 裝置係用來將功率電容之兩終端短路。p型金氧半場效電晶體裝置的加入，從而實現了傳輸閘(第6圖)，可以使每個充電週期期間之功率電容兩終端的電壓完全放電至零伏特(或非常接近零伏特)。
第7圖係為電容放電之作圖。請參閱第7圖，說明了電容的放電位準的改進。中央區域(表示為「電容放電」)表示在脈波充電域邏輯單元之再充電週期之放電期間的功率電容之每一端短路時的跨接電壓。在放電週期期間，功率電容的每一端達到相同的電壓電位(例如，沒有或幾乎沒有電荷停留在功率電容)。這保證了在脈波充電域邏輯單元中的每個週期，需要相同電荷以再充電功率電容。
第6圖的右側之圓形區域包圍了脈波充電域邏輯單元的邏輯部分。在此例子中，邏輯電路實現了基本的兩輸入端之及閘(AND)。在脈波充電域邏輯單元內以靜態邏輯實現邏輯之能力允許使用預先存在、低功率、低面積消耗之邏輯系列。結果，不需要特殊的邏輯電路之設計以實現高級加密標準核心所需之基本邏輯功能。
在實施例中，可以使用保護環以環繞高級加密標準核心以提供一定程度之接面隔離而進一步降低基板電流到達電源供應器的能力。在進一步的實施例中，在非批量製程中，在脈波充電域邏輯單元之區段下方的n井盆(p型基板中相對深的n型主動區)可以提供電源供應器進一步地隔離於脈波充電域邏輯單元的邏輯運算所產生的基板電流。
在實施例中，具內部遲滯的史密斯觸發緩衝器，可以使用於具標準互補式金氧半場效電晶體之靜態邏輯區塊(例如，那些用於測試積體電路)的脈波充電域邏輯電路之介面。遲滯所造成的雜訊抗擾性可抑制脈波充電域邏輯之輸出訊號以防止錯誤地觸發端口之標準 互補式金氧半場效電晶體之邏輯單元。
表示於數位邏輯單元之區塊的數位邏輯單元之數量可為，例如，以下的任何值、大約為以下的任何值、至少為以下的任何值、最多為以下的任何值、或在任何範圍內具有以下的任何值作為端點，雖然實施例並不限於此：1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、35、40、45、50、55、60、65、70、75、80、85、90、95、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900、950、1000、1500、2000、3000、4000、5000、6000、7000、8000、9000、或10000。例如，數位邏輯單元之區塊可以包括20個數位邏輯單元，如本文所述。
數位邏輯單元的脈波頻率可為，例如，以下的任何值、大約為以下的任何值、至少為以下的任何值、最多為以下的任何值、或在任何範圍內具有以下的任何值作為端點，雖然實施例並不限於此(所有數值皆以百萬赫茲為單位)：10-6、10-5、10-4、10-3、0.01、0.1、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、35、40、45、50、55、60、65、70、75、80、85、90、95、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、850、900、950、1000、1500、2000、3000、4000、5000、6000、7000、8000、9000、或10000。例如，數位邏輯單元的脈波頻率可以為10百萬赫茲或約10百萬赫茲。
在一些實施例中，每經過一次脈波週期電荷儲存裝置即進行一次更新(即，充電)，且再充電循環係由系統脈波的下降邊緣而啟動。因此，在數位邏輯單元的脈波頻率為10百萬赫茲的情況下，所 有的高級加密標準單元之邏輯轉換皆在少於50毫微秒內完成。假設邊緣脈波正反器被使用於高級加密標準之加密核心中，在此條件下，每個傳播的高級加密標準之加密區塊之邏輯轉換必須在25毫微秒內完成。在其它實施例中，在預設數量的脈波週期之後更新電荷儲存裝置使得多個邏輯轉換可執行於單次充電之電荷儲存裝置。在這樣的一個實施例中，脈波週期可以隨機地或以一模式而改變。例如，在充電之間的脈波週期的數量可通過亂數產生器而控制(使得充電發生在隨機時間間隔中)。
在本發明的實施例中，製造數位邏輯單元之方法可以包括構成電荷儲存裝置、電源供應器之連接、以及如本文所述之邏輯區塊。其方法可以進一步包括構成開關於線路上(或金屬互連線)以彼此連接電荷儲存裝置的兩個終端，如同在電荷儲存裝置的終端和電源供應器之間的開關以及在電荷儲存裝置的終端和邏輯電路之間的開關。每個開關可為，例如，金氧半場效電晶體。在特定實施例中，金氧半場效電晶體可以通過構成金氧半電容(或以提供電容的方式而連接)而作為電荷儲存裝置，並且在線路上(或金屬互連線)以連接在電容的終端的開關，其可被提供於線路上並將金氧半場效電晶體的閘極連接金氧半場效電晶體的源極、汲極、以及(可選擇地)主體終端。其方法也可以包括形成電源供應器以連接到電源供應連接。複數個這樣的數位邏輯單元可形成。在實施例中，單一個電源供應器可以形成以連接到所有的邏輯單元。在另一實施例中，一或多個邏輯單元可以共享相同的電源供應器(例如，所有的邏輯單元可以共享相同的電源供應器)。
根據本發明的一些實施例，數位邏輯單元的系列可配置使得在單元之邏輯轉換期間每個單元係由電容(或其它電荷儲存裝置)而 供電。在每個邏輯轉換(或預設數量之邏輯轉換)之後，當電容斷開邏輯單元及任一電源供應器時，電容的兩個終端可以彼此連接，從而使電容放電至已知位準(例如，零伏特或非常接近零伏特)。電容可以接著連接到電源供應器以重新充電其電容。在邏輯單元進行所有邏輯轉換的期間，這個過程將每個邏輯單元斷開電源供應器，從而隔離其功率消耗以防止其在供電給邏輯單元之電源供應器被感測並且在邏輯單元上大幅度地抑制被動式攻擊，諸如差分功率分析。
根據本發明的實施例，邏輯單元係完全解除電源供應器的連接並且僅連接於電荷儲存裝置。電荷儲存裝置在邏輯區塊之邏輯轉換後的放電係為一個有利的方法以掩飾脈波充電域邏輯之每個運算週期期間所消耗的電量。在邏輯轉換期間，邏輯區塊中的每個電晶體之主體終端可連結到電荷儲存裝置，從而抑制基板之電流(對n型金氧半場效電晶體而言)或n井之電流(對p型金氧半場效電晶體而言)流入或流出電源供應器。這些電流可另行用於潛在地判斷邏輯區塊內之邏輯轉換。
下面的實施例提供以說明可根據本發明而實現的一些配置。下面的實施例之表列不應被臆測為全面詳細的，且其僅表示說明一些例示性配置。在本公開的範圍和精神內也可考慮其他的配置。
在第一實施例中，提供了安全數位邏輯單元，其包括邏輯單元；以及電荷儲存裝置，用於在邏輯運算期間提供電源給邏輯單元，電荷儲存裝置係可控制地在充電運算期間連接到電源供應器，並在邏輯運算期間連接到邏輯單元，其中在邏輯運算期間，電荷儲存裝置並未連接電源供應器之電源及接地連接。電荷儲存裝置可以為分離電容，金氧半電容、金氧半電晶體、充電連結裝置，或其相似物。
在第二實施例中，第一實施例之安全數位邏輯單元進一步包括第一開關，用於電荷儲存裝置的放電。第一開關可以為，例如，電晶體或傳輸閘。
在第三實施例中，第一或第二實施例之電荷儲存裝置係週期性地在邏輯單元之每個邏輯運算之間或邏輯單元預設數量的邏輯運算之間被完全放電。
在第四實施例中，任意一個的第一至第三實施例之安全數位邏輯單元進一步包括第二開關，用於連接及斷開電荷儲存裝置至電源供應器的電源連接；第三開關，用於連接及斷開充電儲存電源至電源供應器的接地連接；第四開關，用於連接及斷開電荷儲存裝置至邏輯單元的電源連接；以及第五開關，用於連接及斷開電荷儲存裝置至邏輯單元的接地連接。第一、第二、第三、第四、以及第五開關，每個都可以包括電晶體。
在第五實施例中，任意一個的第一至第四實施例之安全數位邏輯單元進一步包括額外的隔離開關，介於電源供應線和連接到安全數位邏輯單元的電源及接地導軌之間。隔離開關可以為至少一個的第六開關串聯連接於電源連接和第二開關之間，及至少一個的第七開關串聯連接於接地連接和第三開關之間。
在第六實施例中，任意一個的第一至第五實施例之邏輯單元可以包括複數個電晶體，每個具有主體終端，且其中邏輯單元內的每個電晶體之主體終端連結到邏輯單元之電源連接和邏輯單元之接地連接之其中的至少一個。
在第七實施例中，提供供應電源給數位邏輯單元的邏輯區塊方法，其中數位邏輯單元包括邏輯區塊及電荷儲存裝置，並且其方法 包括以下步驟：(a)從邏輯區塊和電源供應器的電源及接地連接斷開電荷儲存裝置；(b)將電荷儲存裝置連接至電源供應器；(c)從電源供應器斷開電荷儲存裝置，包括從電源供應器的接地連接斷開電荷儲存裝置；以及(d)將電荷儲存裝置連接至邏輯區塊，以提供電源給邏輯區塊。電荷儲存裝置可以為分離電容，金氧半電容、金氧半電晶體、充電連結裝置，或其相似物。
在第八實施例中，第七實施例之方法可以進一步包括步驟(e)電荷儲存裝置連接至邏輯區塊時允許轉換邏輯區塊之輸入。
在第九實施例中，第八實施例中所使用的邏輯區塊包括複數個電晶體，每個皆具有主體終端，且其中邏輯區塊內的每個電晶體之主體終端係連結至步驟(e)中的電荷儲存裝置。
在第十實施例中，第八實施例中所使用的邏輯區塊被製作以使至少一電晶體中在隔離井中。例如，也可使用PN接面以將井隔離基板，使得n井透過p型層而隔離基板，且/或p井透過n型層而隔離基板。
在第十一實施例中，任意一個的第七至第十實施例之方法進一步包括步驟(f)，在允許轉換邏輯區塊之輸入後，從邏輯區塊斷開電荷儲存裝置。電荷儲存裝置可以在斷開之前連接至預設轉換數量之邏輯區塊。
在第十二實施例中，任意一個的第七至第十一實施例之方法可以進一步包括只要在邏輯區塊的供電持續的情況下，重複所有的步 驟(諸如步驟(a)至(f))。
在第十三實施例中，任意一個的第七至第十二實施例之方法中，步驟(a)可以包括當電荷儲存裝置從邏輯區塊和電源供應器之電源及接地連接斷開時，將其電荷儲存裝置放電。
在第十四實施例中，任何一個的第七至第十三實施例之方法中，步驟(b)在電荷儲存裝置已放電完成之後，將其電荷儲存裝置充電；以及步驟(c)係在電荷儲存裝置被電源供應器充電之後而執行。
在第十五實施例中，任何一個的第七至第十四實施例之方法中，電荷儲存裝置可以包括至少兩個終端，且其中電荷儲存裝置之放電包括當電荷儲存裝置從邏輯區塊和電源供應器斷開時，將電荷儲存裝置之兩個終端彼此連接。當電荷儲存裝置從邏輯區塊和電源供應器斷開並持續一段時間足以基本地、完全地、或有效地將電荷儲存裝置放電時，電荷儲存裝置之兩個終端可以彼此連接。
在第十六實施例中，任意一個的第十二至第十五實施例之方法中，彼此連接電荷儲存裝置的兩個終端包括關閉連接至電荷儲存裝置的兩個終端的第一開關，且其中彼此斷開連接電荷儲存裝置的兩個終端包括打開第一開關。第一開關可以為電晶體、傳輸閘、或其相似物。
在第十七實施例中，任意一個的第七至第十六實施例之方法中，電荷儲存裝置連接電源供應器包括關閉第二開關和第三開關，第二和第三開關係將電荷儲存裝置連接電源供應器，其中電荷儲存裝置斷開電源供應器包括打開第二和第三開關，以及其中電荷儲存裝置連接邏輯區塊包括關閉第四開關和第五開關，第四和第五開關係將電荷 儲存裝置連接邏輯區塊。第二、第三、第四、以及第五開關可以每個都包括電晶體、二極體、微機電系統開關裝置，或其相似物。
在第十八實施例中，任意一個的第八至第十七實施例之方法中，步驟(e)可以進一步包括透過打開所有串聯連接於電源供應器之電源連接和第二開關之間的至少一個第六開關將數位邏輯單元隔離電源供應器之電源連接；以及透過打開所有串聯連接於電源供應器之接地連接和第三開關之間的至少一個第七開關將數位邏輯單元隔離電源供應器之接地連接。
本發明的實施例可以實現安全應用程式。
在本發明的一些實施例中，可提供本文所述之電路或多個電路於智慧卡片或類似的裝置中或之上。這樣的智慧卡片或類似的裝置可使用於，例如，提款卡、身分證、儲值卡、信用卡、手機、電腦存取控制、付費電視、以及/或醫療資訊之儲存。
在本發明的特定實施例中，可提供本文所述之方法或多個方法於智慧卡或類似的裝置中或之上。這樣的智慧卡或類似的裝置可被使用於，例如，提款卡、身分證、儲值卡、信用卡、手機、電腦存取控制、付費電視、以及/或醫療資訊之儲存。
對本發明及其許多優點將可從下面的實施例而更加深入的了解，其透過說明的方式而給予。下面的實施例說明了一些本發明之方法、應用程式、實施例、以及其變形。當然，其不視為以任何方式而限制本發明。對於本發明而言可以進行各種變更和修正。
範例1
第4圖係根據本發明的實施例之脈波充電域邏輯電路的實施 之示意表示圖。請參閱第4圖，金氧半場效電晶體之M1、M2、M11、M12、以及M13用以實作在第1圖和第3A-3D圖所示的開關。金氧半場效電晶體之M5係用以實作電容C1。金氧半場效電晶體之M3、M4、M6、M7、M8、M10實作靜態邏輯“及閘”。
在第一階段中，金氧半場效電晶體之M1、M2、M11、以及M12被停用(關閉)以使電容M5斷開邏輯區塊及電源供應器。緊接著，M13被啟用(開啟)以連結M5之閘極至M5的源極及汲極終端，從而使M5放電。
在第二階段中，M2、M11、以及M13被停用以使邏輯區塊斷開M5。金氧半場效電晶體之M1和M12接著被啟用以連結M5至電源供應線VDD和VSS，從而使M5充電。
在第三階段中，金氧半場效電晶體之M1、M12、以及M13被停用以使M5斷開電源供應線VDD和VSS。緊接著，金氧半場效電晶體之M2和M11被啟用以連結M5至邏輯區塊。
在第四階段中，若可實施則允許轉換輸入A和B，且允許邏輯區塊內的邏輯狀態轉換所需要之電荷係源自於M5。值得注意的是，在邏輯區塊中的各p型金氧半場效電晶體裝置之主體連接係連結至內部導軌終端(CP_RL)，並且邏輯區塊之各n型金氧半場效電晶體裝置之各主體連接係連接至內部接地終端(CP_GD)。這些各脈波充電域之邏輯單元的供應導軌，即CP_RL及CP_GD，可以連結至用於更大脈波充電域邏輯區塊中的各其他脈波充電域邏輯之邏輯單元對應的供應導軌。因此，在脈波充電域邏輯之運算週期期間，邏輯單元內的裝置及其主體連接可以交替地浮動，即，在第一階段和第二階段中，然後連結至供應電容M5，例如，在第三階段和第四階段中。 在邏輯轉換期間的主體連接之隔離移除了產生自邏輯區塊內發生的轉換的電流的大部分路徑，並防止電流流入供電給脈波充電域邏輯單元的電源供應器。
顯示在示意圖中，但尚未描述的為金氧半場效電晶體M9。諸如M9之部件可出現在一些實施方式中。在這裡，當邏輯區塊從電荷儲存裝置斷開時，M9用來儲存一些電荷以幫助保持CP_RL和CP_GD之間的電位差。M9也可以分流可能注入至導軌CP_RL或CP_GD之一的高頻噪訊。
範例2
第5圖係為說明脈波充電域邏輯之邏輯單元的脈波結構。訊號SL_CLK表示可能會誘發邏輯轉換的脈波充電域邏輯單元之輸入。訊號CLK1和CLK1B之轉換將供應電容及電源供應器斷開邏輯區塊。脈波充電域邏輯單元或基於脈波充電域邏輯之電路區塊所決定之最大運算速度之限制因素係為使得脈波充電域邏輯區塊內的所有邏輯轉換在CLK1和CLK1B訊號將脈波充電域邏輯單元內的邏輯區塊斷開供電給邏輯區塊的供應電容之前完成的必要條件。
一旦訊號CLK1和CLK1B將邏輯區塊斷開供應電容，可轉換CLK3且使供應電容放電。最後，允許轉換訊號CLK2和CLK2B以使供應電容透過電源供應器而被充電。值得注意的是，每個訊號CLK之轉換邊緣不會重疊。例如，非重疊之脈波抑制電源供應線瞬間跨接在邏輯區塊或供應電容當供應電容之終端短路時連接到電源供應線。
範例3
在第6圖中係為說明脈波充電域邏輯單元之測試。此例中的 單元之放電開關利用了n型金氧半場效電晶體M13和p型金氧半場效電晶體M14的傳輸閘。在一個較大的電路中脈波充電域邏輯單元之測試展示了小而重要的電流位準，即，幾十微安培，在脈波充電域邏輯之邏輯切換期間，流經電路之基板並且流入電源供應器。雖然小，可以從這些關於脈波充電域邏輯之電路的邏輯運算之電流而提取出一些資訊之位準。兩種方法係實施以避免之。首先，各脈波充電域邏輯之邏輯單元(右邊的圓圈)中的每個裝置之主體被綁定至脈波充電域邏輯單元之內部供應導軌，即，CP_RL及CP_GND。這個方法試圖使盡可能多的產生於邏輯運算期間之基板電流流入，且/或流出功率電容。
第8圖中所示的第二方法用以減少電源和接地線之電流。第8圖係根據本發明的實施例之電路示意圖，說明了一系列的開關用來在邏輯開關事件期間將脈波充電域邏輯單元之VDD及VSS導軌隔離自供應電源給脈波充電域邏輯電路的外部電源供應器，從而抑制基板電流之在兩者之間的流動。雖然第8圖中所示之兩個電晶體(作為開關)用於各導軌線，實施例並不限於此，並且可以包括更多或更少的開關。
範例4
二位元的加密區塊係由脈波充電域邏輯單元而產生，而測試較大的電路內之脈波充電域邏輯單元的功能。第9A-9D圖的組合，係為脈波充電域邏輯實施的二位元之加密區塊之示意圖。第10圖係為相關於加密區塊之運算的訊號之集合。
第10圖之上方兩個訊號係為電流輸出及接地返回電流至供應電源給二位元之加密區塊的電源供應器。第11圖之下方兩個訊號 係為從加密區塊輸出的二輸出位元。請參閱第10圖，大量的波紋跨在數位輸出訊號的上面。雖然此波紋很大，考慮脈波充電域邏輯單元之低噪訊容限，其為參考供應接地的兩個輸出訊號的結果。由於每個脈波充電域邏輯單元內的邏輯區塊在脈波充電域之運算的再充電週期期間浮動，單元內的電壓將不再被引用到電源供應器。
第11圖顯示了參考脈波充電域邏輯單元內的內部邏輯導軌之相同的二位元輸出訊號。請參閱第11圖，當以這種方式觀察時，噪訊容限將大大增加。由於用於每個脈波充電域邏輯之內部供應導軌係在加密區塊中連結在一起，第11圖中之訊號更清楚地表示脈波充電域邏輯電路內之脈波充電域邏輯訊號之噪訊容限。
第12圖式係根據本發明的實施例之脈波充電域邏輯單元製作的高級加密標準之加密核心的電源供應器特徵之作圖。
任何在本說明書中參考之「一個實施例(one embodiment)」、「實施例(an embodiment)」、「例示性實施例(example embodiment)」、等等，意味著特定特徵、結構、或特性接連描述於實施例，其包括於本發明的至少一個實施例中。在本說明書中在各地方出現的這類詞彙不一定都指為同一個實施例。另外，任何發明或本文所公開的實施例之任何元素或限制可以和/或所有其他之任何元素或限制(單獨地或以任何組合)或係其他的任何發明或本文所公開的實施例而結合，並且考慮所有這樣的組合於本發明的範圍但不受限於此。
但應當理解為這裡所描述的例子和實施例僅用於說明之目的，並且可建議予本國所屬技術領域的通常知識者於本發明之精神和範圍內進行輕微的各種修改或變化。
10‧‧‧邏輯區塊
12‧‧‧電容
14‧‧‧電源供應器
16‧‧‧放電開關
18、20、22、24‧‧‧開關

Claims (24)

  1. 一種安全數位邏輯單元，其包含：一邏輯單元；以及一電荷儲存裝置，用於在邏輯運算期間提供電力給該邏輯單元，該電荷儲存裝置係可控制地在充電運算期間連接至一電源供應器以及在邏輯運算期間連接至該邏輯單元，其中在該邏輯運算期間，該電荷儲存裝置係未連接至該電源供應器之電源連接及接地連接上；一第一開關，用於使該電荷儲存裝置放電；一第二開關，用於連接和斷開該電荷儲存裝置和該電源供應器之電源連接；一第三開關，用於連接和斷開該電荷儲存裝置和該電源供應器之接地連接；一第四開關，用於連接和斷開該電荷儲存裝置和該邏輯單元之電源連接；以及一第五開關，用於連接和斷開該電荷儲存裝置和該邏輯單元之接地連接。
  2. 如申請專利範圍第1項所述之安全數位邏輯單元，其中該電荷儲存裝置係於該邏輯單元之每一邏輯運算之間或該邏輯單元之一預定數量之邏輯運算之間週期性地完全放電。
  3. 如申請專利範圍第1項所述之安全數位邏輯單元，其 中該第一開關、該第二開關、該第三開關、該第四開關、以及該第五開關各包含一電晶體。
  4. 如申請專利範圍第1項所述之安全數位邏輯單元，其中該第一開關包含一傳輸閘。
  5. 如申請專利範圍第1項所述之安全數位邏輯單元，其進一步包含至少一第六開關，串聯連接於該電源供應器之電源連接和該第二開關之間；以及至少一第七開關，串聯連接於該電源供應器之接地連接和該第三開關之間。
  6. 如申請專利範圍第1項所述之安全數位邏輯單元，其中該邏輯單元包含複數個電晶體，各具有一主體終端，且其中該邏輯單元內的該複數個電晶體的每一個之該主體終端係連結至該邏輯單元之電源連接和該邏輯單元之接地連接中的至少一個。
  7. 如申請專利範圍第1項所述之安全數位邏輯單元，其中該邏輯單元包含至少一電晶體，形成於一隔離井中。
  8. 如申請專利範圍第1項所述之安全數位邏輯單元，其中該電荷儲存裝置係為一分離電容、一金氧半電容、一金氧半電晶體、或一電荷耦合裝置。
  9. 一種供電給一數位邏輯單元之一邏輯區塊之方法，其中該數位邏輯單元包含該邏輯區塊和一電荷儲存裝置，其中該方法包含以下步驟： (a)將該電荷儲存裝置斷開該邏輯區塊和一電源供應器之電源連接及接地連接；(b)將該電荷儲存裝置連接該電源供應器；(c)將該電荷儲存裝置斷開該電源供應器，其包含將該電荷儲存裝置斷開該電源供應器之接地連接；以及(d)將該電荷儲存裝置連接該邏輯區塊，以供應電力給該邏輯區塊。
  10. 如申請專利範圍第9項所述之方法，其進一步包含下列步驟：(e)當該電荷儲存裝置連接至該邏輯區塊時，允許轉換該邏輯區塊之一輸入。
  11. 如申請專利範圍第10項所述之方法，其中該邏輯區塊包含複數個電晶體，各具有一主體終端，且其中該邏輯區塊內的該複數個電晶體的每一個之該主體終端係在步驟(e)期間連結至該電荷儲存裝置。
  12. 如申請專利範圍第10項所述之方法，其進一步包含下列步驟：(f)在允許轉換該邏輯區塊之該輸入之後，將該電荷儲存裝置斷開該邏輯區塊。
  13. 如申請專利範圍第12項所述之方法，其中該電荷儲存裝置在斷開之前連接至該邏輯區塊並持續一預設數量之轉換。
  14. 如申請專利範圍第12項所述之方法，其進一步包 含：只要該邏輯區塊具有電力則重複步驟(a)至(f)。
  15. 如申請專利範圍第9項所述之方法，其中步驟(a)包含當該電荷儲存裝置斷開該邏輯區塊和該電源供應器之電源連接及接地連接時，該電荷儲存裝置放電。
  16. 如申請專利範圍第15項所述之方法，其中步驟(b)在該電荷儲存裝置已放電完之後，該電荷儲存裝置充電；以及在該電荷儲存裝置藉由該電源供應器而充電後，係執行步驟(c)。
  17. 如申請專利範圍第15項所述之方法，其中該電荷儲存裝置至少包含二終端，且其中該電荷儲存裝置之放電包含當該電荷儲存裝置斷開該邏輯區塊和該電源供應器時，將該電荷儲存裝置之該二終端彼此連接。
  18. 如申請專利範圍第17項所述之方法，其中當該電荷儲存裝置斷開該邏輯區塊和該電源供應器時，該電荷儲存裝置之該二終端彼此連接，並持續一段時間足以將該電荷儲存裝置完全地放電。
  19. 如申請專利範圍第17項所述之方法，其中將該電荷儲存裝置之該二終端彼此連接係包含了關閉連接至該電荷儲存裝置之該二終端之一第一開關，以及其中將該電荷儲存裝置之該二終端彼此斷開係包含 了打開該第一開關。
  20. 如申請專利範圍第15項所述之方法，其中該第一開關包含一傳輸閘。
  21. 如申請專利範圍第12項所述之方法，其中將該電荷儲存裝置連接至該電源供應器係包含了關閉一第二開關及一第三開關，該第二開關及該第三開關將該電荷儲存裝置連接至該電源供應器，其中將該電荷儲存裝置斷開該電源供應器包含了打開該第二開關及該第三開關，以及其中將該電荷儲存裝置連接該邏輯區塊包含了關閉一第四開關及一第五開關，該第四開關及該第五開關將該電荷儲存裝置連接至該邏輯區塊。
  22. 如申請專利範圍第21項所述之方法，其中該第二開關、該第三開關、該第四開關、以及該第五開關各包含一電晶體。
  23. 如申請專利範圍第21項所述之方法，其中步驟(e)進一步包含：透過打開所有串聯連接於該電源供應器之電源連接和該第二開關之間的至少一第六開關而將該數位邏輯單元隔離該電源供應器之電源連接；以及透過打開所有串聯連接於該電源供應器之接地連接和該第三開關之間的至少一第七開關而將該數位邏輯單元隔離該電源供應器之接地連接。
  24. 如申請專利範圍第9項所述之方法，其中該電荷儲存裝置係為一分離電容、一金氧半電晶體、或一電荷耦合裝置。
TW102140316A 2012-11-12 2013-11-06 安全數位邏輯單元及供電給數位邏輯單元之邏輯區塊之方法 TWI596501B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261725128P 2012-11-12 2012-11-12
US13/906,542 US8912814B2 (en) 2012-11-12 2013-05-31 Clocked charge domain logic

Publications (2)

Publication Number Publication Date
TW201432488A TW201432488A (zh) 2014-08-16
TWI596501B true TWI596501B (zh) 2017-08-21

Family

ID=50681144

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140316A TWI596501B (zh) 2012-11-12 2013-11-06 安全數位邏輯單元及供電給數位邏輯單元之邏輯區塊之方法

Country Status (7)

Country Link
US (1) US8912814B2 (zh)
EP (1) EP2917864A4 (zh)
JP (2) JP2016506095A (zh)
KR (1) KR101560530B1 (zh)
CN (1) CN104781825B (zh)
TW (1) TWI596501B (zh)
WO (1) WO2014074355A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912816B2 (en) 2012-11-12 2014-12-16 Chaologix, Inc. Charge distribution control for secure systems
CN112165251A (zh) * 2013-05-31 2021-01-01 科欧罗基克斯有限公司 用于安全系统的电荷分配控制
US9755822B2 (en) * 2013-06-19 2017-09-05 Cryptography Research, Inc. Countermeasure to power analysis attacks through time-varying impedance of power delivery networks
US9470725B2 (en) * 2013-07-29 2016-10-18 Atmel Corporation Measuring power consumption of circuit component operating in ultra-low power mode
US9696353B2 (en) 2013-07-29 2017-07-04 Atmel Corporation Measuring power consumption of circuit component operating in run mode
US9853640B2 (en) * 2014-07-08 2017-12-26 Chaologix, Inc. Continuously charged isolated supply network for secure logic applications
FR3026206B1 (fr) * 2014-09-23 2017-12-01 Inside Secure Procede de contremesure contre une attaque par analyse de consommation electrique pour dispositif cryptographique
CN108604106B (zh) * 2016-02-08 2021-06-01 科欧罗基克斯有限公司 侧信道感知的自动布局和布线
CN108073830B (zh) * 2016-11-15 2021-05-18 华为技术有限公司 一种集成有安全组件的终端芯片
US10997322B2 (en) 2017-05-22 2021-05-04 Arm Limited Efficient power distribution
US10924261B2 (en) 2017-05-22 2021-02-16 Arm Limited Efficient power distribution
FR3081241B1 (fr) * 2018-05-17 2020-05-29 Stmicroelectronics (Rousset) Sas Procede de gestion de la valeur de la tension d'alimentation d'un module d'un circuit integre, et circuit integre associe
US10979054B1 (en) * 2020-01-14 2021-04-13 Nuvotonn Technology Corporation Coupling of combinational logic circuits for protection against side-channel attacks
US11799627B2 (en) * 2020-11-19 2023-10-24 Nuvoton Technology Corporation Protection against side-channel attacks by balancing cell drive polarity
US11394308B1 (en) 2021-05-05 2022-07-19 Arm Limited Apparatuses and methods for power isolation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085563A1 (en) * 2005-09-30 2007-04-19 Stmicroelectronics S.R.L. Switch block for fpga architectures
US20070180285A1 (en) * 2006-01-31 2007-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100005533A1 (en) * 2006-08-04 2010-01-07 Yeda Research & Development Co. Ltd. Method and apparatus for protecting rfid tags from power analysis
TW201030553A (en) * 2009-02-03 2010-08-16 Univ Michigan Isolation circuitry and method for hiding a power consumption characteristic of an associated processing circuit
TW201232419A (en) * 2010-12-14 2012-08-01 Oberthur Technologies Securing the power supply of command means of a microcircuit card in case of attack

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491468A (en) 1993-06-24 1996-02-13 Westinghouse Electric Corporation Identification system and method with passive tag
US6748410B1 (en) 1997-05-04 2004-06-08 M-Systems Flash Disk Pioneers, Ltd. Apparatus and method for modular multiplication and exponentiation based on montgomery multiplication
US5998978A (en) * 1998-06-29 1999-12-07 Motorola, Inc. Apparatus and method for reducing energy fluctuations in a portable data device
ATE397254T1 (de) 1998-09-30 2008-06-15 Nxp Bv Datenverarbeitungseinrichtung und verfahren zu deren spannungsversorgung
US6594760B1 (en) 1998-12-21 2003-07-15 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device
JP3221868B2 (ja) * 1999-07-23 2001-10-22 松下電器産業株式会社 電池保護回路
EP1107191B1 (en) 1999-12-09 2007-06-27 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device comprising an integrated circuit
EP1260053B1 (en) 2000-02-15 2006-05-31 Silverbrook Research Pty. Limited Consumable authentication protocol and system
US6757832B1 (en) 2000-02-15 2004-06-29 Silverbrook Research Pty Ltd Unauthorized modification of values in flash memory
JP4546127B2 (ja) * 2004-03-31 2010-09-15 川崎マイクロエレクトロニクス株式会社 マイクロコントローラ
US7602157B2 (en) * 2005-12-28 2009-10-13 Flyback Energy, Inc. Supply architecture for inductive loads
JP2008022642A (ja) * 2006-07-13 2008-01-31 Fujitsu Ltd Ｄｃ−ｄｃコンバータ
JP2010056730A (ja) * 2008-08-27 2010-03-11 Sony Corp 暗号処理装置および集積回路
US8332661B2 (en) 2008-09-11 2012-12-11 Mostovych Andrew N Method and apparatus for prevention of tampering, unauthorized use, and unauthorized extraction of information from microdevices
AU2010343096A1 (en) * 2009-12-28 2012-08-16 Flyback Energy, Inc. Controllable universal power supply with reactive power management
CN101847188A (zh) 2010-04-28 2010-09-29 北京飞天诚信科技有限公司 一种基于时钟的安全装置的软件保护方法及安全装置
JP5544611B2 (ja) * 2010-07-28 2014-07-09 学校法人立命館 耐タンパ性メモリ集積回路およびそれを利用した暗号回路
KR101725505B1 (ko) 2010-12-07 2017-04-11 삼성전자주식회사 해킹 검출 장치, 집적 회로 및 해킹 검출 방법
ES2564505T3 (es) 2011-03-31 2016-03-23 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Aparato a salvo de ataques de análisis de consumo de potencia para encriptación y método para operar el mismo
US8525545B1 (en) * 2011-08-26 2013-09-03 Lockheed Martin Corporation Power isolation during sensitive operations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070085563A1 (en) * 2005-09-30 2007-04-19 Stmicroelectronics S.R.L. Switch block for fpga architectures
US20070180285A1 (en) * 2006-01-31 2007-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100005533A1 (en) * 2006-08-04 2010-01-07 Yeda Research & Development Co. Ltd. Method and apparatus for protecting rfid tags from power analysis
TW201030553A (en) * 2009-02-03 2010-08-16 Univ Michigan Isolation circuitry and method for hiding a power consumption characteristic of an associated processing circuit
TW201232419A (en) * 2010-12-14 2012-08-01 Oberthur Technologies Securing the power supply of command means of a microcircuit card in case of attack

Also Published As

Publication number Publication date
US20140132337A1 (en) 2014-05-15
KR101560530B1 (ko) 2015-10-14
CN104781825A (zh) 2015-07-15
EP2917864A4 (en) 2016-01-13
WO2014074355A1 (en) 2014-05-15
WO2014074355A8 (en) 2017-12-14
JP2016506095A (ja) 2016-02-25
TW201432488A (zh) 2014-08-16
JP6882856B2 (ja) 2021-06-02
CN104781825B (zh) 2018-01-09
US8912814B2 (en) 2014-12-16
JP2016181933A (ja) 2016-10-13
KR20150079985A (ko) 2015-07-08
EP2917864A1 (en) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI596501B (zh) 安全數位邏輯單元及供電給數位邏輯單元之邏輯區塊之方法
US9430678B2 (en) Charge distribution control for secure systems
EP3005219B1 (en) Charge distribution control for secure systems
Tokunaga et al. Securing encryption systems with a switched capacitor current equalizer
TWI620094B (zh) 電荷分布控制系統、加密系統和藉由操作其防止以旁通道攻擊之方法
EP2693680B1 (en) Apparatus safe from power consumption analysis attack for encrypting and method for operating same
Tiri et al. Charge recycling sense amplifier based logic: securing low power security ICs against DPA [differential power analysis]
Bucci et al. A flip-flop for the DPA resistant three-phase dual-rail pre-charge logic family
Kim et al. Three phase dynamic current mode logic: A more secure DyCML to achieve a more balanced power consumption
CN105404739B (zh) 一种基于非对称天线效应的cmos片上恒稳定id产生电路
CN108270427A (zh) 用于对集成模块的电流消耗进行管理的设备和方法
Saravanan et al. An energy efficient XOR gate implementation resistant to power analysis attacks
US20070176670A1 (en) Charge pump based subsystem for secure smart-card design
Tang et al. Dual‐Voltage Single‐Rail Dynamic DPA‐Resistant Logic Based on Charge Sharing Mechanism
CN109474415A (zh) 三相位单轨预充电逻辑装置
Immaculate et al. Analysis of leakage power attacks on DPA resistant logic styles: A survey
KR101080529B1 (ko) 전력 분석 공격에 안전한 암호화 장치 및 그 동작 방법
Castro et al. An improved differential pull-down network logic configuration for DPA resistant circuits
FAREEDA et al. A Methodology for Optimized Design of Secure Differential Logic Gates for DPA Resistance Circuits
Raghav et al. Symmetric power analysis attack resilient adiabatic logic for smartcard applications
JP2016054547A (ja) 電力分析攻撃に安全な暗号化装置及びその動作方法
Avital et al. Secured dual mode logic (DML) as a countermeasure against differential power analysis
苓re苔sGorAn et al. A Hardware-based Countermeasure to Reduce Side-Channel Leakage-Design, Implementation, and Evaluation