TWI593114B - 有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ） - Google Patents

有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ） Download PDF

Info

Publication number
TWI593114B
TWI593114B TW104136664A TW104136664A TWI593114B TW I593114 B TWI593114 B TW I593114B TW 104136664 A TW104136664 A TW 104136664A TW 104136664 A TW104136664 A TW 104136664A TW I593114 B TWI593114 B TW I593114B
Authority
TW
Taiwan
Prior art keywords
tfet
region
gate
length
surrounding
Prior art date
Application number
TW104136664A
Other languages
English (en)
Other versions
TW201607048A (zh
Inventor
尤嘉 艾維可
金瑞松
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201607048A publication Critical patent/TW201607048A/zh
Application granted granted Critical
Publication of TWI593114B publication Critical patent/TWI593114B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7376—Resonant tunnelling transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Description

有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體(TFET)
本發明的實施方式係於半導體裝置領域，且特別是，有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體(TFET)。
過去數十年中，積體電路中的特徵的縮小已成為繁榮發展的半導體工業的驅動力。縮至越來越小的特徵使能在有限的固定半導體晶片上有增加的功能單元的密度。例如，縮小電晶體尺寸可使增加數量的記憶體裝置整合至晶片上，使能有增加的容量的產品的製造。但，對於前所未有的多的容量的驅動並非沒有問題。對於各裝置的表現的最佳化的需求變得越來越顯著。
在積體電路裝置的製造中，金屬氧化物半導體場效電晶體(MOSFET)的次臨界斜率具有理論下限kT/q(60mV/dec，常溫)，k係波茲曼常數，T係絕對溫度，且q係電子上的電荷的大小。對於低主動功率，非常 有利的是於低供應電壓下進行操作，因為主動功率對於供應電壓的強相依(例，接近電容(C)乘以電壓(V)2的相依)。唯，因為受從關態電流至開態電流的電流增加的速率的限制(kT/q)，當MOSFET操作於低供應電壓，開態電流會顯著降低，因為其可能操作於接近它的臨界電壓。 已顯示不同類型的電晶體-穿隧FET(TFET)以達成較MOSFET銳利的開啟表現(較陡的次臨界斜率)。這使能於低供應電壓時高於MOSFET的開啟電流，如圖1中所示。圖1顯示閘極長度20奈米(nm)的低功率MOSFET及InAs TFET的汲極電流(Id)相對於閘極電壓(Vg)。 異質接面TFET使用兩種半導體材料的組合以使能較高的穿隧電流，使能較佳的TFET特性，如圖2中所示。圖2亦顯示閘極長度15nm，閘極氧化物厚度0.8nm，汲極至源極的電壓0.3volts且關態電流1nA/um的低功率MOSFET及同質接面InAs TFET。
唯，TFET裝置需要長汲極欠疊-在閘極邊緣 及摻雜汲極區域之間的未摻雜區域，以保持它的陡峭的次臨界斜率及在短閘極長度的低關態漏電流。圖3顯示有汲極欠疊的InAs TFET曲線302以及具有對稱源極/汲極間隔物而無汲極欠疊的InAs TFET曲線306。無汲極欠疊，曲線306的漏電流高且次臨界斜率不陡峭。當有汲極欠疊，可達成漏電流減少且次臨界斜率陡於60mV/dec。曲線304顯示低功率MOSFET的裝置特性。
圖4顯示有汲極欠疊TFET裝置400以及無汲 極欠疊的TFET裝置450的截面圖。雖然有汲極欠疊TFET裝置400達成較好的裝置特性，包含較低的漏電流及較陡峭的次臨界斜率，它需要較長的裝置，耗費了電晶體佈局的額外面積。另外，較長的汲極欠疊區域410很可能需要不同的間隔物製程，增加製程的複雜度及成本。
302‧‧‧曲線
304‧‧‧曲線
306‧‧‧曲線
400‧‧‧TFET裝置
410‧‧‧汲極欠疊區域
450‧‧‧TFET裝置
500‧‧‧TFET裝置
520‧‧‧閘極
522‧‧‧源極區域
524‧‧‧通道
526‧‧‧汲極欠疊區域
528‧‧‧汲極區域
540‧‧‧導帶
542‧‧‧價帶
544‧‧‧能帶結構
550‧‧‧箭頭
600‧‧‧從上而下視圖
602‧‧‧閘極電極
604‧‧‧閘極電極
606‧‧‧閘極電極
610‧‧‧截面
620‧‧‧主動區域
622‧‧‧源極區域
640‧‧‧閘極間隔物
641‧‧‧閘極間隔物
642‧‧‧閘極間隔物
643‧‧‧閘極間隔物
644‧‧‧閘極間隔物
645‧‧‧閘極間隔物
650‧‧‧截面圖
660‧‧‧介電層
661‧‧‧介電層
662‧‧‧介電層
690‧‧‧基板
700‧‧‧從上而下視圖
702‧‧‧閘極電極
704‧‧‧閘極電極
706‧‧‧閘極電極
708‧‧‧長度
709‧‧‧寬度
710‧‧‧截面
712‧‧‧阻擋層
720‧‧‧主動區域
740‧‧‧閘極間隔物
741‧‧‧閘極間隔物
742‧‧‧閘極間隔物
743‧‧‧閘極間隔物
744‧‧‧閘極間隔物
745‧‧‧閘極間隔物
750‧‧‧截面圖
760‧‧‧閘極介電層
761‧‧‧閘極介電層
762‧‧‧閘極介電層
790‧‧‧基板
800‧‧‧從上而下視圖
802‧‧‧閘極電極
804‧‧‧閘極電極
806‧‧‧閘極電極
808‧‧‧源極
810‧‧‧截面
812‧‧‧阻擋層
820‧‧‧主動區域
840‧‧‧閘極間隔物
841‧‧‧閘極間隔物
842‧‧‧閘極間隔物
843‧‧‧閘極間隔物
844‧‧‧閘極間隔物
845‧‧‧閘極間隔物
850‧‧‧截面圖
860‧‧‧閘極氧化物層
861‧‧‧閘極氧化物層
862‧‧‧閘極氧化物層
890‧‧‧基板
900‧‧‧從上而下視圖
902‧‧‧閘極電極
904‧‧‧閘極電極
906‧‧‧閘極電極
910‧‧‧截面
912‧‧‧阻擋層
920‧‧‧主動區域
940‧‧‧閘極間隔物
941‧‧‧閘極間隔物
842‧‧‧閘極間隔物
943‧‧‧閘極間隔物
944‧‧‧閘極間隔物
945‧‧‧閘極間隔物
950‧‧‧截面圖
960‧‧‧閘極介電層
961‧‧‧閘極介電層
962‧‧‧閘極介電層
990‧‧‧基板
1000‧‧‧從上而下視圖
1002‧‧‧閘極電極
1004‧‧‧閘極電極
1006‧‧‧閘極電極
1008‧‧‧閘極
1010‧‧‧截面
1012‧‧‧阻擋層
1020‧‧‧主動區域
1040‧‧‧閘極間隔物
1041‧‧‧閘極間隔物
1042‧‧‧閘極間隔物
1043‧‧‧閘極間隔物
1044‧‧‧閘極間隔物
1045‧‧‧閘極間隔物
1050‧‧‧截面圖
1060‧‧‧閘極氧化物層
1061‧‧‧閘極氧化物層
1062‧‧‧閘極氧化物層
1070‧‧‧原位n摻雜材料
1071‧‧‧層
1072‧‧‧汲極區域
1090‧‧‧基板
1100‧‧‧從上而下視圖
1102‧‧‧閘極電極
1104‧‧‧閘極電極
1106‧‧‧閘極電極
1108‧‧‧源極區域
1110‧‧‧截面
1120‧‧‧主動區域
1140‧‧‧閘極間隔物
1141‧‧‧閘極間隔物
1142‧‧‧閘極間隔物
1143‧‧‧閘極間隔物
1144‧‧‧閘極間隔物
1145‧‧‧閘極間隔物
1150‧‧‧截面圖
1160‧‧‧閘極介電層
1161‧‧‧閘極介電層
1162‧‧‧閘極介電層
1170‧‧‧原位n摻雜材料
1171‧‧‧層
1190‧‧‧基板
1200‧‧‧從上而下視圖
1202‧‧‧閘極電極
1204‧‧‧閘極電極
1206‧‧‧閘極電極
1208‧‧‧源極區域
1210‧‧‧截面
1212‧‧‧阻擋層
1220‧‧‧主動區域
1240‧‧‧閘極間隔物
1241‧‧‧閘極間隔物
1242‧‧‧閘極間隔物
1243‧‧‧閘極間隔物
1244‧‧‧閘極間隔物
1245‧‧‧閘極間隔物
1250‧‧‧截面圖
1260‧‧‧閘極介電層
1261‧‧‧閘極介電層
1262‧‧‧閘極介電層
1270‧‧‧場效電晶體
1271‧‧‧層
1272‧‧‧原位n摻雜材料
1273‧‧‧汲極區域
1280‧‧‧源極接觸
1281‧‧‧汲極接觸
1290‧‧‧基板
1300‧‧‧從上而下視圖
1304‧‧‧閘極電極
1308‧‧‧源極區域
1320‧‧‧主動區域
1321‧‧‧層
1322‧‧‧原位n摻雜材料
1323‧‧‧原位n摻雜材料
1324‧‧‧層
1325‧‧‧汲極區域
1340‧‧‧閘極間隔物
1341‧‧‧閘極間隔物
1342‧‧‧閘極間隔物
1343‧‧‧閘極間隔物
1360‧‧‧閘極氧化物層
1361‧‧‧閘極氧化物層
1380‧‧‧箭頭
1381‧‧‧箭頭
1400‧‧‧從上而下視圖
1404‧‧‧閘極電極
1408‧‧‧源極區域
1410‧‧‧汲極區域
1420‧‧‧閘極間隔物
1421‧‧‧閘極間隔物
1422‧‧‧箭頭
1430‧‧‧主動區域
1431‧‧‧汲極欠疊區域
1440‧‧‧閘極間隔物
1441‧‧‧閘極間隔物
1500‧‧‧TFET
1510‧‧‧源極電極
1511‧‧‧源極區域
1512‧‧‧長度
1524‧‧‧長度
1525‧‧‧主動區域
1526‧‧‧厚度
1530‧‧‧汲極欠疊區域
1531‧‧‧箭頭
1532‧‧‧長度
1533‧‧‧長度
1540‧‧‧汲極電極
1541‧‧‧長度
1542‧‧‧汲極區域
1560‧‧‧間隔物
1561‧‧‧厚度
1600‧‧‧TFET
1610‧‧‧源極電極
1611‧‧‧長度
1612‧‧‧源極區域
1620a‧‧‧閘極電極
1620b‧‧‧閘極電極
1622‧‧‧主動區域
1623‧‧‧長度
1624‧‧‧長度
1625‧‧‧汲極欠疊區域
1626‧‧‧閘極間隔物
1627‧‧‧閘極間隔物
1640‧‧‧汲極電極
1641‧‧‧箭頭
1642‧‧‧汲極區域
1660a‧‧‧閘極氧化物層
1660b‧‧‧閘極氧化物層
1665‧‧‧長度
1700‧‧‧圖
1730‧‧‧TFET
1800‧‧‧圖
1830‧‧‧水平TFET
1840‧‧‧環繞TFET
1850‧‧‧穿隧路徑
1900‧‧‧電腦裝置
1902‧‧‧板
1904‧‧‧處理器
1906‧‧‧通訊晶片
1910‧‧‧晶粒
1912‧‧‧裝置
1921‧‧‧裝置
圖1顯示傳統方法的TFET裝置相對於低功率MOSFET裝置的開啟表現。
圖2顯示傳統方法的異質接面TFET裝置相對於低功率MOSFET裝置的開啟表現。
圖3顯示傳統方法的有汲極欠疊的TFET裝置、無汲極欠疊的TFET裝置以及低功率MOSFET裝置的開啟表現。
圖4顯示傳統方法的有及無汲極欠疊的TFET裝置的截面。
圖5顯示有汲極欠疊的異質TFET裝置的源極側處的電子的穿隧路徑。
圖6a顯示根據本發明的實施方式的多閘極裝置架構的從上而下的視圖600。
圖6b顯示根據本發明的實施方式的圖6a的多閘極裝置架構的經由主動區域620的截面610的截面圖650。
圖7a顯示根據本發明的實施方式的在微影操 作中的多閘極裝置架構的從上而下的視圖700。
圖7b顯示根據本發明的實施方式的經由圖7a 的多閘極裝置架構的主動區域720的截面710的截面圖750。
圖8a顯示根據本發明的實施方式的多閘極裝 置架構的從上而下的視圖800。
圖8b顯示根據本發明的實施方式的經由圖8a 的多閘極裝置架構的主動區域的截面810的截面圖850。
圖9a顯示根據本發明的實施方式的多閘極裝 置架構的從上而下的視圖900。
圖9b顯示根據本發明的實施方式的經由圖9a 的多閘極裝置架構的主動區域920的截面910的截面圖950。
圖10a顯示根據本發明的實施方式的多閘極 裝置架構的從上而下的視圖1000。
圖10b顯示根據本發明的實施方式的經由圖 10a的多閘極裝置架構的主動區域1020的截面1010的截面圖1050。
圖11a顯示根據本發明的實施方式的有環繞 及對稱間隔物的多閘極裝置架構的從上而下的視圖1100。
圖11b顯示根據本發明的實施方式的經由圖 11a的多閘極裝置架構的主動區域1120的截面1110的截面圖1150。
圖12a顯示根據本發明的實施方式的有具有 對稱間隔物的環繞汲極欠疊的多閘極裝置架構的從上而下的視圖1200。
圖12b顯示根據本發明的實施方式的經由圖 12a的多閘極裝置架構的主動區域1220的截面1210的截面圖1250。
圖13顯示根據本發明的實施方式的經由圖 12b的多閘極裝置架構的主動區域1220的截面1212的截面圖1300。
圖14顯示經由傳統的長TFET的主動區域的 截面的截面圖1400。
圖15顯示根據本發明的實施方式的環繞 TFET的裝置截面。
圖16顯示傳統的長水平TFET的裝置截面。
圖17及18顯示傳統的長水平TFET及根據本發明的實施方式的環繞TFET的位能特性。
圖19顯示根據本發明的實施方式的電腦裝置。
【發明內容及實施方式】
敘述有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體(TFET)。於之後的說明書中，提出許多特定的細節，例如特定的整合及材料類型，以提供對本發明的實施方式的透徹理解。對於所述技術領域中具有通常知識 者，明顯地本發明的實施方式不需要這些特定的細節即可實施。在其它例子中，眾所皆知的特徵，例如積體電路設計佈局，未詳細敘述以避免本發明的實施方式的不必要的複雜。此外，可理解的是許多顯示於圖中的實施方式為說明表示而不需為實際比例。
於一實施方式中，TFET用於達成相對於對應 的有熱極限約60mV/decade的金屬氧化物半導體場效電晶體(MOSFET)有較陡的次臨界斜率(SS)以及較低的漏電流。一般而言，此處所述的實施方式可適用於用於具有低功率應用的邏輯裝置的高表現或縮小的電晶體。
為提供背景情境，傳統TFET設計需要在閘極 邊緣及n+摻雜汲極區域之間的未摻雜區域，稱為汲極欠疊區域，如圖4中所示。這防止TFET裝置的陡峭次臨界斜率的劣化且保持漏電流小。漏電流及次臨界斜率劣化是因為雙極性漏電流及短通道效應。雙極漏電流的成因為在通道及汲極區域之間的能帶對能帶的穿隧。短通道效應包含，因為通道電位上的汲極效應以及短的源極至汲極距離，而從源極至通道或汲極之一的穿隧。
圖5顯示有汲極欠疊區域的異質接面TFET的 在源極側的電子的穿隧路徑。TFET裝置500包含閘極520，源極區域522(例，p+摻雜)，通道524(例，未摻雜通道)，汲極欠疊526(例，未摻雜)，以及汲極區域528(例，n+摻雜)。TFET裝置的能帶結構544顯示於TFET裝置之下。能帶結構544包含導帶540及價帶 542。導帶中的電子係固態裝置中的移動電荷載子。能帶結構顯示以eV為單位的電子能量於垂直軸以及以奈米為單位的於TFET裝置中的位置於水平軸。
漏電流由從TFET裝置的源極至汲極中的一個點的穿隧距離決定。若距離較長，則漏電流較低。至能隙的另一側的最短路徑以箭頭550顯示，伴隨的能障高度，半傳統地解釋穿隧電流為多大。因此，較理想的是在TFET裝置的關閉條件下保持此穿隧距離較長，以及在TFET裝置的開啟條件下保持此穿隧距離較短。
一般而言，根據本發明的實施方式，圖6a顯示多閘極裝置架構的從上而下視圖600。於一實施方式中，裝置架構(例，三閘極，FinFET)包含閘極電極602、604、606，主動區域或鰭部620，以及隔離區域630。一般而言，根據本發明的實施方式，圖6b顯示圖6a的多閘極裝置架構的穿越主動區域620的截面610的截面圖650。裝置架構包含閘極602、604、606，介電層660至662，閘極間隔物640至645，主動區域620，以及基板690。此設計架構包含環繞汲極欠疊設計，如圖6a至13及15中所示，以達成無厚閘極間隔物，或如圖14中所示的較長的裝置佈局，例如水平汲極欠疊設計的TFET裝置。
一般而言，根據本發明的實施方式，圖7a顯示在微影操作中的多閘極裝置架構的從上而下視圖700。於一實施方式中，裝置架構(例，三閘極，鰭狀場效電晶 體)包含有開口的阻擋層712，開口暴露閘極電極702、704及主動區域720。開口具有長度708約等於多晶矽間距及寬度709。一般而言，根據本發明的實施方式，圖7b顯示穿過圖7a的多閘極裝置架構的主動區域720的截面710的截面圖750。裝置架構包含閘極電極702、704、706及分別的閘極間隔物740至745及閘極介電層760至762。裝置架構亦包含阻擋層712、主動區域720及基板790。阻擋層712在源極區域中提供開口至主動區域。而後暴露的主動區域以p+摻閘佈植或受蝕刻且成長p+原位摻雜源極區域，如圖8a及8b中所示。
一般而言，根據本發明的實施方式，圖8a顯示多閘極裝置架構的從上而下視圖800。於一實施方式中，裝置架構(例，三閘極，鰭狀場效電晶體)包含有開口的阻擋層812，開口暴露閘極電極802及804以及源極區域808(p+源極區域)。一般而言，根據本發明的實施方式，圖8b顯示穿過圖8a的多閘極裝置架構的主動區域的截面810的截面圖850。裝置架構包含閘極電極802、804、806及分別的閘極間隔物840至845及閘極氧化物層860至862。裝置架構亦包含阻擋層812、主動區域820及基板890。p+源極區域以佈植形成在主動區域820中或以蝕刻及原位摻雜源極成長而部分的在主動區域中。在光阻及阻擋層812(或硬遮罩)移除後，執行新的微影操作以打開汲極區域，如圖9a及9b中所示。
一般而言，根據本發明的實施方式，圖9a顯 示多閘極裝置架構的從上而下視圖900。於一實施方式中，裝置架構(例，三閘極，鰭狀場效電晶體)包含有開口的阻擋層912，開口暴露閘極電極902及904以及用於形成汲極區域的主動區域920。一般而言，根據本發明的實施方式，圖9b顯示穿過圖9a的多閘極裝置架構的主動區域920的截面910的截面圖950。裝置架構包含閘極電極902、904、906及分別的閘極間隔物940至945及閘極介電層960至962。裝置架構亦包含阻擋層912、主動區域920及基板990。由成長額外的未摻雜材料的薄層，且然後成長原位n摻雜材料或以低劑量且低能量n型摻雜佈植此區域，形成汲極區域在未摻雜主動區域920上，如圖10a及10b中所示。
一般而言，根據本發明的實施方式，圖10a 顯示多閘極裝置架構的從上而下視圖1000。於一實施方式中，裝置架構(例，三閘極，鰭狀場效電晶體)包含有開口的阻擋層1012，開口暴露閘極電極1004及1008以及用於形成n+摻雜的汲極區域的主動區域1020。一般而言，根據本發明的實施方式，圖10b顯示穿過圖10a的多閘極裝置架構的主動區域的截面1010的截面圖1050。裝置架構包含閘極電極1002、1004、1006及分別的閘極間隔物1040至1045及閘極氧化物層1060至1062。裝置架構亦包含阻擋層1012、主動區域1020及基板1090。由成長額外的未摻雜材料的薄層1071，且然後成長原位n摻雜材料1070或以低劑量且低能量n型摻雜佈植此區域， 形成汲極區域1072在未摻雜主動區域1020上。在光阻及阻擋層1012(或硬遮罩)移除以後，形成有具有對稱間隔物的環繞汲極欠疊的TFET，如圖11a及11b中所示。
一般而言，根據本發明的實施方式，圖11a 顯示有環繞汲極欠疊及對稱間隔物的多閘極裝置架構的從上而下視圖1100。於一實施方式中，裝置架構(例，三閘極，鰭狀場效電晶體)包含閘極1102、1104及1106，以及用於形成源極區域1108(例，p+源極區域)及汲極區域1160(例，n+汲極區域)的主動區域1120(例，鰭部或本體)。一般而言，根據本發明的實施方式，圖11b顯示穿過圖11a的多閘極裝置架構的主動區域1120的截面1110的截面圖1150。裝置架構包含閘極電極1102、1104、1106及分別的閘極間隔物1140至1145及閘極介電層1160至1162(例，閘極氧化物層)。裝置架構亦包含主動區域1120及基板1190。由成長額外的未摻雜材料的薄層1171，且然後成長原位n摻雜材料1170或以低劑量且低能量n型摻雜佈植此包含層1171的區域，形成汲極區域在未摻雜主動區域1120上。源極區域1108(例，p+源極區域)亦形成在未摻雜主動區域1120上。與如圖6a至11b中所示的相似的製程方法可用於異質接面TFET裝置設計以提供增強的TFET表現。
一般而言，根據本發明的實施方式，圖12a 顯示有具有對稱間隔物的環繞汲極欠疊的多閘極裝置架構的從上而下視圖1200。於一實施方式中，裝置架構 (例，三閘極，鰭狀場效電晶體)包含閘極1202、1204 及1206，以及用於小尺寸TFET電晶體1270的用於形成源極區域(例，p+源極區域)及汲極區域(例，n+汲極區域)的主動區域1220。一般而言，根據本發明的實施方式，圖12b顯示穿過圖12a的多閘極裝置架構的主動區域1220的截面1210的截面圖1250。裝置架構包含閘極電極1202、1204、1206及分別的對稱閘極間隔物1240至1245及閘極介電層1260至1262。裝置架構亦包含主動區域1220(例，未摻雜InAs)、基板1290、有p+摻雜(例，GaSb)的源極區域1208，以及汲極區域1273。由成長額外的未摻雜材料(例，InAs)的薄層1271，且然後成長原位n摻雜材料1272(例，n型InAs)或以低劑量且低能量n型摻雜佈植此包含層1271的區域，形成汲極區域1273在未摻雜主動區域1220上。圖12a及12b顯示使用GaSb在源極區域且使用InAs在包含在閘極區域及汲極區域1273下的通道區域的主動區域的n型TFET的不同視圖。於一實施方式中，p型TFET可設計有Si、Ge、Sn或這些材料的任何合金在源極區域以及Si、Ge、Sn或這些材料的任何合金在包含在閘極區域及汲極區域下的通道區域的主動區域。於實施方式中，TFET可設計有In、Ga、Al、As、Sb、P、N或這些材料的任何合金在源極區域以及In、Ga、Al、As、Sb、P、N或這些材料的任何合金在包含在閘極區域及汲極區域下的通道區域的主動區域。包含接觸(例，源極接觸1280及汲極接觸1281)，TFET 裝置可設計為與對應的MOSFET裝置大小相近。
一般而言，根據本發明的實施方式，圖13顯 示穿過圖12b的多閘極裝置架構的主動區域1220的截面1212的截面圖1300。裝置架構包含閘極電極1304及分別的對稱閘極間隔物1340至1343及閘極氧化物層1360及1361。裝置架構亦包含主動區域1320(例，未摻雜InAs)、有p+摻雜(例，GaSb)的源極區域1308，以及汲極區域1325。由成長額外的未摻雜材料(例，InAs)的薄層1321及1324，且然後成長原位n摻雜材料1322及1323(例，n型InAs)或以低劑量且低能量n型摻雜佈植包含層1321及1324的區域，形成汲極區域1325在未摻雜主動區域1320上。箭頭1380及1381表示電子從源極區域至汲極區域的路徑。
一般而言，圖14顯示穿過傳統的多閘極裝置 架構的主動區域的截面的截面圖1400。裝置架構包含閘極電極1404及分別的非對稱閘極間隔物1420、1421、1440、1441及閘極介電層。裝置架構亦包含主動區域1430(例，未摻雜InAs)、有p+摻雜(例，GaSb)的源極區域1408、汲極欠疊區域1431以及汲極區域1410(例，n型InAs)。圖14顯示傳統長水平汲極欠疊TFET而圖13顯示環繞汲極欠疊TFET。箭頭1422表示電子從源極區域至汲極區域的路徑。
雖然圖13的環繞TFET具有比圖14的TFET 短的裝置長度，環繞TFET仍具有良好的靜電特性以保持 低漏電流。
圖15及16分別顯示環繞TFET 1500及傳統 的長水平TFET的裝置截面。一般而言，根據本發明的實施方式，圖15顯示環繞TFET的裝置截面。環繞TFET1500包含閘極電極1520a、1520b、閘極間隔物1560及閘極介電層1522及1523。額外的對稱閘極間隔物及額外的汲極部分未顯示於圖15，額外的對稱閘極間隔物對於間隔物1560對稱且額外的汲極部分對於汲極電極1540及汲極區域1542對稱。TEFT裝置包含主動區域1525或本體(例，未摻雜InAs)、源極電極1510、有p+摻雜(例，GaSb)的源極區域1511、有汲極區域1542的汲極電極1540，以及汲極欠疊區域1530。於一實施方式中，主動區域1525或本體具有5nm的寬度，以雙箭頭1531及1532顯示。源極具有30nm的長度1512，主動區的通道具有20nm的長度1524，汲極欠疊具有5nm的第一長度1532及10nm的第二長度1533，且汲極區域具有15nm的長度1541。閘極介電層可具有約1nm的厚度1526。間隔物1560具有約3nm的厚度1561。汲極欠疊1530的第一長度1532及第二長度1533約垂直於裝置長度以在裝置長度方向僅貢獻汲極欠疊1530的寬度1531但提供長度1532及1533以提升漏電流特性。
一般而言，圖16顯示傳統的長水平TFET的 裝置截面。傳統的長水平TFET 1600對應圖14的TFET 1400。TFET 1600包含閘極電極1620a、1620b、閘極間隔 物1626及1627，以及閘極氧化物層1660a及1660b。 TFET裝置亦包含主動區域1622或本體(例，未摻雜InAs)、源極電極1610、有p+摻雜(例，GaSb)的源極區域1612、有n+摻雜的汲極區域1642的汲極電極1640，以及汲極欠疊區域1625。主動區域1622或本體具有5nm的寬度，以雙箭頭1641顯示。汲極具有20nm的長度1665，通道具有20nm的長度1623，汲極欠疊具有10nm的長度1624，且源極區域具有30nm的長度1611。
圖17及18顯示傳統的長水平TFET，及根據 本發明的實施方式的環繞TEFT的位能態勢。根據本發明的實施方式，圖17顯示當TFET裝置的閘極開啟時的傳統長水平TFET，以及環繞TEFT的位能態勢。圖表1700顯示在分別的TFET裝置的能量(eV)對位置。有足以開啟裝置的閘極偏壓時，傳統長水平TFET 1730的導帶(較上帶)及價帶(較下帶)與環繞TEFT 1740的導帶(較上帶)及價帶(較下帶)接近相同。
根據本發明的實施方式，圖18顯示當TFET 裝置關閉時的傳統長水平TFET，以及環繞TEFT的位能態勢。圖表1800顯示在分別的TFET裝置的能量(eV)對位置。在位置為0至40(nm)時，傳統長水平TFET1830的導帶(較上帶)及價帶(較下帶)與環繞TEFT1840的導帶(較上帶)及價帶(較下帶)接近相同。在裝置的偏壓為關閉狀態，這些裝置的導帶及價帶圖發散位 置約40至80。從價帶到導帶的電子之環繞TFET的穿隧路徑1850顯著長於傳統的長水平TFET的穿隧路徑1852。穿隧路徑與漏電流相關，因此環繞TFET產生較低的漏電流。
因此，與傳統的長水平TFET相較，環繞 TFET具有較短的裝置長度，用於較小的面積及成本較低且沒有複雜的間隔物製程。環繞TFET亦具有較佳的位能態勢控制，產出較低的關閉狀態穿隧電流，因此TFET有相較於傳統的長水平TFET低的漏電流。
於上所述的實施方式中，不論形成在虛擬基 板層或塊狀基板上，用於TFET裝置的製造的欠疊基板可組成有可抵擋製程的半導體材料。於實施方式中，基板係塊狀基板，例如常用於半導體工業中的P型矽基板。於實施方式中，基板組成有摻雜導電載子的結晶矽、矽/鍺或鍺層，摻雜導電載子例如但不限於磷、砷、硼或其組合。 於另一實施方式中，基板組成有成長在不同的結晶基板頂上的磊晶層，例如矽磊晶層成長在硼摻雜的塊狀矽單晶基板頂上。
基板另可包含絕緣層形成在塊狀結晶基板及 將形成的磊晶層之間，例如，絕緣覆矽基板。於實施方式中，絕緣層組成有材料例如但不限於，二氧化矽、氮化矽、氧氮化矽或高介電常數介電層。基板亦可組成有III-V族材料。於實施方式中，基板組成有III-V族材料，例如但不限於，氮化鎵、磷化鎵、砷化鎵、磷化銦、銻化 銦、砷化銦鎵、砷化鋁鎵、磷化銦鎵，或其組合。於另一實施方式中，基板組成有III-V族材料及電荷載子摻雜物雜質原子，例如但不限於，碳、矽、鍺、氧、硫、硒或碲。
於上述的實施方式中，TFET裝置包含可摻雜 有電荷載子雜質原子的源極汲極區域。於實施方式中，IV族材料及/或汲極區域包含N型摻雜物，例如但不限於，磷或砷。於另一實施方式中，IV族材料的源極及/或汲極區域包含P型摻雜物，例如但不限於，硼。
於上述的實施方式中，雖未總是顯示，可理 解的是，TFET包含有閘極介電層及閘極電極層的閘極堆疊。於實施方式中，閘極電極堆疊的閘極電極組成有金屬閘極且閘極介電層組成有高介電常數材料。例如，於一實施方式中，閘極介電層組成有材料，例如但不限於，氧化鉿、氧氮化鉿、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鋁、氧化鉛鈧鉭、氧化鉛、鋅鈮酸，或其組合。此外，部分的閘極介電層可包含從對應的通道區域的頂部數層形成的原生氧化物的層。於實施方式中，閘極介電層組成有頂高介電常數部分及組成有半導體氧化物材料的較低的部分。於一實施方式中，閘極介電層組成有氧化鉿的頂部分及二氧化矽或氧氮化矽的底部分。
於實施方式中，閘極電極組成有金屬層，例 如但不限於，金屬氮化物、金屬碳化物、金屬矽化物、金 屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或導電性金屬氧化物。於特定的實施方式，閘極電極組成有非功函數設定填充材料，形成在金屬功函數設定層上。於實施方式中，閘極電極組成有P型或N型材料。閘極電極堆疊亦可包含介電間隔物。
如上所述的TFET半導體裝置涵蓋平面及非平 面裝置兩者，包含閘極全環繞裝置。因此，更一般而言，半導體裝置可為設有閘極、通道區域及一對源極/汲極區域的半導體裝置。於實施方式中，半導體裝置為，例如但不限於，MOS-FET。於一實施方式中，半導體裝置為平面或三維MOS-FET且係隔離的裝置，或一裝置於複數巢狀裝置中。可理解的是，對於典型積體電路，可製造N及P通道電晶體的兩者在單一基板上以形成CMOS積體電路。 此外，可製造額外的互連導線以整合此種裝置於積體電路中。
一般而言，此處所述的一或多個實施方式的 目標為有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體(TFET)。形成此種裝置的IV或III-V族主動層，可由技術，例如但不限於，化學氣相沉積(CVD)或分子束磊晶(MBE)，或其它類似的製程。
圖19顯示根據本發明的一實施例的電腦裝置 1900。電腦裝置1900裝載有板1902。板1902可包含複數的組件，包含但不限於，處理器1904以及至少一通訊晶片1906。處理器1904實體及電耦合至板1902。於一些 實施例中，至少一通訊晶片1906亦實體及電耦合至板1902。於其它實施例中，通訊晶片1906係處理器的一部分1904。
依照其應用，電腦裝置1900可包含可以或沒 有實體及電耦合至板1902的其它組件。這些其它的組件，包含但不限於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、喇叭、相機、及大量儲存裝置(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊晶片1906使能有用於從且至電腦裝置 1900的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於形容電路，裝置、系統、方法、技術、通訊頻道等，經由非固態介質，可經由調整的電磁輻射的使用而通訊資料。此單詞並非暗示相關裝置沒有包含任何線，雖然於一些實施方式中可能沒有線。通訊晶片1906可實現任何許多的無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、其衍生物，以及任何指定用於3G、 4G、5G以及更多的其它無線協定。電腦裝置1900可包含複數通訊晶片1906。例如，第一通訊晶片1906可用於較短範圍的無線通訊，例如Wi-Fi及Bluetooth，且第二通訊晶片1906可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
電腦裝置1900的處理器1904包含封裝於處 理器1904中的積體電路晶粒1910。於本發明的一些實施例中，處理器的積體電路晶粒包含一或更多的裝置1912，例如根據本發明的實施例建構的穿隧場效電晶體(TFET)。單詞「處理器」可表示從暫存器及/或記憶體處理電子資料以將電子資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任何裝置的裝置或裝置的部分。
通訊晶片1906亦包含積體電路晶粒1920封 裝在通訊晶片1906中。根據本發明的另一實施例，通訊晶片的積體電路晶粒包含一或更多裝置1921，例如根據本發明的實施例建構的穿隧場效電晶體(TFET)。
在更多的實施例中，設置於電腦裝置1900中 的其它組件可含有包含一或更多裝置的積體電路晶粒，例如根據本發明的實施方式的實施例建構的穿隧場效電晶體(TFET)。
於不同的實施方式中，電腦裝置1900可為膝 上電腦、小筆電、筆記型電腦、超極致筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動電腦、行動 電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於進一步的實施例中，電腦裝置1900可為處理資料的任何其它電子裝置。
因此，本發明的實施方式包含，有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體(TFET)。
於實施方式中，一種穿隧場效電晶體(TFET)，包含：同質接面主動區域形成(例，放置、配置、位於、設置)在基板上。同質接面主動區域包含：摻雜源極區域、未摻雜通道區域、環繞區域及摻雜汲極區域。閘極堆疊包含閘極介電部分及閘極電極部分。TFET具有在第一方向的長度及在第二方向的寬度，且同時環繞區域具有大於在第一方向的長度的在第二方向的寬度。TFET的長度及寬度可設計為具有與金屬氧化物半導體場效電晶體(MOSFET)的長度及寬度相似的尺寸。
於一實施方式中，TFET係基於鰭狀場效電晶體或三閘極的裝置。
於一實施方式中，TFET裝置更包含：各鄰接閘極電極的對稱閘極間隔物。環繞區域可成長在主動區域的暴露部分上，且鄰接閘極電極的閘極間隔物的其中之一。
於一實施方式中，摻雜汲極區域係由成長原位摻雜材料在環繞區域的暴露部分上而形成。
於一實施方式中，TFET裝置係n型TFET， 其包含，具有p+摻雜物的源極區域及具有n型摻雜物的汲極區域。
於一實施方式中，穿隧場效電晶體(TFET)，包含：異質接面主動區域形成在基板上。異質接面主動區域包含：摻雜源極區域、未摻雜通道區域、環繞區域及摻雜汲極區域。閘極電極及閘極介電層形成在未摻雜通道區域上，且在源極及環繞區域之間。閘極堆疊包含閘極介電部分及閘極電極部分。
於一實施方式中，TFET具有在第一方向的長度及在第二方向的寬度，且環繞區域具有大於在第一方向的長度的在第二方向的寬度。
於一實施方式中，TFET的長度及寬度與金屬氧化物半導體場效電晶體(MOSFET)的長度及寬度相似。TFET可為基於鰭狀場效電晶體或三閘極的裝置。
於一實施方式中，TFET裝置更包含，具有約相等的厚度且各鄰接閘極電極的的對稱閘極間隔物。
於一實施方式中，環繞區域成長在主動區域的暴露部分上，且鄰接閘極電極的閘極間隔物的其中之一。
摻雜汲極區域係由成長原位摻雜材料在環繞區域的暴露部分上而形成。
於一實施方式中，TFET裝置係n型TFET，其包含，具有銻化鎵(GaSb)的源極區域、具有砷化銦(InAs)的通道區域及具有砷化銦的汲極區域。
於一實施方式中，一種電腦，包含：記憶 體，用以儲存電子資料，以及處理器，耦接至記憶體。處理器處理電子資料。處理器包含具有穿隧場效電晶體(TFET)的積體電路晶粒。至少一TFET包含：異質接面主動區域形成在基板上。異質接面主動區域包含：摻雜源極區域、未摻雜通道區域、環繞區域及摻雜汲極區域。閘極電極及閘極介電層形成在未摻雜通道區域上，且在源極及環繞區域之間。閘極堆疊包含閘極介電層部分及閘極電極部分。
於一實施方式中，TFET具有在第一方向的長 度及在第二方向的寬度，且環繞區域具有大於在第一方向的長度的在第二方向的寬度。
於一實施方式中，TFET的長度及寬度與金屬 氧化物半導體場效電晶體(MOSFET)的長度及寬度相似。TFET可為基於鰭狀場效電晶體或三閘極的裝置。
於一實施方式中，TFET裝置更包含，具有約 相等的厚度且各鄰接閘極電極的對稱閘極間隔物。
於一實施方式中，環繞區域成長在主動區域 的暴露部分上，且鄰接閘極電極的閘極間隔物的其中之一。
摻雜汲極區域係由成長原位摻雜材料在環繞 區域的暴露部分上而形成。
於一實施方式中，TFET裝置係n型TFET， 其包含，具有銻化鎵(GaSb)的源極區域、具有砷化銦 (InAs)的通道區域及具有砷化銦的汲極區域。
1300‧‧‧從上而下視圖
1304‧‧‧閘極電極
1308‧‧‧源極區域
1320‧‧‧主動區域
1321‧‧‧層
1322‧‧‧原位n摻雜材料
1323‧‧‧原位n摻雜材料
1324‧‧‧層
1325‧‧‧汲極區域
1340‧‧‧閘極間隔物
1341‧‧‧閘極間隔物
1342‧‧‧閘極間隔物
1343‧‧‧閘極間隔物
1360‧‧‧閘極氧化物層
1361‧‧‧閘極氧化物層
1380‧‧‧箭頭
1381‧‧‧箭頭

Claims (24)

  1. 一種穿隧場效電晶體(TFET)，包含：主動區域，形成在基板上的，該主動區域包含源極區域、通道區域、環繞汲極欠疊區域及摻雜汲極區域；以及閘極電極及閘極介電層，形成在該通道區域上。
  2. 如請求項第1項之TFET，其中該TFET具有在第一方向的長度及在第二方向的寬度，且該環繞汲極欠疊區域具有大於在該第一方向的長度的在該第二方向的寬度。
  3. 如請求項第1項之TFET，其中該TFET的該長度及該寬度與金屬氧化物半導體場效電晶體(MOSFET)的長度及寬度相似，其中該TFET係鰭狀場效電晶體或三閘極。
  4. 如請求項第1項之TFET，其中該閘極電極及該閘極介電層形成在該源極區域及環繞汲極欠疊區域之間的該通道區域上。
  5. 如請求項第1項之TFET，其中該TFET的裝置更包含：各鄰接該閘極電極的對稱閘極間隔物。
  6. 如請求項第5項之TFET，其中該環繞汲極欠疊區域成長在該主動區域的暴露部分上，且鄰接該閘極電極的該閘極間隔物的其中之一。
  7. 如請求項第1項之TFET，其中該摻雜汲極區域係由成長原位摻雜材料在該環繞汲極欠疊區域的暴露部分上而形成。
  8. 如請求項第1項之TFET，其中該TFET的裝置係n型TFET，其包含，具有P+摻雜物的該源極區域及具有n型摻雜物的該汲極區域。
  9. 一種穿隧場效電晶體(TFET)，包含：主動區域，形成在基板上，該主動區域包含源極區域、通道區域、環繞區域及摻雜汲極區域；以及閘極電極，位於該源極區域及該環繞區域之間。
  10. 如請求項第9項之TFET，其中該TFET具有在第一方向的長度及在第二方向的寬度，且該環繞區域具有大於在該第一方向的長度的在該第二方向的寬度。
  11. 如請求項第9項之TFET，其中該TFET的該長度及該寬度與金屬氧化物半導體場效電晶體(MOSFET)的長度及寬度相似。
  12. 如請求項第9項之TFET，其中該TFET係基於鰭狀場效電晶體或三閘極的裝置。
  13. 如請求項第9項之TFET，其中該TFET的裝置更包含：具有約相等的厚度且各鄰接該閘極電極的對稱閘極間隔物。
  14. 如請求項第13項之TFET，其中該環繞區域成長在該主動區域的暴露部分上，且鄰接該閘極電極的該閘極間隔物的其中之一。
  15. 如請求項第9項之TFET，其中摻雜汲極區域係由成長原位摻雜材料在該環繞區域的暴露部分上而形成。
  16. 如請求項第9項之TFET，其中該TFET的裝置係n型TFET，其包含，具有銻化鎵(GaSb)的該源極區域、具有砷化銦(InAs)的該通道區域及具有砷化銦的該汲極區域。
  17. 一種電腦，包含：記憶體，用以儲存電子資料；以及處理器，耦接至該記憶體，該處理器用以處理電子資料，該處理器包含具有複數穿隧場效電晶體(TFET)的積體電路晶粒，至少一該TFET包含：主動區域，形成在基板上，該主動區域包含：源極區域、通道區域、環繞區域及摻雜汲極區域；以及閘極電極及閘極介電層，形成在該通道區域上。
  18. 如請求項第17項之TFET，其中該TFET具有在第一方向的長度及在第二方向的寬度，且該環繞區域具有大於在該第一方向的長度的在該第二方向的寬度。
  19. 如請求項第17項之TFET，其中該TFET的該長度及該寬度與金屬氧化物半導體場效電晶體(MOSFET)的長度及寬度相似。
  20. 如請求項第17項之TFET，其中該TFET係基於鰭狀場效電晶體或三閘極的裝置。
  21. 如請求項第17項之TFET，其中該TFET的裝置更包含：具有約相等的厚度且各鄰接該閘極電極的對稱閘極間隔物。
  22. 如請求項第17項之TFET，其中該環繞區域成長在該主動區域的暴露部分上，且鄰接該閘極電極的該閘極間隔物的其中之一。
  23. 如請求項第17項之TFET，其中摻雜汲極區域係由成長原位摻雜材料在該環繞區域的暴露部分上而形成。
  24. 如請求項第17項之TFET，其中該TFET的裝置係n型TFET，其包含，具有銻化鎵(GaSb)的該源極區域、具有砷化銦(InAs)的該通道區域及具有砷化銦的該汲極區域。
TW104136664A 2013-06-27 2014-06-23 有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ） TWI593114B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048351 WO2014209332A1 (en) 2013-06-27 2013-06-27 Tunneling field effect transistors (tfets) with undoped drain underlap wrap-around regions

Publications (2)

Publication Number Publication Date
TW201607048A TW201607048A (zh) 2016-02-16
TWI593114B true TWI593114B (zh) 2017-07-21

Family

ID=52142465

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103121569A TWI517407B (zh) 2013-06-27 2014-06-23 有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ）
TW104136664A TWI593114B (zh) 2013-06-27 2014-06-23 有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ）

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103121569A TWI517407B (zh) 2013-06-27 2014-06-23 有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ）

Country Status (7)

Country Link
US (1) US20160056278A1 (zh)
KR (1) KR102138063B1 (zh)
CN (1) CN105247682B (zh)
DE (1) DE112013007050T5 (zh)
GB (1) GB2530197B (zh)
TW (2) TWI517407B (zh)
WO (1) WO2014209332A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748379B2 (en) * 2015-06-25 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Double exponential mechanism controlled transistor
US10734511B2 (en) * 2016-03-31 2020-08-04 Intel Corporation High mobility asymmetric field effect transistors with a band-offset semiconductor drain spacer
US10424581B2 (en) 2016-04-18 2019-09-24 Samsung Electronics Co., Ltd. Sub 59 MV/decade SI CMOS compatible tunnel FET as footer transistor for power gating
US10276663B2 (en) * 2016-07-18 2019-04-30 United Microelectronics Corp. Tunneling transistor and method of fabricating the same
US9929165B1 (en) * 2016-09-28 2018-03-27 Globalfoundries Singapore Pte. Ltd. Method for producing integrated circuit memory cells with less dedicated lithographic steps
US20180138307A1 (en) * 2016-11-17 2018-05-17 Globalfoundries Inc. Tunnel finfet with self-aligned gate
CN106783979B (zh) * 2016-12-08 2020-02-07 西安电子科技大学 基于Ga2O3材料的帽层复合双栅PMOSFET及其制备方法
US10134859B1 (en) 2017-11-09 2018-11-20 International Business Machines Corporation Transistor with asymmetric spacers
TWI643277B (zh) * 2018-04-03 2018-12-01 華邦電子股份有限公司 自對準接觸結構及其形成方法
US10236364B1 (en) 2018-06-22 2019-03-19 International Busines Machines Corporation Tunnel transistor
US10249755B1 (en) 2018-06-22 2019-04-02 International Business Machines Corporation Transistor with asymmetric source/drain overlap
US10833180B2 (en) * 2018-10-11 2020-11-10 International Business Machines Corporation Self-aligned tunneling field effect transistors

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113612A1 (en) * 2002-06-19 2006-06-01 Kailash Gopalakrishnan Insulated-gate semiconductor device and approach involving junction-induced intermediate region
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
EP1900681B1 (en) * 2006-09-15 2017-03-15 Imec Tunnel Field-Effect Transistors based on silicon nanowires
WO2009058695A2 (en) * 2007-10-30 2009-05-07 Northrop Grumman Systems Corporation Cool impact-ionization transistor and method for making same
US8227841B2 (en) * 2008-04-28 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned impact-ionization field effect transistor
US8587075B2 (en) * 2008-11-18 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with metal source
US8368127B2 (en) * 2009-10-08 2013-02-05 Globalfoundries Singapore Pte., Ltd. Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current
US8288800B2 (en) * 2010-01-04 2012-10-16 Globalfoundries Singapore Pte. Ltd. Hybrid transistor
KR101137259B1 (ko) * 2010-04-05 2012-04-20 서강대학교산학협력단 저전력 응용을 위한 터널링 전계효과 트랜지스터
JP5715551B2 (ja) * 2011-11-25 2015-05-07 株式会社東芝 半導体装置およびその製造方法
US8933435B2 (en) * 2012-12-26 2015-01-13 Globalfoundries Singapore Pte. Ltd. Tunneling transistor
FR3003088B1 (fr) * 2013-03-06 2016-07-29 Commissariat Energie Atomique Transistor a effet tunnel

Also Published As

Publication number Publication date
TW201607048A (zh) 2016-02-16
DE112013007050T5 (de) 2016-03-17
TWI517407B (zh) 2016-01-11
TW201517271A (zh) 2015-05-01
CN105247682A (zh) 2016-01-13
WO2014209332A1 (en) 2014-12-31
US20160056278A1 (en) 2016-02-25
KR20160023645A (ko) 2016-03-03
GB2530197B (en) 2020-07-29
GB2530197A (en) 2016-03-16
CN105247682B (zh) 2019-01-22
GB201520614D0 (en) 2016-01-06
KR102138063B1 (ko) 2020-07-27

Similar Documents

Publication Publication Date Title
TWI593114B (zh) 有未摻雜的汲極欠疊環繞區域的穿隧場效電晶體（ｔｆｅｔ）
US11894465B2 (en) Deep gate-all-around semiconductor device having germanium or group III-V active layer
US9871117B2 (en) Vertical transistor devices for embedded memory and logic technologies
US10074718B2 (en) Non-planar semiconductor device having group III-V material active region with multi-dielectric gate stack
US9559160B2 (en) Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
CN104011841A (zh) 用于形成金属氧化物半导体器件结构的鳍的方法
US11843052B2 (en) Transistor contact area enhancement
US11837648B2 (en) Stacked thin film transistors with nanowires
US20200279910A1 (en) Reducing off-state leakage in semiconductor devices