TWI591808B - Photo diode array - Google Patents

Photo diode array Download PDF

Info

Publication number
TWI591808B
TWI591808B TW102143588A TW102143588A TWI591808B TW I591808 B TWI591808 B TW I591808B TW 102143588 A TW102143588 A TW 102143588A TW 102143588 A TW102143588 A TW 102143588A TW I591808 B TWI591808 B TW I591808B
Authority
TW
Taiwan
Prior art keywords
semiconductor region
semiconductor
hole
region
electrode
Prior art date
Application number
TW102143588A
Other languages
English (en)
Other versions
TW201431051A (zh
Inventor
Tatsumi Yamanaka
Akira Sakamoto
Noburo HOSOKAWA
Original Assignee
Hamamatsu Photonics Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics Kk filed Critical Hamamatsu Photonics Kk
Publication of TW201431051A publication Critical patent/TW201431051A/zh
Application granted granted Critical
Publication of TWI591808B publication Critical patent/TWI591808B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663Indirect radiation imagers, e.g. using luminescent members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type

Description

光二極體陣列
本發明係關於一種光二極體陣列。
例如,於專利文獻1中,記載有使用於CT(Computed Tomography,電腦斷層攝影)裝置等之光二極體陣列。專利文獻1之光二極體陣列係於n型之半導體基板之入射面側,二維狀地排列有構成光檢測區域之P+型之半導體區域。於各P+型之半導體區域,連接有電極。各電極係經由與各P+型之半導體區域對應而設置之貫通孔,引出於與入射面相反側之背面側。P+型之半導體區域與貫通孔係沿特定之方向而交替地配置於半導體基板。
先行技術文獻 專利文獻
專利文獻1:日本專利特表2005-533587號公報
於專利文獻1之光二極體陣列中,需要於鄰接之P+型之半導體區域彼此之間設置用以設置貫通孔之充分的間隔。因此,存在開口率下降之虞。又,於光二極體陣列中,要求電特性之提高等、提高各種可靠性之情形。
本發明之目的在於提供一種可提高開口率及可靠性之光二極體陣列。
本發明之一側面之光二極體陣列係包括形成於半導體基板之複數個光二極體者,且光二極體之各者具有:第1導電型之第1半導體區域,其設置於半導體基板;第1導電型之第2半導體區域,其相對於第1半導體區域而設置於半導體基板之一面側,且具有高於第1半導體區域之雜質濃度之雜質濃度;第2導電型之第3半導體區域,其以與第2半導體區域隔開而包圍第2半導體區域之方式,相對於第1半導體區域而設置於一面側,且與第1半導體區域一同構成光檢測區域;及貫通電極,其設置於以通過第1半導體區域及第2半導體區域之方式貫通一面與半導體基板之另一面之間之貫通孔內,且與第3半導體區域電性連接。
該光二極體陣列係於光二極體之各者中,貫通孔通過第1及第2半導體區域,第2半導體區域由第3半導體區域包圍。第3半導體區域係與第1半導體區域一同構成光檢測區域。此處,於作為1個像素之光二極體之各者中,貫通孔由光檢測區域包圍。因此,可縮小鄰接之光二極體彼此之間隔。藉此,可提高開口率。進而,貫通孔通過之第2半導體區域具有高於第1半導體區域之雜質濃度之雜質濃度。因此,可藉由第2半導體區域而減少產生於貫通孔之內壁並朝向光檢測區域之表面洩漏電流。藉此,可提高電特性。除此之外,貫通孔通過之第2半導體區域具有高於第1半導體區域之雜質濃度之雜質濃度,故可緩衝產生於貫通孔之各種應力。藉此,可提高強度。而且,第2半導體區域與第3半導體區域隔開。因此,可抑制第2半導體區域與第3半導體區域之間之短路,從而可提高電特性。
於第2半導體區域與第3半導體區域之間,亦可以包圍第2半導體區域之方式存在第1半導體區域之一部分。根據該構成,可提高電特性。
第2半導體區域之內緣與外緣之間隔亦可大於第2半導體區域之外緣與第3半導體區域的內緣之間隔。根據該構成,可藉由第2半導體區域而進一步緩衝產生於貫通孔之各種應力。
第3半導體區域之內緣係於自半導體基板之厚度方向觀察之情形時,亦可包圍另一面側之貫通孔之開口。根據該構成,第3半導體區域係於自半導體基板之厚度方向觀察之情形時,設置於較貫通孔更外側之範圍。因此,例如,於在貫通孔內形成凸塊電極之情形時等,可減少施加至構成光檢測區域之第3半導體區域之應力。
光二極體之各者亦可包含形成於一面上,使第3半導體區域與貫通電極電性連接之接觸電極,接觸電極之外緣係於自半導體基板之厚度方向觀察之情形時,亦可包圍另一面側之貫通孔之開口。根據該構成,於自半導體基板之厚度方向觀察之情形時,橫跨貫通孔之內側及外側之範圍而設置接觸電極。因此,可提高貫通孔周邊之強度。
一面側之貫通孔之開口亦可呈圓形狀。根據該構成,例如,於在貫通孔內形成凸塊電極之情形時等,可抑制於貫通孔產生應力集中。
根據本發明,可提供一種可提高開口率及可靠性之光二極體陣列。
1‧‧‧光二極體陣列
2‧‧‧半導體基板
3‧‧‧第1半導體區域
4‧‧‧第2半導體區域
5‧‧‧第3半導體區域
6‧‧‧第4半導體區域
7‧‧‧第5半導體區域
9A、9B‧‧‧貫通孔
10‧‧‧第6半導體區域
11‧‧‧第6半導體區域
21‧‧‧正面
22‧‧‧背面
31‧‧‧第1部分
32‧‧‧第2部分
33‧‧‧第3部分
34‧‧‧第3部分
51‧‧‧第3半導體區域
52‧‧‧第3半導體區域
81a、81b‧‧‧貫通電極
82a‧‧‧接觸電極
83a‧‧‧端子電極
91a‧‧‧小孔部
92a‧‧‧大孔部
100‧‧‧CT裝置
101‧‧‧閃爍器
102‧‧‧安裝基板
103‧‧‧反射膜
104‧‧‧電極
105‧‧‧凸塊電極
d1‧‧‧第2半導體區域4之內緣與外緣之間隔
d2‧‧‧第2半導體區域4之外緣與第3半導體區域5的內緣之間隔
d3‧‧‧第2半導體區域4之外緣與第3半導體區域51的內緣之間隔
f1‧‧‧絕緣膜
f3‧‧‧絕緣膜
f4‧‧‧絕緣膜
f5‧‧‧絕緣膜
f6‧‧‧絕緣膜
III-III‧‧‧線
PD1~PD4‧‧‧光二極體
S‧‧‧基板
圖1係本發明之一實施形態之光二極體陣列之俯視圖。
圖2係圖1之光二極體陣列之光二極體之俯視圖。
圖3係沿圖2之III-III線之剖面圖。
圖4係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖5係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖6係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖7係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖8係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖9係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖10係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖11係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖12係表示圖1之光二極體陣列之製造方法之步驟的剖面圖。
圖13係應用有圖1之光二極體陣列之CT裝置之一部分的剖面圖。
圖14係本發明之其他實施形態之光二極體陣列之光二極體的剖面圖。
圖15係本發明之其他實施形態之光二極體陣列之光二極體的俯視圖。
圖16係本發明之其他實施形態之光二極體陣列之光二極體的俯視圖。
以下,參照圖式,詳細地對實施形態之光二極體陣列進行說明。再者,對相同或相當之要素標附相同之符號,省略重複之說明。
[光二極體陣列]
如圖1所示,光二極體陣列1係例如使用於CT裝置等。光二極體陣列1包括形成於半導體基板2之複數個光二極體PD1。
半導體基板2係於俯視時呈長方形狀。如圖3所示,半導體基板2具有彼此對向之正面(一面)21與背面(另一面)22。於正面21上,絕緣膜f1及絕緣膜f3係自正面21按照該順序而形成。於背面22上,絕緣膜f4及絕緣膜f5係自背面22按照該順序而形成。作為各絕緣膜,形成SiO2膜或SiN膜等。
如圖1所示,光二極體PD1係二維狀地排列於半導體基板2。光二極體PD1之各者係作為1個像素而發揮功能。如圖3所示,光二極體 PD1具有第1半導體區域3、第2半導體區域4、第3半導體區域5、第4半導體區域6、第5半導體區域7、貫通電極81a、接觸電極82a、及端子電極83a。
第1半導體區域3包含半導體基板2之厚度方向上之中央部分。第1半導體區域3係於自半導體基板2之厚度方向觀察之情形時,呈矩形狀。第1半導體區域3係於半導體基板2之厚度方向上之中央部分,跨及光二極體PD1之整個區域而設置。鄰接之光二極體PD1、PD1之第1半導體區域3、3彼此係形成為一體。第1半導體區域3為n-型之半導體區域。第1半導體區域3係由例如Si等而形成。於第1半導體區域3,連接有未圖示之基板電極。
第2半導體區域4係相對於第1半導體區域3而設置於半導體基板2之正面21側。第2半導體區域4係於自半導體基板2之厚度方向觀察之情形時,呈外緣為圓形狀且內緣為矩形狀(詳細而言為正方形狀)之環狀。第2半導體區域4亦可呈其他環狀(例如,四邊環狀等多邊環狀、或圓環狀等)。即,所謂環狀係指以閉合任意之區域之方式包圍之一體的形狀。第2半導體區域4之內緣係形成正面21側之貫通孔9A(下文敍述)之開口。第2半導體區域4為n+型之半導體區域,具有高於第1半導體區域3之雜質濃度之雜質濃度。第2半導體區域4係例如藉由在Si中擴散n型之雜質等而形成。
第3半導體區域5係相對於第1半導體區域3而設置於半導體基板2之正面21側。第3半導體區域5係與第2半導體區域4隔開,且包圍第2半導體區域4。第3半導體區域5係於自半導體基板2之厚度方向觀察之情形時,呈外緣為矩形狀且內緣為圓形狀之環狀。第3半導體區域5亦可呈其他環狀。第3半導體區域5為p+型之半導體區域。第3半導體區域5與第1半導體區域3係形成pn接面,且構成光二極體PD1之光檢測區域。第3半導體區域5係例如藉由在Si中擴散p型之雜質等而形成。 第2半導體區域4係形成至深於第3半導體區域5為止。
於第2半導體區域4與第3半導體區域5之間,存在第1半導體區域3之一部分即第1部分31。第1部分31係於自半導體基板2之厚度方向觀察之情形時,包圍第2半導體區域4,並且由第3半導體區域5包圍。第1部分31係於自半導體基板2之厚度方向觀察之情形時,呈圓環狀。第1部分31亦可呈其他環狀。
第4半導體區域6係相對於第1半導體區域3而設置於半導體基板2之正面21側。第4半導體區域6係於自半導體基板2之厚度方向觀察之情形時,呈大於第3半導體區域5之矩形環狀,且包圍第3半導體區域5。第4半導體區域6亦可呈其他環狀。第4半導體區域6係與第3半導體區域5隔開。於第3半導體區域5與第4半導體區域6之間,存在第1半導體區域3之一部分即第2部分32。第2部分32係於自半導體基板2之厚度方向觀察之情形時,呈矩形環狀。第2部分32亦可呈其他環狀。鄰接之光二極體PD1、PD1之第4半導體區域6、6彼此係形成為一體。
第4半導體區域6為n+型之半導體區域,具有高於第1半導體區域3雜質濃度之雜質濃度。第4半導體區域6係例如藉由在Si中擴散n型之雜質而形成。第4半導體區域6係作為分離鄰接之光二極體PD1、PD1之通道截斷環而發揮功能。第4半導體區域6係經由未圖示之電極而接地。
第5半導體區域7係相對於第1半導體區域3而設置於半導體基板2之背面22側。第5半導體區域7係於背面22側,跨及光二極體PD1之整個區域而形成。鄰接之光二極體PD1、PD1之第5半導體區域7、7彼此係形成為一體。第5半導體區域7為n+型之半導體區域,具有高於第1半導體區域3雜質濃度之雜質濃度。第5半導體區域7係例如藉由在Si中擴散n型之雜質而形成。第1半導體區域3及第5半導體區域7係例如亦可藉由在n+型之Si上成長雜質濃度低於該Si之n-型之磊晶層而形 成。
於半導體基板2,設置有貫通正面21與背面22之間之貫通孔9A。貫通孔9A貫通第1半導體區域3、第2半導體區域4、及第5半導體區域7。貫通孔9A包含自正面21側向背面22側擴大之部分。貫通孔9A包含位於正面21側之小孔部91a、及位於背面22側之大孔部92a。
小孔部91a係貫通絕緣膜f1。小孔部91a呈圓柱狀。正面21側之貫通孔9A之開口呈圓形狀。
大孔部92a係貫通第1半導體區域3及第2半導體區域4。大孔部92a係自正面21側向背面22側擴大,且呈錐狀。具體而言,大孔部92a係呈四角錐梯形狀。背面22側之貫通孔9A之開口呈矩形狀(詳細而言為正方形狀)。大孔部92a之內壁與正面21係呈大致55°之角度。大孔部92a之內壁與背面22係呈大致125°之角度。大孔部92a之上邊大於小孔部91a之直徑。小孔部91a與大孔部92a係配置於同軸上。
於大孔部92a之內壁上,形成有絕緣膜f6。絕緣膜f6係與背面22側之絕緣膜f4連續地形成。作為絕緣膜f6,形成SiO2膜或SiN膜等。
第2半導體區域4之內緣與外緣之間隔d1大於第2半導體區域4之外緣與第3半導體區域5的內緣之間隔(第1部分31之內緣與外緣之間隔)d2。
第3半導體區域5之內緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9A之開口。即,第3半導體區域5係於自半導體基板2之厚度方向觀察之情形時,設置於較貫通孔9A更外側之範圍。
各區域之厚度/雜質濃度係例如為以下。
第1半導體區域3:厚度50~625μm/雜質濃度5×1011~5×1015cm-3
第2半導體區域4:厚度1.0~10μm/雜質濃度1×1018~1×1020cm-3
第3半導體區域5:厚度0.01~3.0μm/雜質濃度1×1018~1×1020 cm-3
第4半導體區域6:厚度1.0~10μm/雜質濃度1×1018~1×1020cm-3
第5半導體區域7:厚度1.0~620μm/雜質濃度1×1018~1×1020cm-3
貫通電極81a係設置於貫通孔9A內。貫通電極81a呈底面全面開口之中空四角錐梯形狀。貫通電極81a係形成於小孔部91a之內壁上及大孔部92a內之絕緣膜f6上。貫通電極81a係堵塞正面21側之貫通孔9A之開口。
接觸電極82a係形成於正面21上。接觸電極82a係將第3半導體區域5與貫通電極81a電性連接。接觸電極82a包含圓板狀之部分、及圓環狀之部分。圓板狀之部分係形成於絕緣膜f1上。圓板狀之部分係覆蓋貫通孔9A之正面21側之開口。圓板狀之部分係與貫通電極81a連結。圓環狀之部分係自圓板狀之部分之一面(絕緣膜f1側之面)的外緣向直徑方向外側擴大。圓環狀之部分係貫通絕緣膜f1,且與第3半導體區域5接觸。
接觸電極82a之外緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9A之開口。即,接觸電極82a係於自半導體基板2之厚度方向觀察之情形時,橫跨貫通孔9A之內側及外側之範圍而設置。
端子電極83a係形成於背面22上。端子電極83a係形成於絕緣膜f4上。端子電極83a係呈外緣為圓形狀且內緣為四邊形狀之環狀。端子電極83a之內緣係與貫通電極81a連結。接觸電極82a、貫通電極81a、及端子電極83a係由例如鋁等而形成。
[光二極體陣列之製造方法]
其次,對光二極體陣列1之製造方法之一例進行說明。
如圖4所示,首先,準備結晶面(100)之n-型之Si之基板S。於基板 S,包含第1半導體區域3。繼而,例如藉由熱氧化而於正面21上形成絕緣膜f1。
繼而,如圖5所示,藉由光蝕刻而去除形成第2半導體區域4及第4半導體區域6之預定之位置上之絕緣膜f1,而形成開口。經由開口而使磷熱擴散至基板S。此時,亦使磷熱擴散至背面22。藉此,形成第2半導體區域4、第4半導體區域6、及第5半導體區域7。繼而,藉由熱氧化而閉合開口。
繼而,如圖6所示,藉由光蝕刻而去除形成第3半導體區域5之預定之位置上之絕緣膜f1,而形成開口。經由開口而使硼熱擴散至基板S。藉此,形成第3半導體區域5。繼而,藉由熱氧化而閉合開口。
繼而,如圖7所示,藉由光蝕刻而去除形成接觸電極82a之圓環狀之部分之預定的位置之絕緣膜f1,而形成開口(接觸孔)。繼而,藉由濺鍍而形成接觸電極82a。
繼而,如圖8所示,例如藉由電漿CVD(Chemical Vapor Deposition,化學氣相沈積法)或LP-CVD(Liquid Phase-Chemical Vapor Deposition,液相化學氣相沈積法)等而於絕緣膜f1上及接觸電極82a上形成絕緣膜f3。繼而,為了調節使光透過之部分之厚度,對正面21側(詳細而言為絕緣膜f3)進行化學機械研磨(CMP)。
繼而,如圖9所示,藉由鹼蝕刻(使用氫氧化鉀溶液、TMAH(Tetramethyl Ammonium Hydroxide,氫氧化四甲基銨)、肼或EDP(Ethylene Diamine Pyrochatechol,乙二胺鄰苯二酚)等)而對背面22實施各向異性蝕刻。藉此,形成其內壁與正面21呈大致55°之角度之大孔部92a。各向異性蝕刻係進行至大孔部92a到達絕緣膜f1為止。繼而,藉由乾式蝕刻而形成小孔部91a。
繼而,如圖10所示,例如藉由電漿CVD或LP-CVD等而於背面22上、大孔部92a之內壁上、及小孔部91a之內壁上形成絕緣膜f4、f6。
繼而,如圖11所示,藉由光蝕刻而去除小孔部91a之內壁上之絕緣膜f6,而形成開口(接觸孔),從而使接觸電極82a之一部分於背面22側露出。繼而,藉由濺鍍而形成貫通電極81a及端子電極83a。
繼而,如圖12所示,例如藉由電漿CVD或LP-CVD等而於絕緣膜f4上、端子電極83a上、及貫通電極81a上形成絕緣膜f5。繼而,藉由光蝕刻而去除端子電極83a上之內緣側及貫通電極81a上之絕緣膜f5。根據以上內容,獲得圖3所示之構成。
[CT裝置]
如圖13所示,CT裝置100具備上述光二極體陣列1、閃爍器101、及安裝基板102。
閃爍器101係與絕緣膜f3抵接。閃爍器101係呈長方體狀。閃爍器101係於自半導體基板2之厚度方向觀察之情形時,與構成光檢測區域之第3半導體區域5為相同程度之大小,且與第3半導體區域5重疊。閃爍器101為具有結晶性之閃爍器(CsI、NaI、LaBr3、或GAGG(Gadolinium Aluminium Gallium Garnet,釓鋁鎵石榴石)等結晶性材料)、陶瓷閃爍器(無機螢光體之燒結體等)、或塑膠閃爍器(PET(Polyethylene Terephthalate,聚對苯二甲酸乙二酯)等)等固體狀之閃爍器。於閃爍器101之除與絕緣膜f3之抵接面外之面,設置有反射膜103。反射膜103係由例如鋁或氧化鈦等而形成。
安裝基板102具有電極104。電極104係經由形成於貫通電極81a內之凸塊電極105而電性連接於貫通電極81a。凸塊電極105係由例如錫膏、金、鎳、銅、或導電性接著樹脂等具有導電性之材料而形成。
CT裝置100係若X射線入射至閃爍器101,則閃爍器101發出閃爍光。閃爍光係直接入射至第3半導體區域5,或於藉由接觸電極82a及反射膜103等而反射後入射至第3半導體區域5。因閃爍光之入射而產生於光檢測區域之電荷之資訊係經由接觸電極82a、貫通電極81a、端 子電極83a、及凸塊電極105而輸入至安裝基板102。
如上之本實施形態之光二極體陣列1係於光二極體PD1之各者中,貫通孔9A通過第1半導體區域3及第2半導體區域4,第2半導體區域4由第3半導體區域5包圍。第3半導體區域5係與第1半導體區域3一同構成光檢測區域。此處,於作為1個像素之光二極體PD1之各者中,貫通孔9A由光檢測區域包圍。藉此,鄰接之光二極體PD1、PD1彼此之間隔變小。藉此,可提高開口率。
貫通孔9A通過之第2半導體區域4具有高於第1半導體區域3之雜質濃度之雜質濃度。因此,可藉由第2半導體區域4而減少產生於貫通孔9A之內壁並朝向光檢測區域之表面洩漏電流。又,可藉由第2半導體區域4而減少因蝕刻產生之損傷。藉此,可提高電特性。該等效果係藉由第2半導體區域4形成至深於第3半導體區域5為止而進一步較佳地發揮。
絕緣膜f6與半導體基板2係材料不同,故可認為於絕緣膜f6與貫通孔9A之界面產生應力。於光二極體陣列1中,貫通孔9A通過之第2半導體區域4具有高於第1半導體區域3之雜質濃度之雜質濃度,故可藉由第2半導體區域4而緩衝產生於貫通孔9A與絕緣膜f6之界面之應力。藉此,可提高強度。
半導體基板2係正面21及背面22之面積大於厚度,故可認為於半導體基板2產生應變。光二極體陣列1係可藉由貫通孔9A通過之第2半導體區域4而緩衝因半導體基板2之應變產生於貫通孔9A之應力。藉此,可提高強度。
於在貫通孔9A內形成凸塊電極105時,可認為因凸塊電極105之熱收縮等而於貫通孔9A產生應力。光二極體陣列1係可藉由貫通孔9A通過之第2半導體區域4而緩衝於形成凸塊電極105時等產生之應力。藉此,可提高強度。
第2半導體區域4與第3半導體區域5隔開。於第2半導體區域4與第3半導體區域5之間,以包圍第2半導體區域4之方式,存在第1半導體區域3之一部分即第1部分31。因此,可抑制第2半導體區域4與第3半導體區域5之間之短路。藉此,可提高電特性。
第2半導體區域4之內緣與外緣之間隔d1大於第2半導體區域4之外緣與第3半導體區域5的內緣之間隔d2。因此,可藉由第2半導體區域4而進一步緩衝產生於貫通孔9A之上述各種應力。
第3半導體區域5之內緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9A之開口。即,第3半導體區域5係於自半導體基板2之厚度方向觀察之情形時,設置於較貫通孔9A更外側之範圍。因此,於在貫通孔9A內形成凸塊電極105之情形時等,可減少施加至構成光檢測區域之第3半導體區域5之應力。
光二極體PD1之各者包含形成於正面21上、且使第3半導體區域5與貫通電極81a連接之接觸電極82a,接觸電極82a之外緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9A之開口。即,於自半導體基板2之厚度方向觀察之情形時,橫跨貫通孔9A之內側及外側之範圍而設置有接觸電極82a。因此,可提高貫通孔9A周邊之強度。
正面21側之貫通孔9A之開口係呈圓形狀。因此,例如於在貫通孔9A內形成凸塊電極105之情形時等,可抑制於貫通孔9A產生應力集中。
於貫通孔由光檢測區域包圍之情形時,因貫通孔之內壁之損傷產生之洩漏電流變得易於進入至光檢測區域。因此,較佳為於貫通孔由光檢測區域包圍之情形時,減少貫通孔之內壁之損傷。於光二極體陣列1中,貫通孔9A包含自正面21向背面22擴大之錐狀之大孔部92a。大孔部92a係藉由各向異性蝕刻而形成。各向異性蝕刻係難以對 貫通孔9A之內壁產生損傷。因此,光二極體陣列1係可減少自貫通孔9A之洩漏電流。因此,可提高電特性。
大孔部92a之內壁與背面22係呈鈍角(大致125°)。因此,於形成絕緣膜f4、f6時,與大孔部92a之內壁與背面22係呈直角或銳角之情形相比,易於較厚地形成背面22側之貫通孔9A之開口緣之絕緣膜f4、f6的膜厚。因此,可提高電特性。
第2半導體區域4之外緣係呈圓形狀。因此,與第2半導體區域4之外緣呈多邊形狀等之情形相比,可抑制電場之集中。
其次,對其他實施形態之光二極體陣列進行說明。
如圖14所示,本實施形態之光二極體陣列包括光二極體PD2來取代上述光二極體PD1(參照圖3)。光二極體PD2係於貫通孔、貫通電極、及端子電極之形狀不同之方面,與光二極體PD1不同。
貫通孔9B包含位於正面21側之小孔部91b、及位於背面22側之大孔部92b。小孔部91b係與上述小孔部91a為相同之構成。
大孔部92b係貫通第1半導體區域3及第2半導體區域4。大孔部92b呈具有大於小孔部91b直徑之直徑之圓柱狀。背面22側之貫通孔9B之開口係呈圓形狀。小孔部91b與大孔部92b係配置於同軸上。大孔部92b係例如於上述製造方法中,可藉由使用乾式蝕刻來取代各向異性蝕刻而形成。
第3半導體區域5之內緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9B之開口。即,第3半導體區域5係於自半導體基板2之厚度方向觀察之情形時,設置於較貫通孔9B更外側之範圍。
接觸電極82a之外緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9B之開口。即,接觸電極82a係於自半導體基板2之厚度方向觀察之情形時,橫跨貫通孔9B之內側及外側之範 圍而設置。
貫通電極81b係設置於貫通孔9B內。貫通電極81b呈正面21側之端部閉合之圓筒狀。貫通電極81b係形成於小孔部91b之內壁上及大孔部92b內之絕緣膜f6上。貫通電極81b係堵塞正面21側之貫通孔9A之開口。
端子電極83b係形成於背面22上。端子電極83b係形成於絕緣膜f4上。端子電極83b係呈圓環狀。端子電極83b之內緣係與貫通電極81b連結。
包括複數個如上之光二極體PD2之光二極體陣列係於光二極體PD2之各者中,貫通孔9B通過第1半導體區域3及第2半導體區域4,第2半導體區域4由第3半導體區域5包圍。第3半導體區域5係與第1半導體區域3一同構成光檢測區域。此處,於作為1個像素之光二極體PD2之各者中,貫通孔9B由光檢測區域包圍。藉此,鄰接之光二極體PD2、PD2彼此之間隔變小。藉此,可提高開口率。
貫通孔9B通過之第2半導體區域4具有高於第1半導體區域3之雜質濃度之雜質濃度。因此,可藉由第2半導體區域4而減少產生於貫通孔9B之內壁並朝向光檢測區域之表面洩漏電流。又,可藉由第2半導體區域4而減少因蝕刻產生之損傷。藉此,可提高電特性。該等效果係藉由第2半導體區域4形成至深於第3半導體區域5為止而進一步較佳地發揮。
絕緣膜f6與半導體基板2係材料不同,故可認為於絕緣膜f6與貫通孔9B之界面產生應力。於光二極體陣列1中,貫通孔9B通過之第2半導體區域4具有高於第1半導體區域3之雜質濃度之雜質濃度,故可藉由第2半導體區域4而緩衝產生於貫通孔9B與絕緣膜f6之界面之應力。藉此,可提高強度。
半導體基板2係正面21及背面22之面積大於厚度,故可認為於半 導體基板2產生應變。光二極體陣列1係可藉由貫通孔9B通過之第2半導體區域4而緩衝因半導體基板2之應變產生於貫通孔9B之應力。藉此,可提高強度。
於在貫通孔9B內形成凸塊電極105時,可認為因凸塊電極105之熱收縮等而於貫通孔9B產生應力。光二極體陣列1係可藉由貫通孔9B通過之第2半導體區域4而緩衝於形成凸塊電極105時等產生之應力。藉此,可提高強度。
第2半導體區域4與第3半導體區域5隔開。於第2半導體區域4與第3半導體區域5之間,以包圍第2半導體區域4之方式,存在第1半導體區域3之一部分即第1部分31。因此,可抑制第2半導體區域4與第3半導體區域5之間之短路。藉此,可提高電特性。
第2半導體區域4之內緣與外緣之間隔d1大於第2半導體區域4之外緣與第3半導體區域5的內緣之間隔d2。因此,可藉由第2半導體區域而進一步緩衝產生於貫通孔9B之上述各種應力。
第3半導體區域5之內緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9B之開口。即,第3半導體區域5係於自半導體基板2之厚度方向觀察之情形時,設置於較貫通孔9B更外側之範圍。因此,於在貫通孔9B內形成凸塊電極之情形時等,可減少施加至構成光檢測區域之第3半導體區域5之應力。
光二極體PD2之各者包含形成於正面21上、且使第3半導體區域5與貫通電極81b連接之接觸電極82a,接觸電極82a之外緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9B之開口。即,於自半導體基板2之厚度方向觀察之情形時,橫跨貫通孔9B之內側及外側之範圍而設置有接觸電極82a。因此,可提高貫通孔9B周邊之強度。
正面21側之貫通孔9B之開口係呈圓形狀。因此,例如,於在貫 通孔9B內形成凸塊電極之情形時等,可抑制於貫通孔9B產生應力集中。進而,背面22側之貫通孔9B之開口係呈圓形狀。因此,可進一步抑制於貫通孔9B產生應力集中。
第2半導體區域4係呈圓環狀。因此,與第2半導體區域4呈多邊形狀等之情形相比,可抑制電場之集中。
其次,進而對其他實施形態之光二極體陣列進行說明。
如圖15所示,本實施形態之光二極體陣列包括光二極體PD3來取代上述光二極體PD1(參照圖2)。光二極體PD3係於光檢測區域分割為複數個(4個)之方面,與光二極體PD1不同。
詳細而言,光二極體PD3具有形狀與第3半導體區域5不同之複數個(4個)第3半導體區域51來取代第3半導體區域5。光二極體PD3具有第1半導體區域3之一部分即複數個(4個)第3部分33來取代第1及第2部分31、32。光二極體PD3具有複數個第6半導體區域10。
複數個第3半導體區域51係彼此隔開而設置。複數個第3半導體區域51係於自半導體基板2之厚度方向觀察之情形時,包圍第2半導體區域4。第3半導體區域51之各者係與第2半導體區域4隔開。第3半導體區域51之各者係於自半導體基板2之厚度方向觀察之情形時,呈如自矩形使1個角缺口成扇形狀之形狀。
第2半導體區域4之內緣與外緣之間隔d1大於第2半導體區域4之外緣與第3半導體區域51的內緣之間隔(第3部分33之各者之內緣與外緣之間隔)d3。
複數個第3半導體區域51之內緣係於自半導體基板2之厚度方向觀察之情形時,包圍背面22側之貫通孔9A之開口。即,複數個第3半導體區域51係於自半導體基板2之厚度方向觀察之情形時,設置於較貫通孔9A更外側。
第3半導體區域51之各者係與接觸電極82a連接。藉由複數個第3 半導體區域51而獲得之資訊係作為1個資訊而自貫通電極81a輸出。即,包括複數個第3半導體區域51之PD3係作為1個像素而發揮功能。
第3部分33之各者係呈環狀。第3部分33之各者係於自半導體基板2之厚度方向觀察之情形時,包圍第3半導體區域51。複數個第3部分33係彼此隔開而設置。複數個第3部分33係於自半導體基板2之厚度方向觀察之情形時,包圍第2半導體區域4。
第6半導體區域10係相對於第1半導體區域3而設置於半導體基板2之正面21側。第6半導體區域10係於自半導體基板2之厚度方向觀察之情形時,形成於鄰接之第3部分33、33彼此之間。第6半導體區域10係於自半導體基板2之厚度方向觀察之情形時,大致呈長方形狀。第6半導體區域10為n+型之半導體區域,具有高於第1半導體區域3之雜質濃度之雜質濃度。第6半導體區域10係與n+型之半導體區域即第2半導體區域4及第4半導體區域6連續地設置。第6半導體區域10係例如具有與第2半導體區域4及第4半導體區域6相同程度之厚度及雜質濃度。第2半導體區域4係例如藉由在Si中擴散n型之雜質等而形成。第2半導體區域4係例如於上述製造方法中,與第2半導體區域4及第4半導體區域6同時形成。
包括複數個如上之光二極體PD3之光二極體陣列係發揮與上述光二極體陣列1相同之效果。特別是,於本實施形態之光二極體陣列中,在光二極體PD3之各者中,貫通孔9A亦通過第1半導體區域3及第2半導體區域4,且第2半導體區域4由複數個第3半導體區域51包圍。複數個第3半導體區域51係與第1半導體區域3一同構成光檢測區域。此處,於作為1個像素之光二極體PD3之各者中,貫通孔9A由光檢測區域包圍。藉此,鄰接之光二極體PD3、PD3彼此之間隔變小。藉此,可提高開口率。
於光二極體PD3中,第2半導體區域4係經由第6半導體區域10而 與接地之第4半導體區域6連續地形成。因此,光二極體PD3係與上述光二極體PD1相比,可提高電穩定性。
其次,進而對其他實施形態之光二極體陣列進行說明。
如圖16所示,本實施形態之光二極體陣列中之光二極體PD4係與上述光二極體PD3(參照圖15)相比,光檢測區域之分割數量不同。
詳細而言,光二極體PD4具有複數個(8個)第3半導體區域52來取代複數個(4個)第3半導體區域51。第3半導體區域52係於自半導體基板2之厚度方向觀察之情形時,呈大致四邊形狀。光二極體PD4具有複數個(8個)第3部分34來取代複數個(4個)第3部分33。第3部分34係於自半導體基板2之厚度方向觀察之情形時,呈大致四邊環狀。光二極體PD4具有複數個(8個)第6半導體區域11來取代複數個(4個)第6半導體區域10。第6半導體區域11係於自半導體基板2之厚度方向觀察之情形時,呈大致長方形狀。
包括複數個此種光二極體PD4之光二極體陣列係發揮與包括複數個上述光二極體PD3之光二極體陣列相同之效果。
以上,對本發明之實施形態進行了說明,但本發明並不限定於上述實施形態。例如,於分割光檢測區域之情形時,分割數量並不限定於4個及8個,可變更成各種數量。又,光二極體陣列之各構成之材料及形狀並不限定於上述材料及形狀,可變更成各種材料及形狀。
光二極體陣列之p型及n型之各導電型亦可與上述者相反。光二極體陣列並不限定於光二極體PD1~PD4排列成二維狀者,亦可為排列成一維狀者。光二極體陣列並不限定於應用至CT裝置,可應用至各種裝置。
[產業上之可利用性]
根據本發明,可提供一種可提高開口率及可靠性之光二極體陣列。
2‧‧‧半導體基板
3‧‧‧第1半導體區域
4‧‧‧第2半導體區域
5‧‧‧第3半導體區域
6‧‧‧第4半導體區域
7‧‧‧第5半導體區域
9A‧‧‧貫通孔
21‧‧‧正面
22‧‧‧背面
31‧‧‧第1部分
32‧‧‧第2部分
81a‧‧‧貫通電極
82a‧‧‧接觸電極
83a‧‧‧端子電極
91a‧‧‧小孔部
92a‧‧‧大孔部
d1‧‧‧第2半導體區域4之內緣與外緣之間隔
d2‧‧‧第2半導體區域4之外緣與第3半導體區域5的內緣 之間隔
f1‧‧‧絕緣膜
f3‧‧‧絕緣膜
f4‧‧‧絕緣膜
f5‧‧‧絕緣膜
f6‧‧‧絕緣膜
PD1‧‧‧光二極體

Claims (11)

  1. 一種光二極體陣列,其係包括形成於半導體基板之複數個光二極體者,且上述光二極體之各者包含:第1導電型之第1半導體區域,其設置於上述半導體基板;上述第1導電型之第2半導體區域,其相對於上述第1半導體區域而設置於上述半導體基板之一面側,且具有高於上述第1半導體區域雜質濃度之雜質濃度;第2導電型之第3半導體區域,其以與上述第2半導體區域隔開而包圍上述第2半導體區域之方式,相對於上述第1半導體區域而設置於上述一面側,且與上述第1半導體區域一同構成光檢測區域;及貫通電極,其設置於以通過上述第1半導體區域及上述第2半導體區域之方式貫通上述一面與上述半導體基板之另一面之間之貫通孔內,且與上述第3半導體區域電性連接,且上述第2半導體區域係由設置於與通過上述第2半導體區域之相同之上述貫通孔內之貫通電極、以及與其電性連接之第3半導體區域所包圍。
  2. 如請求項1之光二極體陣列,其中於上述第2半導體區域與上述第3半導體區域之間,以包圍上述第2半導體區域之方式,存在上述第1半導體區域之一部分。
  3. 如請求項1之光二極體陣列,其中上述第2半導體區域之內緣與外緣之間隔大於上述第2半導體區域之外緣與上述第3半導體區域的內緣之間隔。
  4. 如請求項2之光二極體陣列,其中上述第2半導體區域之內緣與 外緣之間隔大於上述第2半導體區域之外緣與上述第3半導體區域的內緣之間隔。
  5. 如請求項1至4中任一項之光二極體陣列,其中上述第3半導體區域之內緣係於自上述半導體基板之厚度方向觀察之情形時,包圍上述另一面側之上述貫通孔之開口。
  6. 如請求項1至4中任一項之光二極體陣列,其中上述光二極體之各者包含形成於上述一面上、且使上述第3半導體區域與上述貫通電極電性連接之接觸電極,上述接觸電極之外緣係於自上述半導體基板之厚度方向觀察之情形時,包圍上述另一面側之上述貫通孔之開口。
  7. 如請求項5之光二極體陣列,其中上述光二極體之各者包含形成於上述一面上、且使上述第3半導體區域與上述貫通電極電性連接之接觸電極,上述接觸電極之外緣係於自上述半導體基板之厚度方向觀察之情形時,包圍上述另一面側之上述貫通孔之開口。
  8. 如請求項1至4中任一項之光二極體陣列,其中上述一面側之上述貫通孔之開口係呈圓形狀。
  9. 如請求項5之光二極體陣列,其中上述一面側之上述貫通孔之開口係呈圓形狀。
  10. 如請求項6之光二極體陣列,其中上述一面側之上述貫通孔之開口係呈圓形狀。
  11. 如請求項7之光二極體陣列,其中上述一面側之上述貫通孔之開口係呈圓形狀。
TW102143588A 2012-11-28 2013-11-28 Photo diode array TWI591808B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012260066A JP6068954B2 (ja) 2012-11-28 2012-11-28 フォトダイオードアレイ

Publications (2)

Publication Number Publication Date
TW201431051A TW201431051A (zh) 2014-08-01
TWI591808B true TWI591808B (zh) 2017-07-11

Family

ID=50827848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102143588A TWI591808B (zh) 2012-11-28 2013-11-28 Photo diode array

Country Status (6)

Country Link
US (1) US10418496B2 (zh)
JP (1) JP6068954B2 (zh)
CN (1) CN104685630B (zh)
DE (1) DE112013005690T5 (zh)
TW (1) TWI591808B (zh)
WO (1) WO2014084212A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068955B2 (ja) * 2012-11-28 2017-01-25 浜松ホトニクス株式会社 フォトダイオードアレイ
CN105914250B (zh) * 2016-06-12 2017-05-03 中国科学院上海技术物理研究所 一种铟镓砷短波红外探测器
JP7179839B2 (ja) * 2017-09-29 2022-11-29 エーエスエムエル ネザーランズ ビー.ブイ. 荷電粒子のためのマルチセル検出器
JP7341927B2 (ja) 2020-03-12 2023-09-11 キオクシア株式会社 半導体記憶装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541755B1 (en) * 1998-11-25 2003-04-01 Ricoh Company, Ltd. Near field optical probe and manufacturing method thereof
JP2001318155A (ja) * 2000-02-28 2001-11-16 Toshiba Corp 放射線検出器、およびx線ct装置
GB2392307B8 (en) 2002-07-26 2006-09-20 Detection Technology Oy Semiconductor structure for imaging detectors
JP2004057507A (ja) * 2002-07-29 2004-02-26 Toshiba Corp X線検出装置、貫通電極の製造方法及びx線断層撮影装置
US6853046B2 (en) * 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
JP4440554B2 (ja) * 2002-09-24 2010-03-24 浜松ホトニクス株式会社 半導体装置
CN100399570C (zh) * 2002-09-24 2008-07-02 浜松光子学株式会社 光电二极管阵列及其制造方法
JP4247017B2 (ja) 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
JP4220808B2 (ja) * 2003-03-10 2009-02-04 浜松ホトニクス株式会社 ホトダイオードアレイおよびその製造方法並びに放射線検出器
US7656001B2 (en) * 2006-11-01 2010-02-02 Udt Sensors, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7057254B2 (en) * 2003-05-05 2006-06-06 Udt Sensors, Inc. Front illuminated back side contact thin wafer detectors
US7655999B2 (en) 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
GB2449853B (en) * 2007-06-04 2012-02-08 Detection Technology Oy Photodetector for imaging system
US7791159B2 (en) * 2007-10-30 2010-09-07 Panasonic Corporation Solid-state imaging device and method for fabricating the same
JP4808760B2 (ja) * 2008-11-19 2011-11-02 浜松ホトニクス株式会社 放射線検出器の製造方法
EP2346094A1 (en) * 2010-01-13 2011-07-20 FEI Company Method of manufacturing a radiation detector
EP2592661B8 (en) * 2011-11-11 2019-05-22 ams AG Lateral avalanche photodiode device and method of production

Also Published As

Publication number Publication date
JP2014107445A (ja) 2014-06-09
DE112013005690T5 (de) 2015-10-15
WO2014084212A1 (ja) 2014-06-05
TW201431051A (zh) 2014-08-01
JP6068954B2 (ja) 2017-01-25
CN104685630A (zh) 2015-06-03
US20150311358A1 (en) 2015-10-29
US10418496B2 (en) 2019-09-17
CN104685630B (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
US10121930B2 (en) Light receiving and emitting element module and sensor device using same
TWI614882B (zh) 光檢測裝置
TW200822354A (en) Photodiode array
TWI591808B (zh) Photo diode array
TWI589028B (zh) Photo diode array
TWI742089B (zh) 光檢測單元、光檢測裝置及光檢測單元之製造方法
TW201635503A (zh) 光檢測裝置
WO2015029705A1 (ja) 半導体エネルギー線検出素子
CN111628033B (zh) 光电探测装置的制造方法
WO2017169220A1 (ja) 受光装置、撮像装置および電子機器
EP2603931B1 (en) Silicon photoelectric multiplier with multiple "isochronic" read-out
US11398572B2 (en) Semiconductor wafer manufacturing method, method of manufacturing semiconductor energy beam detecting element, and semiconductor wafer
JP2001274450A (ja) β線検出器
KR20150063882A (ko) 실리콘 광증배관 소자 및 그 제조 방법
KR20150006184A (ko) 이미지센서와 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees