TWI591467B - 自動時脈組態系統及方法 - Google Patents

自動時脈組態系統及方法 Download PDF

Info

Publication number
TWI591467B
TWI591467B TW105101497A TW105101497A TWI591467B TW I591467 B TWI591467 B TW I591467B TW 105101497 A TW105101497 A TW 105101497A TW 105101497 A TW105101497 A TW 105101497A TW I591467 B TWI591467 B TW I591467B
Authority
TW
Taiwan
Prior art keywords
clock
host
peripheral device
universal
spread spectrum
Prior art date
Application number
TW105101497A
Other languages
English (en)
Other versions
TW201719318A (zh
Inventor
周樂生
施思勤
Original Assignee
廣達電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 廣達電腦股份有限公司 filed Critical 廣達電腦股份有限公司
Publication of TW201719318A publication Critical patent/TW201719318A/zh
Application granted granted Critical
Publication of TWI591467B publication Critical patent/TWI591467B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Computer Hardware Design (AREA)

Description

自動時脈組態系統及方法
本發明係關於一種計算機系統，尤其是一種自動時脈組態系統。
快速周邊組件互連(Peripheral Component Interconnect Express,PCIe)是一種用於廣泛多樣計算機應用的高速串列計算機擴充匯流排標準。PCIe實施了串列、全雙工(full duplex)、多線(multi-lane)、點對點互相連接、封包基礎及交換基礎的技術。
市面上對於可支援PCIe的可用裝置有廣泛的選擇。其也可使用於現場可程式邏輯閘陣列(FPGAs)及單晶片系統(systems-on-a-chip,SoCs)，提供靈活方法使設計者得以在系統中傳送數據。PCIe的兩個關鍵優點為其可擴充的頻寬及彈性的時脈。舉例而言，主機裝置及周邊裝置可利用PCIe通訊。
可靠的數據傳輸需要穩定的時脈基準。時脈訊號是一種在高低狀態間震盪的特殊類型訊號，且被用以像節拍器似地協調數位電路的動作。時脈訊號係由時脈產生器(clock generator)所產生。最普通的時脈訊號係為具有50%工作循環的方波形式，通常帶有固定、持續的頻率。利用時脈訊號來同步化的電 路可於不論是時脈循環的上升邊緣、下降邊緣或在雙重數據速率的情況下同時於上升邊緣及下降邊緣可被激活(active)。
基於Specification reversion 1.0a規格的PCIe要求匯流排的運行需要基準時脈(reference clock)。PCIe Card機電規格書(Electromechanical Specification reversion)2.0a規格將100MHz基頻的差分方波基準時脈(differential square-wave reference clock)定義為基準時脈。一般而言，基準時脈訊號可容許電性長線(to be electrically long)之路由(routing)。時脈訊號的路由通常由一個或多個PCIe連接器及線段組成。訊號傳送長度過長會因電磁干擾(EMI)、射頻干擾及/或時脈偏斜而造成時脈失真及導致過量抖動。在這些情況中，匯流排的性能可能會惡化。
相同的時脈源被分配至每個PCIe裝置用以同時保持時脈對時脈的偏斜在裝置之間小於12奈秒。這在大型電路板或當跨接底板連接器至另一個電路板時會是個問題。
通用基準時脈訊號(Refclk)係為在市面裝置中被廣泛支援的架構。通用基準時脈訊號可以支援展頻時脈(spread-spectrum clocking,SSC)，其可有效地減少電磁干擾。
周邊組件互連特殊研究小組(peripheral component interconnect special interest group,PCI-SIG)係為負責規定周邊組件互連、PCI-X及PCIe計算機匯流排的電子產業聯盟。PCI-SIG發佈單獨通用基準時脈訊號獨立展頻時脈(Separate Refclk Independent SSC，SRIS)架構作為改善時脈訊號品質的一個選擇。然而，不是每個主機裝置及每個周邊裝置都支援SRIS。
下文展示一或多個實施方式的簡化總結以提供本技術的基本理解。此總結不是本技術所有預期實施方式的廣泛概述，且並非旨在確定所有實施例的關鍵或重要元素，也不描述本技術的任何或所有態樣之範疇。其唯一的目的係為以簡化的形式展示一個或多個實施例的某些概念，作為下文所呈現更詳細敘述的前言。
在某些實施方式中，一種自動時脈組態的方法藉由具有主機及周邊裝置的系統而被執行。連接主機及周邊裝置之周邊介面的第一通用輸入/輸出(general-purpose input/output,GPIO)之上的主機指示主機是否支援第一時脈組態。周邊裝置從第一GPIO接收主機是否支援第一時脈組態。周邊裝置選擇使用周邊裝置的本地時脈，作為對主機支援第一時脈組態的響應。周邊裝置選擇使用主機的基準時脈訊號，作為對主機不支援第一時脈組態的響應。
100、200‧‧‧自動時脈組態系統
110、310‧‧‧主機
120、222、320‧‧‧周邊裝置
130、210、330‧‧‧排線
212‧‧‧基準時脈訊號
214‧‧‧第二GPIO
216‧‧‧第一GPIO
220‧‧‧周邊模組
224‧‧‧時脈緩衝
226‧‧‧時脈開關
228‧‧‧本地時脈產生器
229‧‧‧本地時脈訊號
300‧‧‧周邊介面
332‧‧‧表
400‧‧‧流程圖
410、412、414、416、418、420、422、424、426、428、430、510、520、530、540、550、560‧‧‧步驟
500‧‧‧方法
600‧‧‧計算機系統
610‧‧‧BIOS
620‧‧‧記憶體
630‧‧‧儲存器
640‧‧‧處理器
650‧‧‧網路介面
660‧‧‧北橋
670‧‧‧南橋
680‧‧‧管理控制器
本技術的這些及其他簡易態樣將於實施方式及後附的申請專利範圍中搭配圖式來陳述，其中：第1圖顯示一例示性自動時脈組態系統之示意圖；第2圖顯示一例示性自動時脈組態系統之方塊圖；第3A圖及第3B圖顯示一例示性周邊介面之接腳定義之示意圖；第4圖顯示周邊裝置的自動時脈組態之一例示性流程圖；第5圖顯示周邊裝置的自動時脈組態之一例示性方法的示意圖；以及 第6圖顯示一例示性計算機系統之方塊圖。
本標的揭露提供一種自動時脈組態系統。本技術的各種態樣係參照圖式而描述。在下文的敘述中，為了解釋之目的，將會列舉許多特定細節以提供一個或多個態樣的全面理解。然而，顯而易見的是，此技術可被實作而不需這些特定細節。在其他例子中，為了有助於描述這些態樣，已知的結構及裝置以方塊圖的形式顯示。
第1圖顯示一例示性自動時脈組態系統100。自動時脈組態系統100包含藉由排線130連接至一個或多個周邊裝置120的主機110。
主機110可意指為計算機系統或計算機系統的主機控制器(例如PCIe控制器)。主機控制器作為橋梁，容許計算機系統與外部或內部計算機周邊之連接。主機控制器通常作為外接卡，其透過建於主機板之PCI、PCI-X或PCIe插槽來附接(attach)至系統。
舉例而言，周邊裝置120可為硬碟驅動陣列(hard disk drive array)、固態驅動陣列(solid state drive array)或任意其他周邊裝置或裝置之群組。周邊裝置120可設置於如主機110的相同計算機系統或設置於如主機110的相同或鄰近機櫃。
排線130經配置以容許主機110與周邊裝置120之間的通訊。舉例而言，排線130可為序列附接式小計算機系統介面(Serial Attached Small Computer System Interface,SAS)，微型SAS(mini SAS)或高密度微型SAS(SFF-8643)排線。 排線130能夠承載PCIe數據及基準時脈訊號。排線130也包含數個通用輸入輸出(GPIO)接腳。
第2圖顯示一例示性自動時脈組態系統200之方塊圖。自動時脈組態系統200包含從主機連接至周邊模組220的排線210。
排線210從主機經過第二GPIO 214及第一GPIO 216發送指示器訊號(indicator signal)。第一GPIO 216係用於指示主機是否支援SRIS模式。如果主機不支援SRIS，第二GPIO 214係用於進一步指示主機是否支援SSC模式。如果主機不支援SRIS，則排線210承載基準時脈訊號212。
周邊模組220包含周邊裝置222、時脈開關(clock switch)226、本地時脈產生器(local clock generator)228及時脈緩衝(clock buffer)224。本地時脈產生器228係為產生本地時脈訊號229的電路以用於同步周邊裝置的運行。本地時脈產生器228包含共振電路及放大器。共振電路通常為石英壓電震盪器，然而亦可使用簡化電路。放大器電路通常反轉來自震盪器的訊號並回饋一部分給震盪器以維持震盪。時脈產生器可具有額外的區域以調整基礎時脈訊號來形成本地時脈訊號229。
時脈開關226包含多工器，以基於第一GPIO 216選擇由周邊裝置222使用之時脈輸入(亦即基準時脈訊號212或本地時脈訊號229)，第一GPIO 216指示主機是否支援SRIS模式。多工器係為一種裝置，其選擇許多類比或數位輸入訊號的其中之一並發送所選的輸入成為單一輸出。可以把多工器當成多重輸入，單一輸出的開關。多工器使多個訊號共享一個裝置或資源成為可能。
如果主機支援SRIS模式，第一GPIO 216指示時脈開關226使用本地時脈訊號228。否則，第一GPIO 216指示時脈開關226使用基準時脈訊號212。
如果主機不支援SRIS模式，時脈緩衝224基於第二GPIO 214的指示格式化基準時脈訊號212：如果主機支援SSC模式，則時脈緩衝224使用旁路模式格式化基準時脈訊號212；如果主機不支援SSC模式，則時脈緩衝224使用鎖相迴路(phase-locked loop,PLL)模式格式化基準時脈訊號212。PLL被廣泛地使用於無線電、電子通訊、計算機及其他電子應用中。PLL可被用於解調訊號，將訊號從嘈雜的通訊頻道中恢復，產生於輸入頻率之倍數的穩定頻率(頻率合成)，或像微處理器精確地分配數位邏輯電路中的定期時脈脈衝。
第3A圖及第3B圖顯示一例示性周邊介面300之接腳定義。排線330經配置以容許主機310與周邊裝置320之間的通訊。舉例而言，排線330可為SAS、微型SAS或高密度微型SAS(SFF-8643)排線。排線330能夠承載PCIe數據及基準時脈訊號。排線330也包含數個通用輸入/輸出(general-purpose input/output,GPIO)接腳。
第3B圖中的表332列出高密度微型SAS(SFF-8643)排線的接腳。舉例而言，標示著N/C的表格可被用作GPIOs(亦即第一GPIO 216或第二GPIO 214)。
第4圖顯示一例示性周邊裝置的自動時脈組態之流程圖400。於步驟410，主機被開啟電源(開啟計算節點)。主機可意指為計算機系統或計算機系統的主機控制器(例如PCIe控制器)。
於步驟412，基本輸入輸出系統(Basic Input/Output System,BIOS)啟動(initiate)主機控制器(例如PCIe控制器)。BIOS軟體程式被儲存於位在伺服器之主機板上的BIOS晶片。BIOS儲存當計算機系統被首次開啟電源時執行的韌體。BIOS通常辨識、初始化及測試在給定的計算機系統中存在之硬體。BIOS接著將計算機系統的控制給予作業系統(operating system,OS)
不論何時當伺服器被開啟(亦即啟動)或重設(重啟)時，BIOS便實行開機自我檢測(POST)。POST程序可驗證並測試各種硬體元件的功能性，像是中央處理器(central processing unit,CPU)暫存器、硬式磁碟機(hard disk drive,HDD)、光學讀取裝置、冷卻裝置、記憶體模組、擴充卡及其相似物。BIOS也準備了運行OS所需的系統環境。舉例而言，BIOS可指定並分配記憶體區域以儲存OS。BIOS可接著將計算機系統的控制給予OS。
於步驟414，BIOS配置主機控制器用以指示主機控制器是否支援在主機及周邊裝置之間的排線之第一GPIO接腳上的SRIS模式。BIOS也配置了主機控制器用以指示主機控制器是否支援排線之第二GPIO接腳上的SSC模式。
於步驟416，周邊裝置等待排線之第一GPIO接腳上的主機控制器是否支援SRIS模式之指示。於步驟418，周邊裝置偵測排線之第一GPIO接腳上的指示。於步驟420，周邊裝置決定主機控制器是否支援SRIS模式。
如果主機控制器支援SRIS模式，於步驟430，周邊裝置使用從本地時脈產生器而來的本地時脈訊號。
如果主機控制器不支援SRIS模式，於步驟422，來自排線的第二GPIO接腳之周邊裝置決定主機控制器是否支援SSC模式。
如果主機控制器支援SSC模式，於步驟424，周邊裝置配置時脈緩衝以使用旁路模式格式化來自主機的基準時脈訊號。
如果主機控制器不支援SSC模式，於步驟426，周邊裝置配置時脈緩衝以使用PLL模式格式化來自主機的基準時脈訊號。
於步驟428，周邊裝置利用來自主機控制器且已被時脈緩衝格式化的基準時脈訊號。
第5圖顯示一例示性周邊裝置的自動時脈組態之方法500。於步驟510，周邊裝置在連接主機及周邊裝置的周邊界面之第一GPIO之上接收主機是否支援第一時脈組態。
於步驟520，周邊裝置選擇使用周邊裝置的本地時脈，作為對主機支援第一時脈組態的響應。
於步驟530，周邊裝置選擇使用主機的基準時脈訊號，作為對主機不支援第一時脈組態的響應。
於選擇性步驟540，周邊裝置自周邊介面之第二GPIO之上的主機接收主機是否支援第二時脈組態。
於選擇性步驟550，周邊裝置選擇時脈緩衝旁路模式，作為對主機支援通用時脈SSC(亦即第二時脈組態)的響應。
於選擇性步驟560，周邊裝置選擇時脈緩衝PLL模式，作為對主機不支援通用時脈SSC的響應。
第6圖顯示一例示性計算機系統600之方塊圖。本主題揭露的計算機系統可為任意各種中央處理器(CPU)架構，像是x86、進階精簡指令集機器(Acorn RISC Machine，ARM)、沒有互鎖管線階段的微處理器(Microprocessor without Interlocked Pipeline Stages，MIPS)等等。此例示性計算機系統600具有x86 CPU架構。計算機系統600包含處理器640、網路介面650、管理控制器680、記憶體620、儲存器630、BIOS 610、北橋660及南橋670。
舉例而言，計算機系統600係為伺服器(例如數據中心之伺服器機櫃中的伺服器)或個人計算機。處理器640(例如CPU)係為主機板上的晶片，其擷取並執行儲存於記憶體620中的程式指令。處理器640係為具單一處理核心的單 一CPU、具多重處理核心的單一CPU或多重CPU。一個或多個匯排流(未顯示)在各種計算機元件像是處理器640、記憶體620、儲存器630及網路介面650之間傳輸指令及應用數據。
記憶體620包含用以暫時或永久地儲存數據或程式的任意實體裝置，像是隨機存取記憶體(random-access memory，RAM)的各種形式。儲存器630包含非揮發性數據儲存的任意實體裝置像是HDD或快閃驅動器。儲存器630可具有比記憶體620更大的容量，且每單位儲存更為經濟，但也可能具有較慢的傳送速率。
BIOS 610包含基本輸入輸出系統或其後繼者或等效物，像是可延伸韌體介面(Extensible Firmware Interface,EFI)或統一可延伸韌體介面(Unified Extensible Firmware Interface,UEFI)。BIOS 610包含位於計算機系統600之主機板上儲存BIOS軟體程式的BIOS晶片。BIOS 610儲存當計算機系統首先開啟時執行之韌體，連同特定用於BIOS 610的一組組態。BIOS韌體及BIOS組態儲存於非揮發性記憶體(例如，非揮發性隨機存取記憶體(NVRAM))或唯讀記憶體(ROM)像是快閃記憶體。快閃記憶體係為可被電子式地抹除及再編程的非揮發性計算機儲存媒介。
每次計算機系統600啟動時BIOS 610作為順序程式被載入及執行。BIOS 610基於數組組態辨識、初始化及測試在給定的計算機系統中展示之硬體。BIOS 610在計算機系統600上執行自我測試，像是開機自我檢測(POST)。此自我測試可試驗各種硬體元件的功能性，像是硬式磁碟機、光學讀取裝置、冷卻裝置、記憶體模組、擴充卡及其相似物。BIOS指定位址並分配記憶體620的區域以儲存作業系統(OS)。BIOS 610接著將計算機系統的控制給予OS。
計算機系統600的BIOS 610包含BIOS組態，其定義BIOS 610如何控制在計算機系統600中的各種硬體元件。BIOS設定決定了在計算機系統600中的各種硬體元件的啟動順序。BIOS 610提供容許各種不同參數被設定的介面(例如BIOS設置功能)，其可與BIOS預設組態中的參數不同。舉例而言，使用者(例如管理者)可以使用BIOS 610來確定時脈及匯排流速度、指定要附接於計算機系統的周邊裝置、指定健康監控(例如風扇速度及CPU溫度限制)及指定影響計算機系統的整體效能及電力用量的其他各種參數。
管理控制器680係為內嵌於計算機系統之主機板上的專門微控制器。舉例而言，管理控制器680係為基板管理控制器(baseboard management controller，BMC)。管理控制器680管理系統管理軟體及硬體平台之間的介面。不同類型的感測器建於計算機系統中以回報參數給管理控制器680，像是溫度、冷卻風扇速度、電力狀態或作業系統狀態等等。管理控制器680監控感測器且如果任意參數沒有保持在預設的限制之內的話，表示系統潛在故障，管理控制器680具有經由網路介面650發送警示給管理者的能力。管理者可遠端通訊管理控制器680來採許某些校正動作，像是重設或將系統電力循環以恢復功能性。
北橋660係為在主機板上的晶片，其可直接連接至處理器640或整合至處理器640。在某些實施例中，北橋660及南橋670結合成為單一晶片。北橋660及南橋670管理處理器640與主機板其他部件之間的通訊。相較於南橋670，北橋660管理需要較高效能之任務。北橋660管理處理器640、記憶體620與影像控制器(未顯示)之間的通訊。在某些實施例中，北橋660包含影像控制器。
南橋670係為連接至北橋660之主機板上的晶片，但與北橋660不同不須直接連接至處理器640。南橋670管理計算機系統600的輸入/輸出功能，像 是通用序列匯流排(Universal Serial Bus,USB)、音訊、序列、BIOS、序列先進技術附件(Serial Advanced Technology Attachment,SATA)、周邊元件互連(PCI)匯流排、PCIe擴充(PCI-X)匯流排、PCIe匯流排、ISA匯流排、SPI匯流排、eSPI匯流排、系統管理匯流排(SMBus)。南橋670連接至或包含管理控制器670、直接記憶體存取(Direct Memory Access,DMAs)控制器、可程式中斷控制器(Programmable Interrupt Controllers,PICs)及即時時脈。在某些實施例中，南橋670直接連接至處理器640，像是在北橋660整合於處理器640的情況下。
網路介面650係為支援有線或無線區域網路(LANs)或廣域網路(WANs)的任意介面，像是乙太網路、光纖通道、Wi-Fi、藍芽、火線或網際網路等等。舉例而言，網路介面650可包含對乙太網路用的網路介面控制器(NIC)。以無線區域網路(LANs)或廣域網路(WANs)兩者連接計算機時乙太網路係為最被廣泛使用的網路標準。乙太網路透過媒介存取控制(Media Access Control,MAC)/數據鏈路層的網路存取方法，並透過通用位址格式，對實體層(physical layer,PHY)定義數個佈線及訊號標準。乙太網路通常使裝置藉由傳送數據封包而得以通訊，數據封包包含被單獨地發送及傳遞的數據團塊。
搭配本文揭露所述的各種說明性邏輯塊、模組及電路，可藉由通用處理器、數位訊號處理器(DSP)、特殊應用積體電路(application specific integrated circuit,ASIC)、場可程式邏輯閘陣列(field programmable gate array,FPGA)或其他可程式邏輯裝置、離散閘或電晶體邏輯、離散硬體元件或被設計以執行本文所述功能的其任意組合而被應用實施或執行。通用處理器係為微處理器，或可替代地為任意傳統處理器、控制器、微控制器或狀態機械。處理器亦 可作為計算機裝置的組合而實施，例如DSP與微處理器的組合、複數個微處理器、搭配DSP核心的一或多個微處理器或任意其他此類組態。
搭配本文揭露所述的運行方法或演算法可以硬體、由處理器執行的軟體模組、或兩者之組合來直接實施。軟體模組可駐留於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移除碟片、CD-ROM或所屬技術領域中習知的任意其他形式之儲存媒介。例示性儲存媒介與處理器耦合，使處理器可從儲存媒介讀取訊息並將訊息寫入儲存媒介。在替代方案中，儲存媒介整合於處理器。處理器及儲存媒介駐留於ASIC。ASIC駐留於使用者終端。在替代方案中，處理器及儲存媒介在使用者終端作為離散元件而駐留。
在一或多個例示性設計中，所述的功能係被實施於硬體、軟體、韌體或其任意組合。如在軟體實施，則功能作為在非暫時性計算機可讀媒介之上的一個或多個指令或代碼被儲存或傳輸。非暫時性計算機可讀媒介同時包含計算機儲存媒介及具有有助於從一處傳送計算機程式至另一處的任意媒介之通訊媒介。儲存媒介係為可被通用或特定用途計算機存取的任意可用媒介。藉由實施例，但不侷限於此，此種計算機可讀媒介包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置，或可用指令或數據結構的形式用於承載或儲存期望程式碼裝置的任意其他媒介，該指令或數據結構可被通用或特定用途計算機，或通用或特定用途處理器存取。當用於本文中，磁碟(disk)或光碟(disc)包含CD、雷射光碟、光碟(optical disc)、數位化多功能光碟(DVD)、軟碟及藍光光碟，其中磁碟通常為磁性地重現數據，而光碟 為使用雷射光學地重現數據。上述之組合應亦被包含於非暫時性計算機可讀媒介的範疇之中。
本揭露先前的敘述係提供以使所屬技術領域中具有通常知識者能夠實施或利用本揭露。對本揭露的各種修改對所屬技術領域中具有通常知識者而言為顯而易見的，且本文所定義的一般原則可被應用至其他變化而不背離本揭露的範圍。因此，本揭露並非旨在被本文所述的實施例及設計所限制，而是應被賦予與本文所述的原則及新穎特徵相符的最廣範圍。
400‧‧‧流程圖
410、412、414、416、418、420、422、424、426、428、430‧‧‧步驟

Claims (8)

  1. 一種藉由周邊裝置的自動時脈組態之方法，其包含：從一周邊介面之一第一通用輸入/輸出(GPIO)接收一主機是否支援一單獨通用基準時脈訊號獨立展頻時脈，該周邊介面連接該主機及該周邊裝置；選擇使用該周邊裝置的一本地時脈，作為對該主機支援該單獨通用基準時脈訊號獨立展頻時脈的響應；以及選擇使用該主機的一基準時脈訊號，作為對該主機不支援該單獨通用基準時脈訊號獨立展頻時脈的響應。
  2. 如申請專利範圍第1項所述之方法，其進一步包含從該周邊介面之一第二通用輸入/輸出接收該主機是否支援一第二時脈組態。
  3. 如申請專利範圍第2項所述之方法，其中該第二時脈組態係為通用時脈展頻時脈(SSC)。
  4. 如申請專利範圍第3項所述之方法，其進一步包含選擇時脈緩衝旁路模式，作為對該主機支援該通用時脈展頻時脈的響應；以及選擇時脈緩衝鎖相迴路(PLL)模式，作為對該主機不支援該通用時脈展頻時脈的響應。
  5. 一種自動時脈組態系統，其包含：一主機；一周邊裝置；以及 一周邊介面，連接該主機及該周邊裝置，該周邊介面具有一第一通用輸入/輸出及一第二通用輸入/輸出，其中，該主機被配置於該第一通用輸入/輸出之上用以指示該主機是否支援一單獨通用基準時脈訊號獨立展頻時脈，以及其中，該周邊裝置被配置以：選擇使用該周邊裝置的一本地時脈，作為對該主機支援該單獨通用基準時脈訊號獨立展頻時脈的響應；以及選擇使用該主機的一基準時脈訊號，作為對該主機不支援該單獨通用基準時脈訊號獨立展頻時脈的響應。
  6. 如申請專利範圍第5項所述之系統，其中該主機進一步被配置於該周邊介面的該第二通用輸入/輸出之上用以指示該主機是否支援一第二時脈組態。
  7. 如申請專利範圍第6項所述之系統，其中該第二時脈組態係為通用時脈展頻時脈(SSC)。
  8. 如申請專利範圍第7項所述之系統，其中該周邊裝置被進一步配置用以選擇時脈緩衝旁路模式，作為對該主機支援該通用時脈展頻時脈的響應；以及該周邊裝置被進一步配置用以選擇時脈緩衝鎖相迴路(PLL)模式，作為對該主機不支援該通用時脈展頻時脈的響應。
TW105101497A 2015-11-30 2016-01-19 自動時脈組態系統及方法 TWI591467B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/953,975 US10101764B2 (en) 2015-11-30 2015-11-30 Automatic clock configuration system

Publications (2)

Publication Number Publication Date
TW201719318A TW201719318A (zh) 2017-06-01
TWI591467B true TWI591467B (zh) 2017-07-11

Family

ID=58777945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101497A TWI591467B (zh) 2015-11-30 2016-01-19 自動時脈組態系統及方法

Country Status (3)

Country Link
US (1) US10101764B2 (zh)
CN (1) CN106815164A (zh)
TW (1) TWI591467B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102507714B1 (ko) * 2016-05-02 2023-03-09 삼성전자주식회사 SRIS를 지원하는 PCIe 장치
US10326651B1 (en) 2017-04-18 2019-06-18 Amazon Technologies, Inc. Client configurable hardware logic and corresponding signature
US11630480B2 (en) * 2017-10-05 2023-04-18 Intel Corporation System, method, and apparatus for SRIS mode selection for PCIe
CN109710025A (zh) * 2019-01-07 2019-05-03 深圳忆联信息系统有限公司 一种固态硬盘的pcie时钟兼容方法、装置、计算机设备及存储介质
CN110568905A (zh) * 2019-08-09 2019-12-13 苏州浪潮智能科技有限公司 一种硬盘背板、信号处理方法及介质
KR20230116903A (ko) * 2020-12-03 2023-08-04 에스와이엔지, 인크. 클럭 동기화를 위한 방법 및 이종 컴퓨팅 시스템
CN113760809B (zh) * 2021-07-26 2023-07-18 苏州浪潮智能科技有限公司 一种gpio接口的配置方法、系统、装置及可读存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610854B2 (ja) * 1999-12-27 2005-01-19 株式会社日立製作所 情報処理装置および情報処理システム
US6979987B2 (en) 2002-11-14 2005-12-27 Fyre Storm, Inc. Method of regulating an output voltage of a power converter by sensing the output voltage during a first time interval and calculating a next current value in an inductor sufficient to bring the output voltage to a target voltage within a second time interval immediately following the first time interval and varying a duty cycle of a switch during the second time interval
US7502474B2 (en) 2004-05-06 2009-03-10 Advanced Micro Devices, Inc. Network interface with security association data prefetch for high speed offloaded security processing
US8595387B2 (en) * 2005-10-26 2013-11-26 Hewlett-Packard Development Company, L.P. SMM-dependent GPIO lock for enhanced computer security
US7886103B2 (en) * 2008-09-08 2011-02-08 Cisco Technology, Inc. Input-output module, processing platform and method for extending a memory interface for input-output operations
KR101927096B1 (ko) * 2012-10-19 2018-12-10 삼성전자주식회사 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법

Also Published As

Publication number Publication date
CN106815164A (zh) 2017-06-09
US10101764B2 (en) 2018-10-16
TW201719318A (zh) 2017-06-01
US20170153660A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI591467B (zh) 自動時脈組態系統及方法
TWI684859B (zh) 遠端系統復原之方法
JP6360588B2 (ja) 動的ｐｃｉｅスイッチ再配置システムおよびその方法
US11567895B2 (en) Method, apparatus and system for dynamic control of clock signaling on a bus
TWI644259B (zh) 計算機實施方法、系統、以及非暫時性計算機可讀儲存媒體
US7444455B2 (en) Integrated gigabit ethernet PCI-X controller
RU2624563C2 (ru) Оперативное регулирование производительности твердотельных запоминающих устройств
US11226922B2 (en) System, apparatus and method for controlling duty cycle of a clock signal for a multi-drop interconnect
US11204857B2 (en) Integrated circuit and application processor
US20180293196A1 (en) System, Apparatus And Method For Link Training For A Multi-Drop Interconnect
US9866443B1 (en) Server data port learning at data switch
TW201631498A (zh) 用於網路基本輸入輸出系統管理之設備、方法與非暫態電腦可讀取媒體
CN113986795B (zh) 一种支持pcie时钟的时钟架构、方法及介质
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
CN118103826A (zh) 用于管芯对管芯(d2d)互连栈的标准接口
US9886357B2 (en) Selecting master time of day for maximum redundancy
US10489328B2 (en) Universal sleds server architecture
CN112148065A (zh) 一种时间同步的方法和服务器
US10558257B2 (en) Systems and methods for exiting low-power states
US9794120B2 (en) Managing network configurations in a server system
US20080288626A1 (en) structure for resetting a hypertransport link in a blade server
US20240119980A1 (en) Controlling memory module clock buffer power in a system with dual memory clocks per memory module
US20240103720A1 (en) SYSTEMS AND METHODS FOR SUPPORTING NVMe SSD REBOOTLESS FIRMWARE UPDATES
CN116244250A (zh) 时钟频率比率监视器
WO2024005938A1 (en) Dynamic topology discovery and management