CN113760809B - 一种gpio接口的配置方法、系统、装置及可读存储介质 - Google Patents

一种gpio接口的配置方法、系统、装置及可读存储介质 Download PDF

Info

Publication number
CN113760809B
CN113760809B CN202110846115.2A CN202110846115A CN113760809B CN 113760809 B CN113760809 B CN 113760809B CN 202110846115 A CN202110846115 A CN 202110846115A CN 113760809 B CN113760809 B CN 113760809B
Authority
CN
China
Prior art keywords
gpio interface
bios
configuration
clock synchronization
gpio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110846115.2A
Other languages
English (en)
Other versions
CN113760809A (zh
Inventor
程聪聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110846115.2A priority Critical patent/CN113760809B/zh
Publication of CN113760809A publication Critical patent/CN113760809A/zh
Application granted granted Critical
Publication of CN113760809B publication Critical patent/CN113760809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提出的一种GPIO接口的配置方法、系统、装置及可读存储介质，所述方法包括：配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互；获取时钟同步测试所需的GPIO接口配置信息；BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表；BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。本发明能够根据时钟同步测试的需求通过带外方式快速进行GPIO接口的配置，有效节省了时间和人力。

Description

一种GPIO接口的配置方法、系统、装置及可读存储介质
技术领域
本发明涉及计算机技术领域，更具体的说是涉及一种GPIO接口的配置方法、系统、装置及可读存储介质。
背景技术
GPIO接口(General-purpose input/output)，通用型输入输出接口的简称，功能类似8051的P0—P3，其接脚可以供使用者由程控自由使用，PIN脚依现实考量可作为通用输入(GPI)或通用输出(GPO)或通用输入与输出(GPIO)，如当clk generator,chip select等。GPIO接口具有低功耗、小封装、低成本、布线简单等优点，广泛应用于计算设备中。
服务器、存储等计算设备中在很多时候，软硬件需要配合才能一起工作，时钟同步测试是其中一项需要配合的功能，根据不同的链路，需要搭配不同的GPIO接口，BIOS需要设置某些GPIO接口是低电平或者是高电平，硬件上才可以相应工作，时钟同步功能需要的不仅仅是一个GPIO接口，而是一些，而且需要的配置是不确定的，所以需要有很多种搭配方法。
现有技术中，BIOS中有专门的配置表(table)配置不同GPIO的相关配置，我们可以通过更改table中高低电平，输入输出，和硬件进行交互。虽然BIOS中有table可以进行更改不同的配置，但是在进行时钟同步测试时，我们BIOS提供了几十个版本，为了配合硬件进行不同的GPIO配置，需要更改一个配置，我们就需要提供一个版本配合硬件工作，浪费了时间又耽误了测试进度。
发明内容
针对以上问题，本发明的目的在于提供一种GPIO接口的配置方法、系统、装置及可读存储介质，能够根据时钟同步测试的需求通过带外方式快速进行GPIO接口的配置，有效节省了时间和人力。
本发明为实现上述目的，通过以下技术方案实现：一种GPIO接口的配置方法，包括如下步骤：
S1：配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互；
S2：获取时钟同步测试所需的GPIO接口配置信息；
S3：BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表；
S4：BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。
进一步，所述步骤S3包括：
根据时钟同步测试所需的GPIO接口建立GPIO接口配置表。
进一步，所述根据时钟同步测试所需的GPIO接口建立GPIO接口配置表具体包括：
获取BIOS的接口总配置表中时钟同步测试所需的GPIO接口的变量；
根据获取的变量建立GPIO接口配置表。
进一步，所述步骤S3还包括：
将时钟同步测试所需的GPIO接口配置信息，通过平台管理接口程序发送给BIOS；BIOS将获取的返回响应数据填入GPIO接口配置表。
进一步，所述步骤S1具体为：
在当前设备中安装IPMI驱动，配置BMC与BIOS的IPMI协议，并建立BMC与BIOS的交互。
进一步，所述步骤S3具体为：
获取BIOS table中时钟同步测试所需的GPIO接口的变量Variables；
根据变量Variables建立GPIO table；
采用ipmitool的方式将时钟同步测试所需的GPIO接口配置信息发送给BIOS；
BIOS将ResponseData填入到GPIO table中。
相应的，本发明还公开了一种GPIO接口的配置系统，包括：
交互单元，用于配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互；
信息获取单元，用于获取时钟同步测试所需的GPIO接口配置信息；
配置表生成单元，用于控制BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表；
测试单元，用于控制BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。
进一步，所述配置表生成单元包括：
变量获取模块，用于获取BIOS的接口总配置表中时钟同步测试所需的GPIO接口的变量；
建表模块，用于根据获取的变量建立GPIO接口配置表；
配置信息传输模块，用于将时钟同步测试所需的GPIO接口配置信息，通过平台管理接口程序发送给BIOS；
填表模块，用于控制BIOS将获取的返回响应数据填入GPIO接口配置表。
相应的，本发明公开了一种GPIO接口的配置装置，包括：
存储器，用于存储GPIO接口的配置程序；
处理器，用于执行所述GPIO接口的配置程序时实现如上文任一项所述GPIO接口的配置方法的步骤。
相应的，本发明公开了一种可读存储介质，所述可读存储介质上存储有GPIO接口的配置程序，所述GPIO接口的配置程序被处理器执行时实现如上文任一项所述GPIO接口的配置方法的步骤。
对比现有技术，本发明有益效果在于：
1、本发明能够在硬件在进行时钟同步测试时，通过BIOS和BMC的交互，将时钟同步测试所需要的GPIO接口配置，通过ipmitool进行转换，ipmitool发送相关指令给到BIOS，BIOS进行更改，就可以实现GPIO接口的自动配置，进而满足时钟同步测试的需求。
2、本发明不用更改核心代码，只用一条命令就可以实现，方便并且节省时间。
3、本发明不仅适用于时钟同步测试，如果有需求需要不停地配置GPIO接口，同样可以加入到BIOS和BMC交互中，通过带外命令进行更改。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
附图1是本发明的方法流程图；
附图2是本发明的系统结构图。
图中，1为交互单元；2为信息获取单元；3为配置表生成单元；4为测试单元；5为变量获取模块；6为建表模块；7为配置信息传输模块；8为填表模块。
具体实施方式
本发明的核心是提供一种GPIO接口的配置方法，现有技术中，BIOS中有专门的配置表(table)配置不同GPIO的相关配置，我们可以通过更改table中高低电平，输入输出，和硬件进行交互。虽然BIOS中有table可以进行更改不同的配置，但是在进行时钟同步测试时，我们BIOS提供了几十个版本，为了配合硬件进行不同的GPIO配置，需要更改一个配置，我们就需要提供一个版本配合硬件工作，浪费了时间又耽误了测试进度。
而本发明提供的GPIO接口的配置方法，首先，配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互。然后，获取时钟同步测试所需的GPIO接口配置信息。此时，BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表。最后，BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。由此可见，本发明能够通过带外方式快速进行GPIO接口的配置，有效节省了时间和人力。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
如图1所示，本实施例提供了一种GPIO接口的配置方法，包括如下步骤：
S1：配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互。
S2：获取时钟同步测试所需的GPIO接口配置信息。
S3：BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表。
本步骤具体包括：首先，获取BIOS的接口总配置表中时钟同步测试所需的GPIO接口的变量，根据获取的变量建立GPIO接口配置表。然后，将时钟同步测试所需的GPIO接口配置信息，通过平台管理接口程序发送给BIOS。最后，BIOS将获取的返回响应数据填入GPIO接口配置表。
S4：BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。
本实施例提供了一种GPIO接口的配置方法，能够在硬件在进行时钟同步测试时，通过BIOS和BMC的交互，将时钟同步测试所需要的GPIO接口配置，通过带外方式发送相关指令给到BIOS，BIOS进行更改，就可以实现GPIO接口的自动配置，进而满足时钟同步测试的需求。
实施例二：
基于实施例一，本实施例还提供了一种GPIO接口的配置方法，包括如下步骤：
1、在当前设备中安装IPMI驱动，配置BMC与BIOS的IPMI协议，并建立BMC与BIOS的交互。
2、获取时钟同步测试所需的GPIO接口配置信息。
3、获取BIOS table中时钟同步测试所需的GPIO接口的变量Variables。
具体脚本如下：
4、根据变量Variables建立GPIO table。
5、采用ipmitool的方式将时钟同步测试所需的GPIO接口配置信息发送给BIOS。具体脚本如下：
6、BIOS将ResponseData填入到GPIO table中。
GPIO table的配置内容如下表所示：
No. Current Name GPP_G0 GPP_G1 GPP_G2 GPP_G4 GPP_G5
1 Link PATH 1 default default default Low HIgh
2 Link PATH 2 default default default HIgh HIgh
3 Link PATH 3 Low High Low Low HIgh
4 Link PATH 4 Low Low Low Low HIgh
5 Link PATH 5 HIgh Low Low Low HIgh
GPIO table示例表
7、BIOS根据GPIO table进行GPIO接口配置，并进行时钟同步测试。
本实施例提供了一种GPIO接口的配置方法，能够在硬件在进行时钟同步测试时，通过BIOS和BMC的交互，将时钟同步测试所需要的GPIO接口配置，通过ipmitool进行转换，ipmitool发送相关指令给到BIOS，BIOS进行更改，就可以实现GPIO接口的自动配置，进而满足时钟同步测试的需求。本方法不用更改核心代码，只用一条命令就可以实现，方便并且节省时间。
实施例三：
基于实施例一，如图2所示，本发明还公开了一种GPIO接口的配置系统，包括：交互单元1、信息获取单元2、配置表生成单元3、测试单元4、变量获取模块5、建表模块6、配置信息传输模块7和填表模块8。
交互单元1，用于配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互。
信息获取单元2，用于获取时钟同步测试所需的GPIO接口配置信息。
配置表生成单元3，用于控制BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表。配置表生成单元3包括：变量获取模块5，用于获取BIOS的接口总配置表中时钟同步测试所需的GPIO接口的变量；建表模块6，用于根据获取的变量建立GPIO接口配置表；配置信息传输模块7，用于将时钟同步测试所需的GPIO接口配置信息，通过平台管理接口程序发送给BIOS；填表模块8，用于控制BIOS将获取的返回响应数据填入GPIO接口配置表。
测试单元4，用于控制BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。
本实施例提供了一种GPIO接口的配置系统，能够在硬件在进行时钟同步测试时，通过BIOS和BMC的交互，将时钟同步测试所需要的GPIO接口配置，通过带外方式发送相关指令给到BIOS，BIOS进行更改，就可以实现GPIO接口的自动配置，进而满足时钟同步测试的需求。
实施例四：
基于实施例三，本实施例还提供了一种GPIO接口的配置系统，包括：交互单元1、信息获取单元2、配置表生成单元3、测试单元4、变量获取模块5、建表模块6、配置信息传输模块7和填表模块8。
交互单元1，用于在当前设备中安装IPMI驱动，配置BMC与BIOS的IPMI协议，并建立BMC与BIOS的交互。
信息获取单元2，用于获取时钟同步测试所需的GPIO接口配置信息。
配置表生成单元3，用于控制BMC通过ipmitool的方式对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表。配置表生成单元3包括：变量获取模块5，用于获取BIOS table中时钟同步测试所需的GPIO接口的变量Variables；建表模块6，用于根据变量Variables建立GPIO table；配置信息传输模块7，用于采用ipmitool的方式将时钟同步测试所需的GPIO接口配置信息发送给BIOS；填表模块8，用于控制BIOS将ResponseData填入到GPIO table中。
其中，变量获取模块5具体用于执行如下脚本：
配置信息传输模块7具体用于执行如下脚本：
测试单元4，用于控制BIOS根据GPIO table进行GPIO接口配置，并进行时钟同步测试。
本实施例提供了一种GPIO接口的配置系统，能够在硬件在进行时钟同步测试时，通过BIOS和BMC的交互，将时钟同步测试所需要的GPIO接口配置，通过ipmitool进行转换，ipmitool发送相关指令给到BIOS，BIOS进行更改，就可以实现GPIO接口的自动配置，进而满足时钟同步测试的需求。本系统不用更改核心代码，只用一条命令就可以实现，方便并且节省时间
实施例五：
本实施例公开了一种GPIO接口的配置装置，包括处理器和存储器；其中，所述处理器执行所述存储器中保存的GPIO接口的配置程序时实现以下步骤：
1、配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互。
2、获取时钟同步测试所需的GPIO接口配置信息。
3、BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表。
4、BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。
进一步的，本实施例中的GPIO接口的配置装置，还可以包括：
输入接口，用于获取外界导入的GPIO接口的配置程序，并将获取到的GPIO接口的配置程序保存至所述存储器中，还可以用于获取外界终端设备传输的各种指令和参数，并传输至处理器中，以便处理器利用上述各种指令和参数展开相应的处理。本实施例中，所述输入接口具体可以包括但不限于USB接口、串行接口、语音输入接口、指纹输入接口、硬盘读取接口等。
输出接口，用于将处理器产生的各种数据输出至与其相连的终端设备，以便于与输出接口相连的其他终端设备能够获取到处理器产生的各种数据。本实施例中，所述输出接口具体可以包括但不限于USB接口、串行接口等。
通讯单元，用于在GPIO接口的配置装置和外部服务器之间建立远程通讯连接，以便于GPIO接口的配置装置能够将镜像文件挂载到外部服务器中。本实施例中，通讯单元具体可以包括但不限于基于无线通讯技术或有线通讯技术的远程通讯单元。
键盘，用于获取用户通过实时敲击键帽而输入的各种参数数据或指令。
显示器，用于运行服务器供电线路短路定位过程的相关信息进行实时显示。
鼠标，可以用于协助用户输入数据并简化用户的操作。
本实施例提供了一种GPIO接口的配置装置，能够在硬件在进行时钟同步测试时，通过BIOS和BMC的交互，将时钟同步测试所需要的GPIO接口配置，通过ipmitool进行转换，ipmitool发送相关指令给到BIOS，BIOS进行更改，就可以实现GPIO接口的自动配置，进而满足时钟同步测试的需求。
实施例六：
本实施例还公开了一种可读存储介质，这里所说的可读存储介质包括随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动硬盘、CD-ROM或技术领域内所公知的任意其他形式的存储介质。可读存储介质中存储有GPIO接口的配置程序，所述GPIO接口的配置程序被处理器执行时实现以下步骤：
1、配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互。
2、获取时钟同步测试所需的GPIO接口配置信息。
3、BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表。
4、BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试。
本实施例提供了一种可读存储介质，能够在硬件在进行时钟同步测试时，通过BIOS和BMC的交互，将时钟同步测试所需要的GPIO接口配置，通过ipmitool进行转换，ipmitool发送相关指令给到BIOS，BIOS进行更改，就可以实现GPIO接口的自动配置，进而满足时钟同步测试的需求。
综上所述，本发明能够根据时钟同步测试的需求通过带外方式快速进行GPIO接口的配置，有效节省了时间和人力。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的方法而言，由于其与实施例公开的系统相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统、系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。
同理，在本发明各个实施例中的各处理单元可以集成在一个功能模块中，也可以是各个处理单元物理存在，也可以两个或两个以上处理单元集成在一个功能模块中。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供GPIO接口的配置方法、系统、装置及可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (9)

1.一种GPIO接口的配置方法，其特征在于，包括如下步骤：
S1：配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互；
S2：获取时钟同步测试所需的GPIO接口配置信息；
S3：BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表；
S4：BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试；
所述步骤S3具体为：
获取BIOS table中时钟同步测试所需的GPIO接口的变量Variables；
根据变量Variables建立GPIO table；
采用ipmitool的方式将时钟同步测试所需的GPIO接口配置信息发送给BIOS；
BIOS将ResponseData填入到GPIO table中。
2.根据权利要求1所述的GPIO接口的配置方法，其特征在于，所述步骤S3包括：根据时钟同步测试所需的GPIO接口建立GPIO接口配置表。
3.根据权利要求2所述的GPIO接口的配置方法，其特征在于，所述根据时钟同步测试所需的GPIO接口建立GPIO接口配置表具体包括：
获取BIOS的接口总配置表中时钟同步测试所需的GPIO接口的变量；
根据获取的变量建立GPIO接口配置表。
4.根据权利要求3所述的GPIO接口的配置方法，其特征在于，所述步骤S3还包括：
将时钟同步测试所需的GPIO接口配置信息，通过平台管理接口程序发送给BIOS；BIOS将获取的返回响应数据填入GPIO接口配置表。
5.根据权利要求4所述的GPIO接口的配置方法，其特征在于，所述步骤S1具体为：
在当前设备中安装IPMI驱动，配置BMC与BIOS的IPMI协议，并建立BMC与BIOS的交互。
6.一种GPIO接口的配置系统，其特征在于，包括：
交互单元，用于配置BMC与BIOS的交互协议，并建立BMC与BIOS的交互；
信息获取单元，用于获取时钟同步测试所需的GPIO接口配置信息；
配置表生成单元，用于控制BMC通过平台管理接口程序对时钟同步测试所需的GPIO接口进行设置，并发送给BIOS,BIOS将相应的设置信息填入GPIO接口配置表；
测试单元，用于控制BIOS根据GPIO接口配置表进行GPIO接口配置，并进行时钟同步测试；
所述配置表生成单元具体用于：
获取BIOS table中时钟同步测试所需的GPIO接口的变量Variables；
根据变量Variables建立GPIO table；
采用ipmitool的方式将时钟同步测试所需的GPIO接口配置信息发送给BIOS；
BIOS将ResponseData填入到GPIO table中。
7.根据权利要求6所述的GPIO接口的配置系统，其特征在于，所述配置表生成单元包括：
变量获取模块，用于获取BIOS的接口总配置表中时钟同步测试所需的GPIO接口的变量；
建表模块，用于根据获取的变量建立GPIO接口配置表；
配置信息传输模块，用于将时钟同步测试所需的GPIO接口配置信息，通过平台管理接口程序发送给BIOS；
填表模块，用于控制BIOS将获取的返回响应数据填入GPIO接口配置表。
8.一种GPIO接口的配置装置，其特征在于，包括：
存储器，用于存储GPIO接口的配置程序；
处理器，用于执行所述GPIO接口的配置程序时实现如权利要求1至5任一项权利要求所述的GPIO接口的配置方法的步骤。
9.一种可读存储介质，其特征在于：所述可读存储介质上存储有GPIO接口的配置程序，所述GPIO接口的配置程序被处理器执行时实现如权利要求1至5任一项权利要求所述的GPIO接口的配置方法的步骤。
CN202110846115.2A 2021-07-26 2021-07-26 一种gpio接口的配置方法、系统、装置及可读存储介质 Active CN113760809B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110846115.2A CN113760809B (zh) 2021-07-26 2021-07-26 一种gpio接口的配置方法、系统、装置及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110846115.2A CN113760809B (zh) 2021-07-26 2021-07-26 一种gpio接口的配置方法、系统、装置及可读存储介质

Publications (2)

Publication Number Publication Date
CN113760809A CN113760809A (zh) 2021-12-07
CN113760809B true CN113760809B (zh) 2023-07-18

Family

ID=78788025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110846115.2A Active CN113760809B (zh) 2021-07-26 2021-07-26 一种gpio接口的配置方法、系统、装置及可读存储介质

Country Status (1)

Country Link
CN (1) CN113760809B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096314A (zh) * 2019-05-07 2019-08-06 苏州浪潮智能科技有限公司 一种接口初始化方法、装置、设备及计算机可读存储介质
CN112035384A (zh) * 2020-08-28 2020-12-04 西安微电子技术研究所 一种星载信息处理系统、方法、设备及可读存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10101764B2 (en) * 2015-11-30 2018-10-16 Quanta Computer Inc. Automatic clock configuration system
US20180329837A1 (en) * 2017-05-10 2018-11-15 Qualcomm Incorporated Input/output direction decoding in mixed vgpio state exchange

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096314A (zh) * 2019-05-07 2019-08-06 苏州浪潮智能科技有限公司 一种接口初始化方法、装置、设备及计算机可读存储介质
CN112035384A (zh) * 2020-08-28 2020-12-04 西安微电子技术研究所 一种星载信息处理系统、方法、设备及可读存储介质

Also Published As

Publication number Publication date
CN113760809A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN106445528B (zh) 一种快速配置bios的setup选项的方法及装置
CN111259037B (zh) 一种基于规则配置的数据查询方法、装置、存储介质及终端
CN104133765B (zh) 网络活动的测试用例发送方法及测试用例服务器
CN114510452A (zh) 片上系统soc集成方法、装置及电子设备
CN112527397A (zh) 基本输入输出系统选项的修改方法、装置和计算机设备
CN112087354A (zh) 通信协议的测试方法、装置、电子设备以及存储介质
CN110569038B (zh) 随机验证参数设计方法、装置、计算机设备及存储介质
CN113727429A (zh) 跨网络组的时钟同步方法、装置、存储介质和终端
CN113760809B (zh) 一种gpio接口的配置方法、系统、装置及可读存储介质
CN113625854A (zh) 一种主板上电控制系统、方法、装置及可读存储介质
CN106535221A (zh) 一种资源管理方法、装置及多模软基站统一网管
CN115543460A (zh) 服务器主板的初始化方法及装置
CN116738954A (zh) 报表导出方法、报表模板的配置方法、装置、计算机设备
CN115525323A (zh) 分布式继电保护系统生成方法、装置及电子设备和介质
CN114116544B (zh) 插槽信息的获取方法、装置、设备及存储介质
CN114258012A (zh) Esim号码的预制方法及esim虚拟系统、设备及存储介质
CN114510259A (zh) 一种基于bmc导入导出bios配置的方法及装置
CN103546527A (zh) 一种可扩展的工业组态或仿真软件通信方法
CN109918300B (zh) 一种测试数据准备方法、装置、终端及存储介质
CN113805854A (zh) 基于Linux系统的应用层Hook实现方法、系统、装置及存储介质
CN111464596A (zh) 数据处理系统、方法、装置、计算机设备和存储介质
CN112988250B (zh) 多主板usb服务配置方法、系统、终端及存储介质
CN113010150B (zh) 一种实现漏桶功能的方法、系统、设备及介质
CN112528354B (zh) 基于lcd段式屏的模拟设计方法及系统、服务器及介质
CN111309337B (zh) 一种cpld的文字信息的配置方法、系统、设备以及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant