TWI588642B - 用於諧振時脈之改良能量效率之可組態末級時脈驅動器 - Google Patents

用於諧振時脈之改良能量效率之可組態末級時脈驅動器 Download PDF

Info

Publication number
TWI588642B
TWI588642B TW104131948A TW104131948A TWI588642B TW I588642 B TWI588642 B TW I588642B TW 104131948 A TW104131948 A TW 104131948A TW 104131948 A TW104131948 A TW 104131948A TW I588642 B TWI588642 B TW I588642B
Authority
TW
Taiwan
Prior art keywords
phase
pull
clock driver
clock
transistor
Prior art date
Application number
TW104131948A
Other languages
English (en)
Other versions
TW201633035A (zh
Inventor
法藍柯斯 伊伯拉辛 艾塔拉
大衛 喬瑟夫 溫斯頓 漢斯克因
理查 杜安 泰克斯
羅伯特 辛普森 泰勒
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201633035A publication Critical patent/TW201633035A/zh
Application granted granted Critical
Publication of TWI588642B publication Critical patent/TWI588642B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

用於諧振時脈之改良能量效率之可組態末級時脈驅動器
所揭示之態樣係針對用於具能量效率之時脈分佈的時脈驅動器之設計。更特定而言，例示性態樣係關於耦接至電感器電容器(LC)槽或諧振時脈電路之可組態末級驅動器，其中可控制地接通或關斷末級時脈驅動器之閘，以在時脈分佈網路中再使用儲存於LC槽中之能量。
現代處理系統之設計面臨對減少功率及能量之不斷增加的需求。此在需要延長之電池壽命的行動及手持型裝置之領域中尤其明顯。此等裝置中之功率消耗之一個重要來源在於其時脈分佈網路及系統。
習知時脈分佈網路包括可使用若干層級之時脈驅動器對電感器電容器(LC)槽充電的諧振計時機制。LC槽可在時脈分佈網路之充電及放電循環期間儲存由時脈驅動器供應之能量且將能量再循環至時脈分佈網路中。習知地，依據電感器L之品質因數(或「Q因數」)量測LC槽之效率。大體而言，隨著Q因數增加，LC槽在其儲存及再循環能量之能力方面更有效率。
習知時脈驅動器在系統時脈之每一時脈相位處將供應電流驅動至LC槽中。在習知設計中，減少處於各種層級之時脈驅動器之驅動 強度，以減少時脈分佈網路之能量消耗。雖然以此方式減少驅動強度可減少由時脈驅動器消耗之能量的量，但習知時脈驅動器並不高效地利用由LC槽再循環之能量。
例示性態樣包括針對耦接至一電感器電容器(LC)槽或諧振時脈之一可組態末級驅動器以用於改良諧振時脈之能量效率的系統及方法。在一暖機階段中，可啟用末級時脈驅動器以在LC槽中儲存能量，且在一閘控階段中，可完全或部分停用末級時脈驅動器，使得儲存於LC槽中之能量可再循環至一時脈分佈網路中。在一再新階段中，可啟用末級時脈驅動器，以補充在閘控階段期間在將能量再循環至時脈分佈網路中的過程中由LC槽損失之能量。可程式化計數器可用於控制暖機、閘控及再新階段之持續時間。
舉例而言，一例示性態樣係針對操作一末級時脈驅動器之一方法，該方法包含：在一第一階段中，啟用末級時脈驅動器以在一電感器電容器(LC)槽中儲存能量，及在一第二階段中，完全或部分停用末級時脈驅動器且將儲存於LC槽中之能量再循環至一時脈分佈網路中。
另一例示性態樣係針對一設備，該設備包含：耦接至一電感器電容器(LC槽)之一末級時脈驅動器。在一第一階段中，末級時脈驅動器經組態以被啟用，以在電感器電容器(LC)槽中儲存能量。在一第二階段中，末級時脈驅動器經組態以被完全或部分停用，以將儲存於LC槽中之能量再循環至一時脈分佈網路中。
另一例示性態樣係針對一系統，該系統包含：在一第一階段中，用於啟用一末級時脈驅動器以在一電感器電容器(LC)槽中儲存能量的構件，及在一第二階段中，用於完全或部分停用末級時脈驅動器以將儲存於LC槽中之能量再循環至一時脈分佈網路中的構件。
100‧‧‧習知系統
102‧‧‧末級時脈驅動器
103‧‧‧輸出
104‧‧‧電感器電容器(LC)槽
106‧‧‧電感器
108‧‧‧電容器
110‧‧‧上拉電晶體
112‧‧‧下拉電晶體
114‧‧‧時脈
200‧‧‧系統
202‧‧‧末級時脈驅動器
204‧‧‧電感器電容器(LC)槽
206‧‧‧電感器
208‧‧‧電容器
210‧‧‧上拉電晶體
212‧‧‧下拉電晶體
214‧‧‧時脈
220‧‧‧信號turn_off_gating
222‧‧‧第一計數器
224‧‧‧信號warm_init
226‧‧‧第二計數器
228‧‧‧信號stop_gate
230‧‧‧第三計數器
232‧‧‧信號start_gate
234‧‧‧反相器
236‧‧‧或閘
238‧‧‧及閘
240‧‧‧信號warm
242‧‧‧控制信號gate_both
244‧‧‧控制信號gate_hi_or_low
246‧‧‧反相器
248‧‧‧及閘
250‧‧‧或閘
252‧‧‧及閘
254‧‧‧gate_P
256‧‧‧或閘
258‧‧‧輸出
266‧‧‧反相器
268‧‧‧及閘
270‧‧‧或閘
272‧‧‧反及閘
274‧‧‧gate_N
276‧‧‧及閘
278‧‧‧輸出
300‧‧‧方法
305‧‧‧路徑
400‧‧‧無線裝置
422‧‧‧系統單晶片裝置
426‧‧‧顯示控制器
428‧‧‧顯示器
430‧‧‧輸入裝置
432‧‧‧記憶體
434‧‧‧編碼器/解碼器(CODEC)
436‧‧‧揚聲器
438‧‧‧麥克風
440‧‧‧無線控制器
442‧‧‧無線天線
444‧‧‧電源供應器
464‧‧‧處理器
呈現附圖以輔助描述本發明之態樣，且提供所述圖式僅用於說明所述態樣而非對其加以限制。
圖1說明習知時脈分佈系統。
圖2說明具有可組態末級時脈驅動器之例示性時脈分佈系統。
圖3說明關於根據例示性態樣之操作末級時脈驅動器之方法的流程圖。
圖4說明可有利地使用例示性態樣的無線裝置之高階圖。
本發明之態樣揭示於針對本發明之特定實施例之以下描述及相關圖式中。在不脫離本發明之範疇的情況下可設計出替代性實施例。另外，將不詳細描述或將省略本發明之熟知元件以免混淆本發明之相關細節。
詞語「例示性」在本文中用以意謂「充當實例、例子或說明」。本文中描述為「例示性」之任何實施例未必解釋為比其他實施例更佳或更有利。同樣地，術語「本發明之實施例」並不要求本發明之所有實施例皆包括所論述之特徵、優點或操作模式。
本文中所使用之術語僅出於描述特定實施例之目的，且並不意欲限制本發明之實施例。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另有清晰指示。將進一步理解，當在本文中使用術語「包含」及/或「包括」時，其指定所陳述之特徵、整體、步驟、操作、元件及/或組件之存在，但並不排除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組之存在或添加。
此外，依據將(例如)由計算裝置之元件執行的動作序列來描述許多實施例。將認識到，可由特定電路(例如，特殊應用積體電路 (ASIC))、由一或多個處理器執行之程式指令或由兩者之組合來執行本文所描述之各種動作。另外，可認為本文中所描述之此等動作序列完全體現於任何形式之電腦可讀儲存媒體內，該電腦可讀儲存媒體中儲存有一組對應的電腦指令，該等對應電腦指令在被執行時將使得相關聯之處理器執行本文中所描述之功能性。因此，本發明之各種態樣可以許多不同形式體現，已預期該等形式皆在所主張標的物之範疇內。另外，對於本文中所描述之實施例中每一者，任何此等實施例之對應形式可在本文中描述為(例如)「經組態以執行所描述動作之邏輯」。
如先前所論述，時脈分佈網路可包括處於複數個層級之複數個時脈驅動器，該複數個時脈驅動器將電流供應至LC槽。處於最接近且連接至LC槽的末級之時脈驅動器被稱作末級時脈驅動器。在習知設計中，可減少包括末級時脈驅動器之驅動強度的複數個時脈驅動器之驅動強度，以減少時脈分佈網路之能量消耗。
現在參考圖1，說明包含時脈分佈網路之習知系統100。末級時脈驅動器102耦接至包含電感器(L)106及電容器(C)108之LC槽104。電容器108表示時脈分佈網路。末級時脈驅動器102展示為由時脈114驅動。可存在若干其他層級之時脈驅動器，諸如可耦接至末級時脈驅動器102且由時脈114驅動之末級時脈驅動器102(未圖示)。末級時脈驅動器102在功能上等效於邏輯反相器，且包含耦接至正供電電壓VDD之第一閘(上拉電晶體)110及耦接至接地之第二閘(下拉電晶體)112。藉由上文所描述之習知設計，在時脈114之正相位期間，末級時脈驅動器102之輸出103被驅動為低，因此經由下拉電晶體112對LC槽104及時脈分佈網路放電。在時脈114之負相位期間，輸出103被驅動為高，因此對LC槽104及時脈分佈網路充電。因此，在此兩種相位中，末級時脈驅動器102將電流(正或負)供應至隨後對時脈分佈網 路充電或放電之LC槽104。然而，在將電流供應至LC槽104之最初的幾個循環之後，LC槽104可變得能夠儲存足夠電荷以將能量循環至時脈分佈網路中，而不需在時脈114之每一循環或每一相位中被再充電或供應電流。習知系統100未利用LC槽104的再循環能量及因此進一步減少系統100之功率消耗的潛力。
與上文所描述之習知系統100相對照，例示性態樣包括經組態以再使用及再循環儲存於LC槽中之電荷的時脈分佈系統。更具體而言，例示性末級時脈驅動器為可程式化的，使得末級時脈驅動器之一或兩個閘可被靈活且可控制地接通或關斷。在針對一時脈相位關斷閘時，對應的電流(正或負)在彼時脈相位期間不供應至LC槽。在關斷例示性末級時脈驅動器之閘的此等時脈相位期間，儲存於LC槽中之能量可再循環至時脈分佈網路中，因此再使用能量且最小化功率消耗。在本發明中，當接通末級時脈驅動器之兩個閘時，末級時脈驅動器被稱作完全啟用，且當關斷末級時脈驅動器之兩個閘時，末級時脈驅動器被稱作完全停用。當僅接通兩個閘中之一者且關斷兩個閘中之另一者時，末級時脈驅動器就被稱為部分啟用或部分停用。
此外，在例示性態樣中，可實施例示性計數器以控制與例示性末級時脈驅動器之閘相關的時序及功能性之各種態樣。藉由此等計數器，可動態地控制與以下各項相關之態樣：LC槽暖機所需歷時之時脈相位或循環之數目，及可接通或關斷末級時脈驅動器之一或兩個閘的時脈相位或循環之數目等。現將參考各圖解釋上文及其他例示性態樣。
參考圖2，展示例示性系統200。與圖1之習知系統100類似，系統200亦包括耦接至LC槽204之末級時脈驅動器202，LC槽204包含電感器(L)206及電容器(C)208。電容器208表示時脈分佈網路。末級時脈驅動器202由時脈214驅動，且同樣，可存在可耦接至末級時脈驅動 器202且由(例如)時脈214驅動之若干其他層級之時脈驅動器，諸如末級時脈驅動器202(未圖示)。末級時脈驅動器202包含耦接至正供電電壓VDD之第一閘(上拉電晶體)210(例如，組態為p通道場效電晶體或「PFET」)及耦接至接地之第二閘(下拉電晶體)212(例如，組態為n通道場效電晶體或「NFET」)。
然而，不同於習知態樣，可靈活地接通或關斷例示性末級時脈驅動器202之第一及第二閘。舉例而言，當接通第一閘(上拉電晶體)210時，其對LC槽204及時脈分佈網路充電。若上拉電晶體210被關斷或斷開(或簡稱為「閘控」)，則自VDD至LC槽204及時脈分佈網路的電流供應路徑關斷。然而，一旦在若干時脈循環之後對LC槽204充分充電，LC槽204可將儲存於其中之電荷再循環至時脈分佈網路中，即使當斷開上拉電晶體210時亦然。類似地，當接通第二閘(下拉電晶體)212時，其對LC槽204及時脈分佈網路放電。若斷開下拉電晶體212，則自LC槽204及時脈分佈網路向接地之放電路徑關斷。然而，一旦在若干時脈循環之後對LC槽204充分充電，LC槽204可對時脈分佈網路放電，即使當斷開下拉電晶體212時亦然。以此方式，例示性系統200可藉由閘控上拉電晶體210及下拉電晶體212中之一或兩者節省能量且減少功率消耗。
如圖2中所示之可程式化計數器及邏輯閘可用於控制上拉電晶體210及下拉電晶體212中之一或兩者之閘控。將關於兩個或兩個以上階段描述系統200之操作。第一階段可包括暖機階段，其可包含時脈214之若干時脈循環。為了如上所述利用及再使用儲存於LC槽204中之能量以對時脈分佈網路充電/放電，歷時一或多個時脈循環使LC槽204「暖機」(其係指以完全啟用兩個閘之習知方式操作末級時脈驅動器202)，直至LC槽204儲存足夠的電荷或達到最大能量位準。更詳言之，在暖機階段中，末級時脈驅動器202的上拉電晶體210及下拉電晶 體212皆接通，使得末級時脈驅動器202在功能上等效於反相器，在每一循環中且在時脈214之兩個相位期間供應或驅動電流(正/負)，直至LC槽204之電感器206達到其最大能量。暖機階段之持續時間可基於LC槽204之Q因數，舉例而言，其與LC槽204之效率及其有效儲存能量之能力有關。
在圖2中，以對應於暖機階段之持續時間的第一計數值或第一時脈循環數目程式化可程式化第一計數器222。在一些態樣中，在每次閘控時脈214之根時(此舉可涉及系統再啟動或重置)，可啟動或重置第一計數器222以開始計數經過暖機階段的該數目個循環。第一計數器222之輸出被展示為信號warm_init 224，在第一計數器222已完成經過暖機階段的該第一數目個時脈循環的計數時，信號warm_init 224高態有效。舉例而言，一旦在重置之後啟動或啟用第一計數器222，warm_init 224可在對應於(例如)暖機階段之第一計數時間之後轉變至高態有效狀態。
在暖機階段結束、末級時脈驅動器之第二階段開始時，啟用第二計數器226。此第二階段為閘控階段，且可包括第一模式及第二模式。以對應於閘控階段之持續時間的第二計數值程式化第二計數器226。如先前所描述，在閘控階段之第一模式中，完全停用末級時脈驅動器202，且在閘控階段之第二模式中，部分停用末級時脈驅動器202。更詳言之，當warm_init 224轉變至高態有效或轉變至邏輯「1」時，啟用第二計數器226。程式化第二計數器226以計數時脈214之第二數目個循環，在該第二數目個循環期間，斷開上拉電晶體210及下拉電晶體212中之一或兩者。當斷開上拉電晶體210及下拉電晶體212兩者時，如先前所描述，完全停用末級時脈驅動器202。當僅斷開兩個電晶體中之一者而導通兩個電晶體中之另一者時，部分啟用或部分停用末級時脈驅動器202。在以下部分中基於用於完全停用末級時脈 驅動器202之控制信號gate_both 242及用於部分停用末級時脈驅動器202之gate_hi_or_low 244描述此等電晶體之選擇性閘控。一旦第二計數器226在第二計數時間處已完成計數其第二數目個時脈循環，信號stop_gate 228轉變至高態有效或邏輯「1」。
在閘控階段之後，進入再充電階段。在再充電階段中，補充已自LC槽204耗盡的所儲存之能量。在再充電階段中，以如上所述在第一階段或暖機階段中之類似方式組態末級時脈驅動器202。以對應於第三數目個時脈循環之第三計數值程式化第三計數器230，第三數目個時脈循環又對應於再充電階段之持續時間。由高態有效的stop_gate 228啟用第三計數器230。第三計數器230用於計數至第三計數時間，在第三計數時間點，信號start_gate 232轉變至高態有效或邏輯「1」。第三計數器230用於再啟用末級時脈驅動器202之正常操作，亦即，將末級時脈驅動器202組態為反相器以將電流驅動或供應至LC槽204，使得在上拉電晶體210及下拉電晶體212中之一或兩者斷開時耗盡的LC槽204中之電荷可得以補充。程式化第三計數器230以確保時脈分佈網路被順暢地供應電荷且不存在因LC槽204耗盡所致之中斷。以此方式，第一、第二及第三計數器(222、226及230)可用於關閉及開啟經由末級時脈驅動器202將能量供應至LC槽204之程序。
在一些態樣中，在暖機階段之後，末級時脈驅動器202可經組態以循環經過閘控階段(第一/第二模式)及再新階段。在暖機階段及再新階段兩者中，藉由啟用上拉電晶體210及下拉電晶體212兩者來完全啟用末級時脈驅動器202，以將末級時脈驅動器202組態為反相器或驅動器。
在末級時脈驅動器202之操作之另一詳細論述中，當stop_gate 228轉變至邏輯「1」時，反相器234之輸出轉變至邏輯「0」。向或閘236饋入反相器234之輸出及start_gate 232。當高態有效時，信號 start_gate 232亦用於停用第二計數器226。或閘236之輸出被饋入至及閘238作為一個輸入，而另一輸入為warm_init 224。因此，及閘238之輸出為信號warm 240，信號warm 240用於基於控制信號gate_both 242及gate_hi_or_low 244斷開上拉電晶體210及下拉電晶體212中之一或多者。在暖機階段期間，當warm_init為邏輯「0」時及在第二計數時間與第三計數時間之間，當信號start_gate 232為邏輯「1」時，信號warm 240為邏輯「0」。在第一計數時間與第二計數時間之間，當信號stop_gate為邏輯「1」時，信號warm 240為邏輯「1」。當信號warm 240為邏輯「0」時，完全啟用末級時脈驅動器202。當warm 240為邏輯「1」時，可基於控制信號gate_both 242及gate_hi_or_low 244完全停用(在第一模式中)或部分停用(在第二模式中)末級時脈驅動器202。
現在談及控制信號gate_both 242及gate_hi_or_low 244，若控制信號gate_both 242為邏輯「1」，則接著斷開上拉電晶體210及下拉電晶體212兩者且完全停用末級時脈驅動器202。此為暖機階段之後、當warm 240為「1」時的第一操作模式。如圖2中所示，串聯連接反相器246、及閘248、或閘250及及閘252，其中warm 240為及閘252之一個輸入且或閘250之輸出為另一輸入。及閘252之輸出為連同時脈214一起饋入至或閘256以產生輸出258之gate_P 254。如圖2中所示，串聯連接反相器246、及閘268、或閘270及反及(NAND)閘272，其中warm 240為反及閘272之一個輸入且或閘270之輸出為另一輸入。反及閘272之輸出為連同時脈214一起饋入至及閘276以產生輸出278之gate_N 274。因此，當gate_both 242為邏輯「1」(且warm 240為邏輯「1」)時，斷開上拉電晶體210及下拉電晶體212兩者。
若gate_both為低或邏輯「0」(且warm 240為邏輯「1」)，則隨後基於控制信號gate_hi_or_low 244部分停用(或啟用)末級時脈驅動器。此為暖機階段之後的第二操作模式。更具體而言，當warm 240為邏輯 「1」時，若gate_both為邏輯「0」且gate_hi_or_low 244為邏輯「0」，則僅斷開下拉電晶體212。在此情況下，LC槽204本身對時脈分佈網路放電，但由末級時脈驅動器202及LC槽204兩者完成充電。若gate_both為邏輯「0」且gate_hi_or_low 244為邏輯「1」，則僅斷開上拉電晶體210。在此情況下，LC槽204本身對時脈分佈網路充電，但由末級時脈驅動器202及LC槽204兩者完成放電。如圖所示，gate_hi_or_low 244饋入至連接至如圖所示之及閘268、或閘270及反及閘272之反相器266中，其中warm 240為反及閘272之另一輸入。反及閘272之輸出為gate_N 274，其連同時脈214一起饋入至及閘276。或閘256之輸出258及及閘276之輸出278以上文在各種操作階段中描述之方式基於以上控制信號及時脈214控制上拉電晶體210及下拉電晶體212之接通或關斷。
在一些態樣中，信號turn_off_gating 220可設置成邏輯「1」以停用第一計數器222，此舉使得末級時脈驅動器202被啟用以與LC槽204一起對時脈分佈網路充電及放電，與習知系統類似。因此，turn_off_gating 220可用作啟用信號以控制末級時脈驅動器202之一或多個閘之靈活斷開的例示性特徵。
以此方式，一旦LC槽204已暖機，可在兩個模式中之一者中停用末級時脈驅動器202。在第一模式中，可關斷末級時脈驅動器202之兩個閘以完全停用末級時脈驅動器202，且在第二模式中，可僅關斷末級時脈驅動器202之兩個閘中之一者以部分停用末級時脈驅動器202。在此等兩個模式中，LC槽204可供應電流或對時脈分佈網路充電/放電。在一些態樣中，在耗盡儲存於LC槽204中之所有能量之前，執行再充電以在再次進入完全或部分停用末級時脈驅動器202之兩個模式中之一者之前使LC槽204達到最大能量。
因此，可見，末級時脈驅動器202可經組態以藉由再使用儲存於 LC槽204中之電荷及避免不必要地將能量及電荷供應至時脈分佈網路中，改良耦接至LC槽204之時脈分佈網路或諧振時脈之能量效率。
將瞭解，態樣包括用於執行本文中所揭示之程序、功能及/或演算法的各種方法。舉例而言，如圖3中所說明，態樣可包括操作時脈分佈系統(例如，200)之末級時脈驅動器(例如，202)的方法(300)。
在區塊302中，展示方法300之暖機階段。暖機階段可橫跨(例如)第一計數器222計數直到或達到第一計數值之持續時間。在暖機階段中，末級時脈驅動器202經啟用及經組態以在電感器電容器(LC)槽(例如，204)中儲存能量，其中LC槽204之電容器連接時脈分佈網路。第一計數值可基於LC槽204之電感器之品質因數。可由上拉電晶體210及下拉電晶體212形成末級時脈驅動器202。上拉電晶體210及下拉電晶體212一起充當反相器或驅動器以對LC槽204充電或放電。
在區塊304中，展示方法300之閘控階段。閘控階段可橫跨(例如)第二計數器226計數至第二計數值之持續時間。在閘控階段中，可在第一模式或第二模式中組態末級時脈驅動器202。在第一模式中，可(例如)藉由關斷上拉電晶體210及下拉電晶體212兩者而完全停用末級時脈驅動器202。在第二模式中，可(例如)藉由關斷上拉電晶體210及下拉電晶體212中之至多一者而部分停用末級時脈驅動器202。在第一及第二模式中，末級時脈驅動器202可將儲存於LC槽204中之能量再循環至時脈分佈網路中。
在一些態樣中，在閘控階段之後，末級時脈驅動器202可進入再新階段，在再新階段中末級時脈驅動器202可與第一階段或暖機階段類似地加以組態，亦即，藉由接通上拉電晶體210及下拉電晶體212而啟用末級時脈驅動器202，以便在LC槽204中儲存能量(且更具體言之，在此情況下，補充損失之能量)。因此，在再新階段中，方法300在啟用末級時脈驅動器202以在LC槽204中儲存能量之態樣中可與區 塊302類似，且因此亦說明於區塊302中。在例示性態樣中，若在再新階段達到區塊302，則方法300可遵循自區塊304回至區塊302之以虛線展示之路徑305。在再新階段中，經組態以計數至第三計數值之第三計數器可用於對再新階段計時。在再新階段中，可藉由啟用末級時脈驅動器202之上拉電晶體210及下拉電晶體212而在LC槽204中補充閘控階段期間耗盡之電荷。如所註明，在暖機階段之後，可基於諸如電感器之品質因數的態樣使末級時脈驅動器202循環經過閘控階段及再新階段。
此外，在一些態樣中揭示系統(例如，200)，其中在第一階段中，系統包括用於啟用末級時脈驅動器(例如，202)以在電感器電容器(LC)槽(例如，204)中儲存能量之構件。舉例而言，用於啟用之構件可包括用於可控制地接通末級時脈驅動器202之上拉電晶體210及下拉電晶體212的系統200之上文所描述之態樣。在第二階段中，系統200可進一步包括用於完全或部分停用末級時脈驅動器以將儲存於LC槽中之能量再循環至時脈分佈網路中之構件。舉例而言，用於完全或部分停用之構件可包括用於分別可控制地關斷上拉電晶體210及下拉電晶體212兩者或其中至多一者的系統200之上文所描述之態樣。
在一些態樣中，系統200可進一步包括用於控制第一階段之持續時間的構件(例如，第一計數器222)及用於控制第二階段之持續時間的構件(例如，第二計數器226)。系統200亦可包括用於在再新階段中啟用末級時脈驅動器202以補充在第二階段期間在將能量再循環至時脈分佈網路中的過程中由LC槽損失之能量的構件(例如，用於可控制地接通上拉電晶體210及下拉電晶體212的系統200之上文所描述之態樣)。系統200亦可包括用於控制再新階段之持續時間的構件(例如，第三計數器230)。
參考圖4，描繪根據例示性態樣組態的無線裝置400之特定說明性態樣之方塊圖。無線裝置400包括耦接至記憶體432之處理器464。處理器464可包含如參考圖2所描述之系統200，且可根據參考圖2及圖3描述之技術操作系統200。圖4亦展示耦接至處理器464及顯示器428之顯示控制器426。編碼器/解碼器(CODEC)434(例如，音訊及/或語音CODEC)可耦接至處理器464。亦說明諸如無線控制器440(其可包括數據機)之其他組件。揚聲器436及麥克風438可耦接至CODEC 434。圖4亦指示無線控制器440可耦接至無線天線442。在一特定態樣中，處理器464、顯示控制器426、記憶體432、CODEC 434及無線控制器440包括於系統級封裝或系統單晶片裝置422中。
在一特定態樣中，輸入裝置430及電源供應器444耦接至系統單晶片裝置422。此外，在一特定態樣中，如圖4中所說明，顯示器428、輸入裝置430、揚聲器436、麥克風438、無線天線442及電源供應器444在系統單晶片裝置422外部。然而，顯示器428、輸入裝置430、揚聲器436、麥克風438、無線天線442及電源供應器444中之每一者可耦接至系統單晶片裝置422之組件，例如介面或控制器。
應注意，儘管圖4描繪無線通信裝置，但處理器464及記憶體432亦可整合至機上盒、音樂播放器、視訊播放器、娛樂單元、導航裝置、個人數位助理(PDA)、固定位置資料單元、行動電話、智慧型手機或電腦中。此外，末級時脈驅動器之例示性態樣可整合於至少一個半導體晶粒中。
熟習此項技術者將瞭解，可使用多種不同技藝與技術中之任一者來表示資訊與信號。舉例而言，可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其任何組合表示在整個以上描述中可能參考之資料、指令、命令、資訊、信號、位元、符號及碼片。
此外，熟習此項技術者將瞭解，結合本文中所揭示之態樣而描 述的各種說明性邏輯區塊、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。為清晰說明硬體與軟體之此可互換性，上文已大體就其功能性描述了各種說明性組件、區塊、模組、電路及步驟。將此功能性實施為硬體抑或軟體取決於特定應用及強加於整個系統上之設計約束。熟習此項技術者可針對每一特定應用以不同方式實施所描述之功能性，但不應將此等實施決策解釋為導致脫離本發明之範疇。
結合本文中所揭示之態樣描述之方法、序列及/或演算法可直接以硬體、以由處理器執行之軟體模組、或以兩者之組合體現。軟體模組可駐存於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移除式磁碟、CD-ROM，或此項技術中已知之任何其他形式之儲存媒體中。例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊且將資訊寫入至儲存媒體。在替代方案中，儲存媒體可與處理器成一體式。
因此，例示性態樣可包括電腦可讀媒體，其體現用於操作末級時脈驅動器以將儲存於由末級時脈驅動器驅動之LC槽中之能量再循環至時脈分佈網路中的方法。因此，本發明不限於所說明之實例，且用於執行本文中所描述之功能性的任何構件包括於本發明之態樣中。
雖然前述揭示內容展示本發明之說明性態樣，但應注意，在不脫離如由所附申請專利範圍所界定之本發明之範疇的情況下，可在本文中作出各種改變及修改。無需以任何特定次序執行根據本文中所描述之本發明之態樣所主張的方法之功能、步驟及/或動作。此外，儘管可以單數形式描述或主張本發明之元件，但除非明確陳述限於單數形式，否則預期複數形式。
200‧‧‧系統
202‧‧‧末級時脈驅動器
204‧‧‧電感器電容器(LC)槽
206‧‧‧電感器
208‧‧‧電容器
210‧‧‧上拉電晶體
212‧‧‧下拉電晶體
214‧‧‧時脈
220‧‧‧信號turn_off_gating
222‧‧‧第一計數器
224‧‧‧信號warm_init
226‧‧‧第二計數器
228‧‧‧信號stop_gate
230‧‧‧第三計數器
232‧‧‧信號start_gate
234‧‧‧反相器
236‧‧‧或閘
238‧‧‧及閘
240‧‧‧信號warm
242‧‧‧控制信號gate_both
244‧‧‧控制信號gate_hi_or_low
246‧‧‧反相器
248‧‧‧及閘
250‧‧‧或閘
252‧‧‧及閘
254‧‧‧gate_P
256‧‧‧或閘
258‧‧‧輸出
266‧‧‧反相器
268‧‧‧及閘
270‧‧‧或閘
272‧‧‧反及閘
274‧‧‧gate_N
276‧‧‧及閘
278‧‧‧輸出

Claims (19)

  1. 一種操作一末級時脈驅動器之方法，該方法包含：在一第一階段中，啟用該末級時脈驅動器之一上拉電晶體及一下拉電晶體以在一電感器電容器(LC)槽中儲存能量；及在一第二階段中，完全或部分停用該末級時脈驅動器，且將儲存於該LC槽中之該能量再循環至一時脈分佈網路中。
  2. 如請求項1之方法，其進一步包含在該第二階段之一第一模式中，藉由關斷該末級時脈驅動器之該上拉電晶體及該下拉電晶體而完全停用該末級時脈驅動器。
  3. 如請求項1之方法，其進一步包含在該第二階段之一第二模式中，藉由關斷該末級時脈驅動器之該上拉電晶體及該下拉電晶體中之至多一者而部分停用該末級時脈驅動器。
  4. 如請求項1之方法，其進一步包含使用以對應於該第一階段之一持續時間的一第一計數值程式化的一第一計數器控制該第一階段之該持續時間。
  5. 如請求項4之方法，其中該第一計數值係基於該LC槽之該電感器之一品質因數。
  6. 如請求項1之方法，其進一步包含使用以對應於該第二階段之一持續時間的一第二計數值程式化的一第二計數器控制該第二階段之該持續時間。
  7. 如請求項1之方法，其進一步包含在該第二階段之後之一再新階段中啟用該末級時脈驅動器之該上拉電晶體及該下拉電晶體，以補充在該第二階段期間在該將能量再循環至該時脈分佈網路中的過程中由該LC槽損失之能量，及藉由使用以對應於該再新階段之一持續時間的一第三計數值程式化的一第三計數器控制 該再新階段之該持續時間。
  8. 一種經組態以操作一末級時脈驅動器之設備，其包含：一電感器電容器(LC)槽，其耦接至該末級時脈驅動器；其中，在一第一階段中，該末級時脈驅動器之一上拉電晶體及一下拉電晶體經組態以被接通以啟用該末級時脈驅動器以在該電感器電容器(LC)槽中儲存能量；及在一第二階段中，該末級時脈驅動器經組態以被完全或部分停用，以將儲存於該LC槽中之該能量再循環至一時脈分佈網路中。
  9. 如請求項8之設備，其中在該第二階段之一第一模式中，該末級時脈驅動器經組態以基於該末級時脈驅動器之該上拉電晶體及該下拉電晶體經關斷而被完全停用。
  10. 如請求項8之設備，其中在該第二階段之一第二模式中，該末級時脈驅動器經組態以基於該末級時脈驅動器之該上拉電晶體及該下拉電晶體中之至多一者經關斷而被部分停用。
  11. 如請求項8之設備，其進一步包含可以一第一計數值程式化之一第一計數器，其中該第一階段之一持續時間係基於該第一計數值。
  12. 如請求項11之設備，其中該第一計數值係基於該LC槽之該電感器之一品質因數。
  13. 如請求項11之設備，其進一步包含可以一第二計數值程式化之一第二計數器，其中該第二階段之一持續時間係基於該第二計數值。
  14. 如請求項11之設備，其中，在該第二階段之後之一再新階段中，該末級時脈驅動器之該上拉電晶體及該下拉電晶體經組態以被接通以啟用該末級時脈驅動器以補充在該第二階段期間在該將 能量再循環至該時脈分佈網路中的過程中由該LC槽損失之能量，該設備進一步包含可以一第三計數值程式化之一第三計數器，其中該再新階段之一持續時間係基於該第三計數值。
  15. 一種用於操作一末級時脈驅動器之設備，該設備包含：在一第一階段中，用於啟用該末級時脈驅動器之一上拉電晶體及一下拉電晶體以在一電感器電容器(LC)槽中儲存能量之構件；及在一第二階段中，用於完全或部分停用該末級時脈驅動器，且將儲存於該LC槽中之該能量再循環至一時脈分佈網路中之構件。
  16. 如請求項15之設備，其進一步包含用於控制該第一階段之一持續時間之構件。
  17. 如請求項15之設備，其進一步包含用於控制該第二階段之一持續時間之構件。
  18. 如請求項15之設備，其進一步包含用於在該第二階段之後之一再新階段中啟用該末級時脈驅動器之該上拉電晶體及該下拉電晶體，以補充在該第二階段期間在該將能量再循環至該時脈分佈網路中的過程中由該LC槽損失之能量之構件。
  19. 如請求項18之設備，其進一步包含用於控制該再新階段之一持續時間之構件。
TW104131948A 2014-09-27 2015-09-25 用於諧振時脈之改良能量效率之可組態末級時脈驅動器 TWI588642B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/499,152 US9429982B2 (en) 2014-09-27 2014-09-27 Configurable last level clock driver for improved energy efficiency of a resonant clock

Publications (2)

Publication Number Publication Date
TW201633035A TW201633035A (zh) 2016-09-16
TWI588642B true TWI588642B (zh) 2017-06-21

Family

ID=54337340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104131948A TWI588642B (zh) 2014-09-27 2015-09-25 用於諧振時脈之改良能量效率之可組態末級時脈驅動器

Country Status (9)

Country Link
US (1) US9429982B2 (zh)
EP (1) EP3198724B1 (zh)
JP (1) JP2017534950A (zh)
KR (1) KR20170060017A (zh)
CN (1) CN106716842B (zh)
BR (1) BR112017006276A2 (zh)
CA (1) CA2958324A1 (zh)
TW (1) TWI588642B (zh)
WO (1) WO2016048749A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998854B2 (en) * 2017-06-02 2021-05-04 International Business Machines Corporation Resonant clock circuit with magnetic shield
KR102047516B1 (ko) 2018-03-08 2019-11-21 남종규 버드 스트라이크 방지장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690243B1 (en) * 2001-06-07 2004-02-10 Cypress Semiconductor Corp. Multi-phase voltage-controlled oscillator at modulated, operating frequency
US20110084736A1 (en) * 2009-10-12 2011-04-14 Cyclos Semiconductor, Inc. Architecture for controlling clock characteristics
TW201214975A (en) * 2007-12-14 2012-04-01 Mosaid Technologies Inc Clock reproducing and timing method in a system having a plurality of devices and memory controller with flexible data alignment
US20140062564A1 (en) * 2012-08-31 2014-03-06 Visvesh S. Sathe Programmable clock driver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559463A (en) * 1994-04-18 1996-09-24 Lucent Technologies Inc. Low power clock circuit
EP2126660A2 (en) 2006-12-01 2009-12-02 The Regents of the University of Michigan Clock distribution network architecture for resonant-clocked systems
US8742817B2 (en) 2012-08-31 2014-06-03 Advanced Micro Devices, Inc. Controlling impedance of a switch using high impedance voltage sources to provide more efficient clocking
US8941432B2 (en) 2012-08-31 2015-01-27 Advanced Micro Devices, Inc. Transitioning between resonant clocking mode and conventional clocking mode
CN103475216B (zh) * 2013-09-05 2016-05-11 成都芯源系统有限公司 功率变换器、时钟模块、控制电路及相关控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690243B1 (en) * 2001-06-07 2004-02-10 Cypress Semiconductor Corp. Multi-phase voltage-controlled oscillator at modulated, operating frequency
TW201214975A (en) * 2007-12-14 2012-04-01 Mosaid Technologies Inc Clock reproducing and timing method in a system having a plurality of devices and memory controller with flexible data alignment
US20110084736A1 (en) * 2009-10-12 2011-04-14 Cyclos Semiconductor, Inc. Architecture for controlling clock characteristics
US20140062564A1 (en) * 2012-08-31 2014-03-06 Visvesh S. Sathe Programmable clock driver

Also Published As

Publication number Publication date
CA2958324A1 (en) 2016-03-31
KR20170060017A (ko) 2017-05-31
US20160091918A1 (en) 2016-03-31
TW201633035A (zh) 2016-09-16
CN106716842B (zh) 2019-11-19
US9429982B2 (en) 2016-08-30
CN106716842A (zh) 2017-05-24
JP2017534950A (ja) 2017-11-24
WO2016048749A1 (en) 2016-03-31
EP3198724B1 (en) 2018-07-04
EP3198724A1 (en) 2017-08-02
BR112017006276A2 (pt) 2017-12-12

Similar Documents

Publication Publication Date Title
TWI582780B (zh) 用於記憶體裝置之極深度省電模式
US10536139B2 (en) Charge-saving power-gate apparatus and method
US20100176892A1 (en) Ultra Low Power Oscillator
US8497605B2 (en) Power supply arrangement for integrated circuit core
US10186891B2 (en) Method to reuse the pulse discharge energy during Li-ion fast charging for better power flow efficiency
KR20130001133A (ko) 전력의 게이트 제어를 통한 집적 회로
US9948179B2 (en) Apparatus for charge recovery during low power mode
CN105337498A (zh) 电压转换器以及电压转换器的电压转换方法
TW201733269A (zh) 低功率，低潛時之電源閘裝置以及方法
CN104204992A (zh) 具有内置电平移位器及可编程上升边缘和脉冲宽度的脉冲时钟产生逻辑
TWI588642B (zh) 用於諧振時脈之改良能量效率之可組態末級時脈驅動器
US20190393707A1 (en) Methods, apparatus, and systems to facilitate control for a low-power battery state
CN104685484A (zh) 具有升压能力的组合电力供应器及输入/输出系统
JP6862470B2 (ja) 電力効率のよい電圧レベルトランスレータ回路
WO2017030828A1 (en) Dynamic voltage level shifters employing pulse generation circuits, and related systems and methods
CN107430412B (zh) 消费者的菊链式电压稳定性相依交错加电
CN1474412A (zh) 半导体存储器件以及控制半导体存储器件的方法
CN111462789B (zh) 用于减少漏电流的装置及方法
WO2014137714A1 (en) Low leakage retention register tray
US10892675B2 (en) Voltage converting circuit and control circuit thereof
CN102780484A (zh) 输出缓冲电路和输入/输出缓冲电路
US20140219040A1 (en) Semiconductor memory device including bulk voltage generation circuit
TWI551044B (zh) 電源閘電路及其電源閘開關控制方法
US10224873B1 (en) Voltage collection bootstrap circuit
KR102017045B1 (ko) 반도체 장치