TWI587648B - 全雙工收發器電路及全雙工收發器操作之方法 - Google Patents

全雙工收發器電路及全雙工收發器操作之方法 Download PDF

Info

Publication number
TWI587648B
TWI587648B TW104136184A TW104136184A TWI587648B TW I587648 B TWI587648 B TW I587648B TW 104136184 A TW104136184 A TW 104136184A TW 104136184 A TW104136184 A TW 104136184A TW I587648 B TWI587648 B TW I587648B
Authority
TW
Taiwan
Prior art keywords
node
current
resistor
capacitor
full
Prior art date
Application number
TW104136184A
Other languages
English (en)
Other versions
TW201633727A (zh
Inventor
林嘉亮
管繼孔
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW201633727A publication Critical patent/TW201633727A/zh
Application granted granted Critical
Publication of TWI587648B publication Critical patent/TWI587648B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Amplifiers (AREA)

Description

全雙工收發器電路及全雙工收發器操 作之方法
本發明是關於全雙工收發器電路及全雙工收發器操作之方法。
本領域通常知識者應瞭解有關用於本揭示內容之微電子相關詞彙及基本概念，例如：“電壓”、“電流”、“接地端”、“電阻器”、“電容器”、“電阻”、“電容”、“訊號”、“節點”、“分流”、“差動”、“單端”、“共模”、“直流”、“阻抗”、“阻抗匹配”、“邏輯訊號”、“傳輸線”、“特性阻抗”、“開關”以及“運算放大器”。上述詞彙及基本概念對本領域之通常知識者係顯而易知的，因此，在此將不會做詳細說明。
倘若邏輯訊號之狀態為“高(或是“1”)，則表示為“有效”(asserted)。倘若邏輯訊號之狀態為“低”(或是“0”)，則表示為“無效”(de-asserted)。
全雙工收發器是一同時使用傳輸器傳輸第一訊號並使用接收器接收第二訊號的裝置。實作上，部分的第一訊號往往會洩漏至接收器並與第二訊號結合，進而形成由接 收器接收並進行處理的第三訊號。洩漏至接收器的部分第一訊號稱為回音。因回音會損害接收器，所以回音需要被抑制。在美國專利公告號8,045,702中，該案之發明人教示了於全雙工收發器使用混合電路以降低回音。然而，混合電路是基於差動訊號傳遞，其中由傳輸器傳輸之第一訊號以及由接收器接收之第二訊號皆為差動訊號。如先前技術所熟知，差動訊號包含第一終端(亦可稱為正終端)以及第二終端(亦可稱為負終端)。反觀，單端訊號僅包含單一終端。雖然傳遞差動訊號提供眾多優點，但因為單端訊號傳遞之複雜度較低，故常使用在多種應用中。
本發明之實施例的一目的是，使用共享傳輸媒介的單端訊號傳遞方案以同時間地傳輸第一訊號及接收第二訊號，並同時避免第一訊號干擾第二訊號之接收操作。
本發明之實施例的一目的是，使用共享傳輸媒介的單端訊號傳遞方案以同時間地傳輸第一訊號及接收第二訊號，並同時避免第一訊號干擾第二訊號之接收操作以及保持好的電源完整性。
本發明之實施例的一目的是，使用共享傳輸媒介的單端訊號傳遞方案以同時間地傳輸第一訊號及接收第二訊號，並同時避免第一訊號干擾第二訊號之接收操作、保持好的電源完整性以及在決定直流操作點時給予高度的自由。
在一實施例中，一種全雙工收發器電路包含線 驅動器、第一電阻器、第二電阻器、第一電容器、第二電容器、運算放大器、回授網路以及具有特性阻抗的傳輸線。線驅動器用以輸出第一電流及第二電流分別至第一節點及至第二節點。第一電阻器用以分流第一節點至接地端；第二電阻器用以分流第二節點至接地端。第一電容器用以耦接第一節點至第三節點；第二電容器用以耦接第二節點至第三節點。運算放大器用以接收來自參考節點的第一輸入以及來自第三節點的第二輸入，並於第四節點輸出一輸出電壓。回授網路包含並聯連接之第三電阻器和第三電容器，用以提供自第四節點至第三節點的回授。具有特性阻抗的傳輸線用以耦接第一節點至遠端收發器。
在一實施例中，第一電流與第二電流互補。在一實施例中，第一電阻器的阻值大約等於特性阻抗的阻值。在一實施例中，第二電阻器的阻值大約為第一電阻器的阻值的一半。在一實施例中，第一電容器的容值大約等於第二電容器的容值。在一實施例中，第一節點處的總阻抗大約等於第二節點處的總阻抗。在一實施例中，線驅動器包含電流源、第一開關以及第二開關，電流源用以提供定電流，第一開關用以當邏輯訊號為有效(asserted)時將定電流轉向至第一節點；第二開關用以當邏輯訊號為無效(de-asserted)時將定電流轉向至第二節點。
在一實施例中，一種方法包含下列步驟：輸出第一電流及第二電流分別至第一節點及至第二節點；使用第 一電阻器分流第一節點至接地端；使用第二電阻器分流第二節點至接地端；使用第一電容器耦接第一節點至第三節點；使用第二電容器耦接第二節點至第三節點；耦接參考節點至運算放大器的第一輸入端；耦接第三節點至運算放大器的第二輸入端；耦接運算放大器的輸出端至第四節點；藉由包含並聯連接之第三電阻與第三電容的回授網路耦接第四節點至第三節點；使用具特性阻抗之傳輸線耦接第一節點至遠端收發器。
在一實施例中，第一電流與第二電流互補。在一實施例中，第一電阻器的阻值大約等於特性阻抗的阻值。在一實施例中，第二電阻器的阻值大約為第一電阻器的阻值的一半。在一實施例中，第一電容器的容值大約等於第二電容器的容值。在一實施例中，第一節點處的總阻抗大約等於第二節點處的總阻抗。在一實施例中，輸出第一電流及第二電流分別至第一節點至第二節點的步驟包含：當邏輯訊號為有效時，轉向從電流源之定電流至第一節點，以及該邏輯訊號為無效時，轉向從電流源之定電流至第二節點。
100‧‧‧全雙工收發器
101~105‧‧‧節點
110‧‧‧傳輸線
120‧‧‧線驅動器
130‧‧‧回授網路
140‧‧‧輸入網路
150‧‧‧運算放大器
V1~V4、VREF‧‧‧電壓
C1~C3‧‧‧電容器
R1~R3‧‧‧電阻器
Z0‧‧‧特性阻抗
I1~I2、IC‧‧‧電流
210‧‧‧電流源
220‧‧‧開關網路
221~222‧‧‧開關
D~DB‧‧‧邏輯訊號
VDD‧‧‧電源供應節點
第1圖為根據本發明一實施例所繪示之一全雙工收發器的示意圖；以及第2圖為適用於第1圖之全雙工收發器之線驅動器的示意圖。
本揭示內容之實施例係關於全雙工收發器電路。當說明書描述認為實施本揭示內容的較佳模式的數個範例性實施例時，應瞭解到本揭示內容可由多種方式實作，並不限於下述特定範例，或範例特徵的實作方式。於其他例中，不顯示或描述熟知的內容以避免混淆本揭示內容的態樣。
在本揭示內容中，邏輯訊號具有兩種狀態：“高”及“低”，亦可被改寫為“1”及“0”。為了簡潔起見，當邏輯訊號於“高”(“低”)狀態時，可簡單表示邏輯訊號為“高”(“低”)。同樣地，為了簡潔起見，有時可省略引號，簡單表示邏輯訊號為高(低)，亦可表示為邏輯訊號為1(0)，意味著在本文中已經完成描述邏輯訊號狀態的聲明。
本揭示內容係從工程的觀點出發，其中當第一數量與第二數量的差值小於一指定容忍量時，其說明第一數量“等於”第二數量。舉例來說，如果指定容忍量為0.5毫伏(mV)，100.2mV被視為等於100mV。換句話說，當我們描述“X等於Y”時，表示“X幾乎等於Y，且X和Y的差值小於所關注的指令容忍量”。同樣地，在數學表示中，“=”符號在工程師的觀點表示“等於”。同樣地，當我們描述“X為常數”，表示“X幾乎是常數”；當我們描述“X為零”，表示“X小於所關注的指定容忍量，因此可被忽略”。
在本揭示內容中，電阻器的阻值代表該電阻器 的電阻大小，且電容器的容值表示該電容器的電容大小。
第1圖為根據本發明一實施例所繪示之全雙工 收發器100的示意圖，全雙工收發器100使用單端訊號傳遞，並可降低同時收發造成的回音。全雙工收發器100包含線驅動器120、第一電阻器R1、第二電阻器R2、輸入網路104、運算放大器150、回授網路130以及具有特性阻抗Z0的傳輸線110。線驅動器120用以輸出第一電流I1以及第二電流I2分別至第一節點101和第二節點102，其中於第一節點101處的電壓和於第二節點處102的電壓分別以第一電壓V1以及第二電壓V2表示。第一電阻器R1用以將第一節點101分流至接地端。第二電阻器R2用以將第二節點102分流至接地端。輸入網路104包含第一電容器C1以及第二電容器C2，第一電容器C1用以將第一節點101耦接至第三節點103，第二電容器C2用以將第二節點102耦接至第三節點103，其中於第三節點103處的電壓以第三電壓V3表示。運算放大器150用以接收來自直流參考電壓VREF之參考節點105的第一輸入(以“+”符號表示)，以及接收來自第三節點103的第二輸入(以“-”符號表示)，並於第四節點104輸出第四電壓V4。回授網路130包含並聯連接的第三電阻R3和第三電容C3，用以提供運算放大器150自第四節點104至第三節點103的負回授；以及具有特性阻抗Z0的傳輸線110用以將第一節點101耦接至遠端收發器(未繪於第1圖中)。
線驅動器120輸出互補的第一電流I1以及第二電流I2，因此第一電流I1與第二電流I2的總合保持不變。換 句話說，無論第一電流I1增加多少量，則第二電流I2必須減少相同的量，反之亦然。
第一電阻R1用以提供於第一節點101處的阻抗 匹配。在一實施例中，第一電阻R1的阻值等於傳輸線110特性阻抗Z0的阻值，藉此有效地實現第一節點101處的阻抗匹配。
第二電阻R2用以替線驅動器120建立平衡的負 載；“平衡的負載”表示於第二節點102處的總阻抗等於第一節點101處的總阻抗，因此對線驅動器120來說，第一節點101便與第二節點102阻抗平衡。在一實施例中，第二電阻器R2的阻值等於第一電阻器R1的阻值的一半，且第一電容器C1的容值等於第二電容器C2的容值；若是第一電阻器R1的阻值等於特性阻抗Z0的阻值便能有效地實現平衡負載的目的。
運算放大器150、輸入網路140和回授網路130 組成反向放大器。相關領域的熟知該項技藝者應理解，反向放大器的增益等於回授網路130的阻抗和輸入網路140的阻抗的比值。回授網路130的阻抗係為R3/(1+sR3C3)。第一電壓V1與第二電壓V2兩者皆為反向放大器的輸入，且兩者看進去輸入網路140的阻抗分別為1/sC1與1/sC2。因此，第四電壓V4係為第一電壓V1與第二電壓V2的加權總合，並能表達如以下方程式：
在此，變數“s”表示拉普拉斯轉換變數，其為相 關領域的熟知該項技藝者所熟知且廣泛地被使用，所以在此不多加贅述。當第一電容器C1的容值與第二電容器C2的容值相同，且為一共同容值CI時，我們能將方程式(1)改寫為
由於全雙工的本質，第一電壓V1包含TX(代表傳輸)成分以及RX(代表接收)成分。TX成分係由第一電流I1決定，而RX成分係由在遠端收發器的輸出電壓決定。相較之下，第二電壓V2幾乎僅由第二電流I2決定且幾乎與遠端收發器的輸出電壓無關。由於第三節點103為虛接地，且運算放大器150為負回授架構，因此提供第一節點101與第二節點102間良好的隔離。如此一來，我們能將方程式(2)改寫為
在此，V1TX是第一電壓V1的TX成分且V1RX是第一電壓V1的RX成分。我們亦可寫成V 1TX (s)=I 1(s)Z 1(s) (4)
以及V 2(s)=I 2(s)Z 2(s) (5)
在此，Z1是第一節點101處的總阻抗，且Z2是第二節點102處的總阻抗。如先前所述，第一電阻器R1、第二電阻器R2、第一電容器C1以及第二電容器C2用以提供線驅動器120平衡的負載，因此Z1等於Z2。令Z1與Z2皆等於ZL。接著，我們能將方程式(3)改寫為
如先前所述，第一電流I1與第二電流I2互補，因此(I1(s)+I2(s))為定值，(I1(s)+I2(s))除了在直流以外均 為零。然而，在直流時，為零。因此， 始終為零。如此一來，方程式(6)可 簡化為
換句話說，當TX成分被有效去除後，第四電壓V4僅包含第一電壓V1的RX成分。如此一來，全雙工收發器100即可實現優異的回音消除表現。
舉例來說，但非用以限定本發明，在一實施例中，Z0為50Ohm(歐姆)，R1為50Ohm，R2為25Ohm，C1為100fF(毫微微法拉)，C2為100fF，C3為50fF，以及R3為1Mohm(兆歐姆)。
運算放大器的實現方式係為相關領域的熟知該項技藝者所熟知，在此不多加贅述。
第2圖描述適用於第1圖之線驅動器120之線驅動器200的示意圖。線驅動器200包含電流源210以及開關網路220。電流源210用以輸出定電流IC；開關網路220包含第一開關221與第二開關222，用以接收定電流IC並輸出第一電流I1至第1圖的第一節點101，以及輸出第二電流I2 至第1圖的第二節點102。在此，“VDD”表示電源供應節點。第一開關221由邏輯訊號D控制，第二開關222由和邏輯訊號D互補的另一個邏輯訊號DB控制。當邏輯訊號D為1，邏輯訊號DB為0，則第一開關221導通，第二開關222斷開，第一電流I1等於IC，且第二電流I2為零。當邏輯訊號D為0，邏輯訊號DB為1，則第一開關221斷開，第二開關222導通，第一電流I1為零，且第二電流I2等於IC。由於互補的特性，無論邏輯訊號D的狀態為何，(I1+I2)始終等於IC。因此，第一電流I1與第二電流I2為互補。電流源與開關等元件為相關領域的熟知該項技藝者所熟知，在此不多加贅述。
再次參閱第1圖。全雙工收發器100除了提供優 異的回音消除表現之外還有其他優點。首先，如先前所述，線驅動器120看到平衡的負載以及由線驅動器120輸出的總電流為定值(因為第一電流I1與第二電流I2互補)。線驅動器120由電源供應電路(產生電源供應電壓的電路，比如說在第2圖所示的電源供應節點VDD)所供電。由於自線驅動器120輸出的電流總合為常數，線驅動器120所需來自電源供應電路的電源亦為常數。這對於電源供應電路來說是個優點，因為相較於所需電源無論何時皆在變化的情況來說，所需電源為定值的情況下電源供應電路能更輕易地維持穩定的電源供應電壓。如此一來，隨著單端訊號傳遞帶來之不良電源完整性的問題即可獲得改善。再者，輸入網路140提供電容耦合至運算放大器150，此將允許第四電壓V4的直流值 等於參考電壓VREF，而不用考慮第一電壓V1或第二電壓V2的直流值。換句話說，我們能藉由設定參考電壓VREF以控制第四電壓V4的直流值，而不需考慮第一電壓V1或第二電壓V2的直流值。藉此給予電路設計者在決定運算放大器150的直流操作點時高度的自由。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧全雙工收發器
101~105‧‧‧節點
110‧‧‧傳輸線
120‧‧‧線驅動器
130‧‧‧回授網路
140‧‧‧輸入網路
150‧‧‧運算放大器
V1~V4、VREF‧‧‧電壓
C1~C3‧‧‧電容器
R1~R3‧‧‧電阻器
Z0‧‧‧特性阻抗
I1~I2‧‧‧電流

Claims (10)

  1. 一種全雙工收發器電路，包含：一線驅動器，用以輸出一第一電流至一第一節點以及一第二電流至一第二節點；一第一電阻器，用以分流該第一節點至接地端；一第二電阻器，用以分流該第二節點至接地端；一第一電容器，用以耦接該第一節點至一第三節點；一第二電容器，用以耦接該第二節點至該第三節點；一運算放大器，用以接收來自一參考節點的一第一輸入以及來自該第三節點的一第二輸入，並於一第四節點輸出一輸出電壓；一回授網路，包含並聯連接之一第三電阻器與一第三電容器，用以提供自該第四節點至該第三節點的一回授；以及一具特性阻抗之傳輸線，用以將該第一節點耦接至一遠端收發器。
  2. 如請求項1所述的全雙工收發器電路，其中該第一電流與該第二電流互補。
  3. 如請求項2所述的全雙工收發器電路，其中該第一電阻器的阻值大約等於該特性阻抗的阻值。
  4. 如請求項3所述的全雙工收發器電路，其中該第二電阻器的阻值大約為該第一電阻器的阻值的一 半。
  5. 如請求項4所述的全雙工收發器電路，其中該第一電容器的容值大約等於該第二電容器的容值。
  6. 如請求項5所述的全雙工收發器電路，其中在該第一節點處的總阻抗大約等於在該第二節點處的總阻抗。
  7. 如請求項1所述的全雙工收發器電路，其中該線驅動器包含：一電流源，用以提供一定電流；一第一開關，用以當一邏輯訊號為有效時將該定電流擺向至該第一節點；以及一第二開關，用以當該邏輯訊號為無效時將該定電流擺向至該第二節點。
  8. 一種全雙工收發器操作之方法，包含：輸出一第一電流至一第一節點以及一第二電流至一第二節點；使用一第一電阻器分流該第一節點至接地端；使用一第二電阻器分流該第二節點至接地端；使用一第一電容器耦接該第一節點至一第三節點；使用一第二電容器耦接該第二節點至該第三節點；耦接一參考節點至一運算放大器的一第一輸入端； 耦接該第三節點至該運算放大器的一第二輸入端；耦接該運算放大器的一輸出端至一第四節點；藉由包含並聯連接之一第三電阻與一第三電容的一回授網路耦接該第四節點至該第三節點；使用一具特性阻抗之傳輸線耦接該第一節點至一遠端收發器。
  9. 如請求項8所述的方法，其中該第一電流與該第二電流互補；該第一電阻器的阻值大約等於該特性阻抗的阻值；該第二電阻器的阻值大約為該第一電阻器的阻值的一半；該第一電容器的容值大約等於該第二電容器的容值；以及該第一節點處的總阻抗大約等於該第二節點處的總阻抗。
  10. 如請求項8所述的方法，其中輸出該第一電流至該第一節點以及該第二電流至該第二節點的步驟包含：當一邏輯訊號為有效時，自一電流源將一定電流擺向至該第一節點，以及當該邏輯訊號為無效時，自該電流源將該定電流擺向至該第二節點。
TW104136184A 2015-03-09 2015-11-03 全雙工收發器電路及全雙工收發器操作之方法 TWI587648B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/641,515 US9473204B2 (en) 2015-03-09 2015-03-09 Full-duplex transceiver circuit and method thereof

Publications (2)

Publication Number Publication Date
TW201633727A TW201633727A (zh) 2016-09-16
TWI587648B true TWI587648B (zh) 2017-06-11

Family

ID=56888180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136184A TWI587648B (zh) 2015-03-09 2015-11-03 全雙工收發器電路及全雙工收發器操作之方法

Country Status (3)

Country Link
US (1) US9473204B2 (zh)
CN (1) CN105959033B (zh)
TW (1) TWI587648B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11361813B2 (en) 2016-09-16 2022-06-14 Aspiring Sky Co. Limited Nonvolatile memory structures with DRAM
US10559344B2 (en) 2016-09-16 2020-02-11 Aspiring Sky Co. Limited Hybrid non-volatile memory devices with static random access memory (SRAM) array and non-volatile memory (NVM) array
US10353715B2 (en) 2016-10-20 2019-07-16 Aspiring Sky Co. Limited Low power non-volatile SRAM memory systems
US10402342B2 (en) 2016-10-20 2019-09-03 Aspiring Sky Co., Limited Re-configurable non-volatile memory structures and systems
US10673606B1 (en) * 2019-01-22 2020-06-02 Realtek Semiconductor Corp. High-speed full-duplex transceiver and method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097863A1 (en) * 2000-07-10 2002-07-25 Raphael Rahamim Single ended analog front end
US6642707B1 (en) * 2000-09-13 2003-11-04 Teradyne, Inc. High-speed peaking circuit for characteristic impedance control
US20050169163A1 (en) * 2004-01-09 2005-08-04 Chen-Chih Huang Echo cancellation device for full duplex communication systems
US20050185603A1 (en) * 2004-02-10 2005-08-25 Chih-Wen Huang Transceiver for full duplex communication systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229923C (zh) * 1999-02-05 2005-11-30 印芬龙科技股份有限公司 模拟回波滤波装置
US6751202B1 (en) * 1999-04-30 2004-06-15 3Com Corporation Filtered transmit cancellation in a full-duplex modem data access arrangement (DAA)
US6801621B1 (en) * 2000-06-26 2004-10-05 Globespanvirata, Inc. Circuit and method for active termination of a transmission line interface
DE10050336C1 (de) * 2000-10-11 2002-07-25 Infineon Technologies Ag Programmierbares Echokompensationsfilter und Transceiver für xDSL-Signale
SE520184C2 (sv) * 2001-10-11 2003-06-10 Ericsson Telefon Ab L M Ekosläckningsanordning
US7002931B2 (en) * 2002-01-31 2006-02-21 Infineon Technologies North America Corp. Power efficient line driver with high performance echo cancellation for 1000BASE-T
US7599483B2 (en) * 2003-12-12 2009-10-06 Temic Automotive Of North America, Inc. Echo canceler circuit and method
US7400693B2 (en) * 2004-11-29 2008-07-15 Conexant Systems, Inc. System and method of echo cancellation
US8045702B2 (en) * 2005-04-05 2011-10-25 Realtek Semiconductor Corp. Multi-path active hybrid circuit
CN103002169B (zh) * 2011-09-16 2014-11-26 瑞昱半导体股份有限公司 信号传收方法、信号传收电路、网络联机方法及网络装置
EP2675063B1 (en) * 2012-06-13 2016-04-06 Dialog Semiconductor GmbH Agc circuit with optimized reference signal energy levels for an echo cancelling circuit
US9419779B2 (en) * 2013-09-06 2016-08-16 Broadcom Corporation Full-duplex driver with hybrid adaptation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097863A1 (en) * 2000-07-10 2002-07-25 Raphael Rahamim Single ended analog front end
US6642707B1 (en) * 2000-09-13 2003-11-04 Teradyne, Inc. High-speed peaking circuit for characteristic impedance control
US20050169163A1 (en) * 2004-01-09 2005-08-04 Chen-Chih Huang Echo cancellation device for full duplex communication systems
US20050185603A1 (en) * 2004-02-10 2005-08-25 Chih-Wen Huang Transceiver for full duplex communication systems

Also Published As

Publication number Publication date
US20160269076A1 (en) 2016-09-15
TW201633727A (zh) 2016-09-16
CN105959033B (zh) 2018-09-25
US9473204B2 (en) 2016-10-18
CN105959033A (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
TWI587648B (zh) 全雙工收發器電路及全雙工收發器操作之方法
CN106610441B (zh) 电容式差分隔离器的失配校准
KR101486069B1 (ko) 입력 종단 회로 및 입력 종단 디바이스
US9513655B1 (en) Interface circuit with variable output swing and open termination mode for transmitting signals
US7664012B2 (en) Solid-state ethernet by-pass switch circuitry
US20160094196A1 (en) Transmission line driver circuit for automatically calibrating impedance matching
US8896343B2 (en) Adjustable impedance circuit and impedance setting method for providing differential-mode impedance matching and common-mode impedance matching
US10069531B2 (en) Balancing sense amplifier for ethernet transceiver
US9520842B2 (en) Transmission line driver circuit for adaptively calibrating impedance matching
TWI612771B (zh) 具有用於傳輸信號之可組態可變供應電壓之介面電路
US20170194928A1 (en) Coupling circuits for use with universal power over ethernet
JP2018019322A (ja) リンギング抑制回路
CN113328718B (zh) 一种具有差分负群时延特性的平衡式微波电路
TWI623192B (zh) 具消除可定雜訊功能之電路及放大器
US9804986B2 (en) Device for switching between communication modes
CN109891758B (zh) 用于全双工传输的虚拟混合的电路和方法
CN104462000A (zh) 带内部上下拉电阻的无极性rs-485接口芯片
JP4443392B2 (ja) 送信切り換え回路および半導体集積回路
CN112859981B (zh) 回音消除电路
CN110661500A (zh) 一种跨阻放大器、芯片和通信设备
JP2017135595A (ja) 差動増幅回路およびそれを搭載したケーブルアセンブリモジュール
JP2016096500A (ja) 増幅回路および半導体装置
US8866552B2 (en) Current-mode line driver
WO2017203840A1 (ja) リンギング抑制回路
CN111201714A (zh) 用于lvds接收器电路的输入级