TWI587264B

TWI587264B - 顯示裝置及其控制方法

Info

Publication number: TWI587264B
Application number: TW105125986A
Authority: TW
Inventors: 蔡順廷; 徐智哲; 鄭曉鍾
Original assignee: 友達光電股份有限公司
Priority date: 2016-08-15
Filing date: 2016-08-15
Publication date: 2017-06-11
Also published as: TW201805913A; CN106448537B; CN106448537A

Description

顯示裝置及其控制方法

本發明係關於一種顯示裝置及其控制方法，特別關於一種應用列畫素特徵值的顯示裝置及其控制方法。

顯示裝置作為電子裝置的輸出周邊，是多數電子裝置的必須周邊設備。為了消費者個視覺享受，現今的顯示裝置的畫素數量日漸提高。而部分的顯示裝置具有內建機制來縮短每個畫素寫入資料的時間，以支援高畫素的顯示裝置。這樣的機制耗用額外的功率來縮短畫素寫入的時間，然而在某些狀況下，這樣的機制不僅銷耗了能量，也未能實際縮短畫素寫入時間。

然而電子裝置的另一個考量是功率消耗，對於行動電子裝置而言功率消耗更是重要的考量。顯示裝置做為電子裝置中相對高功率消耗的元件，如何降低顯示裝置的功率消耗更顯重要。

本發明在於提供一種顯示裝置及其控制方法，以降低顯示裝置的功率消耗。

依據本發明一實施例的顯示裝置控制方法，適用於一種顯示裝置，所述方法包含下列步驟：當收到顯示裝置的第一掃描線所對應的多個第一畫素驅動信號時，取得關於第一掃描線的第一畫素驅動信號的第一特徵值，其中第一掃描線於第一時間區間被驅動。當收到顯示裝置的第二掃描線所對應的多個第二畫素驅動信號時，取得關於第二掃描線的第二畫素驅動信號的第二特徵值，第二掃描線於第二時間區間被驅動，且第二時間區間於時間上晚於且鄰接於第一時間區間。依據第一特徵值與第二特徵值，選擇性地於第二時間區間停止第一預設機制或啟動第二預設機制。

依據本發明一實施例的顯示裝置，具有多個第一畫素、多個第二畫素、第一掃描線、第二掃描線、多條資料線、電壓預調電路與特徵判斷電路。第一掃描線電性耦接於前述多個第一畫素，用以於第一時間區驅動前述多個第一畫素。第二掃描線電性耦接於前述多個第二畫素，用以於第二時間區間驅動前述多個第二畫素，第二時間區間於時間上晚於且鄰接於第一時間區間。前述多條資料線中每一條資料線電性耦接前述多個第一畫素其中之一與前述多個第二畫素其中之一。電壓預調電路電性耦接前述多條資料線，用以對前述多條資料線進行預充電或電荷分享。當收到對應於前述多個第一畫素的多個第一畫素驅動信號時，特徵判斷電路據以取得對應的一第一特徵值，並當收到對應於前述多個第二畫素的多個第二畫素驅動信號時，特徵判斷電路據以取得對應的一第二特徵值，特徵判斷電路並依據第一特徵值與第二特徵值，選擇性地於第二時間區間停能電壓預調電路。

綜上所述，依據本發明所揭露的顯示裝置及其控制方法，藉由計算在相鄰兩時間區間被驅動的兩掃描線(閘極驅動線)對應的畫素特徵值，選擇性地啟動預設機制從而停能(disable)顯示裝置中的部份電路，以達到降低功率消耗的目的。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照圖1，其係依據本發明一實施例的顯示裝置控制方法。圖1的方法適用於一種顯示裝置，所述方法包含下列步驟。如步驟S110所述，當收到顯示裝置的第一掃描線所對應的多個第一畫素驅動信號時，取得關於第一掃描線的第一畫素驅動信號的第一特徵值，其中第一掃描線於第一時間區間被驅動。如步驟S120所述，當收到顯示裝置的第二掃描線所對應的多個第二畫素驅動信號時，取得關於第二掃描線的第二畫素驅動信號的第二特徵值，第二掃描線於第二時間區間被驅動，且第二時間區間於時間上晚於且鄰接於第一時間區間。如步驟S130所述，依據第一特徵值與第二特徵值，選擇性地於第二時間區間停止第一預設機制或啟動第二預設機制。

為協助了解圖1的方法，請一併參照圖2與圖3，其中圖2係依據本發明一實施例的顯示裝置架構示意圖，而圖3係對應於圖2的信號時序圖。如圖2所示，依據本發明一實施例的顯示裝置1000具有M個第一畫素P _1,1至P _1,M、M個第二畫素P _2,1至P _2,M、第一掃描線GD1、第二掃描線GD2、多條資料線SD ₁至SD _M、電壓預調電路1100與特徵判斷電路1200。第一掃描線GD1電性耦接於第一畫素P _1,1至P _1,M，用以於第一時間區間TP1驅動前述多個第一畫素P _1,1至P _1,M。第二掃描線GD2電性耦接於前述多個第二畫素P _2,1至P _2,M，用以於第二時間區間TP2驅動前述多個第二畫素P _2,1至P _2,M，第二時間區間TP2於時間上晚於且鄰接於第一時間區間TP1。多條資料線SD ₁至SD _M中每一條資料線電性耦接第一畫素P _1,1至P _1,M其中之一與第二畫素P _2,1至P _2,M其中之一。電壓預調電路1100電性耦接資料線SD ₁至SD _M，且特徵判斷電路1200電性耦接於電壓預調電路1100。也就如圖3所示，第一掃描線GD1的電壓VG1在第一時間區間TP1為高電壓，而在第二時間區間TP2為低電壓，第二掃描線GD2的電壓VG2在第一時間區間TP1為低電壓，而在第二時間區間TP2為高電壓。

電壓預調電路1100用以對資料線SD ₁至SD _M進行預充電或電荷分享。於一實施例中，請參照圖4A與圖4B，其中圖4A係依據本發明一實施例的電壓預調電路與資料線的電路架構示意圖，圖4B係對應於圖4A的信號時序示意圖。圖4A所示的電壓預調電路1100實際上為源極驅動線預充電電路。電壓預調電路1100具有放大器OP1、放大器OP2與橋接電路MUX。橋接電路MUX分別電性耦接放大器OP1的輸出端、放大器OP2的輸出端與各資料線SD ₁至SD _M。放大器OP1的輸出端輸出第一預充電壓V _p1而放大器OP2的輸出端輸出第二預充電壓V _p2。請參照圖4B，每個第一時間區間TP1與第二時間區間TP2都被區分為預充電時間區間TPC與顯示時間區間TD。信號STB在預充電時間區間TPC時具有高電位，並在顯示時間區間TD時具有低電位。

於一實施例中，當電壓預調電路1100被致能時，橋接電路MUX在第一時間區間TP1的預充電時間區間TPC將第一預充電壓V _p1送至資料線SD _(2k-1)，並將第二預充電壓V _p2送至資料線SD _2k，其中k為正整數。並且橋接電路MUX在第二時間區間TP2的預充電時間區間TPC將第一預充電壓V _p1送至資料線SD _2k，並將第二預充電壓V _p2送至資料線SD _(2k-1)。並且在各顯示時間區間TD時，橋接電路MUX切斷放大器OP1與放大器OP2與各資料線之間的電流路徑。因此如圖4D所示，於各預充電時間區間TPC時，資料線SD ₁的電壓VS1與資料線SD ₂的電壓VS2會各自被賦予第一預充電壓V _p1或第二預充電壓V _p2。於一實施例中，當電壓預調電路1100不被致能時，橋接電路MUX切斷放大器OP1與放大器OP2與各資料線之間的電流路徑。於更一實施例中，當電壓預調電路1100不被致能時，放大器OP1與放大器OP2會被停能以降低功率消耗。

於另一實施例中，請參照圖4C與圖4D，其中圖4C係依據本發明另一實施例的電壓預調電路與資料線的電路架構示意圖，圖4D係對應於圖4C的信號時序示意圖。圖4C所示的電壓預調電路1100實際上為源極驅動線電荷分享電路。於此實施例中，電壓預調電路1100具有多個開關SW ₁至SW _(M/2)，開關SW ₁分別電性耦接資料線SD ₁與資料線SD ₂，開關SW _k分別電性耦接資料線SD _(2k-1)與資料線SD _2k，k為正整數。請參照圖4D，每個第一時間區間TP1與第二時間區間TP2都被區分為預充電時間區間TPC與顯示時間區間TD。信號STB在預充電時間區間TPC時具有高電位，並在顯示時間區間TD時具有低電位。

於一實施例中，當電壓預調電路1100被致能時，在各預充電時間區間TPC時，各開關SW ₁至SW _(M/2)會導通，使得相鄰的資料線兩兩被短路，從而平均其電壓。並且在各顯示時間區間TD時，各開關SW ₁至SW _(M/2)會斷路。因此如圖4D所示，於各預充電時間區間TPC時，資料線SD ₁的電壓VS1(實線)與資料線SD ₂的電壓VS2(虛線)會相同，而於顯示時間區間TD時，電壓VS1與電壓VS2各自被源極驅動電路充電到對應的電壓。於一實施例中，當電壓預調電路1100不被致能時，不論在何時間區間各開關SW ₁至SW _(M/2)持續斷路。

特徵判斷電路1200用以選擇性的在第二時間區間TP2中，停能或致能電壓預調電路1100。具體來說，當特徵判斷電路1200在第一時間區間TP1前收到對應於第一畫素P _1,1至P _1,M的第一畫素驅動信號V _1,1至V _1,M時，特徵判斷電路1200依據第一畫素驅動信號V _1,1至V _1,M，取得對應於第一掃描線GD1的第一畫素P _1,1至P _1,M的第一特徵值CV1。其中第一畫素驅動信號V _1,1係由資料線SD ₁所提供，而第一畫素驅動信號V _1,2係由資料線SD ₂所提供，第一畫素驅動信號V _1,M係由資料線SD _M所提供。接著，當特徵判斷電路1200在第二時間區間TP2前收到對應於第二畫素P _2,1至P _2,M的第二畫素驅動信號V _2,1至V _2,M時，特徵判斷電路1200依據第二畫素驅動信號V _2,1至V _2,M，取得對應於第二掃描線GD2的第二畫素P _2,1至P _2,M的第二特徵值CV2。特徵判斷電路1200並依據第一特徵值CV1與第二特徵值CV2，選擇性地於第二時間區間TP2停能電壓預調電路1100。更具體來說，顯示裝置1000共具有陣列式設置的多個畫素P _1,1至P _N,M，其中畫素P _h,k係由第h條掃描線驅動，並由第k條資料線提供畫素驅動信號。此外，於本發明各實施例中雖僅提及第一掃描線GD1與第二掃描線GD2，然而第一掃描線GD1與第二掃描線GD2為時序上依序被致能的兩條掃描線，並非對應於顯示裝置1000的第一條掃描線與第二條掃描現。

於一實施例中，計算第一特徵值CV1與第二特徵值CV2的方法請參照圖5，其係依據本發明一實施例的特徵值計算方法流程圖。以下用計算第一特徵值的流程來解釋，如步驟S510所示，將第一畫素驅動信號分為N組畫素驅動信號，N為大於1的正整數，且每一組畫素驅動信號包含多個第一畫素驅動信號。如步驟S520所示，依據第一亮度門檻值與第二亮度門檻值，給予每個第一畫素驅動信號對應的亮度特徵值。如步驟S530所示，依據所得到的亮度特徵值，計算每一組畫素驅動信號對應的累計特徵值。再如步驟S540所示，依據前述N個累計特徵值得到第一特徵值。

針對此步驟流程，以下用N等於6來舉例說明，然而N也可以例如是2或其他適當的數字。於步驟S510中，第一畫素驅動信號V ₁₁至V _1M被區分為六組畫素驅動信號S ₁至S ₆，區分方式如下列方程式(1)：

(1)

因此用來驅動第一畫素的畫素驅動信號中，依照除以6的餘數來分組，也就是第一個畫素驅動信號、第七個畫素驅動信號會被分到同一組，第二個畫素驅動信號、第八個畫素驅動信號會被分到同一組，第三個畫素驅動信號、第九個畫素驅動信號會被分到同一組。依此類推不再贅述。更具體來說，第一組畫素驅動信號具有第一個畫素驅動信號、第七個畫素驅動信號、第十三個畫素驅動信號等等。第二組畫素驅動信號具有第二個畫素驅動信號、第八個畫素驅動信號、第十四個畫素驅動信號等等。

上述的m為正整數，n為非負整數。再來，針對每一組畫素驅動信號同一順位的畫素驅動信號，計算是否需要累加。舉例來說，每一組畫素驅動信號的第一順位的畫素驅動信號V _1,1至V _1,6，依據畫素驅動信號V _1,1至V _1,6其中每一個對應的灰階值，來判斷是否要將畫素驅動信號V _1,1至V _1,6列入累加。而每一組畫素驅動信號的第二順位的畫素驅動信號V _1,7至V _1,12，依據畫素驅動信號V _1,7至V _1,12其中每一個對應的灰階值，來判斷是否要將畫素驅動信號V _1,7至V _1,12列入累加。其中畫素驅動信號V _1,n係指提供給對應於第一掃描線GD1的第n個畫素的驅動信號。假設所提供的畫素驅動信號V _1,1至V _1,M與V _2,1至V _2,M每個都是八位元的信號，也就是所述的畫素驅動信號的值均界於0至255之間，則給定第一亮度門檻值與第二亮度門檻值來進行前述判斷。舉例來說，第一亮度門檻值為200，而第二亮度門檻值為50，則若畫素驅動信號V _1,1至V _1,6其中之一的灰階值是在50與200之間，則畫素驅動信號V _1,1至V _1,6不列入累加。若畫素驅動信號V _1,1至V _1,6中所有的灰階值都不在50與200之間，則當灰階值大於200，給予對應的畫素驅動信號一個亮度特徵值1。反之當灰階值小於50，則給予對應的畫素驅動信號一個亮度特徵值0。例如下表一。表一 <TABLE border="1" borderColor="#000000" width="_0002"><TBODY><tr><td> 畫素驅動信號 </td><td> V<sub>1,1</sub></td><td> V<sub>1,2</sub></td><td> V<sub>1,3</sub></td><td> V<sub>1,4</sub></td><td> V<sub>1,5</sub></td><td> V<sub>1,6</sub></td></tr><tr><td> 灰階值 </td><td> 218 </td><td> 35 </td><td> 47 </td><td> 201 </td><td> 15 </td><td> 230 </td></tr><tr><td> 亮度特徵值 </td><td> 1 </td><td> 0 </td><td> 0 </td><td> 1 </td><td> 0 </td><td> 1 </td></tr></TBODY></TABLE>

如上述方式，將每一組畫素驅動信號中，所有要列入累加的畫素驅動信號的亮度特徵值累加，則可以依次得到六組畫素驅動信號的累計特徵值。如表二為一個1920×1280的螢幕中某一時間點得到的多個第一畫素驅動信號所對應的六組畫素驅動信號的累計特徵值。如第一畫素驅動信號組的累計特徵值為951，表示歸屬於第一組畫素驅動信號共計960個畫素驅動信號中，有951個畫素驅動信號的亮度特徵值為1。而第二畫素驅動信號組的累計特徵值為551，表示歸屬於第二組畫素驅動信號共計960個畫素驅動信號中，有551個畫素驅動信號的亮度特徵值為1，依此類推。而在步驟S540中依據六組畫素驅動信號對應的六個累計特徵值與一個特徵門檻值，來得到對應於前述多個第一畫素驅動信號的第一特徵值結果也如表二。具體來說，係將每個累計特徵值與特徵門檻值比較，若累計特徵值大於特徵門檻值，則該組畫素驅動信號對應的旗標值為1，反之則為0。表二的特徵門檻值設定為960的一半，也就是480。而六個旗標值(1,1,0,0,0,1)就組成了第一特徵值。其中第一個畫素驅動信號組對應的旗標值就是旗標CV11，第二個畫素驅動信號組對應的旗標值就是旗標CV12，第三個畫素驅動信號組對應的旗標值就是旗標CV13，第四個畫素驅動信號組對應的旗標值就是旗標CV14，第五個畫素驅動信號組對應的旗標值就是旗標CV15，而第六個畫素驅動信號組對應的旗標值就是旗標CV16。旗標CV11至旗標CV16組成了第一特徵值CV1。表二 <TABLE border="1" borderColor="#000000" width="_0003"><TBODY><tr><td> 畫素驅動信號組 </td><td> 1 </td><td> 2 </td><td> 3 </td><td> 4 </td><td> 5 </td><td> 6 </td></tr><tr><td> 累計特徵值 </td><td> 951 </td><td> 551 </td><td> 170 </td><td> 101 </td><td> 255 </td><td> 767 </td></tr><tr><td> 旗標值 </td><td> 1 </td><td> 1 </td><td> 0 </td><td> 0 </td><td> 0 </td><td> 1 </td></tr></TBODY></TABLE>

上述已經敘述如何得到第一特徵值的方法，得到第二特徵值的方法相同因此不再贅述。類似的，可以得到對應於第二畫素驅動信號的第二特徵值如表三。也就是說第二特徵值CV2就是(0,1,1,0,1,1)。表三 <TABLE border="1" borderColor="#000000" width="_0004"><TBODY><tr><td> 畫素驅動信號組 </td><td> 1 </td><td> 2 </td><td> 3 </td><td> 4 </td><td> 5 </td><td> 6 </td></tr><tr><td> 累計特徵值 </td><td> 471 </td><td> 614 </td><td> 870 </td><td> 99 </td><td> 555 </td><td> 711 </td></tr><tr><td> 旗標值 </td><td> 0 </td><td> 1 </td><td> 1 </td><td> 0 </td><td> 1 </td><td> 1 </td></tr></TBODY></TABLE>

依據上述表一與表二所對應的方法得到第一特徵值CV1與第二特徵值CV2後，在步驟S130的運作如下所述。於一實施例中，特徵判斷電路1200計算第一特徵值CV1與第二特徵值CV2的差異值，並當差異值小於差異門檻值時，停止第一預設機制，也就是停能電壓預調電路1100。實作上，請參照圖6，其係依據本發明一實施例的特徵判斷電路部份電路示意圖。如圖6所示，特徵判斷電路1200包含有六個互斥或閘(exclusive or gate, XOR)XOR1至XOR6、加法電路ADD與比較電路COMP。互斥或閘XOR1的兩個輸入端分別用來接收前述第一特徵值CV1的第一個旗標CV11與前述第二特徵值CV2的第一個旗標CV21。互斥或閘XOR2的兩個輸入端分別用來接收前述第一特徵值CV1的第二個旗標CV12與前述第二特徵值CV2的第二個旗標CV22。互斥或閘XOR3的兩個輸入端分別用來接收前述第一特徵值CV1的第三個旗標CV13與前述第二特徵值CV2的第三個旗標CV23。互斥或閘XOR4的兩個輸入端分別用來接收前述第一特徵值CV1的第四個旗標CV14與前述第二特徵值CV2的第四個旗標CV24。互斥或閘XOR5的兩個輸入端分別用來接收前述第一特徵值CV1的第五個旗標CV15與前述第二特徵值CV2的第五個旗標CV25。互斥或閘XOR6的兩個輸入端分別用來接收前述第一特徵值CV1的第六個旗標CV16與前述第二特徵值CV2的第六個旗標CV26。而加法電路ADD的輸入端分別電性耦接至前述互斥或閘XOR1至XOR6的輸出端。因此加法電路ADD的輸出值指示了第一特徵值與第二特徵值的差異值。比較電路COMP將差異值與差異門檻值TDIFF比較，以比較結果R選擇性地停止第一預設機制，也就是停能電壓預調電路1100。本實施例中的互斥或閘XOR1至XOR6與加法電路ADD可以視為一個運算電路。

第一特徵值與第二特徵值是用來描述畫面中一條掃描線上的多個畫素排列特徵的方式。更具體來說，以上述實施例而言，各累計特徵值描述了對應的多個畫素整體而言的灰階值是偏亮還是偏暗。而比較第一特徵值與第二特徵值，則得以了解時間上被依序致能的兩條掃描線對應的畫素的亮度變化。若兩條掃描線對應的畫素的亮度變化大於一定的程度時，則差異值大於差異門檻值TDIFF，反之若兩條掃描線對應的畫素的亮度變化小於一定的程度時，則差異值小於差異門檻值TDIFF。當兩條掃描線對應的畫素亮度變化大到差異值小於差異門檻值TDIFF時，則表示兩條掃描線對應的畫素亮度分布應該沒有過大的差異。因此無須致能電壓預調電路1100也不會使畫面更新不良，從而此時停止第一預設機制，也就是停能電壓預調電路1100。

依照上述的方法，則得以實現以六個暫存器來記錄一條掃描線的特徵值，大幅度地減少儲存媒介電路的使用。更具體來說，依照上述的架構，僅須少量的加法電路與數位比較器就能得到特徵值並將兩條掃描線對應的兩個特徵值比對來得到判斷結果。

於另一實施例中，特徵判斷電路1200係判斷第一特徵值及/或第二特徵值是否是一個預設特徵值。當判斷第一特徵值及/或第二特徵值是預設特徵值時，停止第一預設機制或啟動第二預設機制。具體來說，以判斷第一特徵值是否為預設特徵值為例，請參照圖2與圖7，其中圖7係依據本發明另一實施例的特徵判斷電路部份電路示意圖。如圖2所示，顯示裝置1000更具有一個儲存媒介MEM用來儲存一個或多個預設特徵值儲存媒介可以用具儲存功能的半導體裝置來實現，例如非揮發性記憶體。並如圖7所示，特徵判斷電路1200包含互斥或閘XOR1至XOR6與一個反或閘NOR。互斥或閘XOR1的兩個輸入端分別用來接收前述第一特徵值CV1的第一個旗標CV11與預設特徵值的第一個旗標。互斥或閘XOR2的兩個輸入端分別用來接收前述第一特徵值CV1的第二個旗標CV12與預設特徵值的第二個旗標。互斥或閘XOR3的兩個輸入端分別用來接收前述第一特徵值CV1的第三個旗標CV13與預設特徵值的第三個旗標。互斥或閘XOR4的兩個輸入端分別用來接收前述第一特徵值CV1的第四個旗標CV14與預設特徵值的第四個旗標。互斥或閘XOR5的兩個輸入端分別用來接收前述第一特徵值CV1的第五個旗標CV15與預設特徵值的第五個旗標。互斥或閘XOR6的兩個輸入端分別用來接收前述第一特徵值CV1的第六個旗標CV16與預設特徵值的第六個旗標。而反或閘NOR的六個輸入端分別接收前述互斥或閘XOR1至XOR6的輸出值。因此當互斥或閘XOR1至XOR6其中之一的輸出值為真(logic true)，則反或閘NOR的輸出為假(logic false)，也就是第一特徵值CV1至少有一個旗標不對應於預設特徵值。換句話說，只有當第一特徵值CV1完全對應預設特徵值時，反或閘NOR的輸出為真。如果依據上述電路判斷第一特徵值CV1及/或第二特徵值CV2為預設特徵值時，停止第一預設機制或啟動第二預設機制。而無論電壓預調電路1100是圖4A的態樣或是圖4C的態樣，特徵判斷電路均無需額外倚靠各資料線的極性來進行特徵值比較。此外，本發明各實施例中的儲存媒介MEM例如為揮發性儲存媒介或非揮發性儲存媒介，本發明並不加以限定。

於一實施例中，在取得第一特徵值CV1與第二特徵值CV2時，特徵判斷電路1200更依據一個畫素對應表來得到第一特徵值CV1與第二特徵值CV2。具體來說請參照圖2與圖8，圖8係依據本發明另一實施例的顯示裝置電路架構示意圖。如圖2所示，顯示裝置1000更具有儲存媒介MEM用來儲存畫素對應表。畫素對應表係用來描述各畫素與各資料線之間的連接關係。如圖2所示，於一實施例中，第一畫素P _1,1與第二畫素P _2,1均電性耦接於資料線SD ₁，第一畫素P _1,2與第二畫素P _2,2均電性耦接於資料線SD ₂，第一畫素P _1,M與第二畫素P _2,M均電性耦接於資料線SD _M。如圖8所示，於另一實施例中，第一畫素P _1,1電性耦接於資料線SD ₁，第一畫素P _1,2與第二畫素P ₂₁均電性耦接於資料線SD ₂，第一畫素P _1,M與第二畫素P _2,(M-1)均電性耦接於資料線SD _M，而第二畫素P _2,M電性耦接於資料線SD _M+1。

於一實施例中，第一掃描線GD1為顯示裝置1000的第i條掃描線，而第二掃描線GD2為顯示裝置1000的第(i+1)條掃描線，其中i為正整數。於另一實施例中，第一掃描線GD1為顯示裝置1000的第i條掃描線，而第二掃描線GD2為顯示裝置1000的第(i+2)條掃描線。換句話說，依據顯示裝置1000的畫面更新模式的不同，第一掃描線GD1與第二掃描線GD2的關係也不相同，進而各畫素對應的關係也可能不同。畫素對應表就是儲存了各資料線與各畫素的電性耦接關係。更具體來說，畫素對應表可以儲存有多種資料線與畫素的電性耦接關係，藉以當顯示裝置1000的畫面更新模式被調整時，特徵判斷電路1200得以對應地從畫素對應表中取得正確的畫素對應關係。

於另一實施例中，請回到圖2，顯示裝置1000更具有畫素映射單元PREMAPPING電性耦接於各資料線與特徵判斷電路1200。畫素映射單元PREMAPPING也就是前述畫素對應表的電路實現，用來將輸入給顯示裝置1000的各畫素驅動信號傳送給對應的資料線以驅動對應的第一畫素及/或第二畫素。而特徵判斷電路1200直接依據畫素映射單元PREMAPPING輸出的各第一畫素驅動信號與各第二畫素驅動信號來得到第一特徵與第二特徵。畫素映射單元PREMAPPING可以透過電路的方式來實現，或者透過載於電路上的程式(例如可程式化邏輯電路)來實現。

具體來說，請參照圖2與圖9A，其中圖9A係對應於圖2之畫素驅動信號對應時序圖。如圖9A所示，在對應到掃描線GD1的各組畫素驅動信號，例如第一組畫素驅動信號會有信號R1(對應於畫素P _1,1)、信號R3(對應於畫素P _1,7)等信號。第二組畫素驅動信號會有信號G1(對應於畫素P _1,2)、信號G3(對應於畫素P _1,8)等信號。第三組畫素驅動信號會有信號B1(對應於畫素P _1,3)、信號R3(對應於畫素P _1,9)等信號。第四組畫素驅動信號會有信號R2(對應於畫素P _1,4)、信號R4(對應於畫素P _1,10)等信號。第五組畫素驅動信號會有信號G2(對應於畫素P _1,5)、信號G4(對應於畫素P _1,11)等信號。第六組畫素驅動信號會有信號B2(對應於畫素P _1,6)、信號B4(對應於畫素P _1,12)等信號。而對應到掃描線GD2的各組畫素驅動信號完全對應於對應到掃描線GD1的各組畫素驅動信號。

另一方面，請參照圖8與圖9B，其中圖9B係對應於圖8之畫素驅動信號對應時序圖。如圖9B所示，對應於掃描線GD1的各組畫素驅動信號相同於圖9A中的例子。然而對應於掃描線GD2的各組畫素驅動信號即不同於對應於掃描線GD1的各組畫素驅動信號。因此需要以畫素映射單元PREMAPPING或是儲存媒介MEM來使的特徵判斷電路1200能得到正確的畫素信號對應關係。

於另一實施例中，請回到圖2，顯示裝置1000更具有灰階控制電路1300，灰階控制電路1300電性耦接於特徵判斷電路1200，當第二預設機制啟動時，灰階控制電路1300被致能來調整前述第一畫素P _1,1至P _1,M與第二畫素P _2,1至P _2,M其中部份畫素的灰階值。具體來說，請參照圖9，其係依據本發明一實施例的灰階控制曲線圖。圖9的橫軸為畫素驅動信號所給定的灰階值，而縱軸為畫素的灰階值。由圖9可以看出，於一實施例中，畫素實際發光的灰階值G _o與畫素驅動信號所給定的灰階值G _i可以下列方程式(2)敘述：

(2)

其中G ₁例如為100，G ₂例如為190，α例如為0.5，β例如為0.5。因此，當畫素驅動信號給定的灰階值為200時，畫素的灰階值僅為195。因此G ₁與G ₂即為兩個灰階門檻值。上述G ₁、G ₂、α與β的數值僅為舉例，本發明並不加以限定。灰階門檻值的數量以及灰階控制曲線可由所屬技術領域具有通常知識者自由設定，本發明並不加以限定。

於另一實施例中顯示裝置1000更具有溫度控制器1400。特徵判斷電路1200係透過溫度控制器1400來控制灰階控制電路1300。溫度控制器1400依據顯示裝置1000的運作溫度與第二預設機制是否被啟動，決定是否致能灰階控制電路1300。舉例來說，當顯示裝置1000的運作溫度低於攝氏40度時，即使第二預設機制被啟動，灰階控制電路1300也不會啟動。而當顯示裝置1000的溫度達到攝氏40度以上時，一旦第二預設機制啟動，則灰階控制電路1300會被溫度控制器1400致能。

於一實施例中，本發明上述提及的特徵判斷電路1200、灰階控制電路1300與溫度控制器1400等電路設置於顯示裝置1000的控制晶片中。於另一實施例中，該些電路整合於顯示裝置1000的時序控制器中。於在一實施例中，該些電路整合為面板上的電晶體電路的一部分。所屬領域具有通常知識者當能依照本發明說明書記載之技術思想，適當地更動與配置顯示裝置的架構，上述實施例並非用以限制所揭露的顯示裝置的各電路配置方式。

綜上所述，依據本發明所揭露的顯示裝置及其控制方法，藉由計算在相鄰兩時間區間被驅動的兩掃描線(閘極驅動線)對應的畫素特徵值，選擇性地停止第一預設機制或啟動預設機制從而停能(disable)顯示裝置中的部份電路或啟動另一部分電路，以達到降低功率消耗的目的。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1000‧‧‧顯示裝置
1100‧‧‧電壓預調電路
1200‧‧‧特徵判斷電路
1300‧‧‧灰階控制電路
1400‧‧‧溫度控制器
ADD‧‧‧加法電路
COMP‧‧‧比較電路
CV11~CV16、CV21~CV26‧‧‧旗標值
GD1、GD2‧‧‧掃描線
MEM‧‧‧儲存媒介
MUX‧‧‧橋接電路
NOR‧‧‧反或閘
OP1、OP2‧‧‧放大器
P_1,1~P_1,M、P_2,1~P_2,M‧‧‧畫素
PREMAPPING‧‧‧畫素映射單元
R‧‧‧比較結果
SD₁~SD_M+1‧‧‧資料線
STB‧‧‧信號
SW₁~SW_(M/2)‧‧‧開關
TDIFF‧‧‧門檻值
TP1、TP2、TPC、TD‧‧‧時間區間
V_p1、V_p2、VS1、VS2、VG1、VG2‧‧‧電壓
XOR1~XOR6‧‧‧互斥或閘

圖1係依據本發明一實施例的顯示裝置控制方法。圖2係依據本發明一實施例的顯示裝置架構示意圖。圖3係對應於圖2的信號時序圖。圖4A係依據本發明一實施例的電壓預調電路與資料線的電路架構示意圖。圖4B係對應於圖4A的信號時序示意圖。圖4C係依據本發明另一實施例的電壓預調電路與資料線的電路架構示意圖。圖4D係對應於圖4C的信號時序示意圖。圖5係依據本發明一實施例的特徵值計算方法流程圖。圖6係依據本發明一實施例的特徵判斷電路部份電路示意圖。圖7係依據本發明另一實施例的特徵判斷電路部份電路示意圖。圖8係依據本發明另一實施例的顯示裝置電路架構示意圖。圖9A係對應於圖2之畫素驅動信號對應時序圖。圖9B係對應於圖8之畫素驅動信號對應時序圖。圖10係依據本發明一實施例的灰階控制曲線圖。

Claims

一種顯示裝置控制方法，適用於一種顯示裝置，所述方法包含：當收到該顯示裝置的一第一掃描線所驅動的多個第一畫素的多個第一畫素驅動信號時，取得關於該第一掃描線的該些第一畫素驅動信號的一第一特徵值，該第一掃描線於一第一時間區間被驅動；當收到該顯示裝置的一第二掃描線所驅動的多個第二畫素的多個第二畫素驅動信號時，取得關於該第二掃描線的該些第二畫素驅動信號的一第二特徵值，該第二掃描線於一第二時間區間被驅動，且該第二時間區間於時間上晚於且鄰接於該第一時間區間；以及依據該第一特徵值與該第二特徵值，選擇性地於該第二時間區間停止一第一預設機制或啟動一第二預設機制。
如申請專利範圍第1項所述的方法，其中於依據該第一特徵值與該第二特徵值，選擇性地於該第二時間區間停止該第一預設機制的步驟中，包含：計算該第一特徵值與該第二特徵值的一差異值；以及當該差異值小於一差異門檻值時，停止該第一預設機制。
如申請專利範圍第1項所述的方法，其中於依據該第一特徵值與該第二特徵值，選擇性地於該第二時間區間停止該第一預設機制的步驟中，包含：判斷該第一特徵值或該第二特徵值是否為一預設特徵值；以及當該第一特徵值與該第二特徵值其中之一為該預設特徵值時，停止該第一預設機制。
如申請專利範圍第1項所述的方法，其中於得到該第一特徵值的步驟中，包含：將該些第一畫素驅動信號分為N組畫素驅動信號，N為大於1的正整數，且每一組畫素驅動信號包含多個第一畫素驅動信號；依據一第一亮度門檻值與一第二亮度門檻值，給予每一該第一畫素驅動信號對應的一亮度特徵值；依據該些亮度特徵值，計算每一組畫素驅動信號對應的一累計特徵值；以及依據該N個累計特徵值得到該第一特徵值。
如申請專利範圍第1項所述的方法，其中於得到關於該第一特徵值與得到該第二特徵值的步驟中，更包含依據一畫素對應表以得到該第一特徵值與該第二特徵值，該顯示裝置包含多條資料線，該畫素對應表係用以描述該些第一畫素、該些第二畫素與該些資料線之電性耦接關係。
如申請專利範圍第1項所述的方法，其中當停止該第一預設機制時，停能該顯示裝置中的一源極驅動線預充電電路，該源極驅動線預充電電路係用以於被致能時，分別對該些第一畫素與該些第二畫素所對應的多條資料線充電至對應的一第一電壓。
如申請專利範圍第1項所述的方法，其中當停止該第一預設機制時，停能該顯示裝置中的一源極驅動線電荷分享電路，該源極驅動線電荷分享電路係用以於被致能時，使該些第一畫素與該些第二畫素所對應的多條資料線其中部分彼此電荷分享。
如申請專利範圍第1項所述的方法，其中啟動該第二預設機制時，選擇性地致能該顯示裝置中的一灰階控制電路，該灰階控制電路係用以於被致能時，調整該些第一畫素與該些第二畫素其中至少部份畫素的灰階值。
如申請專利範圍第8項所述的方法，更包含依據該顯示裝置的一運作溫度與該預設機制是否被啟動，以決定是否致能一灰階控制電路用以於被致能時，調整該些第一畫素與該些第二畫素其中至少部份畫素的灰階值。
一種顯示裝置，包含：多個第一畫素；多個第二畫素；一第一掃描線，電性耦接於該些第一畫素，用以於一第一時間區間驅動該些第一畫素；一第二掃描線，電性耦接於該些第二畫素，用以於一第二時間區間驅動該些第二畫素，該第二時間區間於時間上晚於且鄰接於該第一時間區間；多條資料線，每一該資料線電性耦接該些第一畫素其中之一與該些第二畫素其中之一；一電壓預調電路，電性耦接該些資料線，用以對該些資料線進行預充電或電荷分享；以及一特徵判斷電路，當收到對應於該些第一畫素的多個第一畫素驅動信號時，該特徵判斷電路據以取得關於該些第一畫素驅動信號的一第一特徵值，並當收到對應於該些第二畫素的多個第二畫素驅動信號時，該特徵判斷電路據以取得關於該些第二畫素驅動信號的一第二特徵值，該特徵判斷電路並依據該第一特徵值與該第二特徵值，選擇性地於該第二時間區間停能該電壓預調電路。
如申請專利範圍第10項所述的顯示裝置，其中該特徵判斷電路包含：一運算電路，用以計算該第一特徵值與該第二特徵值的一差異值；以及一比較電路，電性耦接於該運算電路用以比較該差異值與一差異門檻值，以產生一停能信號。
如申請專利範圍第10項所述的顯示裝置，其中該顯示裝置更包含一儲存媒介電性耦接至該特徵判斷電路，用以儲存至少一預設特徵值，且該特徵判斷電路判斷該第一特徵值或該第二特徵值是否為一預設特徵值，當該第一特徵值與該第二特徵值其中之一為該預設特徵值時，該特徵判斷電路停能該電壓預調電路。
如申請專利範圍第10項所述的顯示裝置，其中該特徵判斷電路係將該些第一畫素驅動信號分為N組畫素驅動信號，N為大於1的正整數，且每一組畫素驅動信號包含多個第一畫素驅動信號，該特徵判斷電路並依據一第一亮度門檻值與一第二亮度門檻值，給予每一該第一畫素驅動信號對應的一亮度特徵值，再依據該些亮度特徵值，計算每一組畫素驅動信號對應的一累計特徵值，從而依據該N個累計特徵值得到該第一特徵值。
如申請專利範圍第10項所述的顯示裝置，更包含一儲存媒介電性耦接至該特徵判斷電路，用以儲存一畫素對應表，且該特徵判斷電路係依據該些第一畫素驅動信號與該畫素對應表得到該第一特徵值，並依據該些第二畫素驅動信號與該畫素對應表得到該第二特徵值，其中該畫素對應表係用以描述該些第一畫素、該些第二畫素與該些資料線之電性耦接關係。
如申請專利範圍第10項所述的顯示裝置，其中該電壓預調電路係一源極驅動線預充電電路或一源極驅動線電荷分享電路，其中該源極驅動線電荷分享電路係用以於被致能時，使該些第一畫素與該些第二畫素所對應的多條資料線其中部分彼此電荷分享，而該源極驅動線預充電電路係用以於被致能時，分別對該些第一畫素與該些第二畫素所對應的多條資料線充電至對應的一第一電壓。
如申請專利範圍第10項所述的顯示裝置，更包含一灰階控制電路，該灰階控制電路係用以於被致能時，調整該些第一畫素與該些第二畫素其中至少部份畫素的灰階值，當該特徵判斷電路判斷該第一特徵值符合一預設特徵或該第二特徵值符合該預設特徵時，該灰階控制電路選擇性地被致能。
如申請專利範圍第16項所述的顯示裝置，更包含一溫度控制器，當該特徵判斷電路判斷該第一特徵值符合一預設特徵或該第二特徵值符合該預設特徵時，該溫度控制器依據該顯示裝置的一運作溫度決定是否致能該灰階控制電路。