TWI587116B - 電壓調節晶片 - Google Patents

電壓調節晶片 Download PDF

Info

Publication number
TWI587116B
TWI587116B TW104128595A TW104128595A TWI587116B TW I587116 B TWI587116 B TW I587116B TW 104128595 A TW104128595 A TW 104128595A TW 104128595 A TW104128595 A TW 104128595A TW I587116 B TWI587116 B TW I587116B
Authority
TW
Taiwan
Prior art keywords
voltage
power
pin
switch
control signal
Prior art date
Application number
TW104128595A
Other languages
English (en)
Other versions
TW201544924A (zh
Inventor
洪明哲
盧巧玲
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW104128595A priority Critical patent/TWI587116B/zh
Publication of TW201544924A publication Critical patent/TW201544924A/zh
Application granted granted Critical
Publication of TWI587116B publication Critical patent/TWI587116B/zh

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

電壓調節晶片
本發明係有關於一種電壓調節器，特別有關於具有節電設計的電壓調節器。
第1圖圖解傳統的一種電壓調節器100之節電設計。如圖所示，電壓調節器100係安裝於一電路板102上，接收一電源供應器104所供應的一第一電壓Vin，並將該第一電壓Vin轉換為一第二電壓Vout，作為電路板102上所安裝之模塊(如晶片、或電路)106_1…106_4的電力來源。傳統技術係在電壓調節器100之後設置一節電開關108，由控制信號110控制，以於電路板有節電需求時，斷開第二電壓Vout對模塊106_1…106_4之供電，以達成節電。
然而，第1圖之電壓調節器100本身在模塊106_1…106_4節電時事實上還是持續供電，消耗相當大的能量。
根據本發明一種實施方式所實施的一電壓調節晶片包括一功率電晶體、一節電開關、一節電開關控制電路、一第一接腳、一第二接腳、以及一第三接腳。該功率電晶體係用於驅動一第一電壓至一第二電壓的轉換並具有一控制端。該節電開關耦接該功率電晶體之該控制端，在該節電開關控制電路 控制下導通或斷路。該節電開關於導通時將該功率電晶體之控制信號接入該功率電晶體之該控制端，並於不導通時使該功率電晶體之控制信號自該功率電晶體之該控制端斷開。第一接腳耦接該第一電壓。第二接腳則輸出該第二電壓。第三接腳則耦接一地端電位。
下文特舉實施例，並配合所附圖示，詳細說明本發明內容。
100‧‧‧電壓調節器
102‧‧‧電路板
104‧‧‧電源供應器
106_1…106_4‧‧‧晶片或電路
108‧‧‧節電開關
110‧‧‧節電開關108之控制信號
200‧‧‧電壓調節器
202‧‧‧電壓調節基礎結構
204‧‧‧節電開關控制電路
206‧‧‧電壓評價邏輯電路
300‧‧‧電壓調節器
302‧‧‧帶隙電壓產生器
304‧‧‧比較器
306‧‧‧內部下拉阻抗
308‧‧‧計時器
310‧‧‧CS_PS產生邏輯電路
312、314‧‧‧比較器
316‧‧‧計時器
318‧‧‧PWRGD產生邏輯電路
700‧‧‧電壓調節器
702‧‧‧脈衝信號控制電路
704‧‧‧驅動器
CS_PS‧‧‧節電開關PS之控制信號
CS_PT‧‧‧功率電晶體PT之控制信號
EuP_EN‧‧‧節電致能信號
GND‧‧‧地端電位
PS‧‧‧節電開關
PT‧‧‧功率電晶體
PT_con‧‧‧功率電晶體PT之控制端
PWRGD‧‧‧電源狀況指標
R‧‧‧阻抗元件
Resume_In、Resume_Out‧‧‧喚醒輸入信號、喚醒輸出信號
S402…S414、S502…S508‧‧‧步驟
SCL、SDA‧‧‧對應計時器316、308的計時器控制信號
SMBus‧‧‧系統管理匯流排
VC1‧‧‧第一電壓Vin之低標Vin_LT電壓
VC2‧‧‧第二電壓Vout之低標Vout_LT電壓
Vfb‧‧‧回授電壓
Vin、Vout‧‧‧第一電壓、第二電壓
Vin_LT、Vout_LT‧‧‧第一電壓之低標、第二電壓之低標
Vref‧‧‧參考電壓
第1圖圖解傳統的一種電壓調節器100之節電設計；第2圖根據本發明一種實施方式圖解一電壓調節器200；第3圖根據本發明一種實施方式圖解一電壓調節器300，其中基於線性穩壓器(LDO Regulator)之設計實現電壓調節基礎結構(對應第2圖方塊202)；第4A、4B與4C圖用於討論節電開關控制電路204，係有關於主機板上晶片組(chip set)之供電；第5A、5B與5C圖用於討論該電壓評價邏輯電路206；第6A…6D圖圖解電壓調節器300除了完整以一晶片實現，更可如何變形；第7圖根據本發明一種實施方式圖解一電壓調節器700，其中基於脈衝控制穩壓器(Switching voltage Regulator)之設計實現電壓調節基礎結構(對應第2圖方塊202)。
以下敘述列舉本發明的多種實施例。以下敘述介 紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第2圖根據本發明一種實施方式圖解一電壓調節器200，其中將一第一電壓Vin轉換為第二電壓Vout的電壓調節基礎結構202可基於線性形式(如LDO Regulator)或脈衝控制形式(Switching voltage Regulator)或其他形式實現。電壓調節基礎結構202係採用一功率電晶體(power transistor)PT驅動第一電壓Vin至一第二電壓Vout的轉換。本案所揭露之電壓調節器200係在功率電晶體PT之控制端PTcon耦接一節電開關PS，並包含一節電開關控制電路204以控制信號CS_PS控制該節電開關PS。該節電開關PS於導通時將該功率電晶體PT之控制信號CS_PT接入該功率電晶體PT之該控制端PTcon，並於不導通時使該功率電晶體PT之控制信號CS_PT自該功率電晶體PT之該控制端PTcon斷開。
在第2圖所示實施方式中，該節電開關控制電路204包括根據一節電致能信號EuP_EN運作。該節電致能信號EuP_EN係於該第二電壓Vout所供電之模塊遭切換為待機時(如，進入計算機系統所定義之S5狀態)切換為致能狀態。根據該節電致能信號EuP_EN被致能，該節電開關控制電路204於該第二電壓Vout所供電的模塊遭切換為待機時切換該節電開關PS至不導通。
此外，第2圖所述之電壓調節器200更具一電壓評價邏輯電路206，根據該第一電壓Vin以及該第二電壓Vout輸出一電源狀況指標PWRGD標示該第二電壓Vout可靠與否。該節電 開關控制電路204可更耦接一喚醒輸入信號Resume_In並接收該電源狀況指標PWRGD。在該喚醒輸入信號Resume_In致動後，若該電源狀況指標PWRGD標示該第二電壓Vout可靠，該節電開關控制電路204以一喚醒輸出信號Resume_Out將該第二電壓Vout供電之模塊自待機喚醒。
第3圖根據本發明一種實施方式圖解一電壓調節器300，其中基於線性穩壓器(LDO Regulator)之設計實現電壓調節基礎結構(對應第2圖方塊202)。如圖所示，一參考電壓Vref基於一帶隙(bandgap)電壓產生器302而產生，與第二電壓Vout之回授電壓Vfb一併交由比較器304作比較，以產生該功率電晶體PT之控制信號CS_PT，經該節電開關PS傳遞給功率電晶體PT，決定功率電晶體PT的導通通道，因而調節該第二電壓Vout之準位。在此實施例中，上述回授電壓Vfb是經由兩電阻R分壓而產生，然而本發明不限定於此種回授方式。在一可能實施例中，可採用其他回授方式用以產生上述回授電壓Vfb。
參考第3圖所示之節電開關控制電路204，其中包括一內部下拉阻抗306、一計時器308以及一CS_PS產生邏輯電路310。
內部下拉阻抗306耦接於該節電開關控制電路204對該節電致能信號EuP_EN的一接收端，避免該接收端之電位因未知第三態(tri-state)而浮動。計時器308則用於計數該節電致能信號EuP_EN是否持續致能一時間量。CS_PS產生邏輯電路310於該節電致能信號EuP_EN持續致能該時間量時確認節電需求，切換該節電開關PS之控制信號CS_PS的狀態，使該節電 開關PS不導通，第二電壓Vout不供電。在一實施例中，上述該節電開關控制電路204之計時器308所計時的時間量可被設定為0秒。
關於第二電壓Vout之重新供電，CS_PS產生邏輯電路310係基於喚醒輸入信號Resume_In所指示的一喚醒事件(wake-up event)切換該節電開關PS之控制信號CS_PS的狀態，使該節電開關PS導通。此時控制信號CS_PT經由該節電開關PS傳遞給功率電晶體PT，繼而導通功率電晶體PT，因而提升第二電壓Vout。CS_PS產生邏輯電路310進一步考量第二電壓Vout之可靠度，於該電源狀況指標PWRGD標示該第二電壓Vout可靠時切換該喚醒輸出信號Resume_Out(用以喚醒後端模塊)之狀態，使第二電壓Vout所供電之模塊自待機喚醒。
參考第3圖所示之電壓評價邏輯電路206，其中包括比較器312與314、計時器316以及PWRGD產生邏輯電路318。
比較器312將第一電壓Vin經分壓器分壓後的電壓VC1與參考電壓Vref比較，用以判斷該第一電壓Vin是否低於該第一電壓Vin之低標。PWRGD產生邏輯電路318於比較器312顯示該第一電壓Vin低於該第一電壓Vin之低標時即刻以該電源狀況指標PWRGD標示該第二電壓Vout不可靠，以避免後端電路在不可靠電源操作下動作。
比較器314將第二電壓Vout經分壓器分壓後的電壓VC2與參考電壓Vref比較，用以判斷該第二電壓Vout是否超出該第二電壓Vout之低標。計時器316耦接比較器314之輸出端， 計數該第二電壓Vout是否超出該第二電壓Vout之低標長達一時間量。PWRGD產生邏輯電路318於比較器314顯示該第二電壓Vout高於該第二電壓Vout之低標長達該時間量後以該電源狀況指標PWRGD標示該第二電壓Vout可靠，如此便可保證後端電路將在一可靠電源操作下進行運作。
PWRGD產生邏輯電路318更不透過計時器316而耦接該比較器314，於比較器314顯示該第二電壓Vout下拉至低於該第二電壓Vout之低標時即刻以該電源狀況指標PWRGD標示該第二電壓Vout不可靠，以避免後端電路在不可靠電源操作下動作。
第4A、4B與4C圖用於討論節電開關控制電路204，係有關於主機板上晶片組(chipset)之供電。請同時參考第2圖以及第3圖。
參考第4A圖，晶片組SLP_S5#信號隨系統由工作模式(S0狀態)切換至待機模式(S5狀態)而自高準位切換為低準位，節電致能信號EuP_EN隨之變動。在一實施例中，節電致能信號EuP_EN耦接至晶片組SLP_S5#信號。一般而言，當晶片組SLP_S5#信號為高位準時，系統處於工作模式(S0狀態)，此時節電致能信號EuP_EN為不致能狀態。當晶片組SLP_S5#信號為低位準時，系統處於待機模式(S5狀態)，此時節電致能信號EuP_EN為致能狀態。一旦節電致能信號EuP_EN維持低準位達10秒(此數值可視系統需求設定，在一實施例中，此數值可被設定為0秒)，節電開關PS之控制信號CS_PS切換狀態，使節電開關PS斷路，功率電晶體PT繼而不導通，第二電壓Vout下拉， 耗能銳減，系統始進入節電模式。在一實施例中，節電模式是符合歐盟能效要求(Energy Using Product/Energy Related Product，簡稱EuP/ErP)的相關規範，也就是說，在節電模式下，整個系統(包含電源供應器)在待機模式下的功耗不得超過0.5瓦特以及整個系統(不包含電源供應器)在待機模式下的功耗不得超過0.25瓦特。在一實施例中，節電模式下的系統功耗係低於待機模式(S5狀態)下的的系統功耗。
參考第4B圖，一喚醒事件發生，使系統與主機板上晶片組由「節電模式」回到「待機模式(S5狀態)」。該喚醒輸入信號Resume_In反應喚醒事件。按壓確認後(de-bounce)，節電開關PS之控制信號CS_PS切換狀態，節電開關PS導通，功率電晶體PT繼而導通，第二電壓Vout提升。第二電壓Vout穩定供應達150毫秒(此數值可視系統需求設定)後，電源狀況指標PWRGD標示第二電壓Vout可靠。接著，該喚醒輸出信號Resume_Out可設定於20毫秒(此數值可視系統需求設定)後致動，晶片組SLP_S5#信號將隨之稍後切換，使主機板上晶片組由「待機模式(S5狀態)」切換至「工作模式(S0狀態)」。
第4C圖以流程圖討論節電開關控制電路204之操作。回應該節電致能信號EuP_EN所反應的節電需求，步驟S402判斷該節電致能信號EuP_EN是否維持其致動準位達一預定時間，例如10秒。若不達10秒，則結束流程。若滿足10秒低標，則切換該控制信號CS_PS的狀態，使節電開關PS斷路，繼而功率電晶體PT不導通，第二電壓Vout下拉(步驟S404)。接著，監控該喚醒輸入信號Resume_In以偵測有無喚醒事件發生(步驟 S406)。若沒有發生喚醒事件，則繼續進行步驟S406。若發生喚醒事件，則切換該控制信號CS_PS之狀態，使節電開關PS導通，繼而使功率電晶體PT導通，第二電壓Vout提升(步驟S408)。 接著，監控第二電壓Vout是否維持穩定達一預定時間，例如150毫秒(步驟S410)。若否，則繼續進行步驟S410。一旦確認第二電壓Vout維持穩定長達150毫秒，則令電源狀況指標PWRGD標示第二電壓Vout可靠並靜待一預定時間，例如20毫秒(步驟S412)，並於20毫秒後，以該喚醒輸出信號Resume_Out喚醒第二電壓Vout所供電的後方模塊(步驟S414)。
第5A、5B與5C圖用於討論該電壓評價邏輯電路206。 請同時參考第2圖以及第3圖。
參考第5A圖，第一電壓Vin給電，第二電壓Vout隨之提升。一旦第二電壓Vout達其低標Vout_LT達150毫秒(此數值可視系統需求設定)，電源狀況指標PWRGD轉態，標示該第二電壓Vout可靠。
參考第5B圖，一旦第一電壓Vin突然掉電至低於其低標Vin_LT，則電源狀況指標PWRGD即刻轉態以標示該第二電壓Vout不可靠，而無須等待第二電壓Vout。在其他突發事件中，即使第一電壓Vin無異常但第二電壓Vout突發掉電使第二電壓Vout低於低標Vout_LT，電源狀況指標PWRGD也會即刻轉態標示該第二電壓Vout不可靠。
第5C圖以流程圖討論該電壓評價邏輯電路206之操作。當第二電壓Vout提升至低標且維持穩定達一預定時間，例如150毫秒，則令電源狀況指標PWRGD標示該第二電壓Vout 為優良(GOOD)(步驟S502)。接著，監控第一電壓Vin與第二電壓Vout(步驟S504)。若第一電壓Vin突發掉電，則令電源狀況指標PWRGD標示該第二電壓Vout為不良(步驟S506)。若第二電壓Vout突發掉電，則令電源狀況指標PWRGD標示該第二電壓Vout為不良(步驟S508)。
本案所揭露之電壓調節器可以晶片方式實現。第6A…6D圖圖解電壓調節器300除了完整以一晶片實現，更可如何變形。
第6A圖是將回授電壓Vfb的分壓器設置在晶片之外，晶片為接收該回授電壓Vfb特別設計一晶片腳位。如此設計使得回授電壓Vfb可以隨第二電壓Vout需求改變而簡單調整。在此實施例中，上述回授電壓Vfb是經由兩電阻R分壓而產生，然而本發明不限定於此種回授方式。在一可能實施例中，可採用其他回授方式用以產生上述回授電壓Vfb。
第6B圖是在晶片中更設置一系統管理匯流排SMBus，並使晶片更供應晶片腳位接收計時器控制信號SCL與SDA。來自外部之計時器控制信號SCL與SDA經由上述系統管理匯流排SMBus可設定該電壓評價邏輯電路206之計時器316所計時的時間量與該節電開關控制電路204之計時器308所計時的時間量。
第6C圖是將第一電壓Vin之低標Vin_LT電壓VC1的設定電路設置在晶片之外，晶片為接收電壓VC1特別設計一晶片腳位。如此設計使得第一電壓Vin之低標Vin_LT可簡單調整(藉由調整設定電路之分壓阻抗)。在此實施例中，上述低標 Vin_LT電壓是經由兩電阻R(設定電路)對第一電壓Vin分壓而產生，然而本發明不限定於此種設定方式。在一可能實施例中，可採用其他設定方式用以產生上述低標Vin_LT電壓。舉例來說，第3圖中對第一電壓Vin進行分壓的分壓器即為一種設定電路，且該設定電路位於晶片內部。
第6D圖是將第二電壓Vout之低標Vout_LT電壓VC2的設定電路設置在晶片之外，晶片為接收電壓VC2特別設計一晶片腳位。如此設計使得第二電壓Vout之低標Vout_LT可簡單調整(藉由調整設定電路之分壓阻抗)。在此實施例中，上述低標Vout_LT電壓是經由兩電阻R(設定電路)對第二電壓Vout分壓而產生，然而本發明不限定於此種設定方式。在一可能實施例中，可採用其他設定方式用以產生上述低標Vout_LT電壓。舉例來說，第3圖中對第二電壓Vout進行分壓的分壓器即為一種設定電路，且該設定電路位於晶片內部。
第7圖根據本發明一種實施方式圖解一電壓調節器700，其中基於一種脈衝控制穩壓器(Switching voltage Regulator)之設計實現其電壓調節基礎結構(對應第2圖方塊202)。如圖所示，所揭露之節電開關PS是安置在脈衝信號控制電路702與功率電晶體PT之驅動器704之間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧電壓調節器
202‧‧‧電壓調節基礎結構
204‧‧‧節電開關控制電路
206‧‧‧電壓評價邏輯電路
CS_PS‧‧‧節電開關PS之控制信號
CS_PT‧‧‧功率電晶體PT之控制信號
EuP_EN‧‧‧節電致能信號
PS‧‧‧節電開關
PT‧‧‧功率電晶體
PTcon‧‧‧功率電晶體PT之控制端
PWRGD‧‧‧電源狀況指標
CS_PT‧‧‧功率電晶體PT之控制信號
EuP_EN‧‧‧節電致能信號
GND‧‧‧地端電位
PS‧‧‧節電開關
PT‧‧‧功率電晶體
PTcon‧‧‧功率電晶體PT之控制端
PWRGD‧‧‧電源狀況指標
R‧‧‧阻抗元件
Resume_In、Resume_Out‧‧‧喚醒輸入信號、喚醒輸出信號
S402…S414、S502…S508‧‧‧步驟
SCL、SDA‧‧‧對應計時器316、308的計時器控制信號
SMBus‧‧‧系統管理匯流排
VC1‧‧‧第一電壓Vin之低標Vin_LT電壓
VC2‧‧‧第二電壓Vout之低標Vout_LT電壓
Vfb‧‧‧回授電壓
Vin、Vout‧‧‧第一電壓、第二電壓
Vin_LT、Vout_LT‧‧‧第一電壓之低標、第二電壓之低標
Vref‧‧‧參考電壓

Claims (11)

  1. 一電壓調節晶片，包括：一功率電晶體，驅動一第一電壓至一第二電壓的轉換，具有一控制端；一節電開關，耦接該功率電晶體之該控制端，於導通時將該功率電晶體之控制信號接入該功率電晶體之該控制端以導通該功率電晶體，並於不導通時使該功率電晶體之控制信號自該功率電晶體之該控制端斷開以不導通該功率電晶體；一節電開關控制電路，控制該節電開關；一第一接腳，耦接該第一電壓；一第二接腳，輸出該第二電壓；以及一第三接腳，耦接一地端電位。
  2. 如申請專利範圍第1項所述之電壓調節晶片，更包括：一第四接腳，接收一回授電壓；其中該晶片所接收的該回授電壓係用來調節該功率電晶體之該控制信號。
  3. 如申請專利範圍第2項所述之電壓調節晶片，更包括：一第五接腳，根據該第一電壓以及該第二電壓輸出一電源狀況指標標示該第二電壓可靠與否。
  4. 如申請專利範圍第3項所述之電壓調節晶片，其中：當該第一電壓低於該第一電壓之低標時即刻以該電源狀況指標標示該第二電壓不可靠；當該第二電壓下拉至低於該第二電壓之低標時即刻以該電源狀況指標標示該第二電壓不可靠；以及 當該第二電壓拉升至高於該第二電壓之低標長達一時間量後以該電源狀況指標標示該第二電壓可靠。
  5. 如申請專利範圍第1項所述之電壓調節晶片，更包括：一第六接腳，接收一節電致能信號，用以切換該節電開關之控制信號的狀態，使該節電開關導通或不導通；其中該節電致能信號係根據該第二電壓所供電之模塊遭切換為待機而切換為致能狀態，使得該節電開關不導通。
  6. 如申請專利範圍第1項所述之電壓調節晶片，更包括：一第七接腳，接收一喚醒輸入信號，以基於該喚醒輸入信號所指示的一喚醒事件切換該節電開關之控制信號的狀態，使該節電開關導通。
  7. 如申請專利範圍第1項所述之電壓調節晶片，更包括：一第八接腳，輸出一喚醒輸出信號，該喚醒輸出信號係於一電源狀況指標標示該第二電壓可靠時切換狀態，以使該第二電壓所供電之模塊自待機喚醒。
  8. 如申請專利範圍第2項所述之電壓調節晶片，其中該第二電壓更經由一回授電路耦接至該晶片該第四接腳。
  9. 如申請專利範圍第3項所述之電壓調節晶片，更包括：一第九接腳，接收一計時器控制信號，該計時器控制信號係用以設定該電源狀況指標之產生邏輯電路的一第一時間量；以及一第十接腳，接收一對應計時器控制信號，該對應計時器控制信號係用以設定該節電開關控制電路一第二時間量。
  10. 如申請專利範圍第1項所述之電壓調節晶片，更包括： 一第四接腳，接收該第一電壓之一第一低標電壓；其中該第一低標電壓係用來調節該功率電晶體之該控制信號。
  11. 如申請專利範圍第1項所述之電壓調節晶片，更包括：一第四接腳，接收該第二電壓之一第二低標電壓；其中該第二低標電壓係用來調節該功率電晶體之該控制信號。
TW104128595A 2014-05-07 2014-05-07 電壓調節晶片 TWI587116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104128595A TWI587116B (zh) 2014-05-07 2014-05-07 電壓調節晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104128595A TWI587116B (zh) 2014-05-07 2014-05-07 電壓調節晶片

Publications (2)

Publication Number Publication Date
TW201544924A TW201544924A (zh) 2015-12-01
TWI587116B true TWI587116B (zh) 2017-06-11

Family

ID=55407075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128595A TWI587116B (zh) 2014-05-07 2014-05-07 電壓調節晶片

Country Status (1)

Country Link
TW (1) TWI587116B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814085B2 (ja) * 2017-03-31 2021-01-13 エイブリック株式会社 監視回路及び半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603292B1 (en) * 2001-04-11 2003-08-05 National Semiconductor Corporation LDO regulator having an adaptive zero frequency circuit
TW200623574A (en) * 2004-09-30 2006-07-01 Freescale Semiconductor Inc Apparatus and method for high speed voltage regulation
US7362080B2 (en) * 2004-08-27 2008-04-22 Samsung Electronics Co., Ltd. Power regulator having over-current protection circuit and method of providing over-current protection thereof
US7459891B2 (en) * 2006-03-15 2008-12-02 Texas Instruments Incorporated Soft-start circuit and method for low-dropout voltage regulators
TW201327085A (zh) * 2011-12-28 2013-07-01 Skymedi Corp 適用於邏輯系統的線性電壓調節電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603292B1 (en) * 2001-04-11 2003-08-05 National Semiconductor Corporation LDO regulator having an adaptive zero frequency circuit
US7362080B2 (en) * 2004-08-27 2008-04-22 Samsung Electronics Co., Ltd. Power regulator having over-current protection circuit and method of providing over-current protection thereof
TW200623574A (en) * 2004-09-30 2006-07-01 Freescale Semiconductor Inc Apparatus and method for high speed voltage regulation
US7459891B2 (en) * 2006-03-15 2008-12-02 Texas Instruments Incorporated Soft-start circuit and method for low-dropout voltage regulators
TW201327085A (zh) * 2011-12-28 2013-07-01 Skymedi Corp 適用於邏輯系統的線性電壓調節電路

Also Published As

Publication number Publication date
TW201544924A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
TWI503645B (zh) 電壓調節器、方法與晶片
TWI455087B (zh) 低耗電顯示控制方法與相關顯示控制器
TWI509403B (zh) 電子裝置
US9904347B2 (en) Field device
JP2008033461A (ja) 定電圧電源回路
CN103107693A (zh) 测试电源装置
US20100250983A1 (en) Power saving control system
US20130307519A1 (en) Switching circuit and electronic device using the same
US8686707B2 (en) Voltage regulator with power saving function
US20180159634A1 (en) Receiver circuit with low power consumption and method for reducing power consumption of receiver system
TWI587116B (zh) 電壓調節晶片
CN108958448A (zh) 主板上电控制电路
TWI533580B (zh) 節能之控制晶片及其控制系統
US8013644B2 (en) Power supply circuit for south bridge chip
US9853535B2 (en) External power supply and system connection detection unit applied thereto
US10019022B2 (en) Level shifting module and power circuit and method of operating level shifting module
US9705323B2 (en) Power supply system and power control circuit thereof
CN212463065U (zh) 一种嵌入式设备电源供电装置
US20170083080A1 (en) Data processing device and data processing system
CN108509372B (zh) 一种片上系统芯片
US10216253B2 (en) Universal serial bus hub and control method thereof
TWI493330B (zh) 電源控制裝置及電源控制系統
US20120014081A1 (en) Voltage adjusting circuit, method, and motherboard including same
CN203933433U (zh) 省电型电源供应装置
US8954776B2 (en) Energy-saving circuit for motherboard