TWI583964B - 越零點偵測方法及越零點偵測系統 - Google Patents

Description

越零點偵測方法及越零點偵測系統 【相關申請之相互參考】

本申請案主張2012年4月11日申請的第61/622,896號美國臨時申請案以及2012年12月3日申請的第61/732,608號美國臨時申請案的權益及優先權，並皆合併於此參考。

本發明係關於越零偵測系統及方法。

本文提供的先前技術描述的目的是呈現本案之一般背景。發明人的工作、於此先前技術部分所描述的工作，以及各種不作為申請時先前技術之描述，並非明示亦非暗示地承認為本發明之先前技術。

不同國家或地區具有不同的電源電力分布標準。電源電壓訊號係為電源電力的例子，其分布於且用於提供不同裝置動力，像是照明裝置、可攜式電器、家用網路節點(例如：多媒體家用網路節點)、其他網路節點及/或其他系統及/或需要電力的裝置。電源電壓訊號亦通常被稱為線電壓或國內電源訊號。舉例而論，美國的電源電壓約為120Vrms(均方根電壓(root-mean-square)，頻率約為60Hz)，而西班牙的電源電壓約為230Vrms(頻率約為50Hz)。其他國家及/或地區依照電源電壓分布法規而改變。

為了安規理由，用於傳送電源電壓訊號之電源電壓電路系統係電性隔離於用以提供動力於像是：設備、家用 網路節點及/或其他網路節點之低電壓電路系統。此外，越零偵測器典型地用以提供電源電壓訊號之電源電壓週期能同步化。電源電壓週期之同步允許網路之該些節點之低電壓電路系統之間的同步化通訊

越零偵測器會偵測電源電壓訊號之越零點，且越零點表示電源電壓訊號之空間位置(對應時間)。電源電壓訊號之越零點偵測係用以同步化電源電壓週期。

在此揭露之一實施例中，提供一種越零點偵測方法。該方法包含：過濾電源電壓訊號中之雜訊；分壓電源電壓訊號以得到低電壓訊號；以及自該低電壓訊號產生一輸出訊號，其中該輸出訊號指示該電源電壓訊號之一越零點。

在此揭露之另一實施例中，提供一種用以偵測越零點之系統。該系統包含：耦合單元，連接於系統之高電壓側及低電壓側之間；以及越零偵測器，連接於高電壓側並分壓過濾電源電壓訊號以及產生輸出訊號以指示過濾電源電壓訊號之越零點。

在此揭露之另一實施例中，提供一種偵測越零點之系統。該系統包含：濾波器，用於過濾電源電壓訊號之雜訊；分壓器，耦接於濾波器並分壓電源電壓訊號以得到低電壓訊號；以及越零偵測器，耦接於分壓器並自低電壓訊號產生輸出訊號，其中輸出訊號指示電源電壓訊號之越零點。

100‧‧‧系統

200‧‧‧系統

274‧‧‧第三電容

275‧‧‧第四電容

310a~310f‧‧‧邊

315‧‧‧波形

405a‧‧‧雜訊

405b‧‧‧雜訊

410a‧‧‧波形線部

410b‧‧‧波形線部

500‧‧‧系統

574‧‧‧第三電容

575‧‧‧第四電容

600‧‧‧高輸入阻抗電路

605‧‧‧電壓選擇器

610‧‧‧電晶體

615‧‧‧電晶體

617‧‧‧負載

620‧‧‧電壓放大器

625‧‧‧電晶體

626‧‧‧電晶體

628‧‧‧節點

630‧‧‧節點

631‧‧‧電晶體

632‧‧‧電晶體

633‧‧‧緩衝器

635‧‧‧緩衝器

636‧‧‧電阻

640‧‧‧電晶體

641‧‧‧電晶體

674‧‧‧電容

675‧‧‧電容

700‧‧‧高輸入阻抗電路

705‧‧‧電晶體

706‧‧‧正向二極體

707‧‧‧正向二極體

708‧‧‧反向二極體

709‧‧‧反向二極體

710‧‧‧電晶體

720‧‧‧電流源

721‧‧‧電流源

722‧‧‧正向二極體

723‧‧‧正向二極體

724‧‧‧反向二極體

725‧‧‧反向二極體

728‧‧‧節點

774‧‧‧電容

775‧‧‧電容

1-105‧‧‧越零偵測電路

1-110‧‧‧電壓源

1-115‧‧‧電源電壓訊號

1-115a‧‧‧差動訊號

1-115b‧‧‧差動訊號

1-120‧‧‧電源線

1-122a‧‧‧電容

1-125‧‧‧耦合單元

1-130‧‧‧高電壓側

1-135‧‧‧低電壓側

1-155‧‧‧PLC類比前端

1-178‧‧‧輸出訊號

1-178a‧‧‧正脈衝

1-178b‧‧‧負脈衝

2-105‧‧‧越零偵測電路

2-110‧‧‧電壓源

2-115‧‧‧電源電壓訊號

2-115a‧‧‧差動訊號

2-115b‧‧‧差動訊號

2-120‧‧‧電源線

2-122a‧‧‧電容

2-122b‧‧‧電容

2-125‧‧‧耦合單元

2-126‧‧‧變壓器

2-130‧‧‧高電壓側

2-135‧‧‧低電壓側

2-140a‧‧‧一次側線圈

2-140b‧‧‧一次側線圈

2-145‧‧‧電容

2-150‧‧‧二次側線圈

2-151‧‧‧變壓器一次側

2-152‧‧‧變壓器二次側

2-155‧‧‧PLC類比前端

2-156‧‧‧發射器

2-157‧‧‧接收器

2-165‧‧‧二次側輸出

2-170‧‧‧第一電容

2-172‧‧‧第二電容

2-175‧‧‧比較器

2-176‧‧‧電容分壓器

2-177a‧‧‧訊號

2-177b‧‧‧訊號

2-178‧‧‧輸出訊號

2-178a‧‧‧正脈衝

2-178b‧‧‧負脈衝

2-180‧‧‧濾波器

2-181‧‧‧電容

2-182‧‧‧第一電阻

2-183‧‧‧第二電阻

3-178a‧‧‧波形

5-105‧‧‧越零偵測電路

5-115‧‧‧電源電壓訊號

5-120‧‧‧電源線

5-122a‧‧‧電容

5-150‧‧‧二次側線圈

5-151‧‧‧變壓器一次側

5-152‧‧‧變壓器二次側

5-170‧‧‧第一電容

5-172‧‧‧第二電容

5-175‧‧‧比較器

5-176‧‧‧電容分壓器

5-178a‧‧‧波形脈衝

5-178b‧‧‧波形脈衝

5-180‧‧‧濾波器

5-390‧‧‧耦合單元

5-391‧‧‧一次側線圈

6-105‧‧‧越零偵測電路

6-170‧‧‧電容

6-172‧‧‧電容

6-175‧‧‧比較器

6-176‧‧‧電容分壓器

6-180‧‧‧第二濾波器

7-105‧‧‧越零偵測電路

7-170‧‧‧電容

7-172‧‧‧電容

7-175‧‧‧比較器

7-176‧‧‧電壓分壓器

7-180‧‧‧第二濾波器

+‧‧‧正輸入

-‧‧‧負輸入

Vdd‧‧‧正電壓值

Vin‧‧‧電壓訊號

Vref0‧‧‧電壓

Vref1‧‧‧電壓

Vref2‧‧‧電壓

VrefN‧‧‧電壓

Vss‧‧‧參考電壓

VCM‧‧‧參考電壓源

圖1係為本揭露根據一實施例之越零偵測電路之系統之方塊圖。

圖2係為本揭露根據另一實施例之越零偵測電路之系統之方

圖3係根據本揭露之一實施例中繪示與越零偵測電路之操作有關之波形之各種圖式。

圖4係根據本揭露之一實施例繪示與過濾電源電壓訊號有關之波形之各種圖式。

圖5係根據本揭露之另一實施例之具越零偵測(ZCD)電路之系統之方塊圖。

圖6係根據本揭露之一實施例之越零偵測電路及連接越零偵測電路之高輸入阻抗電路之圖式。

圖7係為本揭露根據一實施例之越零偵測電路及連接越零偵測電路之高輸入阻抗電路之圖式。

圖8係本揭露根據一實施例用以偵測越零點之方法之流程圖。

本揭露之實施例現在將會以圖式說明之實施例詳細說明做為參考。在任何可能的情況下，相同的參考號碼將盡可能地貫穿使用於圖式之相同或類似的部分。

在接下來的詳細說明中，為達到說明之目的，許多具體細節被提出以提供對此揭露之多種實施例的完善理解。本領域的通常知識者應理解此揭露的各種實施例僅為例示性且不以任何方式受限。受益於本揭露之熟此技藝者將容易聯想到本揭露的其他實施例。

圖1係為本揭露根據一實施例之具越零偵測(ZCD，Zero Crossing Detection)電路1-105之系統100之方塊圖。系統100典型地提供電壓源1-110以沿著電源線1-120提 供電源電壓訊號1-115。電源電壓訊號1-115係典型地由差動訊號1-115a及差動訊號1-115b形成。訊號1-115a相對訊號1-115b具有相位移。兩個訊號1-115a及1-115b實質上具有相同的頻率及振幅。電容1-122a及1-122b亦連接於電源線1-120。

PLC訊號耦合單元1-125係耦接於系統100之高 電壓側1-130與低電壓側1-135之間。耦合單元1-125之一實例係示於圖2之耦合單元2-125。PLC類比前端1-155係連接於耦合單元1-125。

在此揭露之一實施例中，越零偵測(ZCD)電路 1-105具有輸入，其係耦接於耦合單元1-125及耦合單元1-125之高電壓側1-130。對於電壓1-115a及1-115b，越零偵測電路1-105分壓這些電壓1-115a及1-115b之數值並產生帶有正脈衝1-178a及負脈衝1-178b之輸出訊號1-178。正如接下來要討論的，輸出訊號1-178指示電源電壓訊號1-115之越零點。 因此，越零偵測電路1-105產生輸出訊號1-178以指示自高電壓側1-130傳送之電源電壓訊號1-115之越零點。

在一實施例中，正如以下額外細節所討論的，越零偵測電路1-105係過濾電源電壓訊號1-115之雜訊(於電源線1-120中與L-C濾波器特徵一同)，以分壓電源電壓訊號1-115以得到低電壓訊號(例如：圖2之訊號2-177a及/或2-177b)並自低電壓訊號產生輸出訊號1-178。輸出訊號1-178指示電源電壓訊號1-115之越零點

圖2係為本揭露根據另一實施例之具越零偵測電路2-105之系統200之方塊圖。系統200典型地提供電壓源2-110以沿著電源線2-120提供電源電壓訊號2-115。電源電壓訊號2-115係典型地由差動訊號2-115a及差動訊號2-115b形成。訊號2-115a相對訊號2-115b具有相位移。兩個訊號2-115a及2-115b實質上具有相同的頻率及振幅。電容2-122a及2-122b亦連接於電源線2-120。電容2-122a及2-122b與電容2-145充當電容分壓器以產生穿過電容2-145之電壓位準。因此穿過電 容2-145之電壓位準係小於電源電壓訊號2-115之位準。電容2-122a及2-122b亦與一次側線圈2-140a及2-140b作為低通濾波器以過濾疊加於電源電壓訊號2-115之高頻雜訊。

PLC訊號耦合單元2-125耦接於系統200之高電 壓側2-130及低電壓側2-135。耦合單元2-125包含具一次側線圈2-140a、2-140b及耦接於一次側線圈2-140a及2-140b之電容2-145之變壓器2-126。變壓器2-126亦包含二次側線圈2-150。變壓器2-126會自變壓器一次側2-151至變壓器二次側2-152減弱電源電壓訊號2-155。

PLC類比前端2-155係連接於二次側線圈2-150 之二次側輸出2-165。PLC類比前端2-155包含用於傳送訊號之發射器2-156以及用於接收訊號之接收器2-157。

在本揭露之一實施例中，越零偵測(ZCD)電路 2-105具有耦接於變壓器一次側2-151之輸入。越零偵測電路2-105包含第一電容2-170，其具第一板連接於第一一次側線圈2-140a並連接於變壓器一次側2-151之電容2-145。過零偵測電路2-105亦包含第二電容2-172，其具第一板連接於第二一次側線圈2-140b並連接於電容2-145。越零偵測電路2-105亦包含第三電容274，其具第一板連接於第一電容2-170之第二板。第三電容274之第二板係連接於接地電壓Vss。

越零偵測電路2-105亦包含第四電容275，其具 第一板連接於電容2-172之第二板。第四電容275之第二板係連接於接地電壓Vss及第三電容274之第二板。

在越零偵測電路2-105之實施例中，電容2-170 及2-172係為印刷電路板(PCB)電容，且電容274及275係為個別電容器，例如：X或Y等級電容或陶瓷電容器。在越零偵測電路2-105之另一實施例中，電容2-170、2-172、274及275係為個別電容器。

越零偵測電路2-105亦包含比較器2-175，其具 正輸入(+)(經由濾波器2-180)連接於電容274之第一板及電容 2-170之第二板。比較器2-175亦具有負輸入(-)，(經由濾波器2-180)連接於電容275之第一板及電容2-172之第二板。

電容2-170、2-172、274及275形成電容分壓器 2-176，分別分壓電源電壓訊號2-115a及2-115b為低電壓訊號2-177a及2-177b。舉例而言，假使電源電壓訊號2-115約為230 Vrms，電容分壓器2-176之輸出電壓可以約為1.0伏特。

電容分壓器2-176分壓穿過各電容2-170、2-172、 274及275之電壓之行為類似於電阻分壓器進行分壓。此外，電容分壓器2-176提供電源電壓訊號2-115強化隔離。

在另一實施例中，濾波器2-180包含電容2-181、 第一電阻2-182及第二電阻2-183。比較器2-175之正輸入(+)係連接於電容2-181之第一板及電阻2-182之第一端。電阻2-182之第二端連接於電容274之第一板及電容2-170之第二板。

比較器2-175之負輸入(-)連接於電容2-181之第 二板及電阻2-183之第一端。電阻2-183之第二端連接於電容275之第一板及電容2-172之第二板。電容274及275連接於接地電壓Vss，使得電源電壓訊號2-115之共模模式隨著電源電壓訊號2-115之差動模式等比例變弱。

因應低電壓訊號2-177a及2-177b，比較器2-175輸出具正脈衝2-178a及負脈衝2-178b之一輸出訊號2-178。正如接下來要討論的，輸出訊號2-178指示電源電壓訊號2-115之越零點。

當低電壓訊號2-177a係大於低電壓訊號2-177b，比較器2-175輸出正脈衝2-178a。當低電壓訊號2-177a小於低電壓訊號2-177b，比較器輸出負脈衝2-178b。以這樣的方式，藉由越零偵測電路2-105偵測之越零點由比較器2-175中波形2-178之邊緣310a至310f(如圖3所示)表示。

參照圖2及圖3。圖3係根據本揭露之一實施例中繪示與越零偵測電路2-105之操作有關之波形之各種圖。藉 由越零偵測電路2-105偵測之越零點由比較器2-175輸出之波形3-178a中之邊緣310a至310f表示。波形315表示低電壓波形2-177a。

參照圖2及圖4。圖4係根據本揭露之一實施例 繪示與過濾電源電壓訊號2-115a及2-115b有關之波形之各種圖。藉由電容2-122a及電感2-140a形成之LC電路作為用於過濾疊加於電源電壓訊號2-115a之較高頻率雜訊405a之濾波器。當電容2-122a及電感2-140a過濾雜訊405a，電源電壓訊號2-115a會具有更平滑的波形線部410a以指示自訊號2-115a過濾雜訊。

藉由電容2-122b及電感2-140b形成之LC電路作 為用以過濾疊加於電源電壓訊號2-115b之更高頻率雜訊405b之濾波器。當電容2-122b及電感2-140b過濾雜訊405b，電源電壓訊號2-115b會具有更平滑的波形線部410b以指示自訊號2-115b過濾雜訊。

圖5係根據本揭露之另一實施例之具越零偵測 (ZCD)電路5-105之系統500之方塊圖。越零偵測電路5-105類似於先前於圖1至圖4中討論的電路1-105及/或電路2-105。電源線5-120之耦合單元5-390係為變壓器5-390，於變壓器一次側5-151具一次側線圈5-391並於變壓器二次側5-152具二次側線圈5-150。

在本揭露之一實施例中，越零偵測(ZVD)電路 5-105具有輸入，其耦接於電源線5-120上電容5-122a之第一板(及第二板)。類於於以上所述，越之零偵測電路5-105包含第一電容5-170，其具第一板連接於電容5-122a之第一板。越零偵測電路5-105亦包含第二電容5-172，其具第一板連接於電源線5-120上之電容5-122a之第二板。越零偵測電路5-105亦包含第三電容574。第三電容574之第一板係連接於電容5-170之第二板及濾波器5-180。第三電容574之第二板連接於接地電壓Vss及第四電容575之第二板。第四電容575之第 一板連接於濾波器5-180及電容5-172之第二板。

在越零偵測電路5-105之一實施例中，電容5-170 及5-172係為印刷電路板(PCB)電容，且電容574及575係為個別電容器，例如X或Y等級電容器或陶瓷電容器。在越零偵測電路5-105之另一實施例中，電容5-170、5-172、574及575係為個別電容器。

越零偵測電路5-105亦包含比較器5-175，其具 正輸入(+)(經由濾波器5-180)連接於電容574之第一板及電容5-170之第二板。比較器5-175亦具有負輸入(-)，(經由濾波器5-180)連接於電容575之第一板及電容5-172之第二板。濾波器5-180類似於圖2中所討論的濾波器2-180。

電容5-170、5-172、574及575形成電容分壓器 5-176，如同圖1及圖2中討論以分壓電源電壓訊號5-115為低電壓訊號。藉由越零偵測電路5-105偵測之越零點係藉由波形脈衝5-178a及5-178b之邊緣所表示。

越零偵測電路5-105於電源線5-120之連接容許 一次側線圈5-391用於變壓器一次側5-151，且毋須任何或毋須針對一次側線圈5-391作實質修改。此態樣容許減少製造系統500之成本及時間。

在上述討論之電容分壓器(例如：圖2中之電容 分壓器2-176)，任何流入比較器2-175之漏電流將導致低電壓訊號2-177a及2-177b產生相位移。因此越零偵測電路2-105(圖2)之輸出訊號(例如：具脈衝2-178a及2-178b之波形2-178)會產生相位移，電路2-105不能針對同步目的準確地偵測電源電壓訊號2-115之越零點之位置。為了減少流入比較器2-175之漏電流導致相位移的影響，施加於比較器2-175之高輸入阻抗係典型較佳的。

因此，根據本揭露之一實施例中，高輸入阻抗電 路(圖6之電路600或圖7之電路700)連接於比較器2-175(圖2)之輸入或連接比較器5-175(圖5)之輸入，以提供給定量之電 壓偏壓至比較器2-175或比較器5-175之輸入。接下來所討論，電路600(圖6)及/或電路700(圖7)會控制電壓訊號Vin之之共模模式之電壓偏移，其中電壓訊號Vin係由比較器2-175接收且係為電容分壓器2-176(圖2)之輸出。高輸入阻抗電路(例如：電路600或電路700)之各實施例可連接於越零偵測電路200(圖2)或連接於越零偵測電路500(圖5)。

圖6係根據本揭露之一實施例之越零偵測電路 6-105及連接於越零偵測電路6-105之高輸入阻抗電路600之示意圖。阻抗電路600係連接於電容分壓器6-176之輸出及比較器6-175之正輸入(+)及負輸入(-)。在一實施例中，阻抗電路600係(經由第二濾波器6-180)連接於電容分壓器6-176之輸出。電容分壓器6-176類似上述電容分壓器5-176或2-176。 第二濾波器6-180類似於上述第二濾波器5-180或2-180。電容分壓器6-176之輸出可表示為節點628之Vin及節點630之Vip。阻抗電路600係為差動電路。

在一實施例中，阻抗電路600包含電壓選擇器 605、電晶體610、615、625及626以及電壓放大器620。舉例而言，電晶體610及615可為PMOS電晶體，電晶體625及626可為NMOS電晶體。緩衝器635之輸出(經由電阻636)連接於電壓放大器620之正輸入。緩衝器635之輸入經由節點628連接於電晶體615及625以及比較器6-175之負輸入(-)。 節點628亦(經由第二濾波器6-180)連接於電壓分壓器6-176之輸出(經由電容6-172之第二板及電容675之第一板)。

電晶體631、632、640及641、節點630、緩衝器 633、電阻634及第二濾波器6-180係連接或裝配如圖6所示，類似於上述討論之對應元件。因此，節點630亦(經由第二濾波器6-180)連接於電壓分壓器6-176之輸出(經由電容6-170之第二板及電容674之第一板)。

電壓選擇器605藉由正電壓值Vdd施加偏壓且能 夠設計以選擇至少一或更多電壓Vref0、Vref1、Vref2至 VrefN，其中N為整數。例如：Vdd電壓值可以約為2.5伏特。電晶體615亦連接於節點Vin。電晶體615之閘極連接於電壓選擇器605之輸出。

放大器620之正輸入(+)係連接於節點628及越零偵測電路6-105之比較器6-175之正輸入(+)。放大器620之負輸入(-)連接於接下來將要討論之參考電壓源VCM。

節點628(其傳送電壓Vin)亦連接於比較器6-175之負輸入(-)。Vin之電壓值係為電容分壓器6-176之輸出電壓(電容分壓器6-176係藉由電容6-170、6-172、674、675形成)。

比較器6-175可設於積體電路中，像是包含PLC類比前端2-155(圖2)之積體電路；或設於不同積體電路中。任何流入比較器6-175之積體電路之漏電流會典型地偏移電壓訊號Vin之相位，其中電壓訊號Vin係藉由電容分壓器6-176產生。由於在節點628之電壓輸出(Vin)之相位移，比較器6-175不能進行準確地電源電壓訊號2-115(圖2)之越零點偵測。因此，接下來將要討論，電路600(圖6)及電路700(圖7)於節點628各提供相當高的阻抗值，以實質防止電壓訊號Vin於節點628產生相位移。

在本揭露之一實施例中，電路600提供電晶體625及626作為電流源。因為電晶體625及626連接於節點628(或電性途徑628)及參考電壓Vss之間，且因比較器6-175之負輸入(-)亦連接於節點628，電晶體625及626之電流源函數提供相當高之阻抗至比較器6-175之負輸入(-)。如圖示及討論，比較器6-175之負輸入(-)連接於節點628。電晶體625及626之電流源函數(或電流源作用)亦提供相當高之阻抗至在積體電路之輸入之節點628，其中積體電路包含比較器6-175。於比較器6-175之負輸入(-)及於具比較器6-175之積體電路之輸入中之此相當高阻抗會實質防止或實質減少電容分壓器6-176之電壓輸出(Vin)之相位移。因此，比較器6-175可執行準確的電源電壓訊號2-115(圖2)之越零點偵測。接下來將會 討論，放大器620亦修正訊號Vin之共模模式之任何偏移(shift)。

電壓選擇器605控制於負載617之阻抗值。如圖 6所示，負載617位於電壓選擇器605之輸出並包含電晶體610及615。進一步顯示，電晶體610及615係串聯耦接並耦接於正電壓值Vdd與節點628之間。

電晶體610及615共同形成線性電阻617。電壓 選擇器605選擇電壓以提供電晶體615之閘極，基於輸入或執行或裝配於電壓選擇器605之N值。此電壓連同615之閘源電壓(gate-source voltage)設定610之源汲電壓(source-drain voltage)，進而設定電晶體610之電阻，因為電晶體610係位於線性區。基於上述討論，電壓選擇器605控制負載617之阻抗。

在另一例子中，自電壓選擇器605至電晶體615 之閘極之輸入電壓越高，610之源汲電壓會設定的更低。因此，線性電阻617之電阻會增加。此電阻連同藉由電晶體625及626提供及藉由放大器620調整(穿過線性電阻616之)輸出電壓以控制之電阻，提供單端輸入阻抗Zin(並聯於線性電阻元件617及616)。舉例而言，此單端輸入阻抗Zin之範圍落於100萬歐姆，且可以更高至幾乎約10億歐姆。此輸入阻抗Zin提供給藉由比較器6-175接收之低電壓訊號。

放大器620感測節點628及630之共模模式並固 定節點628及630於藉由VCM設定之電壓。此係藉由控制電晶體625及電晶體626之電阻，透過電晶體626之閘極電壓而來進行，因為電晶體626位於線性區，會類似於位在線性區之電晶體610。放大器620之輸出基於在電壓放大器620之負輸入(-)之VCM(共模模式參考電壓)以及位在節點628及630之電壓(如藉由電壓放大器620之正輸入(+)接收的)來設定電晶體625之閘極電壓值。VCM(共模模式參考電壓)係設定為固定電壓，使得比較器6-175之差動輸入對與比較器6-175之尾 電流(tail current)適當地偏壓。參考電壓位準VCM可藉由合適的參考電壓源產生器產生。因此，節點628之電壓值係固定於VCM電壓值並施加於比較器6-175所接收之低電壓訊號。

放大器620測量比較器6-175之兩輸出之共模模 式。當電壓上升，電晶體625之閘極與電晶體626之汲源電壓亦上升。這種方式，線性電阻616之電阻下降，故比較器6-175之輸出之電壓調整至VCM。

圖7係為本揭露根據一實施例之越零偵測電路 7-105及連接越零偵測電路7-105之高輸入阻抗電路700。阻抗電路700係(經由第二濾波器7-180之輸出)連接於電壓分壓器7-176及比較器7-175之正輸入(+)及負輸入(-)。

在一實施例中，阻抗電路700包含電晶體705、 正向二極體706及707、反向二極體708及709、正向二極體722及723(於比較器7-175之負輸入(-)分支)、反向二極體724及725(於比較器7-175之負輸入(-)分支)、電晶體710(於比較器7-175之負輸入(-)分支)以及兩電流源720及721(於比較器7-175之負分支(-))。二極體706及707係相互串聯連接。

正向二極體706及707連接於節點728與接地電 壓位準Vss之間。反向二極體708及709係連接於節點728及接地電壓位準Vss之間。二極體722、723、724及725以及電晶體710連接或裝配如圖7所示，類似於二極體706~709及電晶體705之方式。當產生正靜電放電(ESD，electrostatic discharge)脈衝時，兩正向二極體706及707會導通以保護阻抗電路700。當產生負ESD脈衝時，兩反向二極體708及709會導通。此布局允許移除另外提供Vdd的靜電放電防護。現今因為ESD防護墊藉由ESD裝置連接於僅單一供應器(Vss)，此結構達成零漏電流通過防護墊。

電晶體705具有連接於節點728之閘極，其中節 點728係為第二濾波器7-180之輸出節點。電晶體705亦連接於接地電壓位準Vss與電流源720之間。比較器7-175之正輸 入(+)係連接於電晶體705。

類似地，電晶體710具有連接於節點729之閘 極，其中節點729係為第二濾波器7-180之輸出節點。電晶體710亦連接於接地電壓位準Vss與電流源721之間。比較器7-175之負輸入(-)係連接於電晶體710。電路700會直流偏壓電壓Vin至接地電壓Vss。電壓Vin於小範圍內移動，舉例而言，約自-50mV~50mV。(於節點729之)電壓Vin係驅動至電晶體710之閘極。(於節點728之)電壓Vip係驅動至電晶體705之閘極。值得注意的是，阻抗電路700係為差動電路。

因為正向二極體706及707或反向二極體708及 709之各總臨界電壓係大於電壓Vip，二極體706~709並未導通。因此，少量漏電流自電容7-170、774、775及7-172流經二極體706~709。以這種方式，能夠實質防止低電壓訊號2-177a及2-177b(圖2)之相位移。

如上所述，當二極體706~709於電壓Vip之正常 範圍下關閉時，二極體706~709提供之阻抗是高的。電晶體705之輸入阻抗亦是高的。因此，越零偵測電路7-105之輸入阻抗Zin變高。舉例而論，輸入阻抗Zin約為10億歐姆。

此外或選替地，ESD元件之裝置尺寸可適當地尺 寸化，進而減少自ESD元件之漏電流。

圖8係本揭露根據一實施例用以偵測越零點之 方法之流程圖。於方法800之805中，過濾疊加於電源電壓訊號1-115(圖1)之高頻雜訊。於810中，使用電容分壓器2-176(圖2)以分壓電源電壓訊號1-115a及1-115b為低電壓訊號2-177a及2-177b(圖2)。在一實施例中，於810中，分壓電源電壓訊號之差動模式及共模模式以得到低電壓訊號。

於815中，產生包含電源電壓訊號1-115之越零 點之輸出訊號1-178(圖1)。

上述實施例及方法之其他變化及修改按照本討 論教導是可行的。

執行能儲存於可讀機器或可讀電腦媒介之程式 或程式碼以允許電腦以完成任何上述描述之技術，或是能夠儲存於包含用以執行發明技術之實施例於可讀電腦儀器中之電腦可讀媒介製造物件程式或程式碼，亦包含在揭露之範圍。按照此處討論之教導，上述描述實施例及方法之其他變化及修改是可能的。

包含摘要描述之本揭露之說明實施例之上述說 明並未意指窮盡或限制本揭露為揭露精確形式。在此技術領域的人會明白，具體實施例或實施例之實例在此處描述用以說明之目的，在本揭露之範圍內的各種均等修改是有可能的。

這些修改能夠按照上述詳細說明完成。在所附申請專利範圍中使用的用語不應解釋為限制本揭露於說明書所揭示之具體實施例及請求項。進一步而論，本揭露之範圍係完全藉由所附申請專利範圍中依據請求項詮釋之建構原理而形成。

100‧‧‧系統

1-105‧‧‧越零偵測電路

1-110‧‧‧電壓源

1-115‧‧‧電源電壓訊號

1-115a‧‧‧差動訊號

1-115b‧‧‧差動訊號

1-120‧‧‧電源線

1-122a‧‧‧電容

1-125‧‧‧耦合單元

1-130‧‧‧高電壓側

1-135‧‧‧低電壓側

1-155‧‧‧PLC類比前端

1-178‧‧‧輸出訊號

1-178a‧‧‧正脈衝

1-178b‧‧‧負脈衝

Claims (20)

1. 一種越零點偵測方法，包含：過濾一電源電壓訊號中之雜訊；使用一電容分壓器分壓該電源電壓訊號以得到一低電壓訊號，該低電壓訊號之電壓位準係小於該電源電壓訊號之位準；該電容分壓器包含複數個電容；以及自該低電壓訊號產生一輸出訊號，其中該輸出訊號指示該電源電壓訊號之一越零點。
2. 如請求項1所述之方法，其中該越零點係用以提供外加電壓與該電源電壓訊號同步。
3. 如請求項1所述之方法，其中該低電壓訊號包含一第一低電壓訊號及一第二低電壓訊號。
4. 如請求項1所述之方法，其中產生該輸出訊號包含：產生一第一低電壓訊號及一第二低電壓訊號；比對該第一低電壓訊號及該第二低電壓訊號；若該第一低電壓訊號大於該第二低電壓訊號，輸出一正脈衝；以及若該第一低電壓訊號小於該第二低電壓訊號，輸出一負脈衝。
5. 如請求項1所述之方法，進一步包含：自該低電壓訊號產生該輸出訊號前，提供一給定量之電壓偏壓至該低電壓訊號。
6. 如請求項5所述之方法，其中提供該給定量之該電壓偏壓包含：控制給該低電壓訊號之一阻抗值。
7. 如請求項5所述之方法，其中提供該給定量之電壓偏壓包含：控制給該低電壓訊號之該電壓偏壓之一直流值。
8. 如請求項5所述之方法，其中提供該給定量之電壓偏壓進一步包含：提供一電流源函數以控制施加於該低電壓訊號之一阻抗值。
9. 如請求項1所述之方法，進一步包含：提供靜電放電防護至傳送該低電壓訊號之一節點。
10. 如請求項1所述之方法，其中分壓該電源電壓訊號包含分壓該電源電壓訊號之一差動模式及一共模模式。
11. 一種越零點偵測系統，包含：一耦合單元，連接於該系統之一高電壓側及一低電壓側之間；以及一越零偵測器，連接於該高電壓側並藉由分壓一過濾電源電壓訊號得到一低電壓訊號以及產生一輸出訊號以指示該過濾電源電壓訊號之一越零點；其中，該低電壓訊號之電壓位準係小於該過濾電源電壓訊號之位準，其中該越零偵測器包含具有複數個電容之一電容分壓器，該電容分壓器用以分壓該過濾電源電壓訊號。
12. 如請求項11所述之系統，其中該越零點係用以提供外加電壓與該電源電壓訊號同步。
13. 如請求項11所述之系統，其中該越零偵測器包含一分壓器，其產生一第一低電壓訊號及一第二低電壓訊號。
14. 如請求項13所述之系統，其中若該第一低電壓訊號大於該第二低電壓訊號，該越零偵測器產生一正脈衝；以及若該第一低電壓訊號小於該第二低電壓訊號，該越零偵測器產生一負脈衝。
15. 如請求項11所述之系統，進一步包含：一偏壓電路，自該低電壓訊號產生該輸出訊號前提供一給定量之電壓偏壓至該低電壓訊號。
16. 如請求項15所述之系統，其中該偏壓電路控制給該低電壓訊號之一阻抗值。
17. 如請求項15所述之系統，其中該偏壓電路控制給該低電壓訊號之該電壓偏壓之一直流值。
18. 如請求項15所述之系統，其中該偏壓電路藉由提供一電流源函數以控制施加於該低電壓訊號之一阻抗值以提供該給定量之電壓偏壓。
19. 如請求項11所述之系統，進一步包含：一阻抗電路，提供靜電放電防護至傳送該低電壓訊號之一節點。
20. 如請求項11所述之系統，其中該越零偵測器分壓該電源電壓訊號之一差動模式及一共模模式。