TWI578144B - 用於電源供應積體電路的數位電壓補償 - Google Patents

Description

用於電源供應積體電路的數位電壓補償

本發明大體上涉及用於處理單元的電源供應器，且尤其涉及用於在不同電壓位準之間的轉變時減少遲滯的系統和方法，其中電壓由電源供應器供應。

相關申請的交叉參考

本申請案要求2013年3月15日申請的美國臨時申請案第61/792,745號的優先權的權利，所述申請案的公開內容以引用方式併入本文中。

用於中央處理單元(CPU)的控制器通常用客戶指定的輸出阻抗運作。例如，隨著電流升高，電源供應器的輸出電壓以受控方式從請求(VID)電壓降低。當要求控制器改變其VID電壓時，額外負載電流被供出到輸出濾波電容器(VID上升)或從濾波電容器匯入額外負載電流(VID下降)。但是，控制器無法區分這個額外電流與正常負載電流，造成輸出電壓的遲滯和捨入。有時，轉變到新VID電壓的可容許時間由CPU的設計要求來指定，且發送信號到CPU表明不同電壓位準之間的轉變完成。如果輸出電壓遲滯，那麼CPU會施加高電流負載到未準備好的輸出電壓，導致輸出電壓下降為低於所請求的電壓。

提供了用於電源供應積體電路中的數位電壓補償的系統和 方法。在至少一個實施方案中，方法包括接收數位電壓碼，所述數位電壓碼對應於輸出電壓值；在第一計數器上設置輸出計數使其從對應於當前電壓碼值的當前第一數位計數向對應於新電壓碼值的目標第一數位計數改變；以及當接收到所述新電壓碼值時在第二計數器上將第二計數設置成偏移計數值。所述方法還包括組合所述第二計數與所述輸出計數來形成組合計數值；以及當所述第一計數器達到所述目標第一數位計數時使所述第二計數值從所述偏移計數值遞減到零。

100‧‧‧開關調節器

102‧‧‧處理器

104‧‧‧數位類比轉換器(DAC)

106‧‧‧誤差放大器和補償電路

108‧‧‧下降電路

109‧‧‧偏移計數器

110‧‧‧調製器

111‧‧‧輸出濾波器

113‧‧‧控制電路

115‧‧‧正常計數器

117‧‧‧電力開關

200‧‧‧開關電壓調節器

204‧‧‧數位類比轉換器(DAC)

206‧‧‧誤差放大器和補償電路

208‧‧‧下降電路

210‧‧‧調製器

212‧‧‧反饋電壓信號

214、216、222‧‧‧電阻器

217‧‧‧電力開關

218、224、226‧‧‧電容器

220‧‧‧反饋節點

228‧‧‧控制信號

230‧‧‧誤差放大器

302‧‧‧VID

304A、304B‧‧‧提供的電壓

306、308‧‧‧電壓位準

402‧‧‧VID

404A、404B‧‧‧提供的電壓

406、408‧‧‧電壓位準

410‧‧‧偏移量

412‧‧‧線性倒數計數

414‧‧‧指數倒數計數

應理解附圖僅描繪示例性實施方案且因此不應被認為限制範圍，將通過使用附圖以額外特徵和細節描述示例性實施方案，其中：圖1是本公開內容中描述的一個實施方案中的用於管理提供到處理器的電壓的開關電壓調節器的方塊圖；圖2是本公開內容中描述的一個實施方案中的電源供應電路的示意圖；圖3A和圖3B是圖示由現有技術電源供應電路響應於處理器所請求的電壓而提供的不同電壓的圖；圖4A和圖4B是圖示本公開內容中描述的一個實施方案中的由電源供應電路響應於處理器所請求的電壓而提供的補償電壓的圖；和圖5是本公開內容中描述的一個實施方案中的響應於數位電壓碼提供電壓的方法的流程圖。

根據通常的做法，所描述的不同部件不按規定比例繪製而是繪製成強調與示例性實施方案有關的特定部件。

在下文詳細描述中，對形成本文一部分的附圖進行參考，且其中通過圖式來示出特定說明性實施方案。然而，應理解可使用其它實施 方案且可做出邏輯、機器和電氣上的變更。此外，附圖和詳述中呈現的方法不應解釋為限制個別步驟可實施的次序。因此，下文詳細描述不應具限制意義。

為中央處理單元(CPU)提供核心供應電壓的電源供應電路一般用指定的輸出阻抗運作，即，隨著負載電流升高，輸出電壓以受控方式從請求的電壓降低。當要求電源供應電路將提供的電壓改變成新值時，額外負載電流按需要而被供出到輸出濾波器中的電容器或從輸出濾波器中的電容器匯入，以對電容器充電或放電。電源供應電路可能無法區分這個額外電流與正常負載電流，造成輸出電壓在其移動到新電壓值時的遲滯和捨入。CPU製造商可指定移動到新電壓的可容許時間，且可施以要求使得電源供應電路發送信號到CPU表明在可容許時間內就好像無額外電流地供應了新電壓。如果電壓已經遲滯同時CPU對電源供應器的電流負載增加，相當於較高目標核心電壓，那麼較低(遲滯)輸出電壓會造成輸出電壓下降為低於CPU適當運作所需的最小電壓。

電源供應電路通常含有控制電路，所述控制電路包括寄存器，以保存對應於請求的供應電壓的數位碼；計數器，以饋送數位類比轉換器(DAC)，其中DAC產生輸出電壓的參考；和數位構件，以確定寄存器和計數器的相對值。當接收到高於現有DAC計數器輸出的請求的電壓碼(VID)時，計數器開始計數(通過時鐘信號)直到其數位輸出等於寄存器的內容(保存對應於請求的供應輸出電壓的碼)。如下文論述，根據本發明的實施方案，在向上轉變開始時將偏移量添加到計數，且偏移計數饋送驅動參考電壓的DAC。當正常計數達到目標值使得其等於寄存器時，偏移計數被倒數計數到零。當VID碼向上調整輸出電壓時，偏移量的添加不會造成電源供應器之輸出電壓的遲滯，從而當VID碼向下調整供應器之輸出電壓時不會造成任何不期望的下衝(undershoot)。

圖1是用於管理供應到處理器102的電力的開關電壓調節器100的方塊圖。處理器102可以是被構造成執行機器可讀指令的任何裝置。例如，處理器102可以用作為CPU並且上文和下文如此使用，術語CPU和處理器可互換。當執行指令時，處理器102消耗通過開關電壓調節器100提供給處理器102的電力。在某些實施項中，由處理器102消耗的電量取決於處理器102的計算負載(即，時鐘速度)。例如，當在較短時段內要求處理器102執行許多指令時，與處理器102處於空閒狀態相比，處理器102會需要更高供應電壓並且會消耗更多電力。在某些實施方案中，為了實施計算，處理器102請求在增大其時鐘速度之前先行增大通過開關電壓調節器100提供的電壓。另外，電壓的增大會具有相關時限，在所述時限內開關電壓調節器100將提供增大的電壓。如果增大的供應電壓在時限內未被提供給處理器102，那麼會破壞由處理器102的指令執行。

在至少一個實施項中，當處理器請求電壓增大時，處理器102發送數位電壓(VID)請求到開關電壓調節器100，其將數位VID請求傳送到控制數位類比轉換器(DAC)104的控制電路113。數位VID請求要求來自電源供應器電路100的特定電壓位準。響應於數位VID請求，控制電路113指示DAC 104來將數位VID請求的類比表示作為參考電壓發送到誤差放大器和補償電路106。除了從DAC 104接收的類比參考電壓之外，誤差放大器和補償電路106還從方塊108接收下降(droop)電流，其中下降電流是與處理器102所使用的負載電流總和成比例的電流，並且可包括在編程輸出電壓改變期間使輸出濾波器111中的濾波電容器充電或放電所需的電流。隨著誤差放大器和補償電路106從108接收下降電流，開關電壓調節器100的輸出電壓隨著下降電流增大而以受控方式降低。歸因於當供應電壓Vout對應於由處理器102發佈的VID變化而改變時使輸出濾波器111的輸出電容器充電或放電所需的電流，額外下降電流由下降電路108供出到電路106或從 電路106匯入。因為誤差放大器和補償電路106無法區分由於編程Vout改變而在下降電流上的改變和由於負載電流改變的正常下降電流改變，故當Vout根據來自處理器102的請求VID改變而改變時，開關電壓調節器100輸出Vout遲滯並捨入。在升高請求電壓的情況下，歸因於下降電流108的遲滯和捨入會造成開關電壓調節器100立即提供小於請求電壓的電壓並且會導致破壞執行指令。在降低請求電壓的情況下，遲滯和捨入會造成處理器暫時消耗比其所需更多的電力來執行指令，但是在向下Vout調整期間的遲滯不會導致破壞處理器運作。由誤差放大器和補償電路106提供的電壓被輸入到調製器110(通常是脈衝寬度調製器PWM)中。調製器110控制電力開關117，其提供相電壓。相電壓由產生Vout輸出電壓到處理器102的輸出濾波器111進行濾波。另外，電力開關117和輸出濾波器111耦接到外部系統的電源供應器V輸入。

為了防止開關電壓調節器100在響應於請求電壓的向上改變時發生遲滯和捨入，由控制電路113發送到DAC 104的數據被偏移使得提供到誤差放大器和補償電路106的電壓參考在輸出電壓達到目標電壓所需的時間之前先行達到並且超過請求的目標電壓(即其過衝對應於新VID碼的目標參考電壓)。例如，當處理器102請求高於先前VID的新VID時，開關電壓調節器100中的控制電路113接收請求的VID並且可初始化兩個計數器：正常(VID)計數器和偏移計數器109。偏移計數器109輸出被添加到正常計數器115，其被發送到DAC 104來控制由DAC 104提供的參考電壓。正常計數器115計數到請求的新目標電壓，接著停止。當正常計數器115正在計數時偏移計數器109可以是固定值，且當正常計數器115達到目標值時，偏移計數器109開始倒數計數到零。因此，由控制電路113提供到DAC 104的數位計數和由DAC 104提供到誤差放大器和補償電路106的類比參考是一種在VID開始改變時，在VID碼開始改變之前始於較高(偏移)值而 不是參考電壓並且達到超過請求的最終目標電壓的值，接著逐步回到請求的目標電壓的電壓。由於適當選擇了偏移，所以開關電壓調節器100的輸出電壓在請求時間內達到請求的目標電壓、略微過衝(overshoot)請求的目標電壓並且轉變回到請求的目標電壓。對於低於當前電壓值的請求的VID值而言，可實施相同功能。當處理器102請求低於當前接收電壓的電壓時，控制電路113從正常計數器115減去偏移計數並且將新計數提供到DAC 104，當正常計數器115達到目標值時，偏移計數向零遞減。由於偏移量，所以由DAC 104提供的參考電壓變得低於最終目標電壓並接著逐步回到目標電壓。因為一些系統會對過低輸出電壓極其敏感，所以當電壓從較高電壓轉變到較低電壓時，可使用較小偏移量(或不使用偏移量)。

圖2是示例性開關電壓調節器200的示意圖。如圖示，誤差放大器和補償電路206提供圖1中的誤差放大器和補償電路106的更詳細圖。其它電路對應於圖1中與其相似命名的電路。即，202對應於102、204對應於104、208對應於108、209對應於109、210對應於110、211對應於111、213對應於113、215對應於115且217對應於117。

在某些實施項中，誤差放大器和補償電路206接收三個輸入並且將控制信號228輸出到調製器210。三個輸入是來自DAC 204的參考電壓、來自208的下降電流和來自開關電壓調節器200輸出端的反饋電壓信號212(Vout)。誤差放大器和補償電路206和調製器210使用三個輸入來調整電力開關217的開關頻率和/或脈衝寬度，以維持大致對應於由DAC 204供應的參考值的輸出電壓。誤差放大器和補償電路206可控制增益和相特性來滿足將電力提供到負載的期望精度和響應時間。在某些實施方案中，誤差放大器230是積體控制器電路的一部分而誤差放大器和補償電路206的電阻器和電容器是外部組件。在其它實施方案中，誤差放大器和補償電路206的電阻器和電容器也是積體控制器電路的一部分。

在至少一個實施項中，誤差放大器230可以是差動放大器，其從DAC 204接收參考電壓並且放大參考電壓與反饋節點220處的電壓之間的差值。誤差放大器和補償電路206組件可包括電阻器214、216和222以及電容器218、224和226。為了減小作為輸出電流的函數的輸出電壓，來自208的下降電流被傳送通過反饋電阻器214。來自208的較高下降電流(對應於較高調節器輸出電流)增大了電阻器216上的電壓降，從而造成較低的輸出電壓Vout。誤差放大器和補償電路206的補償電路是誤差放大器和補償電路206中的可行補償電路的單一實施。本領域技術人員將理解可能存在並且本文設想有補償電路的許多其它實施。

在某些現有技術實施項中，當Vout因來自處理器或請求電壓改變的其它裝置的請求VID碼改變而改變時，電源供應電路(諸如開關電壓調節器100)可不充分補償或過度補償過剩的下降電流。圖3A和圖3B是圖示由電源供應電路提供的輸出電壓與來自處理器的請求VID比較的圖。例如，圖3A是圖示由不充分補償的電源供應電路響應於請求較高電壓位準308和較低電壓位準306兩者的請求VID 302而提供的電壓304A的圖300A。如圖3A中所示，當電源供應電路不充分補償(或完全不補償)Vout改變所引起的下降電流改變，並且請求的VID 302從低電壓位準308上升到高電壓位準306時，提供的輸出電壓304A滯後於請求的VID 302，使得當請求的VID 302從低電壓位準308移動到高電壓位準306時，提供的電壓304A在一段時間內小於請求的VID 302。因為提供的電壓304A小於請求的VID 302，所以處理器的運行會受到負面影響。相反，當請求的VID從高電壓位準306移動到低電壓位準308時，提供的電壓304A仍滯後於請求的VID302，但是由於請求的VID從高電壓位準306移動到低電壓位準308，所以提供的電壓304A滯後於請求的VID 302係造成提供的電壓304A高於請求的VID 302。當提供的電壓304A高於請求的VID 302時，處理器能夠正確 發揮功能但會暫時汲取比所需或比期望更多的電力。

在替代現有技術實施方案中，在誤差放大器的反相輸入與地面之間具有現有技術的基於R-C的補償，輸出電壓會被過度補償。圖3B是圖示由這種過度補償的電源供應電路響應於請求較高電壓位準308和較低電壓位準306兩者的請求VID 302而提供的電壓304B的圖300B。如圖3B中所示，在電源供應電路過度補償下降電流改變，引起Vout因VID碼改變而改變的情況下，請求的VID 302從低電壓位準308上升到高電壓位準306，提供的電壓304B與請求的VID 302一起上升，但因上升到高於高電壓位準306的電壓位準並且接著向下轉變回到高電壓位準306而過衝高電壓位準306。與圖3A的不充分補償的電源供應電路形成對比，通過過衝高電壓位準306，當請求的VID 302從低電壓位準308轉變到高電壓位準306時提供的電壓304B等於或高於請求的VID 302。因為提供的電壓304B高於請求的VID 302，所以接收提供的電壓304B的處理器的性能不會受到負面影響。相反，當請求的VID 302從高電壓位準306轉變到低電壓位準308時，過度補償的電源供應電路會負面影響處理器的性能。例如，因為提供的電壓304B由過度補償的電源供應電路提供，所以提供的電壓304B將低電壓位準308下衝到低於低電壓位準308的電壓位準。因為提供的電壓304B下衝低電壓位準308，所以當請求的VID 302從高電壓位準306轉變到低電壓位準308時處理器的性能會受損。

在某些現有技術實施項中，如圖2中的補償電路206中所示，將外部分立組件添加到不充分補償的系統中會將所述系統改變成過度補償的系統。例如，如果串聯電阻器/電容器組合從反饋節點220連接到地面，那麼當220移動到更高或更低來遵循DAC 204電壓的增大或降低時，添加的電路在電壓轉變期間將從220匯入電流或將電流供出到220中。但是，當DAC 204電壓增大或降低時，添加相同補償。例如，如果系統響應 如同圖3A中且添加恰當的串聯電阻器/電容器組合來實現圖3B的向上方向的期望響應，那麼系統還將在圖3B的向下方向給出不期望的下衝響應。

當電源供應電路被不充分補償或未被補償時，因編程Vout改變引起的下降電流的作用，上文關於圖1描述的本發明的DAC偏移方法可用來確保由電源供應電路提供的電壓等於或大於對應於向上轉變期間來自處理器的VID碼的電壓，或者更緊密遵循期望的向下轉變。圖4A和圖4B是圖示當電源供應電路從DAC(包括根據本發明的DAC偏移量)接收參考電壓時，由電源供應電路提供的電壓與對應於來自處理器的VID碼的參考電壓比較的圖。

圖4A是圖示當請求的VID 402從低電壓位準408轉變到高電壓位準406時，具有由電源供應電路提供的電壓404A的DAC偏移量的實施的圖。如所示，當請求的VID 402開始從低電壓位準408轉變到高電壓位準406時，偏移量410由DAC添加到提供的電壓404A。在至少一個實施項中，偏移量410作為偏移計數存在，其被添加到開始從對應於電壓位準408的低VID值計數到對應於電壓位準406的高VID值的正常計數。當正常計數達到對應於電壓位準406的高位準時，DAC開始將偏移計數向零倒數計數。通過施加偏移量410，提供的電壓404A過衝由處理器或其它裝置請求的電壓，使得提供的電壓404A高於請求的VID 402。

在某些實施項中，偏移量隨著請求的VID碼改變的增加(△VID)而增大，使得偏移量410可被計算為等於K ₁+K ₂△VID，其中K₁是編程偏移量，K₂是編程增益且△VID是對應於高電壓位準406的VID碼與對應於低電壓位準408的VID碼之間的差值。另外，當偏移量410向零倒數計數時，使用線性倒數計數412或指數倒數計數414可使偏移量趨於零。也設想本領域技術人員已知的替代其它倒數計數方法(功能)來將偏移計數向零倒數計數。在某些實施項中，當偏移量被線性倒數計數時，存在提供 的電壓404A會變成小於請求的VID 402的風險。通過將偏移計數指數地向零轉變，降低了提供的電壓404A變成小於請求的VID 402的風險。另外，在某些實施方案中，偏移量410受限在某一值內。

圖4B是圖示當請求的VID 402從對應於高電壓位準406的高值轉變到對應於電壓位準408的低值時，具有由電源供應電路提供的電壓404B的根據本發明的DAC偏移量的實施的圖。如所示，當請求的VID 402開始從高電壓位準406轉變到低電壓位準408時，負偏移量410由DAC添加到提供的電壓404b。在至少一個實施項中，偏移量410作為偏移計數存在，其以開始從高位準計數到低位準的正常計數推演出。當正常計數達到對應於電壓位準408的低位準時，DAC開始將偏移計數向零返回計數。通過施加偏移量410，提供的電壓404B能夠更快向低電壓位準408移動。同樣，當請求的VID 402從高電壓位準406轉變到低電壓位準408時，可以使用線性倒數計數412、指數倒數計數414和類似倒數計數來將負偏移計數計數回到零。當下衝是不期望的情況下，在向下VID碼調整中施加的負偏移量可被消除(即，僅在向上VID碼調整期間施加偏移量)或替代地，可在VID計數器達到對應於Vout目標位準408的較低目標值之前先行開始偏移計數器的倒數計數。

圖5是用於偏移提供到誤差放大器的DAC參考電壓的方法500的流程圖。為了偏移DAC參考電壓，方法500開始於502，其中接收數位電壓改變請求。例如，處理器將新VID碼發送到控制電路。接著方法500進行到504，其中基於新VID碼與對應於現有DAC電壓的現有VID碼的比較來計算數位偏移量。接著方法500進行到506，其中數位偏移量用來預設偏移計數器並且所述數位偏移量被添加到VID計數器的數位數值，VID計數器接著開始向其對應於新VID碼的新目標值計數。VID計數器和偏移計數器的總和的數值由DAC使用來提供類比參考電壓。另外，VID(正常) 計數器基於數位電壓請求(新VID碼)是否向較高或較低值(對應於較高或較低新目標輸出電壓)轉變而遞增或遞減。

在至少一個示例性實施項中，方法500進行到508來確定VID計數器的輸出值和新VID的目標值是否彼此相等。如果VID計數器的輸出值和目標值彼此不相等，那麼方法500進行到510，其中VID計數器向新目標值計數。如果VID計數器的輸出值和新目標值彼此相等，那麼方法500進行到512，其中VID計數器停止並且使偏移計數器向零遞減。因此，方法500進行到514來確定偏移計數器是否等於零。如果偏移計數不等於零，那麼方法500進行到516，其中偏移計數向零計數(遞減)。如果偏移計數等於零，那麼方法500進行到518，其中對應於新VID碼的新目標值被提供到DAC，其中電源供應電路接著將請求電壓提供到處理器。可經由調製用於使偏移計數器遞減的計數器頻率而實施不同計數分佈(例如線性、指數等)。

示例性實施方案

實例1包括一種提供輸出電壓的電源供應器，所述電源供應器包括：誤差放大器，其基於將參考電壓與表示輸出電壓的反饋電壓進行比較來控制電源供應器，誤差放大器的一個輸入端經由至少一個電阻器被耦接到反饋電壓，其中誤差放大器接收通過反饋電壓的輸出電壓表示；下降電路，其產生下降電流，從而在所至少一個電阻器上降下下降電壓；第一計數器，其具有輸出計數，輸出計數基於所接收到對應於輸出電壓值的數位電壓碼而從對應於當前電壓碼值的當前第一數位計數向對應於新電壓碼值的目標第一數位計數改變；第二計數器，其具有第二輸出計數且當接收到新電壓碼值時被預設成偏移計數值，其中第一計數器的輸出計數與第二計數器的第二輸出計數組合來產生組合計數值；其中當第一計數器達到目標第一數位計數時第二計數器使第二輸出計數從偏移計數值遞減到零； 和數位類比轉換器(DAC)，其被構造成基於組合計數值提供參考電壓，其中DAC在對應於從當前電壓碼值轉變到新電壓碼值的輸出電壓轉變期間基於偏移計數值來偏移參考電壓。

實例2包括實例1的電源供應器，其中當輸出電壓從對應於當前電壓碼值的較低電壓值轉變到對應於新電壓碼值的較高電壓值時，DAC對應於偏移計數值來偏移參考電壓。

實例3包括實例2的電源供應器，其中控制電路過度補償因從較低電壓值到較高電壓值的輸出電壓轉變所引起的下降電流改變。

實例4包括實例1至3中任一實例的電源供應器，其中第二計數器從偏移計數值線性地向零倒數計數。

實例5包括實例1至4中任一實例的電源供應器，其中第二計數器從偏移計數值指數地向零倒數計數。

實例6包括實例1至5中任一實例的電源供應器，其中偏移計數值是新電壓碼值與當前電壓碼值之間的差值的函數。

實例7包括實例1至6中任一實例的電源供應器，其中偏移計數值是預定編程偏移值的函數。

實例8包括實例1至7中任一實例的電源供應器，其還包括耦接到誤差放大器的調製器，其中所述調製器調製用於為輸出電壓提供電力的輸入電壓。

實例9包括實例8至9中任一實例的電源供應器，其中輸出電壓為處理器提供供應電壓，且其中數位電壓碼由處理器產生。

實例10包括實例9的開關電壓調節器，其中當第一計數器已經達到目標第一數位計數時通知處理器。

實例11包括一種用於提供電力的方法，所述方法包括：接收數位電壓碼，所述數位電壓碼對應於輸出電壓值；在第一計數器上設置 輸出計數使其從對應於當前電壓碼值的當前第一數位計數向對應於新電壓碼值的目標第一數位計數改變；當接收到新電壓碼值時在第二計數器上將第二計數設置成偏移計數值；組合第二計數與輸出計數來形成組合計數值；以及當第一計數器達到目標第一數位計數時使第二計數值從偏移計數值遞減到零。

實例12包括實例11的方法，其中當當前電壓碼值對應於較低電壓值且新電壓碼值對應於較高電壓值時，在第二計數器上設置偏移計數值。

實例13包括實例11至12中任一實例的方法，其還包括：基於組合計數值提供參考電壓；在誤差放大器上將參考電壓與表示輸出電壓的反饋電壓進行比較，其中誤差放大器的一個輸入端經由至少一個電阻器耦接到反饋電壓，其中誤差放大器接收通過反饋電壓的輸出電壓表示；通過在至少一個電阻器上降下下降電壓來產生下降電流。

實例14包括實例11至13中任一實例的方法，其中使第二計數遞減包括以下至少一個：將第二計數線性地向零改變；和將第二計數指數地向零改變。

實例15包括實例11至14中任一實例的方法，其中偏移計數值是以下至少一個的函數：新電壓碼值與當前電壓碼值之間的差值；和預定編程偏移值。

實例16包括一種用於將電力提供到處理器的系統，所述系統包括：處理器，其被構造成執行機器可讀指令，其中處理器提供數位電壓碼；第一計數器，其具有輸出計數，輸出計數基於數位電壓碼而從對應於當前電壓碼值的當前第一數位計數向對應於新電壓碼值的目標第一數位計數改變；第二計數器，其具有第二輸出計數且當接收到數位電壓碼時被預設成偏移計數值，其中第一計數器的輸出計數與第二計數器的第二計數 組合來產生組合計數值，其中當第一計數器達到目標第一數位計數時第二計數器使第二計數從偏移計數值遞減到零；數位類比轉換器(DAC)，其被構造成基於組合計數值提供參考電壓；誤差放大器，其被構造成將參考電壓與表示輸出電壓的反饋電壓進行比較，誤差放大器的一個輸入端經由至少一個電阻器被耦接到反饋電壓；下降電路，其產生下降電流，從而在所述至少一個電阻器上降下下降電壓；和調製器，其耦接到誤差放大器，其中調製器調製輸入電壓用於將電力提供到處理器。

實例17包括實例16的系統，其中當輸出電壓從對應於當前電壓碼值的較低電壓值轉變到對應於新電壓碼值的較高電壓值時，DAC對應於第二計數來偏移參考電壓。

實例18包括實例17的系統，其中控制電路過度補償因從較低電壓值到較高電壓值的輸出電壓轉變所引起的下降電流改變。

實例19包括實例16至18中任一實例的系統，其中第二計數器通過以下至少一個來遞減第二計數：將第二計數線性地向零改變；和將第二計數指數地向零改變。

實例20包括實例16至19中任一實例的系統，其中偏移計數值是以下至少一個的函數：新電壓碼值與當前電壓碼值之間的差值；和預定編程偏移值。

雖然本文已經圖示和描述特定實施方案，但本領域一般技術人員將瞭解意欲實現相同目的的任何配置可代替示出的特定實施方案。因此，本發明明確地旨在僅受限於申請專利範圍和其等效物。

100‧‧‧開關調節器

102‧‧‧處理器

104‧‧‧數位類比轉換器(DAC)

106‧‧‧誤差放大器和補償電路

108‧‧‧下降電路

109‧‧‧偏移計數器

110‧‧‧調製器

111‧‧‧輸出濾波器

113‧‧‧控制電路

115‧‧‧正常計數器

117‧‧‧電力開關

Claims (40)

1. 一種提供輸出電壓的電源供應器，所述電源供應器包括：誤差放大器，其基於將參考電壓與表示所述輸出電壓的反饋電壓進行比較來控制所述電源供應器，所述誤差放大器的一個輸入端經由至少一個電阻器耦接到反饋電壓，其中所述誤差放大器接收通過所述反饋電壓的所述輸出電壓表示；下降(droop)電路，其產生下降電流，從而在所述至少一個電阻器上降下下降電壓；第一計數器，其具有輸出計數，所述輸出計數基於所接收到的對應於輸出電壓值的數位電壓碼而從對應於當前電壓碼值的當前第一數位計數向對應於新電壓碼值的目標第一數位計數改變；第二計數器，其具有第二輸出計數且當接收到所述新電壓碼值時被預設成偏移計數值，其中所述第一計數器的所述輸出計數與所述第二計數器的所述第二輸出計數組合來產生組合計數值；其中當所述第一計數器達到所述目標第一數位計數時，所述第二計數器使所述第二輸出計數從所述偏移計數值遞減到零；和數位類比轉換器(DAC)，其被構造成基於所述組合計數值提供所述參考電壓，其中在對應於從所述當前電壓碼值轉變到所述新電壓碼值的輸出電壓轉變期間，所述DAC基於所述偏移計數值來偏移所述參考電壓。
2. 如請求項1所述的電源供應器，其中當所述輸出電壓從對應於所述當前電壓碼值的較低電壓值轉變到對應於所述新電壓碼值的較高電壓值時，所述DAC對應於所述偏移計數值來偏移所述參考電壓。
3. 如請求項2所述的電源供應器，其中所述控制電路過度補償下降電流改變，其係因為從所述較低電壓值到較高電壓值的輸出電壓轉變所引起。
4. 如請求項1所述的電源供應器，其中所述第二計數器從所述偏移計數 值線性地向零倒數計數。
5. 如請求項1所述的電源供應器，其中所述第二計數器從所述偏移計數值指數地向零倒數計數。
6. 如請求項1所述的電源供應器，其中所述偏移計數值是在所述新電壓碼值與所述當前電壓碼值之間的差值的函數。
7. 如請求項1所述的電源供應器，其中所述偏移計數值是預定編程偏移值的函數。
8. 如請求項1所述的電源供應器，其還包括耦接到所述誤差放大器的調製器，其中所述調製器調製用於為所述輸出電壓提供電力的輸入電壓。
9. 如請求項8所述的電源供應器，其中所述輸出電壓為處理器提供供應電壓，且其中所述數位電壓碼由所述處理器產生。
10. 如請求項9所述的電源供應器，其中當所述第一計數器已經達到所述目標第一數位計數時通知所述處理器。
11. 一種用於提供電力的方法，所述方法包括：接收數位電壓碼，所述數位電壓碼對應於輸出電壓值；在第一計數器上設置輸出計數，使得從對應於當前電壓碼值的當前第一數位計數向對應於新電壓碼值的目標第一數位計數改變；當接收到所述新電壓碼值時，在第二計數器上將第二計數設置成偏移計數值；組合所述第二計數與所述輸出計數來形成組合計數值；以及當所述第一計數器達到所述目標第一數位計數時，使所述第二計數值從所述偏移計數值遞減到零。
12. 如請求項11所述的方法，其中當所述當前電壓碼值對應於較低電壓值且所述新電壓碼值對應於較高電壓值時，在所述第二計數器上設置所述偏移計數值。
13. 如請求項11所述的方法，其還包括：基於所述組合計數值提供參考電壓；在誤差放大器上將所述參考電壓與表示輸出電壓的反饋電壓進行比較，其中所述誤差放大器的一個輸入端經由至少一個電阻器耦接到反饋電壓，其中所述誤差放大器接收通過所述反饋電壓的所述輸出電壓表示；通過在所述至少一個電阻器上降下下降電壓來產生下降電流。
14. 如請求項11所述的方法，其中使所述第二計數遞減包括以下至少一個：將所述第二計數線性地向零改變；和將所述第二計數指數地向零改變。
15. 如請求項11所述的方法，其中所述偏移計數值是以下至少一個的函數：在所述新電壓碼值與所述當前電壓碼值之間的差值；和預定編程偏移值。
16. 一種用於將電力提供到處理器的系統，所述系統包括：處理器，其被構造成執行機器可讀指令，其中所述處理器提供數位電壓碼；第一計數器，其具有輸出計數，所述輸出計數基於所述數位電壓碼而從對應於當前電壓碼值的當前第一數位計數向對應於新電壓碼值的目標第一數位計數改變；第二計數器，其具有第二輸出計數且當接收到所述數位電壓碼時被預設成偏移計數值，其中所述第一計數器的所述輸出計數與所述第二計數器的所述第二計數組合來產生組合計數值，其中當所述第一計數器達到所述目標第一數位計數時所述第二計數器使所述第二計數從所述偏移計數值遞減到零； 數位類比轉換器(DAC)，其被構造成基於所述組合計數值提供所述參考電壓；誤差放大器，其被構造成將參考電壓與表示所述輸出電壓的反饋電壓進行比較，所述誤差放大器的一個輸入端經由至少一個電阻器耦接到所述反饋電壓；下降電路，其產生下降電流，從而在所述至少一個電阻器上降下下降電壓；和調製器，其耦接到所述誤差放大器，其中所述調製器調製用於將電力提供到所述處理器的輸入電壓。
17. 如請求項16所述的系統，其中當所述輸出電壓從對應於所述當前電壓碼值的較低電壓值轉變到對應於所述新電壓碼值的較高電壓值時，所述DAC對應於所述第二計數來偏移所述參考電壓。
18. 如請求項17所述的系統，其中所述控制電路過度補償下降電流改變，其因為從所述較低電壓值到較高電壓值的輸出電壓轉變所引起。
19. 如請求項16所述的系統，其中所述第二計數器通過以下至少一個來遞減所述第二計數：將所述第二計數線性地向零改變；和將所述第二計數指數地向零改變。
20. 如請求項16所述的系統，其中所述偏移計數值是以下至少一個的函數：在所述新電壓碼值與所述當前電壓碼值之間的差值；和預定編程偏移值。
21. 一種提供輸出電壓的電源供應器，所述電源供應器包括：誤差放大器，其基於將參考電壓與表示所述輸出電壓的反饋電壓進行比較來控制所述電源供應器； 數位類比轉換器(DAC)，其耦接到所述誤差放大器，所述DAC將所述參考電壓提供到所述誤差放大器；以及控制電路，其將數位電壓碼提供到所述DAC，所述DAC將所述數位電壓碼轉換成為所述參考電壓，其中當所述數位電壓碼開始從當前電壓碼值轉變到新電壓碼值時，所述控制電路將偏移計數值添加到所述數位電壓碼，其中經組合的偏移計數值和數位電壓碼被提供到所述DAC，其中當所述輸出電壓達到對應於所述新電壓碼值的新值時，所述控制電路使所述偏移計數值遞減到零。
22. 如請求項21所述的電源供應器，其中所述誤差放大器的一個輸入經由至少一個電阻器以耦接到所述反饋電壓。
23. 如請求項21所述的電源供應器，其還包括下降電路，所述下降電路產生下降電流以在所述至少一個電阻器上降下下降電壓。
24. 如請求項21所述的電源供應器，其中所述控制電路包括第一計數器，所述第一計數器具有的輸出計數從所述從當前電壓碼值改變成所述新電壓碼值。
25. 如請求項24所述的電源供應器，其中所述控制電路包括用以表示所述偏移計數值的第二計數器，其中當所述數位電壓碼開始從所述當前電壓碼值轉變到所述新電壓碼值時，所述第二計數器與所述第一計數器組合。
26. 如請求項25所述的電源供應器，其中當所述第一計數器達到所述新電壓碼值時，使所述第二計數器遞減到零。
27. 如請求項21所述的電源供應器，其中所述偏移計數值是在所述新電壓碼值與所述當前電壓碼值之間的差值的函數。
28. 如請求項21所述的電源供應器，其中所述偏移計數值是預定編程偏移值的函數。
29. 如請求項21所述的電源供應器，其還包括調製器，所述調製器耦接 到所述誤差放大器，其中所述調製器調製到所述電源供應器輸入電壓以向所述輸出電壓提供電力。
30. 如請求項29所述的電源供應器，其中所述輸出電壓將供應電壓提供到處理器，其中所述處理器產生所述數位電壓碼，並且將所述數位電壓碼提供到所述控制電路。
31. 如請求項30所述的電源供應器，其中當所述輸出電壓達到所述新值時，通知所述處理器。
32. 一種用於提供電力的方法，所述方法包括：向數位類比轉換器(DAC)提供作為數位電壓碼的當前電壓碼值；基於所述數位電壓碼以從所述DAC向誤差放大器提供參考電壓，其中所述誤差放大器基於將參考電壓與表示來自電源供應器的輸出電壓的反饋電壓進行比較，以控制所述電源供應器；接收新電壓碼值；將偏移計數值添加到所述數位電壓碼；將所述數位電壓碼從所述當前電壓碼值轉變到所述新電壓碼值；以及當所述輸出電壓達到對應於所述新電壓碼值的新值時，使所述偏移計數值遞減到零。
33. 如請求項32所述的方法，其中第一計數從所述當前電壓碼值改變成所述新電壓碼值。
34. 如請求項33所述的方法，其還包括當所述數位電壓碼開始從所述當前電壓碼值轉變到所述新電壓碼值時使第二計數與所述第一計數組合，其中所述第二計數表示所述偏移計數值。
35. 如請求項34所述的方法，其中遞減所述偏移計數值包括當所述第一計數達到所述新電壓碼值時，使所述第二計數遞減到零。
36. 如請求項32所述的方法，其中當所述當前電壓碼值對應於較低電壓 值並且所述新電壓碼值對應於較高電壓值時，在所述第二計數器上設置所述偏移計數值。
37. 如請求項34所述的方法，其中使所述第二計數遞減包括以下至少一個：將所述第二計數線性地遞減；和將所述第二計數指數地遞減。
38. 如請求項32所述的方法，其中所述偏移計數值是以下至少一個的函數：在所述新電壓碼值與所述當前電壓碼值之間的差值；和預定編程偏移值。
39. 一種用於將電力提供到處理器的系統，所述系統包括：處理器，其被構造成執行機器可讀指令，其中所述處理器提供數位電壓碼；電壓調節器，其耦接到所述處理器，所述電壓調節器向所述處理器提供輸出電壓，所述電壓調節器包括：數位類比轉換器(DAC)，其被構造成基於所述數位電壓碼來提供參考電壓；控制電路，其被構造成將所述數位電壓碼提供到所述DAC，其中當所述數位電壓碼開始從當前電壓碼值轉變到新電壓碼值時，所述控制電路將偏移計數值添加到所述數位電壓碼，其中經組合的偏移計數值和數位電壓碼被提供到所述DAC，其中當所述輸出電壓達到對應於所述新電壓碼值的新值時，所述控制電路使所述偏移計數值遞減到零；誤差放大器，其被構造成將參考電壓與表示所述輸出電壓的反饋電壓進行比較，並且提供輸入電壓；和調製器，其經耦接以接收來自所述誤差放大器的所述輸入電壓， 其中所述調製器調製用於將所述電力提供到所述處理器的所述輸入電壓。
40. 如請求項39所述的系統，其中所述控制電路包括：第一計數器，其具有的輸出計數，所述輸出計數從所述從當前電壓碼值改變成所述新電壓碼值；以及第二計數器，其表示所述偏移計數值，其中當所述數位電壓碼開始從所述當前電壓碼值轉變到所述新電壓碼值時，所述第二計數器與所述第一計數器組合，其中當所述第一計數器達到所述新電壓碼值時，使所述第二計數器遞減到零。