TWI575924B - 解密裝置、方法及電路 - Google Patents

解密裝置、方法及電路 Download PDF

Info

Publication number
TWI575924B
TWI575924B TW104132890A TW104132890A TWI575924B TW I575924 B TWI575924 B TW I575924B TW 104132890 A TW104132890 A TW 104132890A TW 104132890 A TW104132890 A TW 104132890A TW I575924 B TWI575924 B TW I575924B
Authority
TW
Taiwan
Prior art keywords
pseudo
decryption
multiplier
output
multiplication
Prior art date
Application number
TW104132890A
Other languages
English (en)
Other versions
TW201714426A (zh
Inventor
吳宗叡
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW104132890A priority Critical patent/TWI575924B/zh
Priority to US15/088,149 priority patent/US10084599B2/en
Application granted granted Critical
Publication of TWI575924B publication Critical patent/TWI575924B/zh
Publication of TW201714426A publication Critical patent/TW201714426A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3066—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0838—Key agreement, i.e. key establishment technique in which a shared key is derived by parties as a function of information contributed by, or associated with, each of these
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)

Description

解密裝置、方法及電路
本案涉及一種裝置、方法及電路。具體而言，本案涉及一種解密裝置、方法及電路。
RSA加密演算法是一種非對稱加密演算法。加密裝置可利用RSA公鑰對訊息進行加密，且解密裝置在接收到加密後的訊息後，可利用RSA私鑰對此加密後的訊息進行解密。
然而，在解密裝置進行解密時，攻擊者可藉由量測解密裝置的相關訊號(如電壓或功率)來判斷解密裝置所進行的運算，進而得知解密裝置所使用的RSA私鑰。
因此，一種可防禦量測攻擊的解密方法當被提出。
為解決上述問題，本案的一實施例涉及一種解 密方法，包括：接收加密資料，其中加密資料係經RSA公鑰加密；以及根據RSA私鑰與加密資料進行至少一乘法運算以及至少一平方運算，以獲得解密資料；其中，在進行該至少一乘法運算之一者的同時，根據加密資料進行一第一偽平方運算，或在進行該至少一平方運算之一者的同時，根據加密資料進行一第一偽乘法運算。
本案的另一實施例涉及一種解密裝置，包括通訊模組以及解密元件。解密元件用以：透過通訊模組接收加密資料，其中加密資料係經RSA公鑰加密；以及根據RSA私鑰與加密資料進行至少一乘法運算以及至少一平方運算，以獲得解密資料。在進行該至少一乘法運算之一者時，根據加密資料進行一第一偽平方運算，或在進行該至少一平方運算之一者時，根據加密資料進行一第一偽乘法運算。
本案的另一實施例涉及一種解密電路，包括平方器、乘法器、多工器及暫存器。平方器用以接收輸入數值，並對輸入數值進行平方運算，以產生平方器輸出。乘法器用以接收輸入數值以及加密資料，並對輸入數值以及加密資料進行乘法運算，以產生乘法器輸出。多工器用以接收平方器輸出以及乘法器輸出，並用以根據RSA私鑰輸出平方器輸出及乘法器輸出中的一者，作為多工器輸出。暫存器用以暫存多工器輸出，並提供多工器輸出至平方器與乘法器，作為新的輸入數值。平方運算與乘法運算係同時進行。
透過應用上述一實施例，解密裝置即可在進行解密運算時防禦量測攻擊。
10‧‧‧解密系統
20‧‧‧加密裝置
100‧‧‧解密裝置
110‧‧‧解密元件
112‧‧‧解密電路
114‧‧‧解密電路
120‧‧‧通訊模組
200‧‧‧解密方法
S1-S2‧‧‧步驟
2、4、6、8、22、24、26‧‧‧序列
SQ、MT、SQ’、MT’、SQ"、MT"‧‧‧運算
a1、a2‧‧‧特徵值
MUX‧‧‧多工器
MTC‧‧‧乘法器
SQC‧‧‧平方器
REG‧‧‧暫存器
CTL‧‧‧控制器
N‧‧‧加密資料
CS‧‧‧控制訊號
T1-T8、P1-P5、Q1-Q4‧‧‧期間
第1圖為根據本案一實施例所繪示的解密系統的示意圖；第2圖為根據本案一實施例所繪示的解密方法的流程圖；第3圖為根據本案一實施例所繪示的解密方法的示意圖；第4圖為根據本案另一實施例所繪示的解密方法的示意圖；第5圖為根據本案另一實施例所繪示的解密方法的示意圖；第6圖為根據本案一實施例所繪示的解密電路的示意圖；以及第7圖為根據本案一實施例所繪示的解密電路的示意圖。
第1圖為根據本案一實施例所繪示的解密系統10的示意圖。解密系統10包括解密裝置100與加密裝置20。加密裝置20用以利用RSA公鑰對訊息加密，以產生加密資料N，解密裝置100用以接收加密資料N，並對其進行解密。
解密裝置100包括相互電性連接的解密元件110及通訊模組120。通訊模組120用以接收來自加密裝置20的加密資料N，並將加密資料N傳送至解密元件110。解密元件110用以對加密資料N進行解密。
解密元件110可用處理器或其它適當計算元件執行特定指令或程式所實現，或可用電路實現。在一實施例中，通訊模組120可用有線或無線的通訊元件實現。
一併參照第2圖，第2圖中的解密方法200可應用於相同或相似於第1圖中所示之解密裝置100。以下將以第1圖中的解密裝置100為例進行對解密方法200敘述。
步驟S1：解密元件110透過通訊模組120接收來自加密裝置20的加密資料N，加密資料N係經RSA公鑰加密。
步驟S2：解密元件110對加密資料N進行解密操作。解密元件110係根據對應於前述RSA公鑰的RSA私鑰與加密資料N，進行至少一乘法運算以及至少一平方運算，以對加密資料N進行解密，並獲得解密資料。
舉例而言，參照表一，在前述RSA私鑰的數值為123時，其二進位形式為2’b1111011。因此，在進行解密時，係依序進行對應於每一位元的乘法運算及/或平方運算。以第3圖的運算序列2為例，在期間T1，解密元件110進行平方運算SQ。在期間T2、T3，由於RSA私鑰的二進位形式左數第二位元為1，解密元件110依序進行乘法運算MT與平方運算SQ。在期間T8，由於RSA私鑰的二進位形式左 數第五位元為0，解密元件110進行平方運算MT。
在解密操作中，前述乘法運算所進行的次數是相應於RSA私鑰的二進位形式中數值為1的數量。例如，在表一中，除了左數第一位元外，數值為1的位元的數量為5，故進行5次乘法運算。此外，前述平方運算所進行的次數相應於前述RSA私鑰的二進位位元長度(bit length)。例如，前述RSA私鑰的二進位位元長度為7位元，解密元件110需執行7-1=6次平方運算。
值得注意的是，在進行乘法運算的同時，解密元件110更根據加密資料N進行第一偽平方運算；在進行平方運算的同時，解密元件110更根據加密資料N進行第一偽乘法運算。其中，第一偽平方運算或第一偽乘法運算的運算結果不用來產生解密資料。由於在進行乘法運算或平方運算時，同時進行相應的第一偽平方運算或第一偽乘法運算，攻擊者即無法藉由量測解密裝置100的相關訊號(如功率、電流、電壓、溫度、頻率等)，得知解密裝置100於解密時所進行的操作及其對應的RSA私鑰。
在一實施例中，第一偽乘法運算所進行的次數可相同於或小於進行前述平方運算的次數。相似地，前述第一偽平方運算所進行的次數可相同於或小於進行前述乘法 運算的次數。
以下將搭配第3圖提供一操作例，在本操作例中，RSA私鑰的數值為123，其二進位形式為2’b1111011。在解密元件110進行平方運算SQ時，解密裝置100的相關訊號的對應波形具有特徵值(如振幅)a1，且在解密元件110進行乘法運算MT時，解密裝置100的相關訊號的對應波形具有特徵值a2。
此外，在本操作例中，在解密元件110依序執行運算序列2的同時，解密元件110依序執行運算序列4中的第一偽乘法運算MT’與第一偽平方運算SQ’，以使得每一平方運算SQ與第一偽乘法運算MT’同時進行，並使每一乘法運算MT與第一偽平方運算SQ’同時進行。其中，在解密元件110進行第一偽平方運算SQ’時，解密裝置100的相關訊號的對應波形具有特徵值a1，且在解密元件110進行第一偽乘法運算MT’時，解密裝置100的相關訊號的對應波形之具有特徵值a2。
如此一來，在解密操作中，即便攻擊者量測解密裝置100的相關訊號，攻擊者僅能得到加總運算序列2與運算序列4的對應訊號之序列6，而難以從量測結果中辨識出RSA私鑰。
再者，在本案的一些實施例中，在進行前述的乘法運算或前述的平方運算之前或之後，解密元件110更可根據加密資料N進行至少一第二偽平方運算或至少一第二偽乘法運算。其中，第二偽平方運算與第二偽乘法運算係無 效運算，用以插入於原始運算序列(如第3圖中的運算序列2)之前、之中、或之後，以誤導使用量測攻擊的攻擊者。
在一實施例中，在進行兩次第二偽乘法運算、進行兩次乘法運算之間、或進行一次第二偽乘法運算與一次乘法運算之間，解密元件110至少進行一次平方運算或第二偽平方運算。如此一來，可避免因插入第二偽平方運算或第二偽乘法運算後的運算序列異常，而使攻擊者得知額外資訊。
以下將搭配第4圖提供一操作例，在本操作例中，RSA私鑰的數值為123，其二進位形式為2’b1111011。在解密操作中，解密元件110依序執行運算序列8中的平方運算SQ、乘法運算MT、第二偽平方運算SQ"及第二偽乘法運算MT"。其中，第二偽平方運算SQ"及第二偽乘法運算MT"的運算結果並不用以產生解密資料。如此一來，在解密操作中，即便攻擊者量測解密裝置100的相關訊號以得知解密裝置100執行運算序列8中的運算，攻擊者也無法據以辨識出RSA私鑰。
參照第5圖，解密元件110可進行插入第二偽平方運算SQ"及第二偽乘法運算MT"的運算序列22。其中，在進行運算序列22的同時，解密元件110亦可進行運算序列24，以在進行運算序列22中平方運算SQ及第二偽平方運算SQ"中的至少一者的同時，進行相應的第一偽乘法運算MT'，並在進行運算序列22中的乘法運算MT及第二偽乘法運算MT"中的至少一者的同時，進行相應的第一偽平方運 算SQ'。如此一來，在解密操作中，攻擊者即難以從量測到的運算序列26辨識出RSA私鑰。
在本發明一實施例中，解密元件110可包括一解密電路(如第6圖之解密電路112)，用以進行前述解密操作。如第6圖所示，解密電路112包括平方器SQC、乘法器MTC、多工器MUX及暫存器REG。平方器SQC的輸入端及乘法器MTC的第一輸入端電性連接暫存器REG的輸出端以及加密資料N的來源端。乘法器MTC的第二輸入端接收加密資料N。平方器SQC的輸出端及乘法器MTC的輸出端分別電性連接多工器MUX的第一及第二輸入端。多工器MUX的控制端接收控制訊號CS，多工器MUX的輸出端電性連接暫存器REG的輸入端，其中控制訊號CS相應於RSA私鑰。
平方器SQC對輸入數值進行平方運算，以產生平方器輸出，乘法器MTC對輸入數值以及加密資料N進行乘法運算，以產生乘法器輸出，其中輸入數值可為加密資料N或為暫存器REG的輸出。多工器MUX根據控制訊號CS輸出平方器輸出及乘法器輸出中的一者，作為多工器輸出。暫存器REG接收並暫存多工器輸出，並輸出至平方器SQC與乘法器MTC，作為新的輸入數值。
在本實施例中，平方器SQC與乘法器MTC係同時進行平方運算以及乘法運算，以使攻擊者無法藉由量測解密裝置100的相關訊號，得知解密裝置100於解密時所進行的操作及其對應的RSA私鑰。
舉例而言，同時參照第3圖，在期間T1，平方器 SQC與乘法器MTC的輸入數值皆為N，故平方器SQC進行平方運算並輸出N^2，且同時乘法器MTC進行乘法運算並輸出N^2。多工器MUX根據控制訊號CS選擇平方器輸出做為第一多工器輸出。暫存器REG暫存第一多工器輸出，並在次一輪運算中，提供第一多工器輸出至平方器SQC與乘法器MTC。
在期間T2，平方器SQC與乘法器MTC的輸入數值皆為N^2，故平方器SQC進行平方運算並輸出N^4，且同時乘法器MTC進行乘法運算並輸出N^3。多工器MUX根據控制訊號CS選擇乘法器輸出(即N^3)做為第二多工器輸出。暫存器REG暫存第二多工器輸出，並在次一輪運算中，提供第二多工器輸出至平方器SQC與乘法器MTC。其餘運算以此類推。
藉由上述操作，即可使攻擊者無法藉由量測解密裝置100的相關訊號，得知解密裝置100於解密時所進行的操作及其對應的RSA私鑰。
在一實施例中，解密電路112更可包括控制器CTL(虛線)，控制器CTL電性連接暫存器REG，用以控制暫存器REG是否提供新的多工器輸出至平方器SQC與乘法器MTC。
例如，在第一操作狀態下，在暫存器REG接收到新的多工器輸出時，控制器CTL可控制暫存器REG保存原始的多工器輸出，並提供原始的多工器輸出至平方器SQC與乘法器MTC。另外，在第二操作狀態下，在暫存器 REG接收到一新的多工器輸出時，控制器CTL可控制暫存器REG暫存新的多工器輸出，並提供新的多工器輸出至平方器SQC與乘法器MTC。
舉例而言，同時參照第5圖，在期間Q1，平方器SQC與乘法器MTC的輸入數值皆為N，故平方器SQC輸出及乘法器MTC均輸出N^2。多工器MUX根據控制訊號CS選擇平方器輸出為第一多工器輸出。控制器CTL控制暫存器REG暫存第一多工器輸出，並在次一輪運算中，提供第一多工器輸出至平方器SQC與乘法器MTC。
在期間Q2，平方器SQC與乘法器MTC的輸入數值皆為N^2，故平方器SQC輸出N^4，且同時乘法器MTC輸出N^3。多工器MUX根據控制訊號CS選擇乘法器輸出做為第二多工器輸出。控制器CTL控制暫存器REG保存第一多工器輸出，並在次一輪運算中，提供第一多工器輸出至平方器SQC與乘法器MTC。
在期間Q3，平方器SQC與乘法器MTC的輸入數值皆為N^2，平方器SQC輸出N^4，乘法器MTC輸出N^3。多工器MUX根據控制訊號CS選擇平方器輸出做為第三多工器輸出。控制器CTL控制暫存器REG保存第一多工器輸出，並在次一輪運算中，提供第一多工器輸出至平方器SQC與乘法器MTC。
在期間Q4，平方器SQC與乘法器MTC的輸入數值皆為N^2，故平方器SQC輸出N^4，且同時乘法器MTC輸出N^3。多工器MUX根據控制訊號CS選擇乘法器輸出 (即N^3)做為第四多工器輸出。控制器CTL控制暫存器REG暫存第四多工器輸出，並在次一輪運算中，提供第四多工器輸出至平方器SQC與乘法器MTC，做為新的輸入數值。
藉由上述操作，即可使攻擊者無法藉由量測解密裝置100的相關訊號，得知解密裝置100於解密時所進行的操作及其對應的RSA私鑰。
第7圖為根據本發明一實施例的解密電路114的示意圖。在本實施例中，解密電路114包括乘法器MTC、多工器MUX、暫存器REG及控制器CTL。多工器MUX的第一輸入端電性連接暫存器REG的輸出端以及加密資料N的來源端，多工器MUX的第二輸入端接收加密資料N，多工器MUX的控制端接收控制訊號CS，多工器MUX的輸出端電性連接乘法器MTC的第一輸入端。乘法器MTC的第二輸入端電性連接暫存器REG的輸出端以及加密資料N的來源端，乘法器MTC的輸出端電性連接暫存器REG。控制器CTL電性連接暫存器REG。
多工器MUX用以根據RSA私鑰(如控制訊號CS)輸出接收到的輸入數值或加密資料N。其中輸入數值可為加密資料N或為暫存器REG的輸出。乘法器MTC用以對輸入數值以及多工器輸出進行乘法運算，以產生乘法器輸出。暫存器REG用以接收並暫存乘法器輸出，並提供乘法器輸出至多工器MUX與乘法器MTC，作為一新的輸入數值。控制器CTL用以控制暫存器REG是否提供新的乘法器輸出至多工器MUX與乘法器MTC，其中，控制器CTL的功能 可例如為第6圖所是的控制器CTL。
舉例而言，同時參照第4圖，在期間P1，多工器MUX與乘法器MTC的輸入數值皆為N。多工器MUX根據控制訊號CS選擇輸入數值做為多工器輸出。乘法器MTC輸出N^2作為第一乘法器輸出。控制器CTL控制暫存器REG保持原始數值(例如為空數值(NULL))，並在次一輪運算(如期間P2)中提供原始數值至多工器MUX與乘法器MTC。
在期間P2，多工器MUX與乘法器MTC的輸入數值皆仍為N。多工器MUX根據控制訊號CS選擇加密資料N做為多工器輸出。乘法器MTC輸出N^2作為第二乘法器輸出。控制器CTL控制暫存器REG保持原始數值，並在次一輪運算中提供原始數值至多工器MUX與乘法器MTC。
期間P3與期間P1中的操作相仿，在此不贅述。
在期間P4中，多工器MUX與乘法器MTC的輸入數值皆仍為N。多工器MUX根據控制訊號CS選擇輸入數值做為多工器輸出。乘法器MTC輸出N^2作為第四乘法器輸出。控制器CTL控制暫存器REG暫存第四乘法器輸出，並在次一輪運算中提供第四乘法器輸出至多工器MUX與乘法器MTC。其餘步驟以此類推。
藉由上述操作，即可使攻擊者無法藉由量測解密裝置100的相關訊號，得知解密裝置100於解密時所進行的操作及其對應的RSA私鑰。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧解密系統
20‧‧‧加密裝置
100‧‧‧解密裝置
110‧‧‧解密元件
120‧‧‧通訊模組
N‧‧‧加密資料

Claims (10)

  1. 一種解密方法，包括：接收一加密資料，其中該加密資料係經一RSA公鑰加密；以及根據一RSA私鑰與該加密資料進行至少一乘法運算以及至少一平方運算，以獲得一解密資料；其中在進行該至少一乘法運算之一者的同時，根據該加密資料進行一第一偽平方運算，或在進行該至少一平方運算之一者的同時，根據該加密資料進行一第一偽乘法運算。
  2. 如請求項1所述之解密方法，其中進行該第一偽平方運算的運算結果或進行該第一偽乘法運算的運算結果不用以產生該解密資料。
  3. 如請求項1所述之解密方法，更包括：在進行該至少一乘法運算之一者或該至少一平方運算之一者之前或之後，根據該加密資料進行一第二偽平方運算或一第二偽乘法運算。
  4. 如請求項3所述之解密方法，其中在進行兩次該第二偽乘法運算、兩次該乘法運算之間、或一次該第二偽乘法運算與一次該乘法運算之間，進行該平方運算或該第二偽平方運算。
  5. 一種解密裝置，包括：一通訊模組；以及一解密元件，用以：透過該通訊模組，接收一加密資料，其中該加密資料係經一RSA公鑰加密；以及根據一RSA私鑰與該加密資料進行至少一乘法運算以及至少一平方運算，以獲得一解密資料；其中在進行該至少一乘法運算之一者的同時，根據該加密資料進行一第一偽平方運算，或在進行該至少一平方運算之一者的同時，根據該加密資料進行一第一偽乘法運算。
  6. 如請求項5所述之解密裝置，其中該第一偽乘法運算所進行的次數相應於該RSA私鑰的一二進位位元長度。
  7. 如請求項6所述之解密裝置，其中該第一偽乘法運算所進行的次數相同於或小於進行該平方運算的次數。
  8. 如請求項5所述之解密裝置，其中該第一偽平方運算所進行的次數相同於或小於進行該乘法運算的次數。
  9. 一種解密電路，包括：一平方器，用以接收一輸入數值，並對該輸入數值進行一平方運算，以產生一平方器輸出；一乘法器，用以接收該輸入數值以及一加密資料，並對該輸入數值以及該加密資料進行一乘法運算，以產生一乘法器輸出；一多工器，用以接收該平方器輸出以及該乘法器輸出，並用以根據一RSA私鑰輸出該平方器輸出及該乘法器輸出中的一者，作為一多工器輸出；以及一暫存器，用以暫存該多工器輸出，並提供該多工器輸出至該平方器與該乘法器，作為一新的輸入數值；其中該平方運算與該乘法運算係同時進行。
  10. 如請求項9所述之解密電路，更包括：一控制器，其中在一第一操作狀態下，在該暫存器接收到一新的多工器輸出時，該控制器控制該暫存器保存該多工器輸出，並提供該多工器輸出至該平方器與該乘法器；並在一第二操作狀態下，在該暫存器接收到該新的多工器輸出時，該控制器控制該暫存器暫存該新的多工器輸出，並提供該新的多工器輸出至該平方器與該乘法器。
TW104132890A 2015-10-06 2015-10-06 解密裝置、方法及電路 TWI575924B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104132890A TWI575924B (zh) 2015-10-06 2015-10-06 解密裝置、方法及電路
US15/088,149 US10084599B2 (en) 2015-10-06 2016-04-01 Decryption device, method, and circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104132890A TWI575924B (zh) 2015-10-06 2015-10-06 解密裝置、方法及電路

Publications (2)

Publication Number Publication Date
TWI575924B true TWI575924B (zh) 2017-03-21
TW201714426A TW201714426A (zh) 2017-04-16

Family

ID=58446849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132890A TWI575924B (zh) 2015-10-06 2015-10-06 解密裝置、方法及電路

Country Status (2)

Country Link
US (1) US10084599B2 (zh)
TW (1) TWI575924B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580243B (zh) 2015-10-06 2017-04-21 瑞昱半導體股份有限公司 解密裝置、方法及電路
TWI575924B (zh) * 2015-10-06 2017-03-21 瑞昱半導體股份有限公司 解密裝置、方法及電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530260B (en) * 2000-12-19 2003-05-01 Ibm Arithmetic circuit and arithmetic method
CN101292274A (zh) * 2005-10-19 2008-10-22 松下电器产业株式会社 信息安全装置、信息安全方法、计算机程序、计算机可读取的记录媒体及集成电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748410B1 (en) * 1997-05-04 2004-06-08 M-Systems Flash Disk Pioneers, Ltd. Apparatus and method for modular multiplication and exponentiation based on montgomery multiplication
US7269261B1 (en) * 1999-09-22 2007-09-11 Raytheon Company Key escrow systems
US8467535B2 (en) * 2005-01-18 2013-06-18 Certicom Corp. Accelerated verification of digital signatures and public keys
CN101416154A (zh) * 2006-04-06 2009-04-22 Nxp股份有限公司 安全解密方法
US8479018B2 (en) * 2006-04-28 2013-07-02 Panasonic Corporation System for making program difficult to read, device for making program difficult to read, and method for making program difficult to read
US20100257318A1 (en) 2009-04-03 2010-10-07 Samsung Electronics Co., Ltd. Evicting code sections from secondary memory to improve the security of computing systems
FR2972064B1 (fr) * 2011-02-25 2013-03-15 Inside Secure Procede de cryptographie comprenant une operation d'exponentiation
FR2977952A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Rousset Protection d'un calcul d'exponentiation modulaire par multiplication par une quantite aleatoire
FR2997780B1 (fr) * 2012-11-07 2016-01-22 Inside Secure Procede de cryptographie comprenant une operation d'exponentiation modulaire
US9959429B2 (en) * 2013-03-15 2018-05-01 Cryptography Research, Inc. Asymmetrically masked multiplication
TWI575924B (zh) * 2015-10-06 2017-03-21 瑞昱半導體股份有限公司 解密裝置、方法及電路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530260B (en) * 2000-12-19 2003-05-01 Ibm Arithmetic circuit and arithmetic method
CN101292274A (zh) * 2005-10-19 2008-10-22 松下电器产业株式会社 信息安全装置、信息安全方法、计算机程序、计算机可读取的记录媒体及集成电路

Also Published As

Publication number Publication date
US10084599B2 (en) 2018-09-25
TW201714426A (zh) 2017-04-16
US20170099142A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
Suárez-Albela et al. A practical performance comparison of ECC and RSA for resource-constrained IoT devices
US9621525B2 (en) Semi-deterministic digital signature generation
US11251935B2 (en) Multiplicative blinding for cryptographic operations
US9871651B2 (en) Differential power analysis countermeasures
US10367637B2 (en) Modular exponentiation with transparent side channel attack countermeasures
US11626970B2 (en) Multiplicative masking for cryptographic operations
Großschädl et al. Side-channel analysis of cryptographic software via early-terminating multiplications
JP2008113130A (ja) 暗号化装置
WO2017053014A1 (en) Data protection keys
Diehl et al. Face-off between the CAESAR Lightweight Finalists: ACORN vs. Ascon
TWI575924B (zh) 解密裝置、方法及電路
JP6167876B2 (ja) 電子回路、電子機器及び認証システム
US20210028934A1 (en) Protecting modular inversion operation from external monitoring attacks
US11101981B2 (en) Generating a pseudorandom number based on a portion of shares used in a cryptographic operation
Gallais et al. Hardware trojans for inducing or amplifying side-channel leakage of cryptographic software
TWI580243B (zh) 解密裝置、方法及電路
TW201606563A (zh) 以抵抗外部監視攻擊的方式實行密碼編譯資料處理操作
CN106571922B (zh) 解密装置、方法及电路
CN106571916B (zh) 解密装置、方法及电路
JP2016025532A (ja) 通信システム、通信装置、及び通信方法
Rathnala et al. A practical approach to differential power analysis using PIC micrcontroller based embedded system
JP6516610B2 (ja) メモリ装置、ホスト装置、及びメモリシステム
JP6473874B2 (ja) メモリ装置、ホスト装置、及びメモリシステム
Yıldız et al. Design and Implementation of TLS Accelerator
CN115021923A (zh) 基于变化因子的协作式解密信息的处理方法及装置