TWI573399B

TWI573399B - 四元/三元調變選擇電路

Info

Publication number: TWI573399B
Application number: TW105108217A
Authority: TW
Inventors: 吳順達
Original assignee: 晶豪科技股份有限公司
Priority date: 2016-03-17
Filing date: 2016-03-17
Publication date: 2017-03-01
Also published as: TW201735536A

Description

四元/三元調變選擇電路

本發明係有關於一音訊放大器，尤指一音訊放大器的一四元(quaternary)/三元(ternary)調變選擇電路。

音訊放大器是一音訊系統中最為重要的一個元件，其效率更是一重要因素，而因為D類功率放大器的輸出波形為位在兩電壓位準(即供應電壓及接地端)之間的一調變訊號而非一般線性波形，因此理想上當輸出級的電晶體為導通時不會有電流流過，因此與其他種類的放大器相比，D類功率放大器具有較高的效率，是目前最常使用的放大器。一般應用於D類功率放大器的調變方法為脈衝寬度調變(Pulse Width Modulation, PWM)，其中四元調變具有較佳的總諧波失真率(Total Harmonic Distortion, THD)、較低雜訊以及較易操作於低功率條件下等等優點；而三元調變具有較佳效能、較佳的電磁干擾(Electroc Magnetic Interference, EMI)效應且較易操作於低功率條件下等等優點，因此一個可合併上述優點的四元/三元調變選擇電路成為目前最常用的架構。然而，當一音訊放大器沒有輸入訊號或是輸入訊號極小時，在輸出端將會有具有極短工作周期(duty cycle)的脈波而造成功率流失，且電路並無法偵測到此脈波，因此需要一種在沒有輸入訊號的情況下可解決上述功率耗散與失真問題的四元/三元調變選擇電路設計。

本發明的目的之一為揭露一音訊放大器的一四元/三元調變選擇電路以及一相關方法。

根據本發明一實施例，揭露一種應用於一音訊放大器的四元/三元調變選擇電路，該四元/三元調變選擇電包含:一四元訊號產生電路、一三元訊號產生電路，其中該四元訊號產生電路係用以接收一類比輸入訊號以產生一四元訊號，其中該類比輸入訊號具有互為互補的一正向輸入訊號以及一反向輸入訊號，該四元訊號具有互為互補的一正向四元波以及一反向四元波；該三元訊號產生電路係根據該四元訊號以產生一三元訊號，其中該三元訊號包含一正向三元波以及一反向三元波；其中當該正向輸入訊號與該反向輸入訊號的一振幅差位於一預設範圍內時，該三元訊號產生電路所產生的該正向三元波的一訊號波形與該三元訊號產生電路所產生的該反向三元波的一訊號波形相同。

根據本發明一實施例，揭露一種應用於一音訊放大器的四元/三元調變選擇方法，包含:接收一類比輸入訊號以產生一四元訊號，其中該類比輸入訊號具有互為互補的一正向輸入訊號以及一反向輸入訊號，該四元訊號具有互為互補的一正向四元訊號以及一反向四元訊號；根據該四元訊號以產生一三元訊號，其中該三元訊號包含一正向三元波以及一反向三元波；其中當該正向輸入訊號與該反向輸入訊號的一振幅差位於一預設範圍內時，該三元訊號產生電路所產生的該正向三元波的一訊號波形與該三元訊號產生電路所產生的該反向三元波的一訊號波形相同。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。

第1圖係根據本發明一實施例之具有一四元/三元調變選擇電路101的一音訊放大器100示意圖，在此實施例中音訊放大器100為一D類放大器，而音訊放大器100包含一增益級110、一積分器120、四元/三元調變選擇電路101、一四元/三元偵測電路102、一輸出級130、兩個回授電阻R1與R2以及兩個濾波器161與162，其中四元/三元調變選擇電路101係用以選擇一四元訊號、一三元訊號以及至少一具有有限工作週期的脈波的其中之一，而四元/三元偵測電路102係用以偵測增益級110的輸出訊號Vop與Von，並且根據增益級110的輸出訊號Vop與Von來傳送一訊號S2至四元/三元調變選擇電路101以透過四元/三元調變選擇電路101決定應輸出哪個訊號至輸出級130，音訊放大器100中的其餘元件皆相似於傳統D類功率放大器中的相對應元件，由於本領域具有通常知識者應能理解其功能，詳細描述在此省略以省偏幅。

第2圖係根據本發明一實施例之四元/三元調變選擇電路101示意圖，如第2圖所示，四元/三元調變選擇電路101包含一四元訊號產生電路210、一三元訊號產生電路220以及一脈波產生電路230。四元訊號產生電路210係用以接收互為互補的類比輸入訊號VIP與VIN，其中耦接至第1圖所示的積分器120的四元訊號產生電路210包含兩個比較器2101與2102以比較積分器120的輸出訊號與一三角波來產生一四元訊號，其中該四元訊號包含互為互補的一正向四元波QP與一反向四元波QN。三元訊號產生電路220耦接至四元訊號產生電路210，並根據正向四元波QP與反向四元波QN來產生一三元訊號，其中該三元訊號包含一正向三元波TP與一反向三元波TN。脈波產生電路230包含一固定工作週期脈波產生器2301以及一計數電路2302，其中固定工作週期脈波產生器2301係用以根據訊號S2來產生包含兩個具有25%工作週期的脈波的一訊號P1以抑制湧浪電流(inrush current)；而計數電路2302係用以接收兩個具有25%工作週期的脈波，並傳送一訊號S1。有關脈波產生電路230的詳細描述會在後續段落中討論。

上述的浪湧電流通常發生在四元/三元調變選擇電路101由三元調變模式轉換至四元調變模式時以及音訊放大器100剛啟動時初始的連續脈波之中，因此，在此實施例中，該多個具有固定工作週期的脈波為兩個具有25%工作週期的脈波，其中該兩個具有25%工作週期的脈波是在該四元訊號於音訊放大器100啟動或由三元調變進入四元調變時準備產生之前所插入以抑制該湧浪電流。

四元/三元調變選擇電路101另包含一第一選擇電路240以及一第二選擇電路250，其中第一選擇電路240包含多工器2401與2402，其中多工器2401與2402根據脈波產生電路230的計數電路2302所傳送的訊號S1來選擇訊號P1以及該四元訊號的其中之一，其中訊號P1包含兩個25%工作週期的脈波的，而第二選擇電路250包含多工器2501與2502，其中多工器2501與2502根據訊號S2來選擇第一選擇電路240所選擇到的訊號(即訊號P1或該四元訊號)以及該三元訊號的其中之一至輸出級130。

第3圖係根據本發明一實施例之一三元信號產生電路示意圖，如第3圖所示，三元訊號產生電路220包含一延遲電路301以及一產生單元302，其中延遲電路301包含一第一延遲單元3011以及一第二延遲單元3012，用以延遲正向四元波QP以及反向四元波QN以分別產生一延遲後訊號DP以及一延遲後訊號DN，而產生單元302包含一第一產生單元3021以及一第二產生單元3022，其中第一產生單元3021係用以根據延遲後訊號DN與正向四元波QP以產生正向三元波TP，而第二產生單元3022係用以根據延遲後訊號DP與反向四元波QN以產生反向三元波TN，在此實施例中，如第3圖所示，第一產生單元3021可由一互斥或閘(XOR gate)XOR1以及一及閘(And gate)AND1所實現，其中互斥或閘XOR1接收延遲後訊號DN以及正向四元波QP產生一訊號DP'，而及閘AND1接收訊號DP'以及正向四元波QP產生正向三元波TP。同樣地，第二產生單元3022可由一互斥或閘XOR2以及一及閘AND2所實現，其中互斥或閘XOR2接收延遲後訊號DP以及反向四元波QN產生一訊號DN'，而及閘AND2接收訊號DN'以及反向四元波QN產生反向三元波TN。需注意的是上述實現第一產生單元3021以及第二產生單元3022的範例僅為一說明，而非本發明一限制，在其他實施例中，只要第一產生單元3021以及第二產生單元3022可達到第3圖實施例的目的，亦可由其他邏輯閘所實現。

第4圖係根據第3圖的三元訊號產生電路220之三元訊號波形圖，如第4圖的子圖(A)所示，當音訊放大器100互為互補的類比輸入訊號的振幅差或四元/三元調變選擇電路101互為互補的類比輸入訊號VIP與VIN的振幅差在零振幅(zero amplitude)上下的一個預定範圍內(即零振幅的 1%)，正向四元波QP以及反向四元波QN為具有相同工作期間(如圖示的50%)的兩個方波。延遲訊號DP與DN的波形係分別由正向四元波QP與反向四元波QN稍微延遲後所得，在此實施例中，由於類比輸入訊號VIP(即0V)的振幅等於類比輸入訊號VIN(即0V)的振幅，延遲後訊號DP與正向四元波QP的相位差大約為28.8度，因此，如第4圖的子圖(A)所示，正向三元波TP具有工作週期為8%的脈波。同樣地，反向三元波TN同樣也具有工作週期為8%的脈波，如此一來，若設定增益(VOUTP-VOUTN)/(VIP-VIN)為1，則放大器100的差動輸出訊號接近零振幅的該預定範圍內。由於訊號TP的脈波寬度等於訊號TN的脈波寬度，其可以有效的解決先前技術中所提的功率損耗與失真的問題，需注意的是，本實施例中延遲後訊號DP與DN的延遲量僅為範例說明，並非本發明的一限制，實作上，延遲後訊號DP與DN的延遲取決於電路的能力。第4圖的子圖(B)為當放大器100互為互補的類比輸入訊號稍微增強時，即音訊放大器100互為互補的類比輸入訊號的振幅差或當四元/三元調變選擇電路101互為互補的類比輸入訊號VIP與VIN的振幅差不在零振幅上下的預定範圍之內時的三元訊號波形圖。如第4圖的子圖(B)所示，當互為互補的類比輸入訊號VIP與VIN的振幅差稍微增加至0.5V時，正向三元波TP的工作週期也據此增加(如第4圖所示的13%)，而負向三元波TN的工作週期則據此減少(如第4圖所示的3%)。第4圖的子圖(C)為當互為互補的VIP與VIN的振幅差持續增加至3V時之該三元訊號波形圖，此時放大器100操作在正常三元模式，僅有正向三元波TP與反向三元波TN的其中之一具有波形(如此實施例所示為正向三元波TP)。

第5圖係根據本發明一實施例之脈波產生電路230的架構示意圖，如第5圖所示，脈波產生電路230的固定工作週期脈波產生器2301包含一比較器450、一及閘4601、一D型正反器4604以及一反向器4605，其中比較器450係用以比較該三角波與1/4供應電壓VDD(即VDD/4)以產生具有25%工作週期的一時脈訊號CLK，而及閘4601的輸入耦接至D型正反器4604的一輸出以及具有25%工作週期的時脈訊號CLK於一輸出端點產生訊號P1，而D型正反器4604作為一閂鎖器(latch)以傳送供應電壓VDD至及閘4601的其中一輸入，並且如第5圖所示，接收一經反向器反向後作為觸發訊號的正向四元波，而計數電路2302包含兩個計數器4602與4603、一反向器4701、兩個及閘4702與4703、一D型正反器4704，其中用以產生一訊號Q2的計數器4602與4603係由D型正反器所實現並耦接於及閘4601的輸入與及閘4702的其中一輸入之間，而及閘4702的另一輸入耦接至反向器4701的一輸出，其中反向器4701係用以將正向四元波QP反向，而D型正反器4704係作為一閂鎖器來接收由及閘4702所產生的一訊號S3以產生一訊號S1至第一選擇電路240，除此之外，及閘4703的輸入耦接至訊號S2以及電源訊號PS，而及閘4703的一輸出耦接至D型正反器4602、4603以及4604的重置(reset)端點以重置該些D型正反器。

當電源開啟而啟動音訊放大器100時，啟動訊號PS為邏輯值1，而當音訊放大器100進入音訊放大器100由三元調變進入四元調變時，訊號S2為邏輯值1，若訊號PS、S2其中之一為邏輯值1時，D型正反器4602、4603、4604以及4704會因此被重置，首先，訊號S1變為邏輯值’0’，接著具有25%工作週期的時脈訊號CLK被傳送至及閘4601的輸出(即訊號P1)，並分別進入計數器4602與4603以及第一選擇電路240，由於訊號S1仍然為邏輯值’0’，第一選擇單元480與第二選擇單元490輸出訊號P1至輸出級230，在計數器4602與4603接收兩個具有25%工作週期的脈波後，根據D型正反器所實現的計數器的特性產生邏輯值為1的訊號Q2，由D型正反器4704所輸出的訊號S1邏輯值因此成為1，第一選擇電路240與第二選擇電路250輸出該四元訊號，並且音訊放大器100進入四元調變模式。在音訊放大器100開啟或由三元調變進入四元調變時，音訊放大器100會在該四元訊號之前輸出兩個具有25%工作週期的脈波，因此，過電流可被有效抑制。

第6圖係根據本發明一實施例之產生兩個具有25%工作周期脈波的四元/三元調變選擇電路101的一脈波產生電路230示意圖，如第6圖所示，若訊號S2為邏輯值1，訊號P1變成具有25%工作週期的時脈訊號，並且第一選擇電路240與第二選擇電路250傳送訊號P1至輸出級130，由計數器4602與4603產生的訊號Q2在計數器4602與4603接收兩個25%工作週期的脈波後變成邏輯值1，而訊號S1也因此變成邏輯值1並傳送至第一選擇電路240，四元訊號將被傳送至輸出級130，放大器100因此操作在四元調變模式。

第7圖係根據本發明一實施例之插入兩個具有25%工作周期脈波後由四元/三元調變選擇電路所輸出的信號示意圖，根據第5圖與第6圖實施例，第7圖為四元/三元調變選擇電路101所輸出的訊號，如第7圖所示，在音訊放大器剛啟動或由三元調變進入四元調變模式時插入兩個具有25%工作週期的脈波以據此抑制過電流。

在本發明的另一實施例中，並不限定只在音訊放大器100剛啟動或由三元調變模式進入四元調變模式時插入具有有限工作週期(如25%)的脈波，亦可於湧浪電流發生時立刻插入。第8圖係根據本發明另一實施例的一偵測電路701以及一脈波產生電路702，在此實施例中，根據第2圖所示的四元/三元調變選擇電路的架構，增加於任何時刻偵測湧浪電流的偵測電路701與修改後的脈波產生電路702，其中偵測電路701係由一比較器所實現並用以比較輸出級203所輸出的負載電流IL以及一預設電流C1。若負載電流IL比預設電流C1強，即代表發生湧浪電流，偵測電路701產生訊號OC_W至脈波產生電路702，在接收訊號OC_W後，脈波產生電路產生多個工作週期接近25%的脈波至輸出級以抑制湧浪電流，在此實施例中，多個具有有限工作週期的脈波為八個具有25%工作週期的脈波，但此並非本發明的一限制，若湧浪電流在輸出八個具有25%工作週期的脈波至技術電路7022之後仍然存在，則產生訊號S1_OCW至輸出級以關閉輸出級，避免音訊放大器100的損害。

第9圖係根據本發明一實施例之偵測到過電流後由多個具有25%左右之工作周期的脈衝所抑制的電流(例如，音訊放大器200的輸出電流大於一預定值)示意圖，如第8圖所示，若具有偵測電路701，過電流可在任何時刻被抑制，而非任由過電流持續增加造成音訊放大器100的損害。

在第5圖至第9圖的實施例中，並不限定所插入的脈波數量以及其工作週期，脈波數量取決於計數電路2302與7022所包含的計數器數量，而只要將三角波與不同電壓值做比較，即可輕易獲得不同的工作週期，只要能產生多個具有25%左右工作週期的脈波訊號以抑制湧浪電流的設計，皆應隸屬於本發明的範疇。同樣地，並不限制三元訊號產生電路220的架構，只要該架構如第4圖所示可產生正向三元波TP與反向三元波TN。除此之外，第5圖中脈波產生電路230的架構僅為範例說明，並非本發明的一限制，只要如上所述能產生訊號S1與P1，這些設計皆應隸屬於本發明的範疇。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧音訊放大器
110‧‧‧增益級
102‧‧‧四元/三元偵測電路
101‧‧‧四元/三元選擇電路
130‧‧‧輸出級
R1、R2‧‧‧電阻
120‧‧‧積分器
VIP、VIN‧‧‧類比輸入訊號
OUTP、OUTN‧‧‧輸入訊號
130‧‧‧輸出級
161、162‧‧‧濾波器
210‧‧‧四元訊號產生電路
2101、2102、450‧‧‧比較器
QP‧‧‧正向四元波
QN‧‧‧反向四元波
240‧‧‧第一選擇電路
2041、2042、2501、2502‧‧‧多工器
250‧‧‧第二選擇電路
220‧‧‧三元訊號產生電路
230‧‧‧脈波產生電路
2301、7021‧‧‧固定工作週期脈波產生器
2302、7022‧‧‧計數電路
S2、S1、P1‧‧‧訊號
301‧‧‧延遲電路
302‧‧‧產生單元
3011‧‧‧第一延遲單元
3012‧‧‧第二延遲單元
3021‧‧‧第一產生單元
3022‧‧‧第二產生單元
XOR1、XOR2‧‧‧互斥或閘
DP’、DN’‧‧‧延遲後訊號
AND1、AND2、4702、4703、4601‧‧‧及閘
4605、4701‧‧‧反向器
4602、4603、4704‧‧‧D型正反器
701‧‧‧偵測電路
702‧‧‧脈波產生電路

第1 圖係根據本發明一實施例之具有一四元/三元調變選擇電路的一音訊放大器示意圖。第2圖係根據本發明一實施例之四元/三元調變選擇電路示意圖。第3圖係根據本發明一實施例之一三元信號產生電路示意圖。第4圖係根據本發明一實施例之一三元訊號的波形圖。第5圖係根據本發明一實施例之一脈波產生電路架構示意圖。第6圖係根據本發明一實施例之產生兩個具有25%工作周期脈波的四元/三元調變選擇電路的一脈波產生電路示意圖。第7圖係根據本發明一實施例之插入兩個具有25%工作周期脈波後由四元/三元調變選擇電路所輸出的信號示意圖。第8圖係根據本發明另一實施例之一偵測電路與一脈波產生電路的示意圖。第9圖係根據本發明一實施例之偵測到過電流後由多個具有25%左右之工作周期的脈衝所抑制的電流示意圖。

210‧‧‧四元訊號產生電路

2101、2102‧‧‧比較器

QP‧‧‧正向四元波

QN‧‧‧反向四元波

240‧‧‧第一選擇電路

2041、2042、2501、2502‧‧‧多工器

250‧‧‧第二選擇電路

220‧‧‧三元訊號產生電路

230‧‧‧脈波產生電路

2301‧‧‧固定工作週期脈波產生器

2302‧‧‧計數電路

S2、S1、P1‧‧‧訊號

Claims

一種音訊放大器的一四元/三元調變選擇電路，包含: 一四元訊號產生電路，用以接收一類比輸入訊號以產生一四元訊號，其中該類比輸入訊號包含互為互補的一正向輸入訊號以及一反向輸入訊號，而該四元訊號包含互為互補的一正向四元波以及一反向四元波；以及一三元訊號產生電路，用以根據該四元訊號產生一三元訊號，其中該三元訊號包含一正向三元波以及一反向三元波；其中當該正向輸入訊號與該反向輸入訊號的一振幅差位於零振幅左右的一預定範圍內，該三元訊號產生電路所產生的該正向三元波的一波形等同於該三元訊號產生電路所產生的該反向三元波的一波形。
如申請專利範圍第1項的四元/三元調變選擇電路，其中當該正向輸入訊號與該反向輸入訊號的該振幅差不位於零振幅左右的該預定範圍內時，該正向三元波與該反向三元波的其中之一的工作週期(duty cycle)大於該正向三元波與該反向三元波的另一的工作週期。
如申請專利範圍第1項的四元/三元調變選擇電路，其中該三元訊號產生電路包含: 一延遲電路，用以延遲該四元訊號以產生一延遲後訊號；以及一產生單元，用以根據該延遲後訊號以及該四元訊號來產生該三元訊號。
如申請專利範圍第3項的四元/三元調變選擇電路，其中該延遲後訊號包含分別透過延遲該正向四元波以及該反向四元波所產生的一正向延遲後訊號以及一反向延遲後訊號，且該產生單元包含: 一第一產生單元，根據該正向四元波以及該反向延遲後訊號產生該正向三元波；一第二產生單元，根據該反向四元波以及該正向延遲後訊號產生該反向三元波。
如申請專利範圍第1項的四元/三元調變選擇電路，另包含: 一脈波產生電路，用以產生具有有限工作週期的多個脈波；以及一選擇單元，用以選擇該四元訊號、該三元訊號以及該多個脈波中的其中之一至該音訊放大器的一輸出級。
如申請專利範圍第5項的四元/三元調變選擇電路，其中當該音訊放大器啟動時，該選擇單元輸出該多個脈波中的至少一脈波至該音訊放大器的該輸出級。
如申請專利範圍第5項的四元/三元調變選擇電路，其中當該音訊放大器的一輸出電流大於一預設電流時，該選擇單元輸出該多個脈波中的至少一脈波至該音訊放大器的該輸出級。
如申請專利範圍第5項的四元/三元調變選擇電路，其中該選擇單元包含: 一第一選擇電路，根據一第一選擇訊號來選擇性地輸出該多個脈波或該四元訊號；以及一第二選擇電路，根據一第二選擇訊號來選擇性地輸出該三元訊號或該第一選擇電路的一輸出至該輸出級。
如申請專利範圍第8項的四元/三元調變選擇電路，其中該脈波產生電路: 一第一比較器，用以比較一三角波與一電壓源以產生該多個脈波；一計數單元，耦接至該第一比較器，其中當該選擇單元開始輸出該多個脈波至該輸出級時，該計數單元計數由該選擇單元所輸出的脈波的一數量；以及一控制電路，耦接至該計數單元，用以當該選擇單元已輸出的脈波的該數量超過一預設數字時，產生該第一選擇訊號至該第一選擇電路以停止輸出該多個脈波。
如申請專利範圍第5項的四元/三元調變選擇電路，其中該有限工作週期為25%。