TWI569399B - Chip fuse element with pre-cut substrate and method for making the same - Google Patents
Chip fuse element with pre-cut substrate and method for making the same Download PDFInfo
- Publication number
- TWI569399B TWI569399B TW104139779A TW104139779A TWI569399B TW I569399 B TWI569399 B TW I569399B TW 104139779 A TW104139779 A TW 104139779A TW 104139779 A TW104139779 A TW 104139779A TW I569399 B TWI569399 B TW I569399B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- fuse
- fuse element
- tangential
- bodies
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 83
- 238000000034 method Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000011241 protective layer Substances 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 2
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000000155 melt Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000006004 Quartz sand Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- YCKOAAUKSGOOJH-UHFFFAOYSA-N copper silver Chemical compound [Cu].[Ag].[Ag] YCKOAAUKSGOOJH-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Fuses (AREA)
Description
本發明是關於一種具有預切線基板的晶片保險絲元件及其製法,尤其是一種便於切割分離的晶片保險絲元件及其製法。
保險絲(fuse)是一種連接在電路上用以保護電路的一次性元件,通常採用低電阻的金屬或是合金系統的絲狀或片狀材料製作,例如鉛錫合金、鋁、銅、銀、銅錳合金以及銅銀合金等,IEC127標準將它定義為熔斷器(fuse-link),一般保險絲由三個部件組成,其一是熔體部件為保險絲的核心,熔斷時起到切斷電流的作用;其二是電極部件用於連接熔體與電路,必須具備良好的導電性;最後的支架部件即是使前述部件共同形成一個剛性結構,提升安裝或使用保險絲時的便利性。
運用於電力電路或大功率設備的保險絲,則除上述三個部件更包括一個滅弧部件,由於這類設備的工作電流較一般電子設備大,當熔體部件發生熔斷時其兩端累積的電荷持續增加,就有可能產生熔體部件熔斷甚至是汽化但電流卻仍維持導通,此乃拉弧現象(跳火),前述的滅弧部件就是透過良好絕緣性與導熱性的材料性質,並藉由較熔體部件高的電負度阻絕拉弧現象,目前本領域的慣用材料為石英砂,經由滅弧部件將多餘的電荷吸收,降低空氣游離化的機率達到防止電流維持導通的狀況。
為能大量生產,目前常用的習知技術,多以大片基材作為基
礎,一次性形成上百甚至上千的保險絲元件的預形體,最後進行分離,而製成大量保險絲元件。常見的現有製造過程中,如圖1所示,會在預備成形複數個保險絲的基板8上,額外塗佈一層例如矽膠層80(silicon)覆蓋保險絲的熔體部件和電極部件。
由於基板8與矽膠層80間是屬於異材質的結合,導致彼此的結合附著力度不佳、且兩者間的延展性大不相同,即使可以保護電極部件和熔體部件的結構,卻會遮住相鄰基板中的分離線81位置,即使在分離線81預先形成有凹槽或斷痕,提供分離時的結構脆弱部分,但由於矽膠層80的存在,明顯阻礙基板8的分離順暢性,一旦直接施加例如敲擊或掰斷等外力,基板8部分會優先斷開,而矽膠層80卻可能較晚斷開或甚至維持部分連接,導致預形體本身完整性遭到破壞。因此,上述現存技術在分離的步驟必須藉由雷射光或者鑽石刀,沿著分離線81逐個切割才能分離形成多個獨立的保險絲元件,製作流程緩慢而無法提升產出效率,成本管控也因此居高不下,無疑對本領域的製造商造成困擾。
有鑒於上述的問題,本案之發明人試圖提供一種具有預切線基板的晶片保險絲元件,能有效地簡化過於繁雜的製作工序,減少製作成本,提升整體產出效率和製造良率;以及確保預切線不會被其他結構遮蔽而向外暴露,提升分離預形體流程的順暢性,並且可以選擇進一步將連接保險絲本體兩端的弧形部彈性彎折遠離基板本體,使得弧形部在熔斷後,殘留於兩端弧形部處的剩餘部分會彼此彈性分離,降低拉弧現象發生的概率,確保晶片保險絲元件使用的可靠性,這些都會是本案所要重視的焦點。
本發明之一目的在提供一種簡化製作程序之具有預切線基板的晶片保險絲元件,降低製作成本,提升整體製造良率。
本發明另一目的在提供一種具有預切線基板的晶片保險絲元件,確保預切線不會被其他結構遮蔽而向外暴露,增加分離基材流程的順暢性。
本發明又一目的在提供一種晶片保險絲元件的製造方法,將連接保險絲本體之兩端的弧形部彈性彎折遠離基板本體,降低拉弧現象發生的概率,確保本案結構使用上的可靠性。
為達上述目的,本案提供一種具有預切線基板的晶片保險絲元件,供表面安裝至電路板,該晶片保險絲元件包括:基板本體,具有上表面、下表面及連接上表面與下表面的兩端緣,其中基板本體在上表面和下表面中至少一者形成有對應兩端緣的預切線;一對彼此分離的導接電極,導接電極分別包括位於上表面的焊墊部及由焊墊部延伸至下表面的焊腳部;一層位於上表面、供封閉環繞焊墊部的環繞阻擋層,供與基板本體共同形成一個容置空間,且環繞阻擋層並未遮蔽預切線而曝露在外;一個位於容置空間、且兩端分別被焊接至焊墊部的保險絲本體;及一層封閉阻絕容置空間的封閉保護層。
用於製作前述具有預切線基板的晶片保險絲元件的製造方法,包括下列步驟:a)提供一片具有一個上表面和一個下表面的基材,該基材的前述上表面或下表面的至少其中一者,形成有複數預切線,用以區隔出複數個基板本體;且每一前述基板本體的上表面側分別具有一個環繞阻擋層,每一前述環繞阻擋層分別與對應的前述基板本體共同形成一個容
置空間,且前述環繞阻擋層均未遮蔽前述預切線而使前述預切線曝露;以及分別在每一上述基板本體形成一對彼此分離的導接電極,每一對前述導接電極分別包括至少兩個位於上述上表面的焊墊部、及由前述焊墊部延伸至上述下表面的焊腳部;b)逐一在每一個上述容置空間中、將一保險絲本體的兩端分別焊接至上述焊墊部;及c)逐一設置封閉阻絕每一前述容置空間的封閉保護層,封閉保護每一前述保險絲本體。
本案所揭露的一種具有預切線基板的晶片保險絲元件及其製法,能有效地確保預切線不會被其他結構遮蔽而向外暴露,藉此簡化過於緩慢和昂貴的分離步驟,增加分離基材流程的順暢性,減少製作成本,提升整體產出效率和製造良率;以及選擇性地將連接保險絲本體之兩端的弧形部彈性彎折遠離基板本體,使得弧形部在熔斷後,殘留於兩端之弧形部的剩餘部分會彼此彈性分離,降低拉弧現象發生的概率,確保晶片保險絲元件使用在大電流情況下的可靠性,進而達成上述所有之目的。
1、1’‧‧‧基板本體
10、10’‧‧‧上表面
11、11’‧‧‧預切線
12、12’‧‧‧容置空間
13‧‧‧下表面
14、14’‧‧‧穿孔
15‧‧‧兩端緣
2、2’‧‧‧環繞阻擋層
3、3’‧‧‧導接電極
30‧‧‧焊墊部
31‧‧‧焊腳部
4、4’‧‧‧保險絲本體
40‧‧‧兩端
41‧‧‧弧形部
5、5’‧‧‧封閉保護層
50‧‧‧滅弧部
51’‧‧‧頂蓋部
7’‧‧‧光罩
70’‧‧‧光阻膜
601-608‧‧‧步驟
習知元件
8‧‧‧基板
80‧‧‧矽膠層
81‧‧‧分離線
圖1為習知技術的保險絲結構俯視圖。
圖2為本發明第一較佳實施例的步驟流程圖,藉此顯示本發明有關晶片保險絲元件的製作方法。
圖3為本發明第一較佳實施例具有預切線基板尚未切割的俯視圖,說明相鄰的基板本體間形成有預切線。
圖4為圖3的側視圖,顯現基材預先燒結成形的環繞阻擋層並說明貫穿上表面及下表面的穿孔。
圖5為圖4基材其中一個基板本體的容置空間焊接保險絲本體的側視圖。
圖6為圖5中保險絲本體熔斷示意圖,用以表達殘留於兩端的弧形部會彼此彈性分離。
圖7為容置空間內填入封閉保護層的側視圖。
圖8為圖3基材中每一塊基板本體以預切線逐一分離,並完成保險絲元件的側視圖。
圖9為本發明的第二較佳實施例的步驟流程圖,藉此顯示本發明有關晶片保險絲元件的另一製作方法。
圖10為本發明的第二較佳實施例在預切線上以工具鑿穿基板本體形成穿孔的俯視圖。
圖11為圖10基板本體的側視圖,藉此說明形成穿孔內的導接電極。
圖12為圖11導接電極製作完成後之基板本體位於上表面設置一層光阻膜及光罩的側視圖。
圖13為圖12中基板本體與環繞阻擋層共同圍繞形成一個容置空間的側視圖。
圖14為圖13之環繞阻擋層設置一層封閉保護層的側視圖。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之較佳實施例的詳細說明中,將可清楚呈現;此外,在各實施例中,相同之元件將以相似之標號表示。
本案第一較佳實施例的製作流程如圖2的流程圖所示,首先如步驟601與圖3所示,在一片以陶瓷材料製作之基材預先區劃成複數彼
此連接的基板本體1,彼此相鄰的基板本體1間皆有形成於上表面10例如凹溝的預切線11,藉以在製作流程結束後能簡便地施加外力迅速將整排預形體和相鄰排分離,隨後再將整排預形體逐一分離,且為有效提升本例晶片保險絲元件製作時的流暢性,請參考圖4,每一塊基板本體1的上表面10會有與基板本體1相同材質並預先燒結成型的環繞阻擋層2,這些環繞阻擋層2完全避免遮蔽到形成於上表面10的預切線11,以防最後分離各基板本體1的難度提升。當然,如熟悉本技術領域者所能知悉,前述的預切線即使改於下表面成形也同樣可將每一塊基板本體分離,並無不可。
在環繞阻擋層2與每一塊對應的基板本體1共同形成的容置空間12中,以工具鑽出兩個成對而貫穿上表面10及下表面13的穿孔14,接著在穿孔14內形成金屬導電材質的導接電極3,為行文流暢在此定義,與上表面10接觸的為焊墊部30;由焊墊部30延伸至下表面13的則為焊腳部31,兩者共同構成本例的導接電極3。接下來如步驟602及圖5所示,在每個容置空間12中將例釋為低電阻鉛錫合金、鋁、銅、銀的保險絲本體4之兩端40的其中一端,先行以略帶傾斜的角度焊接至其中一個焊墊部30,由於保險絲本體4的長度是大於兩個焊墊部30間的距離,因此如步驟603,將兩端40中未被焊接固定的一端焊接至另一個焊墊部30時,連接兩端40的弧形部41會因金屬材質的延展特性而彈性彎折,使得弧形部41會遠離對應的基板本體1。藉此確保當例如15A電流流經保險絲本體4致其熔斷時,參考圖6,殘留在兩端40處之弧形部41的殘餘部分會彼此彈性分離而拉開距離,防範弧形部41的殘餘部分會因熔融而再度導接,讓保險絲本體4喪失保護電子電路的功效。
如圖7所示,緊接著步驟604,將封閉保護層5的滅弧部50填入每一個容置空間(未標號)中,本例的滅弧部50是比喻為摻雜有石英砂的矽膠,填入容置空間中的滅弧部50將會遮蔽每一個容置空間內相對於滅弧部50電負度低的保險絲本體4,導致保險絲本體4的弧形部41熔斷後,滅弧部50會吸收累積於保險絲本體4之兩端40多餘的電荷,阻止保險絲本體4周圍氣體因大電流產生游離化的情況,進而減少發生拉弧現象的概率。當然,如熟悉本技術領域人士所能輕易理解,此處即使單獨填入石英砂粉末,或甚至保持不填充任何東西,均無礙於本案實施。
最後如步驟605,機械臂沿著預切線11壓迫基材,使得最初彼此連接的每一個基板本體1能順暢地分離,因此如圖8,每一個分離後的基板本體1在對應預切線(未標號)的位置,會形成有連接上表面10及下表面13的兩端緣15,至此構成本例中的晶片保險絲元件。
本案所揭露的一種具有預切線基板的晶片保險絲元件及其製法,能有效地簡化過於繁雜的製作工序,減少製作成本,提升整體製造良率;以及確保預切線不會被其他結構遮蔽而向外暴露,增加分離基材流程的順暢性,並且將連接保險絲本體之兩端的弧形部彈性彎折遠離基板本體,使得弧形部在熔斷後,殘留於兩端之弧形部的剩餘部分會彼此彈性分離,降低拉弧現象發生的概率,確保晶片保險絲元件使用的可靠性。
如圖9至圖11所示,在本發明的第二較佳實施例中如步驟606是將前一實施例的穿孔14’,以工具鑿穿基板本體1’而設置於相鄰基板本體1’間的預切線11’上,接著以濺鍍的技術工藝在穿孔14’中鍍上一層例如銅或銀等金屬導電材料的導接電極3’,然而,僅以濺鍍的方式進行製作,
由於均勻度及厚度的不足難以達到良好的使用可靠性,因此之後將本例的基材進行滾鍍抑或者化學鍍的手段,將穿孔14’中的導接電極3’增厚,提高導電連接時的穩定性。緊接著請參照圖12及步驟607,於上表面10’壓印一層光阻膜70’,接著在光阻膜70’的上方覆蓋一組光罩7’進行曝光,讓光阻膜70’裸露部分被固化,隨後將未被固化的光阻膜70’進行顯影去除,形成具有預定的環繞形狀,當然,熟悉本技術領域者能輕易知曉,若前述光阻膜的厚度不足時,可於已經顯影的光阻膜上增加壓印另一層光阻膜達到增厚之功效,重覆上述曝光與顯影流程,直到完成預定的厚度即成為如圖13所示,一層設置於上表面10’的環繞阻擋層2’,原先未被固化而遭顯影去除的部分,則是定義為由環繞阻擋層2’及對應的基板本體1’共同形成的容置空間12’,藉以完成多個尚未進行分離作業之基板本體1’的結構。
其後的安裝流程皆與前一實施例相同,在此不多加贅述,僅就差異步驟進行敘述說明,如步驟608及圖14所示,當前一實施例的保險絲本體4’組裝完成後,將封閉保護層5’的頂蓋部51’覆蓋於對應的環繞阻擋層2’上,導致容置空間12’形成一個完全的密閉空腔,最後則如前一實施例所述,透過機械臂對預切線施加外力進行基板本體的分離作業,使得能快速地完成複數個晶片保險絲元件,有效提升製作流程的順暢並減少生產成本的支出。
惟以上所述者,僅為本發明之較佳實施例而已,不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾,皆應仍屬本發明專利涵蓋之範圍內。
1‧‧‧基板本體
10‧‧‧上表面
11‧‧‧預切線
12‧‧‧容置空間
13‧‧‧下表面
14‧‧‧穿孔
3‧‧‧導接電極
30‧‧‧焊墊部
31‧‧‧焊腳部
3‧‧‧環繞阻擋層
Claims (9)
- 一種具有預切線基板的晶片保險絲元件,供表面安裝至電路板,該晶片保險絲元件包括:一基板本體,具有一個上表面、一個相反於該上表面的下表面、及連接該上表面與該下表面的兩端緣,其中該基板本體在該上表面和該下表面中至少一者形成有對應前述兩端緣的預切線;一對彼此分離的導接電極,該對導接電極分別包括位於上述上表面的焊墊部、及由前述焊墊部延伸至上述下表面的焊腳部;一層位於該上表面、供封閉環繞上述焊墊部的環繞阻擋層,供與該基板本體共同形成一個容置空間,且該環繞阻擋層並未遮蔽前述預切線而使前述預切線曝露;一個位於上述容置空間、且兩端分別被焊接至上述焊墊部的保險絲本體;及一層封閉阻絕該容置空間的封閉保護層。
- 如申請專利範圍第1項所述具有預切線基板的晶片保險絲元件,其中該保險絲本體更包括連接上述兩端、且彈性彎折而遠離上述基板本體上表面的弧形部,使得當前述弧形部熔斷時,殘留在上述兩端處的弧形部殘餘部分會彼此彈性分離。
- 如申請專利範圍第1項所述具有預切線基板的晶片保險絲元件,其中該封閉保護層包括填充於該容置空間、且電負度高於上述保險絲本體的滅弧部。
- 如申請專利範圍第1、2或3項所述具有預切線基板的晶片保險絲元件, 其中該封閉保護層包括一覆蓋於上述環繞阻擋層上的頂蓋部。
- 一種具有預切線基板的晶片保險絲元件的製造方法,包括下列步驟:a)提供一片具有一個上表面和一個下表面的基材,該基材的前述上表面或下表面的至少其中一者,形成有複數預切線,用以區隔出複數個基板本體;且每一前述基板本體的上表面側分別具有一個環繞阻擋層,每一前述環繞阻擋層分別與對應的前述基板本體共同形成一個容置空間,且前述環繞阻擋層均未遮蔽前述預切線而使前述預切線曝露;以及分別在每一上述基板本體形成一對彼此分離的導接電極,每一對前述導接電極分別包括至少兩個位於上述上表面的焊墊部、及由前述焊墊部延伸至上述下表面的焊腳部;b)逐一在每一個上述容置空間中、將一保險絲本體的兩端分別焊接至上述焊墊部;及c)逐一設置封閉阻絕每一前述容置空間的封閉保護層,封閉保護每一前述保險絲本體。
- 如申請專利範圍第5項所述具有預切線基板的晶片保險絲元件的製造方法,其中該步驟b)中安裝前述保險絲本體之步驟更包括下列次步驟:b1)逐一將連接每一前述保險絲本體之上述兩端的弧形部分別彈性彎折,遠離對應的每一上述基板本體。
- 如申請專利範圍第5項所述具有預切線基板的晶片保險絲元件的製造方法,其中該步驟c)更包括一個將每一前述封閉保護層的滅弧部填充於對應的每一前述容置空間,遮蔽電負度低的每一前述保險絲本體之次步驟c1)。
- 如申請專利範圍第5項所述具有預切線基板的晶片保險絲元件的製造方法,其中該步驟c)更包括一個將每一前述封閉保護層的頂蓋部覆蓋於對應的每一上述環繞阻擋層上之次步驟c2)。
- 如申請專利範圍第5、6、7或8項所述具有預切線基板的晶片保險絲元件的製造方法,更包括在步驟c)後的步驟d)沿著每一前述預切線切割該基材,形成複數個晶片保險絲元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104139779A TWI569399B (zh) | 2015-11-27 | 2015-11-27 | Chip fuse element with pre-cut substrate and method for making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104139779A TWI569399B (zh) | 2015-11-27 | 2015-11-27 | Chip fuse element with pre-cut substrate and method for making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI569399B true TWI569399B (zh) | 2017-02-01 |
TW201719854A TW201719854A (zh) | 2017-06-01 |
Family
ID=58608376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104139779A TWI569399B (zh) | 2015-11-27 | 2015-11-27 | Chip fuse element with pre-cut substrate and method for making the same |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI569399B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102623271A (zh) * | 2012-03-31 | 2012-08-01 | Aem科技(苏州)股份有限公司 | 薄膜型熔断器及制造方法 |
CN202473804U (zh) * | 2012-02-24 | 2012-10-03 | Aem科技(苏州)股份有限公司 | 一种悬空熔丝型表面贴装熔断器 |
CN103208401A (zh) * | 2013-04-01 | 2013-07-17 | Aem科技(苏州)股份有限公司 | 一种电路保护器件及其制造方法 |
CN103972002A (zh) * | 2012-05-10 | 2014-08-06 | 苏州晶讯科技股份有限公司 | 防拉弧贴装型熔断器 |
-
2015
- 2015-11-27 TW TW104139779A patent/TWI569399B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202473804U (zh) * | 2012-02-24 | 2012-10-03 | Aem科技(苏州)股份有限公司 | 一种悬空熔丝型表面贴装熔断器 |
CN102623271A (zh) * | 2012-03-31 | 2012-08-01 | Aem科技(苏州)股份有限公司 | 薄膜型熔断器及制造方法 |
CN103972002A (zh) * | 2012-05-10 | 2014-08-06 | 苏州晶讯科技股份有限公司 | 防拉弧贴装型熔断器 |
CN103208401A (zh) * | 2013-04-01 | 2013-07-17 | Aem科技(苏州)股份有限公司 | 一种电路保护器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201719854A (zh) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI631590B (zh) | Fuse unit, fuse element | |
TWI670742B (zh) | 電流熔絲 | |
JP6420053B2 (ja) | ヒューズエレメント、及びヒューズ素子 | |
TWI697023B (zh) | 熔絲單元、熔絲元件及發熱體內設熔絲元件 | |
JP4735387B2 (ja) | 面実装型電流ヒューズ | |
CN105895747B (zh) | 倒装芯片发光二极管及其制造方法 | |
KR20050026953A (ko) | 퓨즈, 퓨즈를 이용한 배터리 팩 및 퓨즈 제조 방법 | |
JP2006351926A (ja) | 回路基板、電子部品及び電気接続箱 | |
JP2005095977A (ja) | 回路装置 | |
WO2019138752A1 (ja) | ヒューズ素子 | |
US20070087587A1 (en) | Method for manufacturing circuit board for semiconductor package | |
CN111446230B (zh) | 半导体装置 | |
TWI569399B (zh) | Chip fuse element with pre-cut substrate and method for making the same | |
JP6477105B2 (ja) | 半導体装置 | |
CN108231506B (zh) | 小型熔断器及其制造方法 | |
JP2005235680A (ja) | チップ型ヒューズおよびその製造方法 | |
CN106816428B (zh) | 具有预切线基板的晶片保险丝元件及其制法 | |
JP2006164639A (ja) | チップ型ヒューズ及びその製造方法 | |
JP7089012B2 (ja) | 保護素子及びその製造方法 | |
JP5994409B2 (ja) | 保護素子 | |
JP7149886B2 (ja) | 半導体装置 | |
US20220408560A1 (en) | Electronic component mounting substrate, electronic component mounted body, and method of manufacturing the same, as well as electronic apparatus | |
KR102297282B1 (ko) | 칩 전자부품 및 그 제조방법 | |
CN111211023A (zh) | 保护元件 | |
JP3812365B2 (ja) | 過電流遮断構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |