TWI552570B

TWI552570B - 用於飛行時間三維影像感測器的預充電鎖存像素單元

Info

Publication number: TWI552570B
Application number: TW103138404A
Authority: TW
Inventors: 孫天佳; 王睿; 代鐵軍
Original assignee: 豪威科技股份有限公司
Priority date: 2014-08-07
Filing date: 2014-11-05
Publication date: 2016-10-01
Also published as: HK1216939A1; US9313476B2; CN105374832B; US20160044296A1; CN105374832A; TW201607291A

Description

用於飛行時間三維影像感測器的預充電鎖存像素單元

本發明係關於影像感測器。特定言之，本發明之實施例係關於三維影像感測器。

隨著三維(3D)應用之普及性在例如成像、電影、遊戲、電腦、使用者介面及諸如此類之應用中繼續增長，對3D相機之興趣在增加。產生3D影像之一典型被動方式為使用多個相機擷取立體影像或多個影像。使用立體影像，可對該等影像中之物件進行三角測距以產生3D影像。此三角测距技術之一缺點為難以使用小裝置產生3D影像，此乃因在各相機之間必須存在一最小分離距離以便產生三維影像。此外，此技術係複雜的且因此需要顯著之電腦處理能力以便即時產生3D影像。

對於需要即時獲取3D影像之應用，有時利用基於光學飛行時間量測之主動深度成像系統。飛行時間系統通常採用：一光源，其將光引導於一物件處；一感測器，其引導自該物件反射之光；及一處理單元，其基於光行進至一物件並自該物件返回所花費之往返時間來計算至該物件之距離。在典型之飛行時間感測器中，由於自光偵測區域至感測節點之高轉移效率而經常使用光電二極體。

獲取3D影像之一持續挑戰為所要求之處理必須極迅速地發生以便使3D影像獲取系統解析時間差。在即時應用需要此短回應時間之情況下，3D影像感測器中之總體暫態電流可極高，此乃因3D感測器中之所有像素可在實質上相同之時間偵測光。極高之暫態電流可在極短量之時間內出現且因此引起雜訊及電力線上之電壓降，此將對3D感測器上之所有像素之工作狀態具有不利影響。

100‧‧‧飛行時間感測系統

102‧‧‧光源

104‧‧‧所發射光

106‧‧‧物件

108‧‧‧所反射光/反射光脈衝

110‧‧‧透鏡

112‧‧‧飛行時間像素陣列/像素陣列

114‧‧‧同步信號

116‧‧‧控制電路

208‧‧‧所反射光脈衝

218‧‧‧像素單元

220‧‧‧鎖存器

222‧‧‧輸入端子

224‧‧‧輸出端子

226‧‧‧預充電電路

228‧‧‧預充電開關

230‧‧‧電力線

232‧‧‧開關

234‧‧‧開關

236‧‧‧回饋開關

238‧‧‧SPAD/光感測器

240‧‧‧電容性耦合件

242‧‧‧第二預充電電路

244‧‧‧電力線

246‧‧‧第二預充電開關

248‧‧‧像素中電容器

250‧‧‧像素支援電路

252‧‧‧像素晶粒

254‧‧‧特殊應用積體電路(ASIC)晶粒308

318‧‧‧飛行時間像素單元

320‧‧‧鎖存器

322‧‧‧輸入端子

324‧‧‧輸出端子/輸出信號

326‧‧‧預充電電路

328‧‧‧第一預充電開關

330‧‧‧電力線

332‧‧‧開關

334‧‧‧開關

336‧‧‧回饋開關

338‧‧‧SPAD 338

350‧‧‧像素支援電路

352‧‧‧ASIC晶粒/像素晶粒/晶粒

354‧‧‧ASIC晶粒

408‧‧‧所反射光脈衝

418‧‧‧像素單元

420‧‧‧鎖存器

422‧‧‧輸入端子

424‧‧‧輸出端子

426‧‧‧第一預充電電路/預充電電路

428‧‧‧第一預充電開關

430‧‧‧電力線

432‧‧‧開關

434‧‧‧開關

436‧‧‧回饋開關

438‧‧‧光感測器/SPAD

450‧‧‧像素支援電路

452‧‧‧像素晶粒

454‧‧‧ASIC晶粒

508‧‧‧所反射光脈衝

518‧‧‧像素單元

520‧‧‧鎖存器

522‧‧‧輸入端子

524‧‧‧輸出端子

526‧‧‧第一預充電電路

528‧‧‧第一預充電開關

530‧‧‧電力線

532‧‧‧開關

534‧‧‧開關

536‧‧‧回饋開關

538‧‧‧光感測器/SPAD

540‧‧‧電容性耦合件

542‧‧‧第二預充電電路

544A‧‧‧電力線

544B‧‧‧電力線

546A‧‧‧開關

546B‧‧‧開關

550‧‧‧像素支援電路

552‧‧‧像素晶粒

554‧‧‧ASIC晶粒

600‧‧‧飛行時間感測系統

601‧‧‧讀出電路

602‧‧‧光源

603‧‧‧位元線

604‧‧‧光脈衝

605‧‧‧功能邏輯

606‧‧‧影像物件/物件

608‧‧‧光脈衝

612‧‧‧飛行時間像素陣列/像素陣列

614‧‧‧同步信號

616‧‧‧控制電路

C1至Cx‧‧‧行

Flens‧‧‧焦距

L‧‧‧距離

P1至Pn‧‧‧像素

R1至Ry‧‧‧列

參考以下圖式闡述本發明之非限制性及非詳盡實施例，其中除非另有規定否則相同元件符號在各種視圖中指代相同部件。

圖1為展示根據本發明之教示之一飛行時間感測系統之一項實例之一方塊圖。

圖2為圖解說明根據本發明之教示之一飛行時間像素單元之一項實例之一示意圖。

圖3為圖解說明根據本發明之教示之一飛行時間像素單元之另一實例之一示意圖。

圖4為圖解說明根據本發明之教示之一飛行時間像素單元之又一實例之一示意圖。

圖5為圖解說明根據本發明之教示之一飛行時間像素單元之再一實例之一示意圖。

圖6為展示根據本發明之教示之包含具有對應讀出電路、控制電路及功能邏輯之一飛行時間像素陣列之一實例飛行時間感測系統之一部分之方塊圖。

貫穿圖式之若干視圖對應參考字元指示對應組件。熟習此項技術者將瞭解，圖中之元件係出於簡化及清楚目的而圖解說明且未必按比例繪製。舉例而言，圖中之元件中之一些元件之尺寸可能相對於其他元件放大以幫助改良對本發明之各種實施例之理解。此外，通常未描繪在一可商用實施例中有用或有必要之常見而容易理解之元件以便促進對本發明之此等各種實施例之一較不受妨礙之檢視。

本文中揭示用於使用一3D飛行時間感測器來獲取飛行時間及深度資訊之方法及設備。在以下說明中，陳述許多具體細節以提供對實施例之一透徹理解。然而，熟習相關技術者將認知，本文中所闡述之技術可在沒有該等具體細節之一或多者之情況下實踐或以其他方法、組件或材料等等實踐。在其他例項中，未詳細展示或闡述熟知結構、材料或操作以避免模糊某些態樣。

貫穿本說明書之對「一項實施例」或「一實施例」之參考意指結合該實施例闡述之一特定特徵、結構或特性包含在本發明之至少一項實施例中。因此，片語「在一項實施例中」或「在一實施例中」在貫穿本說明書之各種地方之出現未必全都係指同一實施例。此外，在一或多項實施例中，特定特徵、結構或特性可以任何合適方式組合。

貫穿本說明書使用數個技術術語。此等術語將呈現其在其所屬技術領域中之一般含義，除非本文中明判定義或其等使用之內容脈絡另外清楚指示。舉例而言，術語「或」以包含性意義(例如，如以「及/或」)使用，除非內容脈絡另外清楚指示。

如將展示，揭示包含飛行時間像素單元之一飛行時間感測系統之實例。在各種實例中，根據本發明之教示之飛行時間像素單元包含預充電電路，每當像素單元在偵測光子之前重設時，該等預充電電路給像素單元預充電。實例像素單元亦包含鎖存器，該等鎖存器鎖存由發生在包含在像素單元中之單光子突崩二極體(SPAD)中之突崩事件引起之電壓擺動。根據本發明之教示，藉由在各重設處給像素單元預充電，包含在像素單元中之SPAD之電力消耗將受限於各像素單元之預充電量，此因此減少了像素單元之總體電力消耗。此外，根據本發明之教示，在各重設之後在突崩事件發生於各像素單元中之前將預充電電路撤銷啟動，此因此隔離極高之暫態電流而使其等免於影響電力線，且因此減少雜訊及電力線上之電壓降，且因此減少與感測器上之其他像素單元之串擾。

為圖解說明，圖1為展示根據本發明之教示之一飛行時間感測系統100之一項實例之一方塊圖。如所展示，飛行時間感測系統100包含一光源102，光源102發射光脈衝，該等光脈衝在圖1中圖解說明為所發射光104。如所展示，所發射光104被引導至一物件106。在一項實例中，所發射光104包含紅外(IR)光之脈衝。應瞭解，在其他實例中，根據本發明之教示，所發射光104可具有除紅外之外的波長，例如可見光、近紅外光等等。然後，所發射光104自物件106反射回，其在圖1中展示為所反射光108。如所描繪之實例中所展示，所反射光108透過一透鏡110而自物件106引導且然後聚焦至一飛行時間像素陣列112上，飛行時間像素陣列112在圖1中亦標記為3D感測器。在一項實例中，飛行時間像素陣列112包含配置成一個二維陣列之複數個飛行時間像素單元。在一項實例中，根據本發明之教示，由耦合至飛行時間像素陣列112之控制電路116產生一同步信號114，同步信號114使所發射光104之脈衝與控制飛行時間像素陣列112中之複數個像素單元之對應信號同步，該複數個像素單元感測所反射光108。

在圖1中描繪之實例中，應注意，飛行時間像素陣列112定位於距透鏡110之一焦距flens處。如實例中所展示，光源102及透鏡110定位於距物件之一距離L處。應瞭解，當然，圖1未必按比例圖解說明且在一項實例中，焦距flens實質上小於透鏡110與物件106之間之距離L。因此，應瞭解，出於本發明之目的，根據本發明之教示，距離L與距離L+焦距flens係實質上相等的以用於飛行時間量測目的。此外，亦應瞭解，出於本發明之目的，根據本發明之教示，光源102與物件106之間之距離及物件106與透鏡110之間之距離兩者亦實質上等於L以用於飛行時間量測目的。因此，光源102與物件106之間之距離(及/或物件106與透鏡110之間之距離)等於往返距離(例如，D)之一半，該往返距離因此等於2×L。換言之，根據本發明之教示，假定自光源102至物件106之距離L加上自物件106返回至透鏡110之距離L等於往返距離D(或2×L)。

在所描繪之實例中，存在在發射所發射光104之一光脈衝與接收到所反射光108中之該光脈衝之間之TOF之一延遲時間，該TOF之延遲時間由光脈衝自光源102行進距離L到達物件106所花費之時間量及然後對應所反射光脈衝108自物件106向回行進距離L到達像素陣列112所花費之額外時間引起。所發射光104與所反射光108之間之時間差TOF表示光脈衝在光源102與物件106之間往返之飛行時間。一旦知曉飛行時間TOF，即可使用以下方程式1及2中之以下關來判定自光源102至物件106之距離L：

其中c為光之速度，其約等於3×108m/s，且TOF為光脈衝如圖1中所展示般行進至物件並自物件返回所花費之時間量。

圖2為圖解說明根據本發明之教示之一飛行時間像素單元218之一項實例之一示意圖。應瞭解，像素單元218可為包含在(例如)圖1之飛行時間像素陣列112中之複數個像素單元之一者之一項實例且因此下文參考之類似命名及編號之元件類似於如上文闡述般耦合及起作用。如所描繪之實例中所展示，像素單元218包含一光感測器238，光感測器238耦合至像素支援電路250。在一項實例中，光感測器238為安置在一像素晶粒252中之一單光子突崩二極體(SPAD)且像素支援電路250係安置在一特殊應用積體電路(ASIC)晶粒254上之電路。在該實例中，SPAD 238之陽極耦合至接地且SPAD 238之陰極透過電容性耦合件240而AC耦合至鎖存器220之輸入端子222。在一項實例中，像素晶粒252及ASIC晶粒254在一堆疊晶片方案中耦合在一起且實施。

在一項實例中，像素單元218之像素支援電路250包含一鎖存器220，鎖存器220具有一輸入端子222及一輸出端子224。如將論述，鎖存器220經耦合以回應於輸入端子222在輸出端子224處提供一經鎖存輸出信號。像素單元218之像素支援電路250亦包含一第一預充電電路226，第一預充電電路226經耦合以在像素單元218之重設期間將鎖存器220之輸入端子222預充電至一第一位準。舉例而言，在所圖解說明之實例中，第一預充電電路226包含一第一預充電開關228，第一預充電開關228耦合至提供3伏特之一電力線230。在操作中，根據本發明之教示，第一預充電電路226經耦合以回應於一重設(RESET)信號將輸入端子222預充電至3伏特，該RESET信號在像素單元218之各重設操作期間在像素單元218偵測到光子之前啟動。在該實例中，在重設操作完成且輸入端子222已被預充電至第一位準(例如，3伏特)之後，將RESET信號撤銷啟動，此將第一預充電開關228撤銷啟動且使電力線230與輸入端子222解耦及隔離。應注意，根據本發明之教示，在重設操作之後，輸出端子224經初始化以具有(例如)0伏特之一經鎖存輸出信號值，此乃因在輸入端子222透過預充電電路226初始化至3伏特之情況下開關232關斷、開關234接通且回饋開關236關斷。

繼續圖2中描繪之實例，根據本發明之教示，SPAD 238然後經耦合以回應於一突崩事件將一SPAD信號提供至輸入端子222，該突崩事件回應於對入射在SPAD 238上之所反射光脈衝208中之一光子之一侦测而在SPAD 238中發生。為圖解說明，像素支援電路250包含一電容性耦合件240，電容性耦合件240耦合在SPAD 238與輸入端子222之間以將SPAD 238 AC耦合至輸入端子222。當SPAD 238在所反射光脈衝 208中偵測到光子時，在SPAD 238中發生一突崩事件，此透過由電容性耦合件240提供之AC耦合將輸入端子222處之電壓自預充電位準(例如，自3伏特)降低至一較低電壓(例如，0伏特)。在一輸入端子222處之電壓處於0伏特之情況下，然後接通開關232，且關斷開關234，此因此將輸出端子224處之電壓自0伏特之初始化重設值改變至3伏特。根據本發明之教示，在輸出端子224處於3伏特之情況下，然後接通回饋開關236，此因此透過回饋開關236將輸入端子222鎖存至零伏特(如所展示)，此因此將輸出端子224鎖存在3伏特。

在圖2中描繪之實例中，應瞭解，根據本發明之教示，像素電路218亦可包含一第二預充電電路242，第二預充電電路242經耦合以將SPAD 238預充電至一電力線244，電力線244在像素單元218之重設期間提供一第二位準(例如，20伏特)。在一項實例中，第二預充電電路242亦安置在ASIC晶粒254中。如該實例中所展示，根據本發明之教示，第二預充電電路242可包含一第二預充電開關246以在像素單元218之重設期間將SPAD 238耦合至來自電力線244之一第二電壓(例如，20伏特)。應理解，在使用電容性耦合件240提供AC耦合之情況下，電力線244及電力線230可在電容性耦合件240之兩側上皆提供不同電壓，如所展示。

在該實例中，根據本發明之教示，在像素單元218之重設之後，使SPAD 238與來自電力線244之第二電壓(例如，20伏特)解耦。在所描繪之實例中，像素單元218亦可包含一像素中電容器248，像素中電容器248耦合至SPAD 238且耦合至第二預充電電路242，如所展示。因而，根據本發明之教示，第二預充電電路242因此進一步經耦合以在像素單元218之重設期間將像素中電容器248預充電至第二位準(例如，20伏特)。

因此，應瞭解，根據本發明之教示，在SPAD 238在像素單元218 之重設之後與電力線244及電力線230解耦之情況下，由SPAD 238消耗之電量受限於像素單元218中之預充電電量。因此，應瞭解，像素單元218之總體電力消耗被減少，此乃因預充電電路226及預充電電路242在各重設之後在突崩事件發生於SPAD 238中之前被撤銷啟動。根據本發明之教示，SPAD 238之隔離隔離了在一突崩事件期間發生於SPAD 238中之極高之暫態電流使其等免於影響電力線230及電力線244，且因此減少雜訊及電力線230及電力線244上之電壓降，且因此減少與感測器上之其他像素單元之串擾。

圖3為圖解說明根據之本發明之教示之一飛行時間像素單元318之另一實例之一示意圖。應瞭解，圖3之像素單元318可為(例如)包含在圖1之飛行時間像素陣列112中之複數個像素單元之一者之一項實例。亦應注意，圖3之像素單元318亦與圖2之像素單元218共用一些類似性，且下文參考之類似命名及編號之元件因此類似於如上文闡述般耦合及起作用。舉例而言，如所描繪之實例中所展示，像素單元318包含一光感測器338，光感測器338耦合至像素支援電路350。在該實例中，光感測器338為安置在一像素晶粒352中之一SPAD且像素支援電路350為安置在一ASIC晶粒354上之電路。在該實例中，像素晶粒352及ASIC晶粒354在一堆疊晶片方案中耦合在一起且實施。

在圖3中描繪之實例中，像素單元318之像素支援電路350包含一鎖存器320，該鎖存器320具有一輸入端子322及一輸出端子324。像素單元318之像素支援電路350亦包含一第一預充電電路326，該第一預充電電路326經耦合以在像素單元318之一重設期間將鎖存器320之輸入端子322預充電至一第一位準。第一預充電電路326包含一第一預充電開關328，該第一預充電開關328耦合至提供3伏特之一電力線330。在操作中，根據本發明之教示，第一預充電電路326經耦合以回應於一RESET信號將輸入端子322預充電至3伏特，該RESET信號在像素單元318之各重設操作期間在像素單元318偵測到光子之前啟動。在該實例中，在重設操作完成且輸入端子322已被預充電至第一位準(例如，3伏特)之後，將RESET信號撤銷啟動，此將第一預充電開關328撤銷啟動且使電力線330與輸入端子322解耦及隔離。應注意，根據本發明之教示，在重設操作之後，輸出端子324經初始化以具有(例如)0伏特之一鎖存輸出信號值，此乃因在輸入端子322透過預充電電路326初始化至3伏特之情況下開關332關斷、開關334接通且回饋開關336關斷。

繼續圖3中描繪之實例，根據本發明之教示，SPAD 338然後經耦合以回應於一突崩事件將一SPAD信號提供至輸入端子322，該突崩事件回應於對入射在SPAD 338上之所反射光脈衝308中之一光子之一偵測而在SPAD 338中發生。在該實例中，SPAD 338之陽極耦合至-20伏特且SPAD 338之陰極耦合至鎖存器320之輸入端子322。當SPAD 338在所反射光脈衝308中偵測到一光子時，在SPAD 338中發生一突崩事件，此將輸入端子322處之電壓自預充電位準(例如，自3伏特)降低至一低電壓。在輸入端子322處之電壓處在一低電壓之情況下，然後接通開關332，且關斷開關334，此因此將輸出端子324處之電壓自0伏特之初始化重設值改變至3伏特。根據本發明之教示，在輸出端子324處在3伏特之情況下，然後接通回饋開關336，此因此透過回饋開關336將輸入端子322鎖存至0伏特(如所展示)，此因此將輸出信號324鎖存在3伏特。

應瞭解，根據本發明之教示，在SPAD 338在像素單元318之重設之後與電力線330解耦之情況下，由SPAD 338消耗之電量受限於像素單元318中之預充電電量。因此，應理解，像素單元318之總體電力消耗被減少，此乃因預充電電路326在各重設之後在突崩事件發生於SPAD 338中之前被撤銷啟動。根據本發明之教示，SPAD 338之隔離隔離了在一突崩事件期間發生於SPAD 338中之極高之暫態電流使其等免於影響電力線330，且因此減少雜訊及電力線330上之電壓降，且因此減少與感測器上之其他像素單元之串擾。

圖4為圖解說明根據本發明之教示之一飛行時間像素單元418之又一實例之一示意圖。應瞭解，圖4之像素單元418可為(例如)包含在圖1之飛行時間像素陣列112中之複數個像素單元之一者之一項實例。亦應注意，圖4之像素單元418亦與圖3之像素單元318共用若干類似性，且因此下文參考之類似命名和編號之元件類似於如上文闡述般耦合及起作用。舉例而言，如所描繪之實例中所展示，像素單元418包含一光感測器438，該光感測器438耦合至像素支援電路450。在該實例中，光感測器438為安置在一像素晶粒452中之一SPAD且像素支援電路450為安置在一ASIC晶粒454上之電路。在該實例中，像素晶粒452及ASIC晶粒454在一堆疊晶片方案中耦合在一起且實施。

在圖4中描繪之實例中，像素單元418之像素支援電路450包含一鎖存器420，該鎖存器420具有一輸入端子422及一輸出端子424。像素單元418之像素支援電路450亦包含一第一預充電電路426，該第一預充電電路426經耦合以在像素單元418之一重設期間將鎖存器420之輸入端子422預充電至一第一位準。第一預充電電路426包含一第一預充電開關428，該第一預充電開關428耦合至提供0伏特之一電力線430。在操作中，根據本發明之教示，第一預充電電路426經耦合以回應於一RESET信號將輸入端子422預充電至0伏特，該RESET信號在像素單元418之各重設操作期間於像素單元418偵測到光子之前被啟動。在該實例中，在重設操作完成且輸入端子422已被預充電至第一位準(例如，0伏特)之後，將RESET信號撤銷啟動，此將第一預充電開關428撤銷啟動且使電力線430與輸入端子422解耦及隔離。應注意，根據本發明之教示，在重設操作之後，輸出端子424經初始化以具有(例如)3伏特之一鎖存輸出信號值，此乃因在輸入端子422透過預充電電路426 初始化至0伏特之情況下開關432接通、開關434關斷且回饋開關436關斷。

繼續圖4中描繪之實例，根據本發明之教示，SPAD 438然後經耦合以回應於一突崩事件將一SPAD信號提供至輸入端子422，該突崩事件回應於對入射在SPAD 438上之所反射光脈衝408中之一光子之一偵測而在SPAD 438中發生。在該實例中，SPAD 438之陰極耦合至20伏特且SPAD 438之陽極耦合至鎖存器420之輸入端子422。當SPAD 438在所反射光脈衝408中偵測到一光子時，在SPAD 438中發生一突崩事件，此在圖4中所圖解說明之實例中將輸入端子422處之電壓自預充電位準(例如，自0伏特)增加至一較高電壓。在輸入端子422處之電壓處在一較高電壓之情況下，然後關斷開關432，且接通開關434，此因此將輸出端子424處之電壓自3伏特之初始化重設值改變至0伏特。根據本發明之教示，在輸出端子424處在0伏特之情況下，然後接通回饋開關436，此因此透過回饋開關436將輸入端子422鎖存至3伏特(如所展示)，此因此將輸出端子424處之輸出信號4324鎖存在0伏特。

應瞭解，根據本發明之教示，在SPAD 438在像素單元418之重設之後與電力線430解耦之情況下，由SPAD 438消耗之電量受限於像素單元418中之預充電電量。因此，應了解，像素單元418之總體電力消耗被減少，此乃因預充電電路426在各重設之後在突崩事件發生於SPAD 438中之前被撤銷啟動。根據本發明之教示，SPAD 438之隔離隔離了在一突崩事件期間發生於SPAD 438中之極高之暫態電流使其等免於影響電力線430，且因此減少雜訊及電力線430上之電壓降，且因此減少與感測器上之其他像素單元之串擾。

圖5為圖解說明根據本發明之教示之一飛行時間像素單元518之再一實例之一示意圖。應瞭解，圖5之像素單元518可為(例如)包含在圖1之飛行時間像素陣列112中之複數個像素單元之一者之一項實例。亦應注意，圖5之像素單元518亦與圖2之像素單元218共用一些類似性，且因此下文參考之類似命名及編號之元件類似於如上文闡述般耦合及起作用。舉例而言，如所描繪之實例中所展示，像素單元518包含一光感測器538，光感測器538耦合至像素支援電路550。在該實例中，光感測器538為安置在一像素晶粒552中之一SPAD且像素支援電路550為安置在一ASIC晶粒554上之電路。在該實例中，SPAD 538之陽極耦合至-20伏特且SPAD 538之陰極透過電容性耦合件540而AC耦合至鎖存器520之輸入端子522。在該實例中，像素晶粒552及ASIC晶粒554在一堆疊晶片方案中耦合在一起且實施。

在一項實例中，像素單元518之像素支援電路550包含一鎖存器520，鎖存器520具有一輸入端子522及一輸出端子524。鎖存器520經耦合以回應於輸入端子522在輸出端子524處提供一經鎖存輸出信號。像素單元518之像素支援電路550亦包含一第一預充電電路526，第一預充電電路526經耦合以在像素單元518之一重設期間將鎖存器520之輸入端子522預充電至一第一位準。舉例而言，在所圖解說明之實例中，第一預充電電路526包含一第一預充電開關528，該第一預充電開關528耦合至提供1.2伏特之一電力線530。在操作中，根據本發明之教示，第一預充電電路526經耦合以回應於一RESET信號將輸入端子522預充電至1.2伏特，該RESET信號在像素單元518之各重設操作期間在像素單元518偵測到光子之前被啟動。在該實例中，在重設操作完成且輸入端子522已被預充電至第一位準(例如，1.2伏特)之後，將RESET信號撤銷啟動，此將第一預充電開關528撤銷啟動且使電力線530與輸入端子522解耦及隔離。應注意，根據本發明之教示，在重設操作之後，輸出端子524經初始化以具有(例如)0伏特之一經鎖存輸出信號值，此乃因在輸入端子522透過預充電電路526初始化至1.2伏特之情況下開關532關斷、開關534接通且回饋開關536關斷。

繼續圖5中描繪之實例，根據本發明之教示，SPAD 538然後經耦合以回應於一突崩事件將一SPAD信號提供至輸入端子522，該突崩事件回應於對入射在SPAD 538上之所反射光脈衝508中之一光子之一偵測而在SPAD 538中發生。為圖解說明，像素支援電路550包含一電容性耦合件540，該電容性耦合件540耦合在SPAD 538與輸入端子522之間以將SPAD 538 AC耦合至輸入端子522。當SPAD 538在所反射光脈衝508中偵測到一光子時，在SPAD 538中發生一突崩事件，此透過由電容性耦合件540提供之AC耦合將輸入端子522處之電壓自預充電位準(例如，自1.2伏特)降低至一較低電壓。在輸入端子522處之電壓處在較低電壓之情況下，然後接通開關532，且關斷開關534，此因此將輸出端子524處之電壓自0伏特之初始化重設值改變至1.2伏特。根據本發明之教示，在輸出端子524處在1.2伏特之情況下，然後接通回饋開關536，此因此透過回饋開關536將輸入端子522鎖存至零伏特(如所展示)，此因此將輸出端子524鎖存在1.2伏特。

在圖5中描繪之實例中，應瞭解，像素單元518亦可包含一第二預充電電路542，該第二預充電電路542經耦合以將SPAD 538預充電至一第二位準或(替代地)一第三位準。在一項實例中，第二預充電電路542亦安置在ASIC晶粒554中。在圖5中描繪之實例中，第二預充電電路542包含一開關546A，該開關546A可將SPAD 538之陰極耦合至一電力線544A以回應於一RESETA信號將SPAD 538預充電至(例如)3伏特，如所展示。在所描繪之實例中，第二預充電電路542亦可包含一開關546B，開關546B可替代地將SPAD 538之陰極耦合至一電力線544B以回應於一RESETB信號將SPAD 538預充電至(例如)0伏特，如所展示。應瞭解，在使用電容性耦合件540提供AC耦合之情況下，電力線544A或544B及電力線530可在電容性耦合件540之兩側上皆提供不同電壓，如所展示。在該實例中，根據本發明之教示，在像素單元 518之重設之後將RESETA及RESETB信號撤銷啟動以使SPAD 538之陰極與電力線544A或電力線544B解耦。

因此，應瞭解，根據本發明之教示，在SPAD 538在像素單元518之重設之後與電力線544A、電力線544B及電力線530解耦之情況下，由SPAD 538消耗之電量受限於像素單元518中之預充電電量。因此，應了解，像素單元518之總體電力消耗被減少，此乃因預充電電路526及預充電電路542在各重設之後在突崩事件發生於SPAD 538中之前被撤銷啟動。根據本發明之教示，SPAD 538之隔離隔離了在一突崩事件期間發生於SPAD 538中之極高之暫態電流使其等免於影響電力線530、電力線544A及電力線544B，且因此減少雜訊及電力線530、電力線544A及544B上之電壓降，且因此減少與感測器上之其他像素單元之串擾。

圖6為展示根據本發明之教示之包含具有對應讀出電路、控制電路及功能邏輯之一飛行時間像素陣列之一實例飛行時間感測系統600之一部分之一方塊圖。如所展示，根據本發明之教示，飛行時間感測系統600之所圖解說明實例包含一飛行時間像素陣列612、讀出電路601、功能邏輯605、控制電路616及一光源602以感測至物件606之往返距離。

在圖6中圖解說明之實例中，像素陣列612為飛行時間像素單元(例如，像素P1、P2…、Pn)之一個二維(2D)陣列。在一項實例中，飛行時間像素P1、P2、…、Pn之各者可實質上類似於上文在圖2至圖5中論述之飛行時間像素之一者，且因此下文參考之類似命名和編號之元件類似於如上文闡述般耦合及起作用。如所圖解說明，各像素單元配置成一列(例如，列R1至Ry)及一行(例如，行C1至Cx)以獲取聚焦至像素陣列612上之一影像物件606之飛行時間資訊。因此，根據本發明之教示，然後可使用飛行時間資訊來判定至物件606之距離或深度資訊。

在一項實例中，控制電路616使用一同步信號614控制且同步光源602以將光脈衝604發射至物件606。如所展示，然後可將所反射回之光脈衝608反射回至像素陣列612。在一項實例中，像素陣列612中之像素單元感測來自所反射回之光脈衝608之光子，且然後如上文論述由讀出電路601透過位元線603讀出回應於發生在包含在像素陣列612中之像素單元中之SPAD中之突崩事件之對應經鎖存輸出信號，如所展示。在一項實例中，讀出電路601可包含放大器以放大透過位元線603接收之信號。在一項實例中，根據本發明之教示，然後可將由讀出電路601讀出之資訊傳送至包含在功能邏輯605中之數位電路。在一項實例中，功能邏輯605可判定各像素之飛行時間及距離資訊。在一項實例中，功能邏輯亦可儲存飛行時間資訊且/或甚至操縱飛行時間資訊(例如，剪裁、旋轉、調整背景雜訊或諸如此類)。在一項實例中，讀出電路601可沿著位元線603一次讀出一整列飛行時間資訊(已圖解說明)，或在另一實例中可使用各種其他技術(未圖解說明)(例如一串行讀出或對所有像素同時進行之一全並行讀出)來讀出飛行時間資訊。在所圖解說明之實例中，控制電路616進一步耦合至像素陣列612以控制像素陣列612之操作並且使像素陣列612之操作與光源602同步。

在一項實例中，應注意，圖6中圖解說明之飛行時間感測系統600可在一堆疊晶片方案中實施。舉例而言，在一項實例中，根據本發明之教示，像素陣列612可包含在一像素晶粒中，而讀出電路601、功能邏輯605及控制電路616(如圖6中所圖解說明)可包含在一單獨ASIC晶粒中。在該實例中，根據本發明之教示，在製造期間將像素晶粒及ASIC晶粒堆疊且耦合在一起以實施一飛行時間感測系統。

對本發明之所圖解說明之實施例之以上說明(包含發明摘要中闡述之內容)不旨在係詳盡的或將本發明限於所揭示之精確形式。雖然出於圖解說明目的在本文中闡述了本發明之特定實施例及實例，但如熟習相關技術者將認知，在本發明之範疇內可能進行各種修改。

可依據以上詳細說明對本發明做出此等修改。隨附申請專利範圍中使用之術語不應解釋為將本發明限於說明書中揭示之特定實施例。更確切地，本發明之範疇應完全由應根據請求項解釋之公認準則加以解釋之隨附申請專利範圍判定。

308‧‧‧所反射光脈衝