TWI548887B - 動態掃描排程之系統及方法 - Google Patents

動態掃描排程之系統及方法 Download PDF

Info

Publication number
TWI548887B
TWI548887B TW103103564A TW103103564A TWI548887B TW I548887 B TWI548887 B TW I548887B TW 103103564 A TW103103564 A TW 103103564A TW 103103564 A TW103103564 A TW 103103564A TW I548887 B TWI548887 B TW I548887B
Authority
TW
Taiwan
Prior art keywords
scheduler
circuit model
attribute
auxiliary module
test
Prior art date
Application number
TW103103564A
Other languages
English (en)
Other versions
TW201502548A (zh
Inventor
布萊德福 凡崔倫
雪許 高雅
米榭爾 波多蘭
Original Assignee
阿爾卡特朗訊美國股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 阿爾卡特朗訊美國股份有限公司 filed Critical 阿爾卡特朗訊美國股份有限公司
Publication of TW201502548A publication Critical patent/TW201502548A/zh
Application granted granted Critical
Publication of TWI548887B publication Critical patent/TWI548887B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

動態掃描排程之系統及方法
本發明與掃描排程有關。
在系統測試環境中，對待測系統施加掃描型樣，可藉由強制系統以與系統之任務模式不同之方式來執行工作與行為，可提高待測系統的應力。由於在待測系統之內部增加局部活動，此增加的應力可導致重大的電力消耗尖峰及熱點，此需要掃描型樣調適(adaptation)與重新獲取目標(retargeting)。由於各種不同類型的瑕疵，諸如製程的變異，及/或系統的老化而可能改變待測系統的特性，因此也需要掃描型樣調適與重新獲取目標。
按照實施例，電腦化的系統包含處理模組與排程器。處理模組被組構成接收與待測系統之複數個段相關聯的複數個掃描操作，並為要被施加於待測系統的複數個掃描操作產生輸入測試資料。排程器包括有定義待測系統之複數 個段的電路模型。該電路模組包括至少一個屬性為該複數個段至少其中一個段提供增強資訊。排程器被調適成根據電路模型提供複數個掃描操作的排程給處理模組，以及處理至少一個屬性以動態地修改排程。
按照實施例，電腦化系統另包括與排程器通訊的輔助模組。排程器被調適成提供至少一個屬性給輔助模組用於處理。
按照實施例，輔助模組可調適成至少根據至少一個屬性來修改排程。
按照實施例，輔助模組可調適成修改儲存於電路模型中的至少一個屬性。
按照實施例，電腦化系統具有至少一個監視待測系統的感測器，並提供狀態資訊給輔助模組。
按照實施例，該至少一個感測器係功耗感測器或熱感測器。
按照實施例，該至少一個屬性可包括至少一個感測器之位置的平面佈置圖資訊。
按照實施例，電路模型可包括電路模型之複數個節點的複數個屬性，且每一個屬性可指示節點所屬的功率域。
按照實施例，該至少一個屬性包括授權金鑰。
按照實施例，電腦化之方法的步驟包含在排程器處接收用於存取待測系統之複數個存取請求，並回應複數個存取請求，使用待測系統的電路模型來排程複數個掃描操作。該電腦化的方法也包括根據配置在電路模型中且可被 排程器檢測到的至少一個屬性來修改至少一部分經排程的複數個掃描操作。該電腦化的方法進一步包括根據經修改的複數個掃描操作為測試中的待測系統產生輸入測試資料，並將輸入測試資料施加於待測系統。
按照實施例，該電腦化之方法的步驟也可包含經由至少一個感測器監視待測系統，並根據來自至少一個感測器的資訊來修改至少一部分經排程的複數個掃描操作。
按照實施例，該至少一個感測器可以是功耗感測器或熱感測器。
按照實施例，該至少一個屬性可包括至少一個感測器之位置的平面佈置圖資訊。
按照實施例，該電腦化的方法也可包含修改儲存於電路模型中的至少一個屬性。
按照實施例，該電路模型可包括該電路模型之複數個節點的複數個屬性，且每一個屬性可指示該節點所屬的功率域。
按照實施例，非暫時性之有形的電腦可讀取媒體，儲存適於被電腦處理器執行的指令，用以實施之方法的步驟可包含在排程器處接收用於存取待測系統之複數個存取請求，並回應複數個存取請求，使用待測系統的電路模型來排程複數個掃描操作。該電腦化的方法也包括根據配置在電路模型中且可被排程器檢測到的至少一個屬性來修改至少一部分經排程的複數個掃描操作。該電腦化的方法進一步包括根據經修改的複數個掃描操作為測試中的待測系統 產生輸入測試資料，並將輸入測試資料施加於待測系統。
按照實施例，該方法進一步之步驟可包含經由至少一個感測器監視待測系統，並根據來自至少一個感測器的資訊來修改至少一部分經排程的複數個掃描操作。
按照實施例，該至少一個感測器可以是功耗感測器或熱感測器。
按照實施例，該方法可進一步包含修改儲存於電路模型中之至少一個屬性的步驟。
按照實施例，該電路模型可包括電路模型之複數個節點的複數個屬性，且每一個屬性可指示該節點所屬的功率域。
根據本文以下的實施方式並參考附圖，將可明瞭這些及其它的實施例。
10‧‧‧測試環境
12‧‧‧測試聯合測試行動小組系統
14‧‧‧測試指令集架構處理器
16‧‧‧測試存取埠
18‧‧‧排程器
52‧‧‧輔助模組
20‧‧‧裝置
22‧‧‧掃描鏈
24‧‧‧暫存器
26‧‧‧單元
28‧‧‧儀器
30‧‧‧獨立的段
32‧‧‧掃描段組合
34‧‧‧排程器核心處理
36‧‧‧電路模型
38‧‧‧存取請求
40‧‧‧使用者應用程式
42‧‧‧存取回應
44‧‧‧TISA操作
46‧‧‧樹葉節點
48‧‧‧根節點
50‧‧‧屬性
圖1係按照實施例之測試環境的方塊圖；圖2係在圖1之測試環境中之以位置為基礎之排程實施例的概示圖；圖3係圖2之系統之例示性掃描鏈之例示性電路模型的實施例；圖4係在圖1之測試環境中之以位置為基礎之排程的實施例；圖5係在圖1之測試環境中之以位置為基礎之排程的實施例。
參考圖1，用於測試聯合測試行動小組(Joint Test Action Group；JTAG)系統12的測試環境10包括測試指令集架構(test instruction set architecture；TISA)處理器14經由JTAG測試存取埠(test access port；TAP)16與JTAG系統12通訊，及排程器18與TISA處理器14通訊。例如，JTAG TAP16可以是IEEE 1149.1 TAP或類似物。
美國專利申請案出版品No.2012/0117436所描述的各種系統及方法係藉由實施結合了電腦科學能力與系統測試能力的測試指令集架構(TISA)來施行待測系統(包括JTAG系統)之測試，全文併入本文參考。一般言之，TISA結合了軟體處理的自動操作與測試程序的自動掃描操作。以軟體為基礎的演算法可使用任何適合的軟體程式語言(例如，C、C++、Java、TCL、Python、或類似語言，以及它們的各種組合)，且可使用任何適合的處理器來實施。在JTAG架構中使用TISA使得掃描操作能夠在掃描段的層級執行，其允許在JTAG系統之整個掃描路徑內部定義可獨立控制的“掃描段”。經由在執行時間解決以位置為基礎的排程，TISA能夠在這些可獨立控制的“掃描段”上施行掃描操作
參考圖2，JTAG系統12可包括一或多個裝置20在JTAG系統12內順序地配置以定義一掃描鏈22，其可被 TISA處理器14經由TAP 16存取，如圖1所示。掃描鏈22在從TAP 16之測試資料入(Test Data In；TDI)接腳(如圖1所示)到TAP 16之測試資料出(Test Data Out；TDO)接腳(如圖1所示)之方向橫越JTAG系統12的裝置20，如裝置4、裝置3、裝置2、裝置1。每一個裝置20包括複數個暫存器24，其具有定義有複數個儀器28的單元26。如圖2中所見，JTAG系統12包括8個儀器28配置在4個裝置20上，且可經由掃描鏈22存取。8個儀器28在從TDI到TDO的方向中表示為儀器4.2與4.1(其順序地配置在裝置4上)、儀器3.2與3.1(其順序地配置在裝置3上)、儀器2(其配置在裝置2上)、及儀器1.3、1.2、與1.1(其順序地配置在裝置1上)。8個儀器28可視為JTAG掃描鏈22之獨立的段30。段30可被個別地控制，且因此形成掃描段組合32(即，可將掃描鏈22考慮成是由對應於8個儀器28的一序列8個掃描段30所組成，而非由掃描鏈22之每一個裝置20的每一個暫存器24所組成)。
因此，掃描鏈22是由複數個單元26所組成，且每一個段30包括掃描鏈22之至少其中一個單元26。段30可定義在待測JTAG系統12的很多層級(例如，段30可以是裝置20、儀器28、暫存器24、暫存器的段、及類似物，以及它們的各種組合)。因此，掃描鏈22所分解成的段30可定義在待測JTAG系統12的很多層級。按此方式，段30可代表掃描鏈22之最小的控制單元。
藉由結合以軟體為基礎的演算法與JTAG基原，TISA處理器14適合執行JTAG系統12的邊界掃描測試。更明確地說，TISA處理器14可在JTAG掃描鏈22之段的層級實施掃描操作，其獲致以下的優點：(1)對個別段30之操作係局部的(即，它們與段所構成的拓樸無關)及(2)整個掃描操作係由對組成掃描鏈之段30之掃描操作的有序序列所組成。
在測試環境10中，排程器18係適以在執行的時間動態地排程邊界掃描存取，以致於不需要“向量”之概念。取而代之，排程器18可支援基於位置的排程，其僅需要每一個段30在掃描鏈22內部的位置。為支援以位置為基礎的排程，排程器18包括一或多個排程器核心處理34與模型化JTAG系統12的電路模型36。排程器核心處理34係被組態成使用電路模型36施行以位置為基礎之排程的處理，將在下文中更詳細討論。
排程器18被組態成接收來自一或多個使用者應用程式40的存取請求38，使用電路模型36來實施存取請求38之以位置為基礎的排程，並以存取回應42來回應使用者應用程式40或TISA處理器14，以指示關於TISA操作44(與存取請求38及存取回應42相關的TISA處理器14)何時會對JTAG系統12之掃描鏈22的某部分施行。因此，需要存取掃描鏈22之一或多個部分(例如一或多個特定的段30)的使用者應用程式40被組態成為其所想要的段30提供存取請求38給排程器18。排程器18被組 態成按照使用者應用程式40要求存取的掃描鏈22部分來決定排程，藉以避免使用者應用程式40需要為整個掃描鏈22計算完整的向量。
現參考圖3，電路模型36係JTAG系統12之簡化的模型，其是以組成JTAG系統12之掃描鏈22(如圖2所示)的掃描段30(例如，儀器1.1、1.2、1.3、2、3.1、3.2、4.1及4.2)來詳細說明。在實施例中，電路模型36可使用樹狀結構來實施。在樹狀結構中，JTAG掃描鏈22的每一段30係以樹狀結構的樹葉節點46來表示，且樹的其餘部分包括超級段(配置超過一或多個階層層級)，其代表JTAG掃描鏈22的階層本質。例如，樹狀結構的根節點48代表待測JTAG系統12。電路模型36的次一層包括4個節點(表示為裝置1、儀器2、裝置3、及裝置4，其中，裝置1、3及4的節點每一個都具有從其級聯而出的額外節點，而儀器2的節點為樹葉節點46。電路模型36的底層包括7個樹葉節點46，對應於由圖2中之某些儀器28所組成的7個段30(即，裝置1係三個樹葉節點46的母節點，其代表組成裝置1的儀器1.1、1.2、及1.3；裝置3係兩個樹葉節點46的母節點，其代表組成裝置3的儀器3.1與3.2；及，裝置4係兩個樹葉節點46的母節點，其代表組成裝置4的儀器4.1與4.2)。在電路模型36中，掃描段30(即樹葉節點46)以長方形節點來描繪，而剩餘的節點以橢圓形節點來描繪。
電路模型36的樹狀結構允許每一個掃描段30(即， 樹狀結構的樹葉節點46)按照它在樹狀結構中的路徑被唯一地識別。例如，代表儀器1.3的段30藉由路徑SUT.Device1.Instrument1.3唯一地識別，代表儀器2的段30藉由路徑SUT.Instrument2唯一地識別，代表儀器4.2的段30藉由路徑SUT.Device4.Instrument4.2唯一地識別，諸如此類。因此，如圖2所示，樹狀結構之簡單的深度優先(亦稱為後序)遍歷提供JTAG系統12之掃描鏈22之掃描段30正確的順序。因此，電路模型36被組態成通過電路模型36之深度優先遍歷來指定JTAG系統12之掃描段30的順序(例如，如圖2所顯示之掃描段組合32中的描繪)。
仍參閱圖3，在實施例中，電路模型36也可包括附屬於電路模型36之一或多個節點的一或多個屬性50，以提供圖2所示之排程器18增強性資訊，在測試期間，圖2所示的排程器18可用其來動態地調適JTAG系統12上之TISA處理器14所實施的掃描操作，以使圖2所示的JTAG系統12經歷真實的情境。電路模型36的屬性50可包括適合圖2所示之排程器18使用的任何資訊，為圖2所示之TISA處理器14所執行之圖2所示之對應的TISA操作44決定圖2所示之存取請求38及/或圖2所示之存取回應42的排程。例如，一或多個屬性50所提供的增強性資訊，可有關於由於增加圖2所示之JTAG系統12內之局部活動所導致之圖2所示JTAG系統12內的功率消耗尖峰及熱點、各種其它類型之疵瑕，諸如製程變異、及 /或當測試時系統之老化而改變JTAG系統12之特性，或任何其它類似的資訊。一或多個屬性50所提供的此增強性資訊，例如，可發展自先驗的知識(例如，JTAG系統12之過去的測試)、來自測試時對於JTAG系統12之測量或它們的組合。雖然所顯示的附加屬性50附屬於電路模型36的節點，但熟悉此方面技術之人士須瞭解，屬性50可代之以當成附加欄位提供於電路模型36的每一個節點中。
回頭參閱圖2，在電路模型36的遍歷期間，排程器18讀取圖3中所示的一或多個屬性50，並將圖3中所示的一或多個屬性50饋入輔助模組52。在實施例中，輔助模組52可以是在排程器18上運行或可存取排程器18的程式，而在某些實施例中，輔助模組52可具有某些內部狀態，記憶體及/或類似物。接在訪問者設計型樣(Visitor Design Pattern)或其它類似的設計型樣之後，輔助模組52可使用圖3中所示的屬性50來實施一或多個計算，且可影響遍歷的結果。例如，輔助模組52可強迫中性操作而非所想要的操作，以減少活動，或可增加及/或減少掃描鏈22中一或多個段30，例如，藉由修改階層致能單元的值，諸如P1687標準的段插入位元(Segment Insertion Bit；SIB)。因此，藉由排程器18所實施之遍歷的結果被輔助模組52的結果修改。
有利的是，在實施例中，藉由簡單地忽略配置於其內的屬性50，按照掃描段組合32來指定JTAG系統12之掃 描鏈22之掃描段30的順序，傳統的排程器(即沒有輔助模組52的排程器)仍可處理電路模型36。
雖然圖2及圖3已顯示及描述了關於本文所描述的例示性實施例，但熟悉此方面技術之人士應瞭解，關於它的形式與細節可做各種改變，不會偏離本發明的精神與範圍。例如，在實施例中，並非電路模型36的所有節點都必須具有與其相關的屬性50。此外，在實施例中，輔助模組52可修改電路模型36的一或多個屬性50。在實施例中，電路模型36可包括配置於其內之不同類型的屬性50。例如，電路模型36可包括與處理變異有關的第一類型屬性50，及與功率消耗有關的第二類型屬性50。在此實施例中，系統可包括多個輔助模組52，以使每一個輔助模組52處理不同類型的屬性50。
參閱圖4，在操作中，當排程器18接收到來自一或多個使用者應用程式40之無序存取請求38請求存取待測JTAG系統12之圖2所示掃描鏈22之圖2所示一或多個儀器28(即段30)時，用於測試JTAG系統12之支援以位置為基礎之排程的方法實施例於步驟54開始。例如，在實施例中，使用者應用程式40可為圖2所示之任何儀器28發出存取請求38。使用者應用程式40並不具有圖2所示JTAG系統12之掃描段組合32的內情，且因此，使用者應用程式40僅發送存取請求38給排程器18，而不考慮與存取請求38相關而可能或應該施加於JTAG系統12之TISA操作44的順序。
在步驟56，排程器18實施電路模型36的遍歷以決定無序存取請求38的排程，並讀取一或多個屬性50。如前文之討論，排程器18根據定義於待測JTAG系統12之電路模型36中之排程器18可獲得之如圖2所示的掃描段組合32來決定無序存取請求38的排程。
在步驟58，排程器18發送一或多個屬性給輔助模組52供進一步分析。接著，在步驟60，排程器18根據電路模型36之遍歷產生有序的存取回應42。在步驟62，輔助模組52接收來自排程器18的一或多個屬性50。在步驟64，輔助模組52使用一或多個屬性50計算為得到有序的存取回應42應做的任何修改。在步驟66，輔助模組52發送任何修改給排程器18。在步驟68，排程器18接收來自輔助模組52的修改，及在步驟70，根據接收自輔助模組52的任何修改來修改有序的存取回應42。在步驟72，排程器18發送經修改的存取回應42至使用者應用程式40。因此，排程器18提供經修改的存取回應42給使用者應用程式40，而經修改的存取回應42指示關於使用者應用程式40何時可提供相關的TISA操作44(與存取請求38及存取回應42相關)給TISA處理器14用於執行。
在步驟74，使用者應用程式40從排程器18處接收經修改之有序的存取回應42，及在步驟76，使用者應用程式40根據經修改之有序的存取回應42組產生與經修改之有序的存取回應42相關之TISA操作44，以便在圖2所示之JTAG系統12的掃描鏈22上施行。在步驟78，使 用者應用程式40發送TISA操作44給TISA處理器14。在步驟80，TISA處理器14接收TISA操作44。在步驟82，TISA處理器14處理TISA操作44以產生相關的輸入測試資料，並將該輸入測試資料施加到待測的JTAG系統12。任選地，TISA處理器14也可接收JTAG系統12所產生的輸出測試資料。
就此意義上來說，排程器18處理接收自使用者應用程式40之一組無序的存取請求38，產生一組有序的存取回應42(例如，按照藉由排程器18決定自電路模型36之如圖2所示的掃描段組合32來定序)，並接著經由輔助模組52根據屬性50所提供的增強性資訊來修改有序的存取回應42組。因此，當藉由計及JTAG系統12各種特性之經修改的有序存取回應42進行測試時，排程器18與輔助模組52能夠有利地調適有序的存取回應42組來更精確地模型化JTAG系統12，這些特性諸如功率消耗特性、JTAG系統12內由於增加的局部活動導致的發熱特性及/或熱消散、製程變異、系統的老化及/或任何其它類似的特性及/或系統資訊。如前文之討論，藉由一或多個屬性50所提供的此增強性資訊，例如，可發展自先驗的知識(例如，JTAG系統12之過去的測試)、當測試時對JTAG系統12之測量、或它們的組合。接著，TISA處理器14可使用經修改的有序存取回應42用於JTAG系統12的處理。
雖然主要的描繪與描述係按特定的次序順序地施行， 但熟悉此方面技術之人士應瞭解，圖4之至少部分的步驟可同時及/或以與圖4所描繪之不同的次序來施行。此外，雖然上下文中為了簡化而描繪與描述使用者應用程式40提供TISA操作44給TISA處理器14，但須指出，在實施例中，排程器18可負責提供TISA操作44給TISA處理器14(即排程器18可實施圖4的步驟74-78)。在實施例中，輔助模組52也可結合到排程器18內，以使排程器18可負責施行圖4的步驟62-66。
參閱圖5，在實施例中，圖4之56至70的所有步驟可在樹狀遍歷層次實施，以允許訪問者設計型樣之最直接與有效率的應用。在步驟84，圖4所示的排程器18開始遍歷電路模型36。例如，圖4所示的排程器18在圖4之步驟54接收到無序的存取請求之後開始遍歷。在步驟86，圖4所示的排程器18在遍歷期間評估是否在電路模型36的特定節點遇到屬性50。如果遇到屬性，則圖4所示的排程器18在步驟88將特定節點的屬性50發送給輔助模組52。例如，在後序遍歷操作期間，圖4所示的排程器18一旦遇到屬性50，圖4所示的排程器18即發送屬性50。在步驟90，輔助模組52接收來自圖4所示之排程器18的屬性50。在步驟92，輔助模組52處理屬性50以決定是否需要為特定節點修改存取回應42。在步驟94，圖4所示的排程器18為特定節點產生考慮來自輔助模組52之任何修改的存取回應42。因此，輔助模組52在步驟92所給予的處理與回應有利於圖4所示的排程器 18直接用來決定樹狀遍歷及產生存取回應42。在步驟96，圖4所示的排程器18評估電路模型36的遍歷是否完成。如果遍歷沒有完成，則圖4所示的排程器18繼續遍歷，重複以上的步驟用以產生存取回應42。如果圖4所示的排程器18決定電路模型的遍歷已完成，則圖4所示的排程器18在步驟98發送經修改的有序存取回應42給圖4所示的使用者應用程式40或TISA處理器14。圖4所示的使用者應用程式40及/或圖4所示的TISA處理器14接著處理及使用經修改的有序存取回應42，如前文圖4之步驟74-78的討論。如以上之討論，在樹狀遍歷期間處理屬性50有利於允許訪問者設計型樣之直接且有效的應用。
如前文之討論，屬性50可有利地計及JTAG系統12的各種特性，諸如功率消耗特性、JTAG系統12內由於增加的局部活動導致的發熱特性及/或熱消散、製程變異、系統的老化及/或任何其它類似的特性及/或系統資訊。現回頭參閱圖2及圖3，在實施例中，屬性50可實施來計及被測試之晶片(即JTAG系統12)的電力域特性。例如，由於複雜的性能/電力消耗間的取捨等，現代化晶片通常是由多個相互關聯的電力域組成，而非如較老晶片之單個唯一的電源。傳統的邊界掃描測試工具無法顧及多個相互關聯之電力域的電力特性，這是因為與JTAG系統12此部分相關的資訊係由特定的電力域來供電，其通常無法在型樣產生的時間獲得，此外，且由於在操作與測試期 間，晶片(即JTAG系統12)的整體狀態會大幅改變。排程器18所提供的增強性TISA排程具有包含屬性50的電路模型26，連同輔助模組52，經由前文討論的動態排程，可有利地解決與多個相互關聯之電力域相關的問題。 例如，電路模型36的每一個節點(例如，樹葉節點46等)可接收指示屬於該節點之電力域的屬性50。輔助模組52可讀取及修改JTAG系統12之實際的電力狀態(例如，經由專用的介面、掃描可存取的儀器等)，並如前文所述，可根據屬性50所指示的電力域連同JTAG系統12之實際的電力狀態來調適掃描排程。例如，輔助模組52將取得JTAG系統12之被關電而脫離掃描鏈22的部分以允許正確的操作。此外，在接收到去存取JTAG系統12之被關電區段的存取請求38之後，輔助模組52可觸發一程序以對JTAG系統12的該區段供電。此例如可藉由為JTAG系統12存取電源控制器來完成，如P1687儀器。
在實施例中，排程器18所提供的增強性TISA排程具有包含屬性50的電路模型36，連同輔助模組52也可動態地監視JTAG系統12內的功率消耗，並動態地調適JTAG系統12的實際狀況。輔助模組52也可經由可提供細質解析度的內嵌式P1687儀器，或從其它類似的監視工具從外部的儀器監視JTAG系統12(例如，連接到主晶片電源的監視器)來得到功率消耗資訊。在每次的掃描操作44，排程器18可呼叫輔助模組52以允許輔助模組52藉由相關功率消耗資訊與掃描活動來收集與安排功率消耗資 訊。功率消耗資訊可儲存在輔助模組52的內部狀態(例如，記憶體)，或寫入到電路模型36的屬性50，且可供輔助模組52稍後用來考慮前文討論的電力域特性。因此，輔助模組52可用做為檢查工具，得到掃描/儀器活動與功率消耗之間的細質相關，或用來強加限制於掃描操作44，例如，用來減少電源小毛病或類似物。
在實施例中，排程器18所提供的增強性TISA排程具有包含屬性50的電路模型36，連同輔助模組52也可提供JTAG系統12之熱行為的監視與補償。除了使用熱感測器來取代功率監視器之外，對於熱行為的補償與前所討論的功率消耗補償類似。監視與補償JTAG系統12的熱特性可能特別地關鍵，這是因為在測試期間的活動導致JTAG系統12的熱剖面與相同之JTAG系統在正常工作條件下有極大的不同。例如，在測試期間，極端的局部化測試常式會導致JTAG系統12之特定部分過熱，具有永久性損壞系統的危險。如前文之討論，輔助模組52可經由熱感測器得到關於JTAG系統12之熱行為的資訊，且可根據JTAG系統12的實際熱狀態動態地修改測試執行流程，例如掃描排程。在此實施例中，電路模型36可包括提供平面佈置圖資訊的屬性50，即，不同熱感測器與JTAG系統12內部之掃描鏈22的位置。因此，輔助模組52可使用此平面佈置圖資訊來指導掃描操作44。例如，輔助模組52可暫停被偵測到熱點四周的掃描操作44，以允許熱點冷卻，或，如果JTAG系統12包括掃描可存取 的冷卻風扇，輔助模組52可相應地開啟風扇。
在實施例中，排程器18所提供的增強性TISA排程具有包含屬性50的電路模型36，連同輔助模組52也可為安全掃描存取提供鑑認方案。特別是，就智慧財產權(即，經由逆向工程)或安全性(即，如果裝置係認證裝置)而論，有很多提供對掃描鏈22存取的應用程式會有洩漏敏感資訊的危險。由於這些安全性考量，很多裝置藉由使得這些裝置不可測試(例如，藉由禁止存取，例如，藉由燒毀或切除TAP)而限制存取。屬性50可藉由儲存鑑認資訊而有利地為安全掃描存取提供鑑認方案，諸如非對稱設計的公鑰或類似物。於是，輔助模組52需要接收由晶片提供者所提供的私鑰來比對所儲存的鑑認資訊，來認證及提供對特定儀器28的存取。在存取不被輔助模組52認可的情況下，輔助模組52可產生錯誤或強行旁通該特定的儀器28。以上所討論的鑑認方案也可有利地為其它安全性理由來實施，諸如僅允許有證照的使用者存取等等。
基於清楚及簡單之目的，雖然圖1與圖2中以各自獨立的單元來顯示，但熟悉此方面技術之人士應瞭解，排程器18、輔助模組52、使用者應用程式40及TISA處理器14等一或多個可合併成單一個裝置，或是在一或多個處理器或類似物上運行的軟體模組。此外，熟悉此方面技術之人士應瞭解，如圖1與圖2所示測試環境10之各不同單元之間的通訊，可用任何適當的方式來實施(例如，視 所使用之裝置的數量、裝置之位置等而定)。例如，在實施例中，排程器18與輔助模組52可結合在獨立於TISA處理器14及使用者應用程式40的單個裝置內。在此實施例中，各自獨立的裝置可經由一或多個通訊網路彼此通訊(例如，經由乙太網路、全球資訊網、藍牙連接、無線地等等，以及它們的各種組合)。
進一步指出，圖1與圖2所示之測試環境10的各不同單元，諸如排程器18與輔助模組52可使用硬體、軟體及/或它們的組合來實施。例如，排程器18、使用者應用程式40、及/或輔助模組52每一個皆可使用硬體或儲存在一或多個記憶體中且被組態成藉由一或多個處理器(例如，TISA處理器14及/或任何其它適合的處理器，其可視TISA處理器14、排程器18、輔助模組52及/或使用者應用程式40的位置而定)來執行之基於軟體的模組來實施。同樣地，TISA處理器14之掃描段層級的特徵可使用諸如“位元衝”之技術在軟體中模擬。圖1與圖2所示之測試環境10包括必要的電子單元、軟體、記憶體、儲存器、資料庫、韌體、邏輯/狀態機、微處理器、通訊鏈、網路介面、顯示器、或其它視覺或音頻使用者介面、列印裝置、或任何其它的輸入/輸出介面，來實施本文所描述功能及/或獲得本文所描述的結果。適合的電腦程式碼可提供來執行諸多功能，包括以上所討論用來提供動態掃描排程的功能。電腦程式碼也可包括程式單元，諸如作業系統、資料庫管理系統、及允許一或多個處理器(諸如 TISA處理器14)與電腦周邊裝置(諸如視訊顯示器、鍵盤、電腦滑鼠等)介接的“裝置驅動器”。
本文所討論的各種處理器(包括TISA處理器14)及處理可包括一或多個習用的微處理器及一或多個輔助的協處理器，諸如數學協處理器或類似物。本文所討論的資料儲存結構與記憶體可包含磁性、光學、及/或半導體記憶體之適當的組合，且可包括例如，RAM、ROM、隨身碟、及/或硬碟或硬碟機。資料儲存結構與記憶體可儲存例如，一或多個作業系統及/或一或多個程式(例如，電腦程式碼及/或電腦程式產品)，適於按照本文所討論的各種實施例指揮一或多個處理器。例如，作業系統及/或程式可儲存為壓、未編譯及/或加密等格式，且可包括電腦程式碼。雖然程式中之一序列指令的執行導致處理器實施本文所描述的處理步驟，但也可用硬線電路取代(或結合)軟體指令來實施本發明之處理。因此，本發明的實施例不限於硬體與軟體之任何特定的組合。
程式也可在可編程的硬體裝置中實施，諸如場可程式閘陣列、可程式陣列邏輯、可程式邏輯裝置或類似物。程式也可在供各類型電腦處理器執行的軟體中實施。可執行碼的程式例如可包含一或多個實體或邏輯區塊的電腦指令，例如，其可組織成物件、程序、處理、或函數。無論如何，識別程式的可執行檔不需要實體地位在一起，但可包含儲存在不同位置之獨立的指令，當邏輯地接合在一起時組成程式，且達成上述程式所陳述之目的。
本文所使用的名詞“電腦可讀取媒體”意指可提供或參與提供指令給測試環境10之一或多個處理器(例如，TISA處理器14，或本文所描述之裝置的任何其它處理器)供其執行的任何媒體。此等媒體可有很多形式，包括但不限於非揮發性媒體與揮發性媒體。非揮發性媒體包括例如光學、磁性、或光磁碟，諸如記憶體。揮發性媒體包括典型上用來構成主記憶體的動態隨機存取記憶體(DRAM)。電腦可讀取媒體的共同形式例如，軟式磁碟、軟性磁碟、硬式磁碟、磁帶、任何其它磁性媒體、CD-ROM、DVD、任何其它光學媒體、RAM、PROM、EPROM、或電性可抹除可程式唯讀記憶體(EEPROM)、FLASH-EEPROM、任何其它記憶體晶片或儲存匣、或電腦可從其讀取的任何其它媒體。
各種形式的電腦可讀取媒體可包括傳送一或多個序列的一或多個指令給本文所描述的一或多個處理器用於執行。例如，該等指令最初被壓在遠端電腦(未顯示)的磁碟上。遠端電腦可將該等指令載入它的動態記憶體，並在乙太網路、電纜線、甚或使用數據機的電話線上發送該等指令。位於計算裝置(例如，伺服器)的通訊裝置可接收各個通訊線路上的資料，並將資料置於系統匯流排上供一或多個處理器使用。系統匯流排可傳送資料給主記憶體，一或多個處理器可從其擷取並執行該等指令。主記憶體所接收的指令在被一或多個處理器執行之前及之後，可選擇性地儲存在記憶體內。此外，經由通訊埠接收的指令為電 信號、電磁信號、或光學信號，這些係傳送各類型資訊之無線通訊或資料流的例示性形式。
本文所描述之動態掃描排程的系統及方法係經由其內配置有屬性50之電路模型36提供待測JTAG系統12之簡化的模型。本文所描述的系統及方法有利地藉由排程器18及輔助模組52使用屬性50來考慮系統特性、製程變異等，以提供掃描型樣的調適與重新獲取目標，而不需要待測JTAG系統12之詳盡的模型。因此，本文所描述的系統及方法可調適JTAG系統12的測試，以按照JTAG系統12之任務模式塑造實際的情境。此外，屬性50可藉由排程器18及/或輔助模組52改變及重寫入電路模型36，以使模型可考慮JTAG系統12於測試期間的改變。
雖然本發明已關於其詳細的實施例加以顯示及描述，但熟悉此方面技術之人士應瞭解，關於它的形式及細節的各種改變，都不會偏離本發明的精神與範圍。
10‧‧‧測試環境
12‧‧‧測試聯合測試行動小組系統
14‧‧‧測試指令集架構處理器
16‧‧‧測試存取埠
18‧‧‧排程器
52‧‧‧輔助模組

Claims (10)

  1. 一種電腦化系統，包含：排程器，包括有定義待測系統之複數個測試段之該待測系統的電路模型；處理模組，被組構成接收與該待測系統之該複數個測試段相關聯的複數個測試掃描操作，並從該處理模組產生輸入測試資料；以及測試存取埠，電耦合於該電腦化系統及該處理模組之間，其中，該排程器調適成根據電路模型為該處理模組提供該複數個掃描操作的排程，其中，該輸入測試資料被組構成經由該測試存取埠施加於該待測系統，並且其中，該電路模組包括至少一個屬性為該複數個段至少其中一個段提供增強資訊，該排程器處理該至少一個屬性以動態地修改提供給該處理模組的該排程。
  2. 如申請專利範圍第1項之電腦化系統，另包含：與該排程器通訊的輔助模組；其中，該排程器調適成提供該至少一個屬性給該輔助模組用於處理。
  3. 如申請專利範圍第2項之電腦化系統，其中，該輔助模組調適成至少根據該至少一個屬性來修改該排程。
  4. 如申請專利範圍第2項之電腦化系統，其中，該輔助模組調適成修改儲存於該電路模型中之該至少一個屬 性。
  5. 如申請專利範圍第2項之電腦化系統，另包含至少一個監視該待測系統的感測器，並提供狀態資訊給該輔助模組。
  6. 如申請專利範圍第5項之電腦化系統，其中，該至少一個感測器係功耗感測器或熱感測器。
  7. 如申請專利範圍第6項之電腦化系統，其中，該至少一個屬性包括該至少一個感測器之位置的平面佈置圖資訊。
  8. 如申請專利範圍第5項之電腦化系統，其中，該輔助模組調適成至少根據來自該至少一個感測器之資訊來修改該排程。
  9. 如申請專利範圍第1項之電腦化系統，其中，該電路模型包括該電路模型之複數個節點的複數個屬性；以及其中，每一個屬性指示該節點所屬的功率域。
  10. 如申請專利範圍第1項之電腦化系統，其中，該至少一個屬性包括授權金鑰。
TW103103564A 2013-02-04 2014-01-29 動態掃描排程之系統及方法 TWI548887B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/758,306 US9183105B2 (en) 2013-02-04 2013-02-04 Systems and methods for dynamic scan scheduling

Publications (2)

Publication Number Publication Date
TW201502548A TW201502548A (zh) 2015-01-16
TWI548887B true TWI548887B (zh) 2016-09-11

Family

ID=50073483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103564A TWI548887B (zh) 2013-02-04 2014-01-29 動態掃描排程之系統及方法

Country Status (7)

Country Link
US (1) US9183105B2 (zh)
EP (1) EP2951599B1 (zh)
JP (1) JP6159420B2 (zh)
KR (1) KR101902166B1 (zh)
CN (1) CN104969083B (zh)
TW (1) TWI548887B (zh)
WO (1) WO2014120489A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183105B2 (en) * 2013-02-04 2015-11-10 Alcatel Lucent Systems and methods for dynamic scan scheduling
US9640280B1 (en) * 2015-11-02 2017-05-02 Cadence Design Systems, Inc. Power domain aware insertion methods and designs for testing and repairing memory
US11334284B2 (en) * 2018-09-24 2022-05-17 Samsung Electronics Co., Ltd. Database offloading engine
CN109857632B (zh) * 2018-12-06 2022-04-15 东软集团股份有限公司 测试方法、装置、终端设备及可读存储介质
KR102263947B1 (ko) * 2021-02-18 2021-06-10 아주대학교산학협력단 하드에러 안정성과 소프트에러 안정성을 고려한 위성 시스템 최적화 장치 및 방법
CN117741411A (zh) * 2024-02-19 2024-03-22 西安简矽技术有限公司 一种芯片的调校系统和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040059437A1 (en) * 2002-05-08 2004-03-25 Conduct Prosecution Tester system having multiple instruction memories
TWI298394B (en) * 2006-03-15 2008-07-01 Silicon Integrated Sys Corp Method for detecting defects of a chip
US20100293423A1 (en) * 2009-03-04 2010-11-18 Suresh Goyal Method and apparatus for virtual in-circuit emulation
US20120117436A1 (en) * 2009-03-04 2012-05-10 Michele Portolan Method and apparatus for deferred scheduling for jtag systems
US20120137186A1 (en) * 2009-03-04 2012-05-31 Michele Portolan Method and apparatus for position-based scheduling for jtag systems
TWI370261B (en) * 2004-10-05 2012-08-11 Advantest Singapore Pte Ltd Methods and apparatus for providing scan patterns to an electronic device

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694399A (en) 1996-04-10 1997-12-02 Xilinix, Inc. Processing unit for generating signals for communication with a test access port
US5949692A (en) 1996-08-28 1999-09-07 Synopsys, Inc. Hierarchical scan architecture for design for test applications
US5828579A (en) 1996-08-28 1998-10-27 Synopsys, Inc. Scan segment processing within hierarchical scan architecture for design for test applications
JP3145976B2 (ja) 1998-01-05 2001-03-12 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US6061709A (en) 1998-07-31 2000-05-09 Integrated Systems Design Center, Inc. Integrated hardware and software task control executive
US6195774B1 (en) 1998-08-13 2001-02-27 Xilinx, Inc. Boundary-scan method using object-oriented programming language
US7392431B2 (en) 1999-02-19 2008-06-24 Texas Instruments Incorporated Emulation system with peripherals recording emulation frame when stop generated
US7089404B1 (en) * 1999-06-14 2006-08-08 Transmeta Corporation Method and apparatus for enhancing scheduling in an advanced microprocessor
JP2001184380A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体集積回路の設計支援装置
JP2001201543A (ja) 2000-01-18 2001-07-27 Rooran:Kk スキャン・パス構築用プログラムを記録した記録媒体とスキャン・パスの構築方法及びこのスキャン・パスを組み込んだ演算処理システム
US6640322B1 (en) 2000-03-22 2003-10-28 Sun Microsystems, Inc. Integrated circuit having distributed control and status registers and associated signal routing means
US6453456B1 (en) 2000-03-22 2002-09-17 Xilinx, Inc. System and method for interactive implementation and testing of logic cores on a programmable logic device
US6950963B1 (en) * 2000-05-30 2005-09-27 Agere Systems Inc. Control method and apparatus for testing of multiple processor integrated circuits and other digital systems
US6691270B2 (en) 2000-12-22 2004-02-10 Arm Limited Integrated circuit and method of operation of such a circuit employing serial test scan chains
US8769359B2 (en) * 2001-02-15 2014-07-01 Syntest Technologies, Inc. Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan-test
US6957371B2 (en) 2001-12-04 2005-10-18 Intellitech Corporation Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
US20030163773A1 (en) 2002-02-26 2003-08-28 O'brien James J. Multi-core controller
US7073110B1 (en) 2002-04-26 2006-07-04 Xilinx, Inc. Method and system for programmable boundary-scan instruction register
US7234092B2 (en) 2002-06-11 2007-06-19 On-Chip Technologies, Inc. Variable clocked scan test circuitry and method
US6832539B2 (en) 2002-07-15 2004-12-21 Delaware Capital Formation, Inc. Cylinder lock
US20040025925A1 (en) 2002-08-06 2004-02-12 Jeremy Gin Adjustable mobility-aid apparatus that avoids triggering alarms
US20040078179A1 (en) 2002-10-17 2004-04-22 Renesas Technology Corp. Logic verification system
US7539915B1 (en) 2003-01-07 2009-05-26 Marvell Israel (Misl) Ltd. Integrated circuit testing using segmented scan chains
DE60330275D1 (de) * 2003-01-28 2010-01-07 Nxp Bv Boundary scan schaltung mit integriertem sensor für die messung physikalischer operations-parameter
US7406699B2 (en) 2003-04-02 2008-07-29 Microsoft Corporation Enhanced runtime hosting
US7080789B2 (en) 2003-05-09 2006-07-25 Stmicroelectronics, Inc. Smart card including a JTAG test controller and related methods
US7149943B2 (en) 2004-01-12 2006-12-12 Lucent Technologies Inc. System for flexible embedded Boundary Scan testing
US7139950B2 (en) 2004-01-28 2006-11-21 International Business Machines Corporation Segmented scan chains with dynamic reconfigurations
US7334060B2 (en) 2004-03-19 2008-02-19 International Business Machines Corporation System and method for increasing the speed of serially inputting data into a JTAG-compliant device
US20060059372A1 (en) * 2004-09-10 2006-03-16 International Business Machines Corporation Integrated circuit chip for encryption and decryption having a secure mechanism for programming on-chip hardware
US7143324B2 (en) 2004-11-04 2006-11-28 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for automatic masking of compressed scan chains with unbalanced lengths
US7206983B2 (en) 2005-03-31 2007-04-17 Lsi Logic Corporation Segmented addressable scan architecture and method for implementing scan-based testing of integrated circuits
US7240264B2 (en) * 2005-04-28 2007-07-03 Lsi Corporation Scan test expansion module
US20060259828A1 (en) * 2005-05-16 2006-11-16 Texas Instruments Incorporated Systems and methods for controlling access to secure debugging and profiling features of a computer system
US7383478B1 (en) 2005-07-20 2008-06-03 Xilinx, Inc. Wireless dynamic boundary-scan topologies for field
JP2007147352A (ja) 2005-11-25 2007-06-14 Sony Corp 無線インターフェースモジュール及び電子機器
US20070162759A1 (en) 2005-12-28 2007-07-12 Motorola, Inc. Protected port for electronic access to an embedded device
US8015462B2 (en) 2007-05-11 2011-09-06 Renesas Electronics Corporation Test circuit
US7962885B2 (en) * 2007-12-04 2011-06-14 Alcatel-Lucent Usa Inc. Method and apparatus for describing components adapted for dynamically modifying a scan path for system-on-chip testing
US7971176B2 (en) * 2008-03-18 2011-06-28 International Business Machines Corporation Method for testing integrated circuits
US7877715B1 (en) * 2008-03-28 2011-01-25 Cadence Design Systems, Inc. Method and apparatus to use physical design information to detect IR drop prone test patterns
US8010935B2 (en) * 2008-05-07 2011-08-30 Lsi Corporation Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit
US9501589B2 (en) * 2008-05-07 2016-11-22 Mentor Graphics Corporation Identification of power sensitive scan cells
US8001433B1 (en) * 2008-12-30 2011-08-16 Cadence Design Systems, Inc. Scan testing architectures for power-shutoff aware systems
US8533545B2 (en) 2009-03-04 2013-09-10 Alcatel Lucent Method and apparatus for system testing using multiple instruction types
WO2011044156A1 (en) * 2009-10-05 2011-04-14 Asset Intertech, Inc. Protection of proprietary embedded instruments
US8443326B1 (en) * 2012-04-10 2013-05-14 Freescale Semiconductor, Inc. Scan chain re-ordering in electronic circuit design based on region congestion in layout plan
JP6036134B2 (ja) * 2012-10-05 2016-11-30 富士通株式会社 設計支援装置、設計支援方法、および設計支援プログラム
US9183105B2 (en) * 2013-02-04 2015-11-10 Alcatel Lucent Systems and methods for dynamic scan scheduling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040059437A1 (en) * 2002-05-08 2004-03-25 Conduct Prosecution Tester system having multiple instruction memories
TWI370261B (en) * 2004-10-05 2012-08-11 Advantest Singapore Pte Ltd Methods and apparatus for providing scan patterns to an electronic device
TWI298394B (en) * 2006-03-15 2008-07-01 Silicon Integrated Sys Corp Method for detecting defects of a chip
US20100293423A1 (en) * 2009-03-04 2010-11-18 Suresh Goyal Method and apparatus for virtual in-circuit emulation
US20120117436A1 (en) * 2009-03-04 2012-05-10 Michele Portolan Method and apparatus for deferred scheduling for jtag systems
US20120137186A1 (en) * 2009-03-04 2012-05-31 Michele Portolan Method and apparatus for position-based scheduling for jtag systems

Also Published As

Publication number Publication date
JP6159420B2 (ja) 2017-07-05
TW201502548A (zh) 2015-01-16
US20140223237A1 (en) 2014-08-07
EP2951599B1 (en) 2018-10-17
US9183105B2 (en) 2015-11-10
WO2014120489A1 (en) 2014-08-07
JP2016512630A (ja) 2016-04-28
KR20150104144A (ko) 2015-09-14
CN104969083A (zh) 2015-10-07
KR101902166B1 (ko) 2018-10-01
EP2951599A1 (en) 2015-12-09
CN104969083B (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
TWI548887B (zh) 動態掃描排程之系統及方法
JP5548966B2 (ja) テスト、検証及びデバッグアーキテクチャの装置及びシステム
US7945888B2 (en) Model-based hardware exerciser, device, system and method thereof
US9443044B2 (en) Determining a quality parameter for a verification environment
KR101345068B1 (ko) 워크플로우 모델링 및 시뮬레이션 시스템 및 방법
JP6326705B2 (ja) テスト、検証及びデバッグアーキテクチャのプログラム及び方法
Olgun et al. DRAM bender: An extensible and versatile FPGA-based infrastructure to easily test state-of-the-art DRAM chips
JP2006318447A (ja) 選択的に有効にされるチェッカーを用いた設計検証システムおよび方法
US9792402B1 (en) Method and system for debugging a system on chip under test
WO2020113526A1 (zh) 一种芯片验证方法和装置
US11635462B2 (en) Library cell modeling for transistor-level test pattern generation
Trubiani et al. Performance issues? Hey DevOps, mind the uncertainty
US9009018B2 (en) Enabling reuse of unit-specific simulation irritation in multiple environments
US20180218092A1 (en) Power mode-based operational capability-aware code coverage
Nowroz et al. Power mapping of integrated circuits using AC-based thermography
Hsieh et al. On application of data mining in functional debug
US9400858B1 (en) Virtual verification machine for a hardware based verification platform
Ahmed et al. Find the real speed limit: FPGA CAD for chip-specific application delay measurement
Grosso et al. Functional test generation for DMA controllers
Kan et al. Systematic test generation for secure hardware supported virtualization
Hoisie et al. Report on the ASCR workshop on modeling and simulation of exascale systems and applications
Barber et al. Software architecture correctness
Varghese et al. Design and verification of secure IoT hub based on virtual SoC platform
US20060020442A1 (en) Built-in self-test emulator
Jamshidi et al. Performance Issues? Hey DevOps, Mind the Uncertainty!

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees