TWI548214B - 具有可選擇的命中及／或多命中偵測之混合式動態－靜態編碼器 - Google Patents

具有可選擇的命中及／或多命中偵測之混合式動態－靜態編碼器 Download PDF

Info

Publication number
TWI548214B
TWI548214B TW103104143A TW103104143A TWI548214B TW I548214 B TWI548214 B TW I548214B TW 103104143 A TW103104143 A TW 103104143A TW 103104143 A TW103104143 A TW 103104143A TW I548214 B TWI548214 B TW I548214B
Authority
TW
Taiwan
Prior art keywords
dynamic
daa
columns
array structure
search key
Prior art date
Application number
TW103104143A
Other languages
English (en)
Other versions
TW201440428A (zh
Inventor
大衛 保羅 霍夫
羅法 崔西Ａ 黛拉
傑森 菲利浦 馬爾茲洛夫
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201440428A publication Critical patent/TW201440428A/zh
Application granted granted Critical
Publication of TWI548214B publication Critical patent/TWI548214B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/74—Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Description

具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器 根據35 U.S.C.§119規定之優先權主張
依據35 U.S.C.§ 119規定，本申請案主張2013年2月7日申請之名為「具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器(HYBRID DYNAMIC-STATIC ENCODER WITH OPTIONAL HIT AND/OR MULTI-HIT DETECTION)」之美國臨時專利申請案第61/761,841號的優先權，該臨時專利申請案之全文據此以引用方式併入本文中。
本申請案大體上係關於一種具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器，且尤其係關於一種具有組合式動態及靜態結構及邏輯設計之編碼器，其可實質上縮減與其相關聯之實體區域、電力消耗及洩漏，其中邏輯延遲實質上相似於或等效於完全動態解決方案。
在可包括與攜帶型或行動電子器件相關聯之嵌入式應用之各種應用中，處理器通常執行計算任務。與此等電子器件相關聯之日益擴展特徵集合及增強之功能性通常需求計算愈來愈強大之處理器。舉例而言，最現代處理器將近期經執行指令及近期所使用資料儲存於使指 令執行管線可易於存取以利用與大多數程式或應用程式相關聯的空間及時間局部性性質之一或多個快取記憶體中。詳言之，快取記憶體通常指高速(通常晶載)記憶體結構，其包含儲存資料之隨機存取記憶體(RAM)及/或儲存對應於儲存於RAM中之資料之位址的對應內容可定址記憶體(CAM)。
一般而言，CAM指使能夠相對快速地完成搜尋操作之記憶體胞陣列及關聯比較電路。此能力允許搜尋演算法之搜尋硬體實施，其相對於經軟體實施搜尋演算法可提供較大速度。因而，CAM可用於需要較快速地存取更有可能由處理器存取之資料之各種應用程式(例如，快取記憶體)中。舉例而言，為了判定快取記憶體是否儲存特定資料字，可並行地搜尋或另外評估CAM陣列中之所有列以判定該字之位址是否與儲存於CAM中之任何位址匹配。更通常，在任何合適CAM應用中，可搜尋或另外評估CAM陣列中之所有列以判定一輸入值是否與儲存於該CAM中之任何列中之值匹配。因此，CAM中之每一列可與指示與該列相關聯的搜尋結果之一各別匹配線相關聯，其中與每一列相關聯之匹配線可經確證以指示該列與輸入值匹配，或未經確證而指示該列與輸入值失配。
當讀出對應於可搜尋陣列結構(例如，CAM)中之與搜尋鍵匹配的項目之索引時，與該匹配項目相關聯之位址通常可被編碼，之後自可搜尋陣列結構讀取該位址。此外，多命中偵測相似地需要編碼與匹配項目相關聯之位址，之後自可搜尋陣列結構讀取該等匹配位址以確保效率。然而，現有動態編碼器實施傾向於需要針對陣列結構中之每一索引位元需要一分離動態網，此情形可造成編碼器佔據極大實體區域、消耗相當大電力且遭受歸因於橫越各種動態網需要許多下拉之相當大洩漏。儘管編碼器電路可替代地使用靜態邏輯予以實施，但靜態實施傾向於需要額外邏輯深度以編碼大數目個列，此情形可引起延遲 損失。
因此，可需要一種用以處理與使用完全動態或完全靜態解決方案之現有編碼器設計相關聯的此等及其他問題之改良型編碼器設計。
下文呈現本文所揭示之混合式動態-靜態編碼器之一或多個實施例的簡化概述，以便提供對此等實施例之基本理解。因而，此概述不應被認為所有所預期實施例之廣泛綜述，此概述亦不意欲識別本文所描述之所有實施例之關鍵或決定性元件或描繪任何特定實施例之範疇。因此，此概述之唯一目的為以簡化形式呈現與關於本文所揭示之具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器之一或多個實施例有關的某些概念，而作為下文所呈現之更詳細描述之序言。
根據各種實施例，本文所描述之混合式動態-靜態編碼器可組合動態及靜態設計結構及關聯邏輯以達成實質上縮減之區域、電力消耗及洩漏，其中邏輯延遲大體上等效於完全動態解決方案。更特定言之，與傾向於需要用於每一索引位元之分離動態網(及用以支援多命中偵測之用於每一索引位元之額外動態網)之現有動態編碼器實施或傾向於引入歸因於編碼大數目個列需要額外邏輯深度之延遲損失之靜態編碼器實施形成對比，本文所描述之混合式動態-靜態編碼器可策略上分割動態網及邏輯以實質上消除編碼器結構中之冗餘且藉此縮減與其相關聯之大小(或區域)、電力消耗及洩漏，而不會引入任何相當大邏輯延遲。舉例而言，在具有經編碼索引輸出、命中偵測輸出及多命中偵測輸出之128項目陣列中，相比於完全動態編碼器中之1024個動態下拉，本文所描述之混合式動態-靜態編碼器可具有384個動態下拉(亦即，在與本文所描述之混合式動態-靜態編碼器相關聯的陣列中每項目3個動態下拉相對於完全動態編碼器中每項目8個動態下拉)。 因此，完全動態編碼器可具有16個動態下拉行，而本文所描述之混合式動態-靜態編碼器可具有僅3個動態下拉行。此外，單一列命中在完全動態編碼器中將需要評估8個大動態網，而單一列命中在本文所描述之混合式動態-靜態編碼器中僅需要評估3個動態網。
根據各種實施例，用於本文所描述之混合式動態-靜態編碼器中的設計途徑通常可應用於具有任何合適大小之陣列。然而，為了簡化與用於本文所描述之混合式動態-靜態編碼器中之設計途徑相關聯之描述，將使用128項目陣列以說明及解釋與本文所描述之該混合式動態-靜態編碼器相關聯的各種結構及邏輯特徵。舉例而言，可將用於具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器中之128項目陣列劃分成相同的頂部半部及底部半部，頂部半部及底部半部可接著經組合以產生最終經編碼索引輸出、命中輸出及多命中輸出。詳言之，每一編碼器半部可將一動態網用於每一索引位元，其中適當列被加圓點以指示何時一列與搜尋鍵匹配，其中每一動態網可需要32個圓點。因而，當陣列中之特定列已被加圓點以指示該列與搜尋鍵匹配時，可評估與該列相關聯之動態網以反映與該列相關聯之7位元索引。此外，每一索引位元可具有一對應多命中動態網，可橫越陣列中之各種列將該多命中動態網加圓點以反映對應索引位元之反向。因而，若發生多命中，則一或多個索引位元將使索引動態網及多命中動態網兩者經評估以將該多命中加旗標。此外，可提供使每一列加圓點之命中動態網，其中該命中動態網可劃分成兩個動態網且隨後合併以縮減負載。因此，本文所描述之混合式動態-靜態編碼器可有利地充分利用橫越各種索引動態網、命中動態網及多命中動態網之下拉結構之冗餘，且使用邏輯以自縮減之較小動態網集合導出相同資訊。
根據一實施例，一種具有可選擇的命中偵測及/或多命中偵測之混合式動態-靜態編碼器可包含：一陣列結構，其具有X個列，該等列 分別被加圓點至橫越一或多個器件作用區域(DAA)行而配置的複數個動態網中之一或多者上。在一實施例中，每一DAA行可具有橫越Y個動態網而配置之X個下拉。該混合式動態-靜態編碼器可進一步包含合併邏輯，合併邏輯經組態以組合產生於該複數個動態網中之輸出信號且基於該等組合式輸出信號而導出一或多個經編碼索引信號，該一或多個經編碼索引信號指示是否該陣列結構中之一或多個列與一搜尋鍵匹配。另外，在一實施例中，該合併邏輯可經進一步組態以基於該等組合式輸出信號而導出一命中信號及/或一多命中信號，該命中信號指示是否該陣列結構中之至少一列與該搜尋鍵匹配，該多命中信號指示是否該陣列結構中之多個列與該搜尋鍵匹配(例如，當至少一經編碼索引信號唯一地識別該陣列結構中之與該搜尋鍵匹配之至少一列時)。因此，該混合式動態-靜態編碼器可實質上消除橫越一索引動態網、一命中動態網及/或一多命中動態網之冗餘下拉結構，以提供在實質上等效於一完全動態編碼器之一邏輯延遲下的相對於該完全動態編碼器之相當大實體區域節省、電力消耗節省及洩漏電流節省。
根據一實施例，一種用於偵測一可搜尋陣列結構中之一或多個命中之方法可包含：接收一搜尋鍵；及使用該所接收搜尋鍵搜尋與具有可選擇的命中偵測及/或多命中偵測之一混合式動態-靜態編碼器相關聯的一陣列結構。在一實施例中，該陣列結構可具有X個列，且該混合式動態-靜態編碼器可包括橫越一或多個DAA行而配置的各種動態網，其中每一DAA行可具有橫越Y個動態網而配置之X個下拉。在一實施例中，該方法可進一步包含：基於產生於該複數個動態網中之組合式輸出信號而導出一或多個經編碼索引信號，該一或多個經編碼索引信號指示是否該陣列結構中之一或多個列與該搜尋鍵匹配。另外，在一實施例中，該方法可進一步包含：基於該等組合式輸出信號而導出一命中信號及/或一多命中信號，該命中信號指示是否該陣列 結構中之至少一列與該搜尋鍵匹配，該多命中信號指示是否該陣列結構中之多個列與該搜尋鍵匹配(例如，該命中信號可在至少一經編碼索引信號唯一地識別該陣列結構中之與該搜尋鍵匹配之至少一列時指示至少一列與該搜尋鍵匹配，且該多命中信號可相似地在多個經編碼索引信號唯一地識別該陣列結構中之與該搜尋鍵匹配之多個各別列時指示多個列與該搜尋鍵匹配)。
根據一實施例，一種裝置可包含：用於接收一搜尋鍵之構件；及用於使用該所接收搜尋鍵搜尋與具有可選擇的命中偵測及/或多命中偵測之一混合式動態-靜態編碼器相關聯的一陣列結構之構件。在一實施例中，該陣列結構可具有X個列，且該混合式動態-靜態編碼器可包括橫越一或多個DAA行而配置的各種動態網，其中每一DAA行可具有橫越Y個動態網而配置之X個下拉。在一實施例中，該裝置可進一步包含：用於基於產生於該複數個動態網中之組合式輸出信號而導出一或多個經編碼索引信號之構件，該一或多個經編碼索引信號指示是否該陣列結構中之一或多個列與該搜尋鍵匹配。另外，在一實施例中，該裝置可進一步包含：用於基於該等組合式輸出信號而導出一命中信號及/或一多命中信號之構件，該命中信號指示是否該陣列結構中之至少一列與該搜尋鍵匹配，該多命中信號指示是否該陣列結構中之多個列與該搜尋鍵匹配(例如，該命中信號可在該等經編碼索引信號中之至少一者唯一地識別該陣列結構中之與該搜尋鍵匹配之至少一列時指示至少一列與該搜尋鍵匹配，且該多命中信號可在多個經編碼索引信號唯一地識別該陣列結構中之與該搜尋鍵匹配之多個列時指示多個列與該搜尋鍵匹配)。
根據一實施例，一種電腦可讀儲存媒體可經記錄有電腦可執行指令，其中在一或多個處理器上執行該等電腦可執行指令可使該一或多個處理器接收一搜尋鍵且使用該所接收搜尋鍵搜尋與具有可選擇的 命中偵測及/或多命中偵測之一混合式動態-靜態編碼器相關聯的一陣列結構。在一實施例中，該陣列結構可具有X個列，且該混合式動態-靜態編碼器可包括橫越一或多個DAA行而配置的各種動態網，其中每一DAA行可具有橫越Y個動態網而配置之X個下拉。在一實施例中，在一或多個處理器上執行該等電腦可執行指令可進一步使該一或多個處理器：基於產生於該複數個動態網中之組合式輸出信號而導出一或多個經編碼索引信號，該一或多個經編碼索引信號指示是否該陣列結構中之一或多個列與該搜尋鍵匹配。另外，在一實施例中，在一或多個處理器上執行該等電腦可執行指令可進一步使該一或多個處理器：基於該等組合式輸出信號而導出一命中信號及/或一多命中信號，該命中信號指示是否該陣列結構中之至少一列與該搜尋鍵匹配，該多命中信號指示是否該陣列結構中之多個列與該搜尋鍵匹配(例如，當至少一經編碼索引信號唯一地識別該陣列結構中之與該搜尋鍵匹配之至少一列時)。
根據一實施例，一種具有可選擇的命中偵測及/或多命中偵測之混合式動態-靜態編碼器可包含：一陣列結構，其具有X個列；一或多個第一DAA行，其具有橫越X/8個動態網而配置的X個下拉，每一動態網跨越X/4個列；及一或多個第二DAA行，每一第二DAA行具有橫越X/16個動態網而配置的X個下拉，每一動態網跨越X/4個列，其中該等DAA行通常可包含實體區域以容納n通道場效電晶體(NFET)器件、p通道場效電晶體(PFET)器件、擴散矽邏輯組件或電路中的一或多者以產生其中產生之輸出信號。此外，該混合式動態-靜態編碼器可包含用於基於產生於該第一DAA行及該一或多個第二DAA行中之組合式輸出信號而導出一或多個經編碼索引信號之構件，該一或多個經編碼索引信號指示是否該陣列結構中之一或多個列與一搜尋鍵匹配。另外，在一實施例中，該混合式動態-靜態編碼器可進一步包 含：用於基於該等組合式輸出信號而導出一命中信號之構件，該命中信號指示是否該陣列結構中之至少一列與該搜尋鍵匹配；及/或用於基於該等組合式輸出信號而導出一多命中信號之構件，該多命中信號指示是否該陣列結構中之多個列與該搜尋鍵匹配(例如，當至少一經編碼索引信號唯一地識別該陣列結構中之與該搜尋鍵匹配之一列時)。
與關於本文所描述之混合式動態-靜態編碼器之實施例相關聯的其他目標及優點將對熟習此項技術者基於隨附圖式及【實施方式】而顯而易見。
100‧‧‧無線通信系統
102‧‧‧基本服務區域(BSA)
104‧‧‧存取點(AP)
106‧‧‧行動器件
108‧‧‧下行鏈路(DL)
110‧‧‧上行鏈路(UL)
202‧‧‧行動器件
204‧‧‧處理器
206‧‧‧記憶體
208‧‧‧外殼
210‧‧‧傳輸器
212‧‧‧接收器
214‧‧‧收發器
216‧‧‧天線
218‧‧‧信號偵測器
220‧‧‧數位信號處理器(DSP)
222‧‧‧使用者介面
226‧‧‧匯流排系統
800‧‧‧方法
810‧‧‧區塊
820‧‧‧區塊
830‧‧‧區塊
840‧‧‧區塊
850‧‧‧區塊
860‧‧‧區塊
900‧‧‧無線通信器件
920‧‧‧數據機處理器
922‧‧‧編碼器
924‧‧‧調變器(Mod)
926‧‧‧解調變器(Demod)
928‧‧‧解碼器
932‧‧‧傳輸器(TMTR)
934‧‧‧天線
936‧‧‧接收器(RCVR)
940‧‧‧控制器/處理器
942‧‧‧記憶體
1000‧‧‧通信系統
1020‧‧‧通信器件
1025‧‧‧半導體器件
1030‧‧‧通信器件
1035‧‧‧半導體器件
1040‧‧‧基地台
1050‧‧‧通信器件
1055‧‧‧半導體器件
1080‧‧‧前向鏈路信號
1090‧‧‧反向鏈路信號
呈現隨附圖式以輔助本文所揭示之實施例之描述，且提供該等隨附圖式僅僅以說明與所揭示實施例相關聯之例示性特徵，而不界定其任何限制。
圖1說明根據一例示性實施例的例示性無線通信系統，其包括具有可實施本文所描述之混合式動態-靜態編碼器的記憶體架構之行動器件。
圖2說明根據一例示性實施例的例示性行動器件，其具有可實施本文所描述之混合式動態-靜態編碼器之記憶體架構。
圖3說明根據一例示性實施例的與完全動態編碼器結構有關的可用於本文所描述之混合式動態-靜態編碼器中之結構。
圖4至圖6說明根據一例示性實施例的與完全動態編碼器有關的可用於本文所描述之混合式動態-靜態編碼器中的例示性可搜尋陣列結構及關聯比較電路。
圖7說明根據一例示性實施例的用以將與本文所描述之混合式動態-靜態編碼器相關聯的頂部列及底部列合併成各種輸出位元之邏輯，該等輸出位元表示可搜尋陣列結構是否包括與搜尋鍵匹配之一或 多個項目。
圖8說明根據一例示性實施例的用於使用本文所描述之混合式動態-靜態編碼器以產生指示是否陣列結構中之一或多個項目與一搜尋鍵匹配之一或多個輸出信號的例示性方法。
圖9說明根據一例示性實施例的對應於無線通信器件之例示性方塊圖，該無線通信器件具有可實施本文所描述之混合式動態-靜態編碼器之記憶體架構。
圖10說明根據一例示性實施例的例示性通信系統，其包括具有可實施本文所描述之混合式動態-靜態編碼器的記憶體架構之一或多個通信器件。
以下描述及相關圖式中揭示用以展示與具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器之各種例示性實施例有關的特定實例之態樣。替代實施例將對熟習相關技術者在閱讀本發明之後而顯而易見，且可在不脫離本發明之範疇或精神的情況下建構及實踐替代實施例。另外，熟知之元件將未被詳細地描述或可被省略，以便不混淆本文所揭示之態樣及實施例之相關細節。
詞「例示性」在本文用以意謂「充當一實例、例子或說明」。本文被描述為「例示性」之任何實施例未必被解釋為比其他實施例較佳或有利。同樣地，術語「實施例」不要求所有實施例皆包括所論述特徵、優點或操作模式。
本文所使用之術語僅描述特定實施例，且不應被解釋為限制本文所揭示之任何實施例。除非上下文另外明確指示，否則如本文所所用之單數形式「一」及「該」意欲亦包括複數形式。應進一步理解，術語「包含」、「包括」當用於本文中時指定所陳述特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整 數、步驟、操作、元件、組件及/或其群組之存在或添加。
根據一實施例，圖1說明無線通信系統100，其包括一或多個行動器件106，該一或多個行動器件106具有可實施本文所描述之具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器之記憶體架構。在一實施例中，無線通信系統100可依據任何合適無線標準而操作。舉例而言，無線通信系統100可為可共用可用網路資源以支援多個使用者之多重存取網路，其中例示性多重存取網路可包括分碼多重存取(Code Division Multiple Access，CDMA)網路、分時多重存取(Time Division Multiple Access，TDMA)網路、分頻多重存取(Frequency Division Multiple Access，FDMA)網路，及正交FDMA(OFDMA)網路。此等多重存取網路可實施各種無線電技術，其中術語「無線電技術」、「無線電存取技術」(RAT)、「存取技術」及「空中介面」可常常可互換地使用。CDMA網路可實施無線電技術，諸如，cdma2000(例如，依據IS-2000、IS-856及/或IS-95標準中之一或多者)、寬頻帶CDMA(W-CDMA)，或其他合適無線電技術。CDMA2000 1x網路(或簡單地為「1x網路」)指實施IS-2000及/或IS-95之無線網路。CDMA2000 1xEV-DO網路(或簡單地為「1xEV-DO網路」)指實施IS-856之無線網路。通用行動電信系統(Universal Mobile Telecommunications System，UMTS)網路為實施W-CDMA之無線網路。TDMA網路可實施諸如全球行動通信系統(Global System for Mobile Communication，GSM)之無線電技術。此項技術中已知此等各種無線電技術、標準，及蜂巢式網路。W-CDMA、GSM及UMTS在來自名為「第3代合作夥伴計劃」(3GPP)之組織之文件被描述，而cdma2000在來自名為「第3代合作夥伴計劃2」(3GPP2)之組織之文件被描述。3GPP及3GPP2文獻係公開可得的。
在一實施例中，除了一或多個行動器件106以外，圖1所展示之 無線通信系統100亦可包括與一或多個行動器件106通信之存取點(access point，AP)104，其中該AP 104亦可包含(經實施為)或被稱為NodeB、無線電網路控制器(Radio Network Controller，RNC)、eNodeB、基地台控制器(Base Station Controller，BSC)、基地收發器台(Base Transceiver Station，BTS)、基地台(Base Station，BS)、收發器功能(Transceiver Function，TF)、無線電路由器、無線電收發器，或其他合適技術。
一般而言，AP 104可用作無線通信系統100之集線器或基地台，且一或多個行動器件106可用作無線通信系統100中之使用者。舉例而言，在一實施例中，行動器件106可為膝上型電腦、個人數位助理(personal digital assistant，PDA)、行動電話，或支援無線通信之任何其他合適器件。行動器件106亦可包含(經實施為)或被稱為行動台(STA)、終端機、存取終端機(AT)、使用者設備(UE)、用戶台、用戶單元、遠端台、遠端終端機、使用者終端機、使用者代理、使用者器件，或其他合適技術。在各種實施例中，行動器件106亦可包含蜂巢式電話、無線電話、會話起始協定(SIP)電話、無線區域迴路(WLL)台、PDA、具有無線連接能力之手持型器件，或連接至無線數據機之其他合適處理器件。因此，本文所描述之一或多個實施例可併入至電話(例如，蜂巢式電話或智慧型電話)、電腦(例如，膝上型電腦)、攜帶型通信器件、頭戴耳機、攜帶型計算器件(例如，個人資料助理)、娛樂器件(例如，音樂器件、視訊器件、衛星無線電等等)、遊戲器件或系統、全球定位系統器件，或經組態以經由無線媒體而通信之任何其他合適器件中。
在一實施例中，無線通信系統100可包含無線區域網路(WLAN)，其中行動器件106經由Wi-Fi相容無線鏈路(例如，IEEE 802.11協定)而連接至AP 104以獲得通用網際網路連接性或至另一廣域 網路(WAN)之連接性。在一實施例中，行動器件106亦可用作AP 104(例如，依據Wi-Fi直接標準)。行動器件106及AP 104通常可被稱作無線通信系統100中之傳輸或接收節點。在一實施例中，可使用各種處理序及機制以支援無線通信系統100中在行動器件106與AP 104之間的傳輸。舉例而言，在一實施例中，無線通信系統100中之傳輸通常可包括根據OFDM/OFDMA技術自AP 104發送信號且在行動器件106處接收信號及自行動器件106發送信號且在AP 104處接收信號，在此種狀況下，無線通信系統100可被稱作OFDM/OFDMA系統。或者(或另外)，可根據CDMA技術自AP 104及行動器件106發送信號及在AP 104及行動器件106處接收信號，在此種狀況下，無線通信系統100可被稱作CDMA系統。
在一實施例中，載運自AP 104至行動器件106中之一或多者之傳輸的通信鏈路可被稱作下行鏈路(DL)108，其中該下行鏈路108亦可被稱作前向鏈路或前向頻道，且載運自行動器件106中之一或多者至AP 104之傳輸的通信鏈路可被稱作上行鏈路(UL)110，其中該上行鏈路110亦可被稱作反向鏈路或反向頻道。在一實施例中，如上文所提及，AP 104通常可充當基地台或集線器以提供基本服務區域(BSA)102中之無線通信涵蓋範圍。在一實施例中，AP 104及使用AP 104以用於在BSA 102中之無線通信的行動器件106可被稱作基本服務集(BSS)。然而，熟習此項技術者應瞭解，無線通信系統100可未必具有中央AP 104，而是可起行動器件106之間的同級間或特用網路作用。因此，本文所描述之AP 104之功能可替代地由行動器件106中之一或多者實施或另外由行動器件106中之一或多者執行(例如，依據Wi-Fi直接標準)。
根據一實施例，圖2說明圖1所展示之無線通信系統100內的行動器件202，該行動器件202具有可實施本文所描述之混合式動態-靜態 編碼器之記憶體架構。在一實施例中，行動器件202可表示可包括或經組態以實施與本文所描述之混合式動態-靜態編碼器相關聯的各種特徵之任何合適器件。舉例而言，在某些實施例中，圖2所展示之行動器件202可包含圖1所展示之AP 104、圖1所展示之行動器件106中之一者，或圖1所展示之實施或另外執行圖1所展示之AP 104之功能的行動器件106中之一者。然而，熟習此項技術者應瞭解，混合式動態-靜態編碼器可用於或另外被實施於可進行如下操作之任何合適電器件、電路或其他組件中：可接收通常表示搜尋鍵之多個電信號且使用混合式動態-靜態編碼器以偵測是否與其相關聯的陣列結構中之一或多個項目與該搜尋鍵匹配；產生二進位命中偵測輸出以指示是否陣列結構中之至少一項目與該搜尋鍵匹配；產生二進位多命中偵測輸出以指示是否陣列結構中之至少兩個項目與該搜尋鍵匹配；及/或產生唯一索引號以識別陣列結構中之與搜尋鍵匹配之任何項目。
在一實施例中，行動器件202可包括控制該行動器件202之操作之處理器204。處理器204亦可被稱作中央處理單元(CPU)。另外，行動器件202可包括記憶體206，記憶體206可包括RAM、唯讀記憶體(ROM)、內容可定址記憶體(CAM)、DDR記憶體，或其他合適記憶體技術。在一實施例中，記憶體206可儲存處理器204可執行及/或利用以控制行動器件202之操作的指令及資料。在一實施例中，記憶體206可進一步包括非揮發性隨機存取記憶體(NVRAM)。處理器204通常可基於儲存於記憶體206中之指令而執行邏輯及算術運算，及/或執行儲存於記憶體206中之指令以實施或另外進行各種功能。
在一實施例中，行動器件202可進一步包括一外殼208及一收發器214，該收發器214具有一傳輸器210及一接收器212以允許在行動器件202與遠端實體(例如，基地台或AP、另一行動器件等等)之間的資料之傳輸及接收。在一實施例中，可經由天線216而將資料傳輸至遠 端實體及自遠端實體接收資料，天線216可附接至外殼208且電耦合至收發器214。此外，熟習此項技術者應瞭解，行動器件202可合適地包括多個傳輸器、多個接收器、多個收發器，及/或多個天線。
在一實施例中，行動器件202可進一步包括一信號偵測器218，該信號偵測器218可用以偵測及量化經由收發器214而傳輸及接收之信號之位準。信號偵測器218可偵測諸如總能量、每符號每副載波之能量、功率譜密度之信號，及其他合適信號。行動器件202亦可包括一數位信號處理器(DSP)220，以用於處理經由收發器214而傳輸及接收之信號。舉例而言，在一實施例中，DSP 220可經組態以產生供經由傳輸器210而傳輸之資料單元。在各種實施例中，資料單元可包含實體層協定資料單元(PPDU)，其亦可被稱作封包或訊息，如將顯而易見。
在一實施例中，行動器件202可進一步包括一使用者介面222，該使用者介面222可包含小鍵盤、麥克風、揚聲器、顯示器，及/或可將資訊輸送至行動器件202之使用者及/或自該使用者接收輸入之其他合適元件或組件。此外，在一實施例中，行動器件202之各種組件可經由匯流排系統226而耦接在一起。舉例而言，匯流排系統226可包括互連網狀架構、資料匯流排、電源匯流排、控制信號匯流排、狀態信號匯流排，或可將行動器件202之各種組件彼此互連或另外耦接之任何其他合適組件。然而，熟悉此項技術者應瞭解，行動器件202之組件可使用其他合適機制而耦接至彼此或接受至彼此之輸入或將輸入提供至彼此。
此外，儘管圖2將行動器件202說明為具有各種分離組件，但熟習此項技術者應認識到，該等組件中之一或多者可經合適地組合或經共同地實施。舉例而言，處理器204可實施上文關於其所描述之功能性，加之上文關於信號偵測器218及/或DSP 220所描述之功能性。另 外，熟習此項技術者應認識到，圖2中所說明之任何特定組件可使用多個分離元件而實施(例如，傳輸器210可包括多個傳輸器210，接收器212可包括多個接收器212，等等)。
根據一例示性實施例，圖3說明與完全動態編碼器結構有關的可用於本文所描述之混合式動態-靜態編碼器中的結構，其中圖3所展示之混合式動態-靜態編碼器結構及完全動態編碼器結構兩者可包括可搜尋陣列結構及關聯邏輯，以編碼對應於與搜尋鍵匹配之一或多個項目之位址，之後自可搜尋陣列結構讀出與匹配項目相關聯的索引。然而，其中所展示之完全動態編碼器結構需要將用於每一索引位元之動態網分離且進一步需要用於每一索引位元之第二動態網以支援多命中偵測。因此，完全動態編碼器結構可佔據極大實體區域、消耗相當大電力，且遭受歸因於橫越許多動態網所需之許多下拉之相當大洩漏。詳言之，圖3所展示之完全動態編碼器結構可具有16個器件作用區域(DAA)行，其通常指各種實體器件在編碼器結構內所佔據之實體區域。舉例而言，完全動態編碼器結構通常需要16個DAA行以容納各種n通道場效電晶體(NFET)器件、p通道場效電晶體(PFET)器件、擴散矽邏輯組件及/或其他適當電路以產生7個經編碼索引輸出、7個多命中偵測輸出，及2個命中偵測輸出，其中每一DAA行具有X/2個動態下拉，其中X指包括於可搜尋陣列結構中之列之數目。此外，因為橫越一或多個動態網而將下拉加圓點以指示何時一或多個列與一搜尋鍵匹配，所以圖3所展示之完全動態編碼器結構具有8X個總動態下拉。
相比而言，其中所展示之混合式動態-靜態編碼器可具有組合式動態及靜態結構及關聯邏輯設計以達成實質上縮減之區域、電力消耗及洩漏，其中邏輯延遲大體上等效於圖3進一步所展示之完全動態編碼器結構。更特定言之，混合式動態-靜態編碼器結構可策略上分割動態網及邏輯以實質上消除編碼器結構之冗餘且藉此實質上縮減與其 相關聯之大小(或區域)、電力消耗及洩漏，而不會引入任何相當大邏輯延遲。舉例而言，在具有X個列之可搜尋陣列結構中，混合式動態-靜態編碼器結構可具有3個DAA行以容納產生與完全動態編碼器結構相同的輸出所需要之實體NFET器件、PFET器件、擴散矽邏輯組件及/或其他適當電路，其具有與完全動態編碼器結構實質上等效的邏輯延遲。特定言之，在圖3所展示之例示性混合式動態-靜態編碼器中，行<0：2>可一起用以產生多命中偵測輸出及經編碼索引輸出，其中行<0：2>可各自具有橫越4個各別動態網之X個下拉，使得該混合式動態-靜態編碼器結構具有3X個總動態下拉。此外，在一實施例中，可自行<0：2>中之單一行導出命中偵測輸出。因而，單一列命中將需要完全動態編碼器評估8個大動態網，而混合式動態-靜態編碼器結構需要回應於單一列命中而僅評估3個動態網。因此，歸因於實質上較少數目個DAA行，混合式動態-靜態編碼器結構可相對於完全動態編碼器結構實現530%的區域節省(亦即，16個DAA行除以3個DAA行)，相對於完全動態編碼器結構實現267%的洩漏節省(亦即，8X總動態下拉除以3X總動態下拉)，及實現實施特定動態節省(例如，取決於可搜尋陣列結構中之列或項目之數目)。
根據一例示性實施例，圖4至圖6說明與完全動態編碼器有關的可用於本文所描述之混合式動態-靜態編碼器的例示性可搜尋陣列結構及關聯比較電路。儘管熟習此項技術者應瞭解，用於本文所描述之混合式動態-靜態編碼器中之設計途徑可應用於具有任何合適大小的可搜尋陣列結構，但可將128項目陣列大小用於圖4至圖6所展示之混合式動態-靜態編碼器及完全動態編碼器中且在本文中進一步詳細地描述其以簡化描述且解釋與其相關聯之各種結構及邏輯特徵。舉例而言，如將在本文中進一步詳細地予以描述，用於具有經編碼索引輸出、命中偵測輸出及多命中偵測輸出之128項目陣列之動態下拉之數 目可自完全動態編碼器中之1024個動態下拉縮減至混合式動態-靜態編碼器中之384個動態下拉，動態下拉行之數目可自完全動態編碼器中之16個縮減至混合式動態-靜態編碼器中之3個動態下拉行，且評估單一列命中所需要的動態網之數目可自完全動態編碼器中之8個較大網縮減至混合式動態-靜態編碼器中之3個較小網。
舉例而言，現在參看圖4，用於混合式動態-靜態編碼器及完全動態編碼器中之128項目陣列可劃分成相同的頂部半部及底部半部(亦即，頂部半部及底部半部中有64個各別列)，頂部半部及底部半部隨後可經組合以產生最終經編碼索引輸出、命中輸出及多命中輸出。在完全動態編碼器中，每一編碼器半部可將具有32個圓點之一動態網用於每一索引位元，其中適當列被加圓點以指示一列何時與一搜尋鍵匹配。因而，當與完全動態編碼器相關聯的陣列中之一特定列已被加圓點以指示該列與搜尋鍵匹配時，可評估與該加圓點列相關聯之動態網以反映與其相關聯之7位元索引。此外，每一索引位元可具有一對應多命中動態網，可橫越陣列中之各種列將該多命中動態網加圓點以反映對應索引位元之反向。舉例而言，在完全動態編碼器中，多命中動態網md_1<3>反映索引位元enc_1<3>之反向，且多命中動態網md_1<4>反映索引位元enc_1<4>之反向。因而，若發生多命中，則一或多個索引位元將使與其相關聯之索引動態網及對應多命中動態網兩者經評估以將該多命中加旗標。此外，完全動態編碼器可具有命中動態網(其中每一列被加圓點)，其中該命中動態網可劃分成兩個各別動態網，該兩個各別動態網隨後經合併以縮減負載。因此，對於位元<4：3>，完全動態編碼器可具有4個DAA行(亦即，用於索引位元enc_1<4：3>之2個DAA行及用於對應多命中動態網之2個DAA行)；8個動態網，其各自具有32個圓點(亦即，在頂部64個列及底部64個列中每一者中對應於4個DAA行之4個動態網)及256個總動態NFET下拉(亦 即，在每一動態網中每圓點一個動態下拉)。
相比而言，圖4至圖6所展示之混合式動態-靜態編碼器可有利地充分利用橫越與完全動態編碼器相關聯的各種索引、命中及多命中動態網之下拉結構之冗餘且使用適當邏輯以自縮減之較小動態網集合導出與完全動態編碼器相同的資訊。舉例而言，完全動態編碼器具有4個動態網，動態網在頂部編碼器半部及底部編碼器半部中每一者中具有32個下拉(亦即，在頂部編碼器半部及底部編碼器半部之間有256個總NFET下拉)，而混合式動態-靜態編碼器具有8個較小動態網，動態網在頂部編碼器半部及底部編碼器半部中每一者中具有僅8個下拉(亦即，各自在頂部編碼器半部具有8個圓點的8個位元線或動態網，及各自在底部編碼器半部具有8個圓點的8個位元線或動態網，從而在頂部編碼器半部及底部編碼器半部之間引起128個總NFET下拉)。因此，混合式動態-靜態編碼器可提供相當大洩漏節省，此係因為動態下拉器件之總數目相對於完全動態編碼器可被削減一半，此情形可進一步提供相當大動態電力縮減。舉例而言，驅動動態下拉器件之信號僅需要在單一列匹配時驅動一個下拉閘而非兩個下拉閘，且因此使少一個動態網拉低且隨後在下一階段預充電，藉以混合式動態-靜態編碼器可實質上縮減動態電力消耗，此係因為驅動動態下拉器件之信號具有較小閘罩。此外，混合式動態-靜態編碼器可相對於完全動態編碼器具有縮減之導線罩，此係因為每一動態網僅跨越32個列而非64個列；且可相對於完全動態編碼器進一步具有縮減之擴散罩，此係因為每一動態網僅具有8個圓點而非32個圓點，藉以混合式動態-靜態編碼器可相對於完全動態編碼器提供相當大動態電力節省。又另外，因為每一列在與混合式動態-靜態編碼器相關聯的16個動態網中僅具有一個圓點，所以橫越該等16個動態網之所有動態下拉可交錯至佈局中之一個DAA行中而非完全動態編碼器中之4個DAA行中，藉以混合式動態-靜 態編碼器可相對於完全動態編碼器提供相當大實體區域節省。
因此，如圖4所展示，混合式動態-靜態編碼器可自共同動態網enc_1<4：3>及md_1<4：3>導出經編碼索引位元enc<4：3>及多命中偵測位元md<4：3>。詳言之，混合式動態-靜態編碼器中之第一(最左側)位元線及第三位元線通常可自完全動態編碼器中之動態網enc_1<3>導出。相似地，混合式動態-靜態編碼器中之第一位元線及第二位元線可自完全動態編碼器中之動態網enc_1<4>導出，混合式動態-靜態編碼器中之第二位元線及第四(最右側)位元線可自完全動態編碼器中之動態網md_1<3>導出，且混合式動態-靜態編碼器中之第三位元線及第四位元線可自完全動態編碼器中之動態網md_1<4>導出。因此，相同資料可在混合式動態-靜態編碼器中用相對於完全動態編碼器之實質上較少圓點及縮減之冗餘來表示，同時具有實質上等效閘延遲計數。詳言之，完全動態編碼器可具有4個閘(亦即，4個靜態反轉器)以產生輸出enc3_top、enc4_top、md3_top及md4_top，且混合式動態-靜態編碼器亦可具有4個閘(亦即，4個NAND閘)以產生相同輸出，其中來自頂部64個編碼器列之輸出及來自底部64個編碼器列(未圖示)之對應輸出可經提供至適當OR閘以獲得全128列結果。
現在參看圖5，混合式動態-靜態編碼器可具有與圖4所展示且在上文進一步詳細地描述之用以導出經編碼索引位元<4：3>及多命中偵測位元md<4：3>之結構相似的結構，以導出經編碼索引位元<2：1>及多命中偵測位元md<2：1>。更特定言之，如圖5所展示，混合式動態-靜態編碼器中之第一位元線及第三位元線可自完全動態編碼器中之動態網enc_1<1>導出，混合式動態-靜態編碼器中之第一位元線及第二位元線可自完全動態編碼器中之動態網enc_1<2>導出，混合式動態-靜態編碼器中之中之第二位元線及第四位元線可自完全動態編碼器中之動態網md_1<1>導出，且混合式動態-靜態編碼器中之第三位元線及第 四位元線可自完全動態編碼器中之動態網md_1<2>導出。因此，產生enc1_top、enc2_top、md1_top及md2_top所需要的相同資料可在混合式動態-靜態編碼器中用相對於完全動態編碼器之實質上較少圓點及縮減之冗餘來表示，同時具有實質上等效閘延遲計數，其中來自頂部64個編碼器列之輸出及來自底部64個編碼器列(未圖示)之對應輸出可經提供至適當OR閘以獲得對應於輸出位元enc1_top、enc2_top、md1_top及md2_top的全128列結果。此外，圖5所展示之混合式動態-靜態編碼器部分可相對於完全動態編碼器提供相似實體區域、電力消耗及洩漏電流節省。
現在參看圖6，用於混合式動態-靜態編碼器中以產生經編碼索引位元<6,5,0>、多命中偵測位元<6,5,0>及未命中(或命中)位元的結構可全部組合成一個DAA行，該DAA行在頂部半部中具有各自具有16個下拉(或圓點)的4個動態網(或位元線)，及在底部半部中具有各自具有16個下拉(或圓點)的4個動態網(或位元線)。相比而言，為了產生相同經編碼索引位元<6,5,0>、多命中偵測位元<6,5,0>及未命中(或命中)位元，完全動態編碼器之頂部半部具有8個DAA行，DAA行具有各自具有32個下拉(或圓點)的6個較大動態網及具有64個下拉(或圓點)的一個較大動態網，且完全動態編碼器之底部半部具有相似結構(亦即，頂部半部md_1<6>不具有下拉，底部半部md_1<6>具有64個下拉，頂部半部enc_1<6>具有64個下拉，且底部半部enc_1<6>不具有下拉)。因此，相對於完全動態編碼器之頂部半部與底部半部之間的512個總下拉，混合式動態-靜態編碼器在頂部半部與底部半部之間具有128個總下拉。此外，如上文所提及，混合式動態-靜態編碼器僅需要在單一列匹配時評估一個動態網而非在完全動態編碼器中評估4個動態網，且可相對於完全動態編碼器提供相當大電力節省，此係因為每一動態網僅跨越32個列而非64個列(亦即，縮減導線罩)且因為每一動態網具 有僅16個圓點而非32個圓點(亦即，縮減擴散罩)。相似地，在頂部半部中，用以產生經編碼索引位元<6,5,0>、多命中偵測位元<6,5,0>及未命中(命中)位元之4個較小下拉可交錯至混合式動態-靜態編碼器中之一個DAA行中而非完全動態編碼器中之8個DAA行中，藉此提供相當大區域節省。此外，來自圖6所展示之頂部64個編碼器列之輸出及來自底部64個編碼器列(未圖示)之對應輸出可經提供至適當OR閘以獲得對應於經編碼索引位元<6,5,0>、多命中偵測位元<6,5,0>及未命中(命中)位元的全128列結果。舉例而言，經編碼索引位元enc<6>可對應於enc6_top，多命中偵測位元md<6>可對應於enc6_bot(未圖示)，且enc6_top及enc6_bot可經組合以獲得未命中(命中)位元，其中命中=(enc6_top || enc6_bot))。儘管用以產生未命中(命中)位元之路徑可具有添加之閘(及反轉)，但總延遲可與完全動態編碼器中之延遲相當。
根據一例示性實施例，圖7說明用以合併與混合式動態-靜態編碼器中之頂部半部及底部半部相關聯的列以導出最終經編碼索引輸出、命中輸出及多命中輸出之邏輯，該等輸出表示可搜尋陣列結構是否包括與搜尋鍵匹配之一或多個項目。舉例而言，如其中所展示，enc_top<0>及enc_bot<0>可經提供至NOR閘以產生enc_1<0>，enc_1<0>接著可經提供至反轉器以產生index<0>，其中index<1：5>可用相似合併邏輯而產生。此外，enc_top<6>可經提供至第一反轉器以產生enc_1<6>，enc_1<6>接著可經提供至第二反轉器以產生index<6>，而enc_top<6>可經提供至NOR閘以產生hit_1，hit_1接著可經提供至反轉器以產生未命中(命中)位元。關於multi_hit位元，enc_top<6>及enc_bot<6>可經提供至第一NAND閘，md_top<0：5>及enc_top<0：5>可經提供至6個各別NAND閘之第一群組，且md_bot<0：5>及enc_bot<0：5>可相似地經提供至6個各別NAND閘之第二群組。在一實施例中，來自NAND閘之第一群組之輸出接著可經提 供至額外3個NAND閘之第三群組且來自NAND閘之第二群組之輸出可相似地經提供至額外3個NAND閘之第四群組，其中來自NAND閘之第三群組之輸出可經提供至第一NOR閘且來自NAND閘之第四群組之輸出可經提供至第二NOR閘。因而，為了產生最終multi_hit輸出，來自第一NAND閘之輸出、來自第一NOR閘之輸出及來自第二NOR閘之輸出可經提供至AND閘，AND閘可輸出最終multi_hit輸出。
根據一實施例，圖8說明用於使用上文進一步詳細描述之混合式動態-靜態編碼器以產生指示是否陣列結構中之一或多個項目與一搜尋鍵匹配之一或多個輸出信號的方法800。為描述之簡潔及簡易性起見，與關聯於可用於圖8所展示之方法800中的混合式動態-靜態編碼器相關聯之某些組件、功能性或其他態樣有關的各種細節可在本文中在相同或相似細節已經在上文被提供之程度上予以省略。
在一實施例中，用於偵測可搜尋陣列結構中之一或多個命中之方法800最初可包含在區塊810處接收一搜尋鍵，接著可在區塊820處使用該搜尋鍵以搜尋與混合式動態-靜態編碼器結構相關聯的陣列結構。混合式動態-靜態編碼器結構接著可產生一或多個輸出信號，該一或多個輸出信號指示是否分別被加圓點至橫越一或多個DAA行而配置的複數個動態網中之一者上之一或多個列與搜尋鍵匹配，其中該等輸出信號可在區塊830處經組合。在一實施例中，可在區塊840處分析產生於複數個動態網中之組合式輸出信號以判定是否陣列結構中之一或多個列與搜尋鍵匹配。因而，若陣列結構中之一列與搜尋鍵匹配，則可在區塊850處產生唯一地識別該匹配列之經編碼索引輸出信號(例如，與匹配列相關聯的對應於可搜尋陣列結構中之項目之位址)。此外，在一實施例中，經編碼索引輸出信號可僅在僅一個列與搜尋鍵匹配時表示可搜尋陣列結構中之項目方面有效。在一實施例中，可在區塊860處視情況產生命中偵測輸出信號及/或多命中偵測輸出信號。舉 例而言，可在陣列結構中之多個列與搜尋鍵匹配時確證命中偵測輸出信號及多命中偵測輸出信號(例如，至邏輯高)。在另一實例中，若陣列結構中之僅一個列與搜尋鍵匹配，則命中偵測輸出信號可經確證(例如，至邏輯高)且多命中偵測輸出信號可未經確證(例如，至邏輯低)。在又另一實例中，若陣列結構不具有與搜尋鍵匹配之任何列，則命中偵測輸出信號及多命中偵測輸出信號可未經確證(例如，至邏輯低)。
根據一實施例，圖9說明可對應於無線通信器件900之例示性方塊圖，該無線通信器件900具有可實施本文所描述之具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器之記憶體架構。在傳輸路徑上，編碼器922接收待由無線通信器件900發送至基地台、節點B或存取點的資料及傳訊。編碼器922可根據合適寫碼方案來處理(例如，格式化、編碼及交錯)資料及傳訊。調變器(Mod)924可進一步處理(例如，調變及擾碼)經寫碼資料及傳訊且產生輸出碼片。一般而言，由編碼器922及調變器924進行之處理可藉由用於資料將被發送至之無線網路之無線電技術(例如，IEEE 802.11、1x、1xEV-DO、UMTS，或GSM)予以判定。在一實施例中，傳輸器(TMTR)932可調節(例如，轉換成類比、濾波、放大及增頻轉換)輸出碼片且產生射頻(RF)信號，射頻(RF)信號可經由天線934經由無線網路而傳輸至基地台、節點B或存取點。
在一實施例中，在接收路徑上，天線934可接收由基地台、節點B及/或存取點傳輸之RF信號。接收器(RCVR)936可調節(例如，濾波、放大、降頻轉換及數位化)自天線934接收之RF信號且提供樣本。解調變器(Demod)926可處理(例如，解擾碼及解調變)樣本且提供符號估計。解碼器928可處理(例如，解交錯及解碼)符號估計且提供經解碼資料及傳訊。一般而言，由解調變器926及解碼器928進行之處理可 與在基地台、節點B及/或存取點處由調變器及編碼器執行之處理互補。此外，在一實施例中，編碼器922、調變器924、解調變器926及解碼器928可被實施於數據機處理器920中。儘管圖9為簡單起見展示每一處理單元之一個例子，但一般而言，可存在用於由無線通信器件900支援之不同無線電技術之一或多個數據機處理器、傳輸器、接收器、控制器及記憶體。
在一實施例中，控制器/處理器940可引導無線通信器件900處之各種處理單元之操作。舉例而言，在一實施例中，控制器/處理器940及/或無線通信器件900內之其他處理單元可實施各種特徵以利用上文參看圖3至圖8所描述的具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器。控制器/處理器940亦可實施或引導本文所描述之任何其他合適處理序或特徵。在一實施例中，記憶體942可儲存用於無線通信器件900之程式碼及資料。記憶體942亦可儲存一或多個可搜尋陣列結構、編碼器電路、虛擬至實體記憶體位址映射，或可支援與本文所描述之混合式動態-靜態編碼器相關聯的特徵及功能、與無線通信器件900相關聯的應用程式及/或用於無線通信器件900上之無線電技術之任何其他合適資料或資訊。
儘管上文描述具有可實施本文所描述之混合式動態-靜態編碼器的記憶體架構之無線通信器件900，但熟習此項技術者應瞭解，混合式動態-靜態編碼器可用於或另外被實施於與無線通信器件900相關聯的任何合適組件中，或可進行如下操作之任何其他合適電器件、電路或其他組件中：可接收通常表示搜尋鍵之多個電信號且使用混合式動態-靜態編碼器以偵測是否與其相關聯的陣列結構中之一或多個項目與該搜尋鍵匹配；產生二進位命中偵測輸出以指示是否陣列結構中之至少一項目與該搜尋鍵匹配；產生二進位多命中偵測輸出以指示是否陣列結構中之至少兩個項目與該搜尋鍵匹配；及/或產生唯一索引號 以識別陣列結構中之與搜尋鍵匹配之任何項目。
根據一實施例，圖10說明一例示性通信系統1000，其包括具有可實施本文所描述之混合式動態-靜態編碼器的記憶體架構之一或多個通信器件。出於說明之目的，圖10展示3個通信器件1020、1030及1050以及兩個基地台1040。熟習相關技術者應認識到，根據本文所描述之例示性實施例的其他無線通信系統可在不脫離本文所描述之例示性實施例之範疇或精神的情況下具有更多或更少通信器件及/或基地台。在一實施例中，通信器件1020、1030及1050可包括各別半導體器件1025、1035及1055，其中通信器件1020、1030及1050及/或分別與其相關聯之半導體器件1025、1035及1055可包括可供實施本文所描述之混合式動態-靜態編碼器的器件。在一實施例中，如圖10所展示，可使用一或多個前向鏈路信號1080以將資料自基地台1040傳達至通信器件1020、1030及1050，且可使用一或多個反向鏈路信號1090以將資料自通信器件1020、1030及1050傳達至基地台1040。
在圖10所展示之例示性實施例中，通信器件1020可包含行動電話，通信器件1030可包含攜帶型電腦，及通信器件1050可包含無線區域迴路系統中之固定位置遠端單元(例如，儀錶讀取設備)。然而，在各種實施例中，通信器件1020、1030及1050可包括行動電話、手持型個人通信系統單元、攜帶型資料單元、個人資料助理、導航器件(例如，GPS允用或位置感知器件)、機上盒、音樂播放器、視訊播放器、娛樂單元、固定位置資料單元，或可合適地儲存、擷取、傳達或另外處理資料及/或電腦可執行指令的任何其他器件或器件之組合。儘管圖10根據本發明之教示說明通信器件1020、1030及1050，但熟習相關技術者應瞭解，本發明應不限於此等例示性所說明通信器件1020、1030及1050。因此，各種實施例可合適地用於或另外被實施於具有包括供測試及特性化之記憶體及晶載電路的主動式積體電路之任 何合適器件中。
熟習相關技術者應瞭解，可使用多種不同的技術及技藝中任一者來表示資訊及信號。舉例而言，可藉由電壓、電流、電磁波、磁場或磁性粒子、光學場或光學粒子或其任何合適組合來表示可貫穿以上描述而參考之資料、指令、命令、資訊、信號、位元、符號及碼片。
另外，可關於邏輯區塊、模組、電路、演算法、步驟及動作序列來描述許多實施例，該等邏輯區塊、模組、電路、演算法、步驟及動作序列可藉由如下各者執行或另外用如下各者控制：通用處理器、DSP、特殊應用積體電路(ASIC)、場可程式化閘陣列、可程式化邏輯器件、離散閘、電晶體邏輯、離散硬體組件、與計算器件相關聯之元件，或其經設計以執行或另外控制本文所描述之功能的任何合適組合。通用處理器可為微處理器，但在替代例中，處理器可為任何習知處理器、控制器、微控制器或狀態機。處理器亦可被實施為計算器件之組合，例如DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器，或任何其他此組態。
另外，熟習相關技術者應瞭解，結合本文所揭示之實施例而描述之各種說明性邏輯區塊、模組、電路、演算法及步驟可被實施為電子硬體、電腦軟體或其任何合適組合。為了清楚地說明硬體與軟體之此可互換性，各種說明性組件、區塊、模組、電路、演算法及步驟已在上文大體按其功能性予以描述。此功能性是以硬體抑或軟體來實施取決於特定應用及設計約束，且熟習相關技術者可以各種方式實施所描述之功能性以適合於每一特定應用，但此等實施決策不應被解釋為造成脫離本發明之範疇或精神。另外，可認為本文所描述之各種邏輯區塊、模組、電路、演算法、步驟及動作序列完全體現於任何形式之電腦可讀儲存媒體內，該電腦可讀儲存媒體中儲存有在執行之後將使關聯處理器執行本文所描述之功能性的對應電腦指令集。因此，本文 所揭示之各種態樣及實施例可以數個不同形式來體現，已預期所有該等形式皆在所主張主題之範疇或精神內。另外，對於本文所描述之實施例中每一者，任何此等實施例之對應形式可在本文被描述為例如「經組態以執行所描述動作之邏輯」。
結合本文所揭示之實施例而描述的方法、序列及/或演算法可直接以硬體、以由處理器執行之軟體模組或以其任何合適組合體現。軟體模組可駐留於記憶體控制器、DDR記憶體、RAM、快閃記憶體、ROM、電可程式化ROM記憶體(EPROM)、電抹除可程式化ROM(EEPROM)、暫存器、硬碟、抽取式磁碟、CD-ROM，或此項技術中已知之任何其他儲存媒體或可在未來開發的儲存媒體中。例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。在替代例中，儲存媒體可與處理器成一體。處理器及儲存媒體可駐留於ASIC中。ASIC可駐留於使用者終端機或其他計算器件中。在替代例中，處理器及儲存媒體可作為離散組件而駐留於使用者終端機或其他計算器件中。
在一或多個例示性實施例中，可以硬體、軟體、韌體或其任何組合來實施所描述之控制功能。若以軟體實施，則功能可作為一或多個指令或程式碼而儲存於電腦可讀媒體上或經由電腦可讀媒體而傳輸。電腦可讀媒體包括儲存媒體及通信媒體兩者，通信媒體包括促進將電腦程式自一處傳送至另一處之任何媒體。儲存媒體可為可由電腦存取之任何可用媒體。藉由實例而非限制，此等電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存器件，或可用以載運或儲存呈指令或資料結構之形式的所要程式碼且可由電腦存取之媒體。又，任何連接被適當地稱為電腦可讀媒體。舉例而言，若使用同軸電纜、光纖纜線、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線技術而自網站、伺 服器或其他遠端源傳輸軟體，則同軸電纜、光纖纜線、雙絞線、DSL或諸如紅外線、無線電及微波之無線技術包括於媒體之定義中。如本文所使用之磁碟及光碟包括緊密光碟(CD)、雷射光碟、光學光碟、數位影音光碟(DVD)、軟碟及藍光(Blu-ray)光碟，其中磁碟通常以磁性方式再生資料，而光碟藉由雷射以光學方式再生資料。以上各者之組合亦應包括於電腦可讀媒體之範疇內。
雖然上述揭示內容展示本文所揭示之具有可選擇的命中及/或多命中偵測之混合式動態-靜態編碼器之說明性實施例，但熟習相關技術者應瞭解，可在不脫離如由附加申請專利範圍所界定之本發明之範疇或精神的情況下在本文中作出各種改變及修改。舉例而言，熟習此項技術者應瞭解，本文所描述之混合式動態-靜態編碼器可用於或另外被實施於可進行如下操作之任何合適電器件、電路或其他組件中：可接收通常表示搜尋鍵之多個電信號且使用混合式動態-靜態編碼器以偵測是否與其相關聯的陣列結構中之一或多個項目與該搜尋鍵匹配；產生二進位命中偵測輸出以指示是否陣列結構中之至少一項目與該搜尋鍵匹配；產生二進位多命中偵測輸出以指示是否陣列結構中之至少兩個項目與該搜尋鍵匹配；及/或產生唯一索引號以識別陣列結構中之與搜尋鍵匹配之任何項目。此外，根據本文所揭示之實施例之方法項的功能、步驟、操作及/或動作無需以任何特定次序而執行，且儘管本文所揭示之態樣及實施例之元件可以單數形式被描述或被主張，但除非明確地陳述對單數形式之限制，否則預期複數形式。

Claims (23)

  1. 一種混合式動態-靜態編碼器，其包含：一陣列結構，其具有X個列，每一列耦接至複數個器件作用區域(DAA)行，及一各別匹配線，其經確證以指示一列對應與一搜尋鍵匹配之該陣列結構中之一項目，或未經確證以指示對應於該列之該項目與該搜尋鍵失配，其中每一DAA行包含一實體區域，其容納：複數個動態網；X個動態下拉器件，其耦接至該複數個動態網，使得在該陣列結構中該X個列之每一列包括該等X個動態下拉器件之一者且耦接至該陣列結構中每一列之該匹配線與經確證之該搜尋鍵匹配；及一靜態電路，其耦接至該複數個動態網，其中該靜態電路包含經組態以產生複數個信號之複數個多輸入邏輯閘，該等信號包括至少一或多個經編碼索引信號及至少一多命中偵測信號；及一邏輯電路，其經組態以接收由在每一DAA行之該靜態電路所產生之該複數個信號且導出指示是否在該陣列結構中之一或多個列與該搜尋鍵匹配之至少一命中信號及指示是否在該陣列結構中之多個列與該搜尋鍵匹配之一多命中信號。
  2. 如請求項1之混合式動態-靜態編碼器，其中若該陣列結構中該等列之至少一列對應於與該搜尋鍵匹配之一項目，該邏輯電路進一步，經組態以導出一多位元經編碼索引。
  3. 如請求項2之混合式動態-靜態編碼器，其中該多位元經編碼索引唯一地識別對應於該陣列結構中該至少一列之一位址。
  4. 如請求項1之混合式動態-靜態編碼器，其中在每一DAA行中之該複數個動態網包含：一第一組動態網，其在該混合式動態-靜態編碼器之一頂部半部中，其中該頂部半部包含X/2個列；及一第二組動態網，其在該混合式動態-靜態編碼器之一底部半部中，其中該底部半部包含X/2個列。
  5. 如請求項4之混合式動態-靜態編碼器，其中在該靜態電路中與每一DAA行相關聯之該複數個多輸入邏輯閘包含在該頂部半部中之一第一組NAND閘，其經組態以評估在該DAA行之該頂部半部中之該第一組動態網以產生一第一組該一或多個經編碼索引信號及該至少一多命中偵測信號。
  6. 如請求項5之混合式動態-靜態編碼器，其中在該靜態電路中與每一DAA行相關聯之該複數個多輸入邏輯閘包含在該底部半部中之一第二組NAND閘，其經組態以評估在該DAA行之該底部半部中之該第二組動態網以產生一第二組該一或多個經編碼索引信號及該至少一多命中偵測信號。
  7. 如請求項1之混合式動態-靜態編碼器，其中在每一DAA行中之該靜態電路具有實質上等效於一完全動態編碼器之一閘延遲計數。
  8. 一種用於偵測一可搜尋陣列結構中之一或多個命中之方法，其包含：接收一搜尋鍵；使用該所接收搜尋鍵搜尋與一混合式動態-靜態編碼器相關聯的一陣列結構，其中該陣列結構具有X個列，每一列耦接至複數個器件作用區域(DAA)行，及一各別匹配線，其經確證以指示一列對應與一搜尋鍵匹配之該陣列結構中之一項目，或未經確證 以指示對應於該列之該項目與該搜尋鍵失配，其中每一DAA行包含一實體區域，其容納：複數個動態網；X個動態下拉器件，其耦接至該複數個動態網，使得在該陣列結構中該X個列之每一列包括該等X個動態下拉器件之一者且耦接至該陣列結構中每一列之該匹配線與經確證之該搜尋鍵匹配；及一靜態電路，其耦接至該複數個動態網，其中該靜態電路包含經組態以產生複數個信號之複數個多輸入邏輯閘，該等信號包括至少一或多個經編碼索引信號及至少一多命中偵測信號；及根據由在每一DAA行之該靜態電路所產生之該複數個信號而導出指示是否在該陣列結構中之一或多個列與該搜尋鍵匹配之至少一命中信號，及指示是否在該陣列結構中之多個列與該搜尋鍵匹配之一多命中信號。
  9. 如請求項8之方法，其進一步包含：回應於對應於與該搜尋鍵匹配之一項目之該陣列結構中之該等列之至少一者而導出一多位元經編碼索引。
  10. 如請求項9之方法，其中該多位元經編碼索引唯一地識別對應於該陣列結構中之該至少一列之一位址。
  11. 如請求項8之方法，其中該混合式動態-靜態編碼器具有實質上等效於一完全動態編碼器之一閘延遲計數。
  12. 一種用於偵測一可搜尋陣列結構中之一或多個命中之方法，其包含：接收一搜尋鍵；使用該所接收搜尋鍵搜尋與一混合式動態-靜態編碼器相關聯 的一陣列結構，其中該陣列結構具有X個列，且該混合式動態-靜態編碼器包括一或多個第一器件作用區域(DAA)行及一或多個額外DAA行，每一DAA行具有橫越X/32個動態網而配置之X個動態下拉器件，每一動態網跨越X/2個列，每一額外DAA行具有橫越X/16個動態網而配置之X個動態下拉器件，每一動態網跨越X/2個列，及其中該該混合式動態-靜態編碼器進一步包括一頂部半部及一底部半部，每一頂部半部及底部半部具有X/2個列，該等列分別被加圓點至與該等第一DAA行之至少一者相關聯之該等動態網之一者上及與每一額外DAA行相關聯之該等動態網之一者上；及基於在該一或多個第一DAA行及該一或多個額外DAA行中所產生之組合式輸出信號而導出指示是否在該陣列結構中之至少一列與該搜尋鍵匹配之一或多個經編碼索引信號。
  13. 一種用於偵測一可搜尋陣列結構中之一或多個命中之裝置，其包含：用於接收一搜尋鍵之構件；用於使用該所接收搜尋鍵搜尋與一混合式動態-靜態編碼器相關聯的一陣列結構之構件，其中該陣列結構具有X個列，每一列耦接至複數個器件作用區域(DAA)行，及一各別匹配線，其經確證以指示一列對應與一搜尋鍵匹配之該陣列結構中之一項目，或未經確證以指示對應於該列之該項目與該搜尋鍵失配，其中每一DAA行包含一實體區域，其容納：複數個動態網；X個動態下拉器件，其耦接至該複數個動態網，使得在該陣列結構中該X個列之每一列包括該等X個動態下拉器件之一者且耦接至該陣列結構中每一列之該匹配線與經確證之該搜尋鍵匹配；及 一靜態電路，其耦接至該複數個動態網，其中該靜態電路包含經組態以產生複數個信號之複數個多輸入邏輯閘，該等信號包括至少一或多個經編碼索引信號及至少一多命中偵測信號；及用於根據由在每一DAA行之該靜態電路所產生之該複數個信號而導出指示是否在該陣列結構中之一或多個列與該搜尋鍵匹配之至少一命中信號，及指示是否在該陣列結構中之多個列與該搜尋鍵匹配之一多命中信號之構件。
  14. 如請求項13之裝置，其進一步包含：用於回應於對應於與該搜尋鍵匹配之一項目之該陣列結構中該等列之至少一者而導出一多位元經編碼索引之構件。
  15. 如請求項14之裝置，其中：該多位元經編碼索引唯一地識別對應於該陣列結構中之該至少一列之一位址的構件。
  16. 一種電腦可讀儲存媒體，其經記錄有電腦可執行指令，其中在一或多個處理器上執行該等電腦可執行指令使該一或多個處理器：接收一搜尋鍵；使用該所接收搜尋鍵搜尋與一混合式動態-靜態編碼器相關聯的一陣列結構，其中該陣列結構具有X個列，且該混合式動態-靜態編碼器包括一或多個第一器件作用區域(DAA)行及一或多個額外DAA行，每一DAA行具有橫越X/32個動態網而配置之X個動態下拉器件，每一動態網跨越X/2個列，每一額外DAA行具有橫越X/16個動態網而配置之X個動態下拉器件，每一動態網跨越X/2個列，及其中該該混合式動態-靜態編碼器進一步包括一頂部半部及一底部半部，每一頂部半部及底部半部具有X/2個列，該 等列分別被加圓點至與該等第一DAA行之至少一者相關聯之該等動態網之一者上及與每一額外DAA行相關聯之該等動態網之一者上；及基於在該一或多個第一DAA行及該一或多個額外DAA行中所產生之組合式輸出信號而導出指示是否在該陣列結構中之一或多個列與該搜尋鍵匹配之一或多個經編碼索引信號。
  17. 一種混合式動態-靜態編碼器，其包含：一陣列結構，其具有X個列；一或多個第一器件作用區域(DAA)行，每一第一DAA行具有橫越X/32個動態網而配置的X個動態下拉器件，每一動態網跨越X/2個列；一或多個額外DAA行，每一額外DAA行具有橫越X/16個動態網而配置的X個動態下拉器件，每一動態網跨越X/2個列；一頂部半部，其具有X/2個列，該等列分別被加圓點至與該等第一DAA行中之至少一者相關聯的該等動態網中之一者及與每一額外DAA行相關聯的該等動態網中之一者上；一底部半部，其具有X/2個列，該等列分別被加圓點至與該等第一DAA行中之至少一者相關聯的該等動態網中之一者及與每一額外DAA行相關聯的該等動態網中之一者上；及用於基於產生於該一或多個第一DAA行及該一或多個額外DAA行中之組合式輸出信號而導出一或多個經編碼索引信號之構件，該一或多個經編碼索引信號指示是否該陣列結構中之一或多個列與一搜尋鍵匹配。
  18. 如請求項17之混合式動態-靜態編碼器，其進一步包含：用於基於該等組合式輸出信號而導出一命中信號之構件，該命中信號指示是否該陣列結構中之至少一列與該搜尋鍵匹配。
  19. 如請求項17之混合式動態-靜態編碼器，其進一步包含：用於基於該等組合式輸出信號而導出一多命中信號之構件，該多命中信號指示是否該陣列結構中之多個列與該搜尋鍵匹配。
  20. 如請求項17之混合式動態-靜態編碼器，其中該等經編碼索引信號中之至少一者唯一地識別該陣列結構中之與該搜尋鍵匹配之一列。
  21. 如請求項17之混合式動態-靜態編碼器，其中該頂部半部及該底部半部各自包括邏輯，該邏輯經組態以回應於該陣列結構中之一或多個列與該搜尋鍵匹配而評估與每一DAA行相關聯的該複數個動態網。
  22. 如請求項17之混合式動態-靜態編碼器，其中該一或多個第一DAA行及該一或多個額外DAA行包含實體區域以容納n通道場效電晶體(NFET)器件、p通道場效電晶體(PFET)器件、擴散矽邏輯組件或電路中的一或多者以產生其中產生之該等輸出信號。
  23. 一種混合式動態-靜態編碼器，其包含：一陣列結構，其具有X個列，其中X等於128且該陣列結構具有X個項目；一第一器件作用區域(DAA)行，其具有橫越X/32個動態網而配置的X個動態下拉器件，每一動態網跨越X/2個列，使得該第一器件作用區域(DAA)行具有橫越4個動態網而配置的128個動態下拉器件，每一動態網具有32個圓點且跨越32個列；兩個額外DAA行，每一額外DAA行具有橫越X/16個動態網而配置的X個動態下拉器件，每一動態網跨越X/2個列，使得每一該兩個額外DAA行具有橫越8個動態網而配置的128個動態下拉 器件，每一動態網具有16個圓點且跨越32個列；及用於基於產生於該第一DAA行及該兩個額外DAA行中之組合式輸出信號而導出一或多個經編碼索引信號之構件，該一或多個經編碼索引信號指示是否該陣列結構中之一或多個列與一搜尋鍵匹配。
TW103104143A 2013-02-07 2014-02-07 具有可選擇的命中及／或多命中偵測之混合式動態－靜態編碼器 TWI548214B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361761841P 2013-02-07 2013-02-07
US13/798,767 US9165650B2 (en) 2013-02-07 2013-03-13 Hybrid dynamic-static encoder with optional hit and/or multi-hit detection

Publications (2)

Publication Number Publication Date
TW201440428A TW201440428A (zh) 2014-10-16
TWI548214B true TWI548214B (zh) 2016-09-01

Family

ID=51260314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104143A TWI548214B (zh) 2013-02-07 2014-02-07 具有可選擇的命中及／或多命中偵測之混合式動態－靜態編碼器

Country Status (8)

Country Link
US (1) US9165650B2 (zh)
EP (1) EP2954405B1 (zh)
JP (1) JP5905175B1 (zh)
KR (1) KR101598506B1 (zh)
CN (1) CN104956320B (zh)
BR (1) BR112015019047A8 (zh)
TW (1) TWI548214B (zh)
WO (1) WO2014124176A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107171994B (zh) * 2017-06-06 2020-06-05 南京理工大学 无线电引信信号识别和重构系统及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW212848B (zh) * 1991-12-23 1993-09-11 Texas Instruments Inc
TW284939B (en) * 1995-11-24 1996-09-01 Jinn-Liang Wang A systolic encoder for full-search vector quantization
CN1444767A (zh) * 2000-05-31 2003-09-24 莫塞德技术公司 多重匹配检测电路及方法
US6831587B1 (en) * 2003-07-31 2004-12-14 Micron Technology, Inc. Priority encoding
TWI253057B (en) * 2004-12-27 2006-04-11 Quanta Comp Inc Search system and method thereof for searching code-vector of speech signal in speech encoder
US20070019455A1 (en) * 2005-07-25 2007-01-25 Stmicroelectronics, Inc. Programmable priority encoder
US20070136514A1 (en) * 2002-11-29 2007-06-14 Mosaid Technologies Incorporated Block programmable priority encoder in a cam

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105726B2 (ja) 1990-01-31 1995-11-13 株式会社東芝 プライオリティ・エンコーダ
CA2227500C (en) 1997-02-06 2001-08-14 Northern Telecom Limited Content addressable memory
US6392910B1 (en) * 1999-09-10 2002-05-21 Sibercore Technologies, Inc. Priority encoder with multiple match function for content addressable memories and methods for implementing the same
JP2001256787A (ja) 2000-03-10 2001-09-21 Kawasaki Steel Corp プライオリティ・エンコーダ
US6983388B2 (en) 2000-10-25 2006-01-03 Agere Systems Inc. Method and apparatus for reducing leakage power in a cache memory by using a timer control signal that removes power to associated cache lines
JP2002335275A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd パケット処理装置
US7401180B1 (en) 2001-12-27 2008-07-15 Netlogic Microsystems, Inc. Content addressable memory (CAM) device having selectable access and method therefor
US7134105B2 (en) * 2003-12-09 2006-11-07 Sun Microsystems, Inc. Multiple level transistor abstraction for dynamic circuits
US8018849B1 (en) 2005-03-25 2011-09-13 Tilera Corporation Flow control in a parallel processing environment
US7890692B2 (en) * 2007-08-17 2011-02-15 Pandya Ashish A FSA context switch architecture for programmable intelligent search memory
US7474546B2 (en) 2007-04-02 2009-01-06 Sun Microsystems, Inc. Hybrid dual match line architecture for content addressable memories and other data structures
ITTO20080645A1 (it) 2008-08-29 2010-02-28 St Microelectronics Srl Decodificatore di riga per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase
US8266409B2 (en) * 2009-03-03 2012-09-11 Qualcomm Incorporated Configurable cache and method to configure same
US8427894B2 (en) 2010-09-21 2013-04-23 International Business Machines Corporation Implementing single bit redundancy for dynamic SRAM circuit with any bit decode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW212848B (zh) * 1991-12-23 1993-09-11 Texas Instruments Inc
TW284939B (en) * 1995-11-24 1996-09-01 Jinn-Liang Wang A systolic encoder for full-search vector quantization
CN1444767A (zh) * 2000-05-31 2003-09-24 莫塞德技术公司 多重匹配检测电路及方法
US20070136514A1 (en) * 2002-11-29 2007-06-14 Mosaid Technologies Incorporated Block programmable priority encoder in a cam
US6831587B1 (en) * 2003-07-31 2004-12-14 Micron Technology, Inc. Priority encoding
TWI253057B (en) * 2004-12-27 2006-04-11 Quanta Comp Inc Search system and method thereof for searching code-vector of speech signal in speech encoder
US20070019455A1 (en) * 2005-07-25 2007-01-25 Stmicroelectronics, Inc. Programmable priority encoder

Also Published As

Publication number Publication date
JP2016514336A (ja) 2016-05-19
JP5905175B1 (ja) 2016-04-20
KR101598506B1 (ko) 2016-03-14
CN104956320A (zh) 2015-09-30
EP2954405A1 (en) 2015-12-16
WO2014124176A1 (en) 2014-08-14
KR20150115872A (ko) 2015-10-14
EP2954405B1 (en) 2017-05-31
US20140223093A1 (en) 2014-08-07
BR112015019047A2 (pt) 2017-07-18
US9165650B2 (en) 2015-10-20
BR112015019047A8 (pt) 2019-11-12
CN104956320B (zh) 2017-07-18
TW201440428A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
JP7364466B2 (ja) Ｄｃｉブラインド検出のためにｕｅ ｉｄを凍結ビットに埋め込むスクランブル系列設計
US11658772B2 (en) Electronic device and communication method for non-orthogonal-resource based multiple access
KR102476656B1 (ko) 초 신뢰가능 저 대기시간 통신의 구성
US11303410B2 (en) Data transmission method, descrambling method, demodulation method and devices
WO2016067684A1 (ja) 装置
CN111630781B (zh) 用于5g nr的在运行中交织/速率匹配和解交织/解速率匹配
WO2019228388A1 (zh) 电子设备、通信方法、解码方法及介质
KR102348771B1 (ko) 리소스 정의
US10075194B2 (en) Tail biting convolutional code (TBCC) enhancement with state propagation and list decoding
WO2015089813A1 (zh) 传输信息的方法、用户设备和基站
TWI548214B (zh) 具有可選擇的命中及／或多命中偵測之混合式動態－靜態編碼器
CN103427948B (zh) 用于解码物理下行链路控制信道的方法和设备
US8374544B2 (en) Communication apparatus, program, communication method and communication system
KR102612752B1 (ko) 사용자 장비, 기지국, 및 관련된 방법
US9730170B2 (en) Connection to access point
WO2016172983A1 (zh) 一种路径选择方法、设备及系统
WO2020228583A1 (zh) 一种基于窄带物联网的同步信号传输方法及装置
WO2021031317A1 (zh) 一种pdcch的检测方法及装置
CN104137579A (zh) 一种传输广播消息的方法和装置
CN110505691A (zh) 用于无线通信的电子设备和方法、计算机可读存储介质
TW201246803A (en) Rate matching device
CN111602421B (zh) 用于无线通信的电子设备和方法、计算机可读存储介质
WO2024026652A1 (zh) 处理方法、通信设备及存储介质
JP2008305236A (ja) 無線通信機
JP2013191978A (ja) 通信システム、基地局および端末

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees