TWI547873B - 端點伺服器的控制模組及其韌體更新方法 - Google Patents

端點伺服器的控制模組及其韌體更新方法 Download PDF

Info

Publication number
TWI547873B
TWI547873B TW104105023A TW104105023A TWI547873B TW I547873 B TWI547873 B TW I547873B TW 104105023 A TW104105023 A TW 104105023A TW 104105023 A TW104105023 A TW 104105023A TW I547873 B TWI547873 B TW I547873B
Authority
TW
Taiwan
Prior art keywords
memory
firmware
management controller
working
update
Prior art date
Application number
TW104105023A
Other languages
English (en)
Other versions
TW201629757A (zh
Inventor
蘇鈺恆
諶文華
徐仕杰
Original Assignee
營邦企業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 營邦企業股份有限公司 filed Critical 營邦企業股份有限公司
Priority to TW104105023A priority Critical patent/TWI547873B/zh
Priority to RU2015118446/08A priority patent/RU2600101C1/ru
Publication of TW201629757A publication Critical patent/TW201629757A/zh
Application granted granted Critical
Publication of TWI547873B publication Critical patent/TWI547873B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/445Program loading or initiating
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/61Installation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Stored Programmes (AREA)

Description

端點伺服器的控制模組及其韌體更新方法
本發明涉及端點伺服器,尤其涉及端點伺服器中的控制模組,以及控制模組的韌體更新方法。
一般來說,設置在機櫃(Rack)內的每一台伺服器(例如刀鋒伺服器)皆需配置有各自的基板管理控制器(Baseboard Management Controller,BMC),並由該BMC來對該伺服器進行控制及維護。
該BMC屬於一種系統單晶片(System on Chip),本身具備有記憶體,並且需通過韌體的執行來進行工作。因此,該BMC與該伺服器中的中央處理單元(Central Processing Unit,CPU)相同,皆需不定期對其韌體進行更新。
一般來說,該BMC可在接收到韌體的更新檔後,自動對所使用的韌體進行更新,然而若在更新過程中,更新程序被意外中斷(例如當機或機櫃電源中斷),或是更新到錯誤的韌體, 則在該BMC重新啟動後,將可能無法正常開機。
如上所述,若該BMC沒有該伺服器的主機作業系統(Operating System,OS)以及系統介面的支援,就無法對更新失敗的韌體再次進行更新,如此將導致該BMC將無法再被使用。
有鑑於此,如何令BMC可在韌體更新失敗後,不借助外力即正常開機,並對更新失敗的韌體再次進行更新,即為本技術領域的從業人員所潛心研究的課題。
本發明的主要目的,在於提供一種端點伺服器的控制模組及其韌體更新方法,可確保基板管理控制器在韌體更新失敗後仍可正常開機,並對更新失敗的韌體再次進行更新。
為了達成上述之目的,本發明揭露的控制模組包括基板管理控制器、儲存有工作韌體的第一記憶體與儲存有預設韌體的第二記憶體。基板管理控制器於正常情況下連接第一記憶體,並讀取工作韌體以進行開機。當對工作韌體進行更新且更新失敗,導致無法正常開機時,基板管理控制器切換連接至第二記憶體,並讀取預設韌體以進行開機。基板管理控制器通過預設韌體開機完成後,再切換連接至第一記憶體,並重新對工作韌體進行更新。
本發明對照現有技術所能達到的技術功效在於,通過第二記憶體的設置,則基板管理控制器在主要使用的工作韌體更新失敗後,仍可通過第二記憶體中的預設韌體來進行備援開 機。如此一來,基板管理控制器可以對更新失敗的工作韌體再次進行更新,直到更新成功為止。通過本發明的技術方案,可有效防止現有技術在韌體更新失敗後,基板管理控制器就無法正常開機的問題。
1‧‧‧機櫃
11‧‧‧機櫃管理控制器
2‧‧‧端點伺服器
20‧‧‧控制模組
21‧‧‧基板管理控制器
211‧‧‧儲存單元
22‧‧‧第一記憶體
23‧‧‧第二記憶體
24‧‧‧硬體切換器
241‧‧‧第一讀取通道
242‧‧‧第一燒錄通道
243‧‧‧第二讀取通道
244‧‧‧第二燒錄通道
3‧‧‧GPIO通道
F1‧‧‧工作韌體
F2‧‧‧預設韌體
I1‧‧‧韌體更新檔
S20~S34‧‧‧更新步驟
圖1為本發明的第一具體實施例的機櫃示意圖。
圖2為本發明的第一具體實施例的連接示意圖。
圖3為本發明的第一具體實施例的控制模組方塊圖。
圖4為本發明的第二具體實施例的控制模組方塊圖。
圖5為本發明的第一具體實施例的韌體更新流程圖。
茲就本發明之一較佳實施例,配合圖式,詳細說明如後。
首請參閱圖1與圖2,分別為本發明的第一具體實施例的機櫃示意圖及連接示意圖。圖1揭露了一機櫃1,該機櫃1具有多個容置槽,可供設置多組的端點伺服器2,該機櫃1中還包含了如圖2所示的一機櫃管理控制器(Rack Management Controller,RMC)11。該複數端點伺服器2內分別設置有一控制模組20。該機櫃管理控制器11分別與該些控制模組20溝通,藉以對各該端點伺服器2進行控制、搜集各該端點伺服器2的相關資訊以及傳遞各該端點伺服器2所需之資料。本發明中,該端點伺服器2可為一般的機架式伺服器或是硬碟聚集端點(Just a bunch of disks node,JBOD node),但不加以限定。
本實施例中,該機櫃管理控制器11主要可通過實體的智慧平台管理匯流排(Intelligent Platform Management Bus,IPMB)、通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter,UART)、內部整合電路(Inter-Integrated Circuit,F2C)、序列周邊介面(Serial Peripheral Interface,SPI)或是無線的區域網路(Local Area Network,LAN)等傳輸通道與該複數控制模組20進行溝通,但不加以限定。
該機櫃管理控制器11可通過上述傳輸通道分別與該機櫃1中的所有該端點伺服器2的該控制模組20進行溝通。更具體而言,該些控制模組20內分別具有如圖3所示的一基板管理控制器(Baseboard Management Controller,BMC)21,該機櫃管理控制器11主要係與該些端點伺服器2中的該些基板管理控制器21進行溝通。
如圖2所示,當該些控制模組20的韌體需要更新時,該機櫃管理控制器11可通過有線或無線方式從外部接收一韌體更新檔I1。該韌體更新檔I1主要可為更新版本的韌體的映象檔(Image),但不加以限定。
本發明中,該機櫃管理控制器11可在收到該韌體更新檔I1時,立即通過該傳輸通道分別傳送至各該控制模組20中的該基板管理控制器21,以令各該基板管理控制器21執行一韌體更新程序。另,該機櫃管理控制器11亦可依照一預定排 程,並於一特定的更新時間到達時,再將該韌體更新檔I1分別傳送至各該基板管理控制器21,不加以限定。
續請參閱圖3,為本發明的第一具體實施例的控制模組方塊圖。如圖3所示,本發明中該控制模組20主要包括該基板管理控制器21、一第一記憶體22及一第二記憶體23,其中該基板管理控制器21分別與該第一記憶體22及該第二記憶體23電性連接。更具體而言,該基板管理控制器21與該第一記憶體22之間為一雙向連接關係,而與該第二記憶體23之間為一單向連接關係(容下詳述)。
該基板管理控制器21具有一儲存單元211,該儲存單元211可為隨機存取記憶體(Random Access Memory,RAM)、唯讀記憶體(Read Only Memory,ROM)或快閃記憶體(Flash Memory)等,不加以限定。當該基板管理控制器21接收該機櫃管理控制器11傳輸的該韌體更新檔I1後,主要係先暫存於該儲存單元211中,以於後續執行該韌體更新程序時使用。
該第一記憶體22為該基板管理控制器21的主要記憶體,其中儲存有一工作韌體F1。於正常狀態下,該基板管理控制器21主要是讀取該工作韌體F1,並通過該工作韌體F1的執行來完成一開機程序。本實施例中,當該基板管理控制器21執行該韌體更新程序時,主要是依據該韌體更新檔I1對該第一記憶體22中的該工作韌體F1進行更新。
該第二記憶體23為該基板管理控制器21的備援記憶 體,其中儲存有一預設韌體F2。本實施例中,該第一記憶體22與該第二記憶體23為唯讀記憶體(ROM)。
本發明的主要技術特徵在於,在正常狀態下,該基板管理控制器21只會通過該工作韌體F1來進行開機,而不會通過該預設韌體F2進行開機。並且,該基板管理控制器21只會對該工作韌體F1進行更新,不會對該預設韌體F2進行更新。上述技術特徵的目的在於,可永遠保持該預設韌體F2的完整性,避免該預設韌體F2因為在更新過程中遭到中斷而損壞,進而無法被該基板管理控制器21讀取使用的問題。
在該基板管理控制器21通電啟動後,係預設讀取該第一記憶體22中的該工作韌體F1,並通過該工作韌體F1來進行該開機程序。當需要執行該韌體更新程序時,該基板管理控制器21係將該儲存單元211中暫存的該韌體更新檔I1燒錄至該第一記憶體22中,以藉由該韌體更新檔I1對該工作韌體F1進行更新。若該韌體更新程序執行成功,則該第二記憶體23不會被使用。
然而,若該工作韌體F1更新失敗(如該韌體更新程序執行到一半被中斷,或是燒錄了錯誤的韌體更新檔至該第一記憶體22),則該基板管理控制器21在重置(reset)後,將會無法成功讀取該第一記憶體22中的該工作韌體F1。換句話說,在更新失敗後,該基板管理控制器21即無法通過該工作韌體F1進行該開機程序。
於上述情況發生時,該基板管理控制器21係切換連接至備援使用的該第二記憶體23,並讀取該第二記憶體23中的該預設韌體F2以進行該開機程序。本實施例中,該預設韌體F2沒有經過任何的更新程序,因此絕對是可以被該基板管理控制器21所正常讀取使用的。
由於若需通過該第二記憶體23進行開機,表示該第一記憶體22中的該工作韌體F1有問題,無法被讀取。因此當該基板管理控制器21通過該預設韌體F2成功開機後,會於開機狀態下再切換連接至該第一記憶體22,並且再次對該第一記憶體22中的該工作韌體F1執行該韌體更新程序。
若再次更新失敗,則該基板管理控制器21可在重置後,再次通過該第二記憶體23中的該預設韌體F2進行開機,並且在完成開機後再次對該第一記憶體22中的該工作韌體F1進行更新,直到更新成功為止。
若再次更新成功,則該基板管理控制器21可在重置後,切換連接至該第一記憶體22,並且通過更新完成後的該工作韌體F1進行開機。
一般來說,當該基板管理控制器21通過該第一記憶體22進行開機時,就只會被允許對該第一記憶體22進行更新;同理,當該基板管理控制器21通過該第二記憶體23進行開機時,就只會被允許對該第二記憶體23進行更新。因此,為使該基板管理控制器21可以在通過該第二記憶體23進行開機後, 仍能對該第一記憶體22進行更新,因此本發明在該控制模組20中還增設了一記憶體的切換機制。
參閱圖4,本發明的第二具體實施例的控制模組方塊圖。本實施例中,該控制模組20還包括一硬體切換器24,該基板管理控制器21通過該硬體切換器24電性連接該第一記憶體22,同時通過該硬體切換器24電性連接該第二記憶體23。具體而言,該硬體切換器24內具有電性連接該基板管理控制器21與該第一記憶體22的一第一讀取通道241與一第一燒錄通道242,並且具體電性連接該基板管理控制器21與該第二記憶體23的一第二讀取通道243與一第二燒錄通道244。
在執行該開機程序時,該基板管理控制器21通過該第一讀取通道241讀取該第一記憶體22中的該工作韌體F1;於執行該韌體更新程序時,通過該第一燒錄通道242將該韌體更新檔I1燒錄至該第一記憶體22中以更新該工作韌體F1。值得一提的是,該第一讀取通道241與該第一燒錄通道242可整合為單一條雙向的傳輸通道,不加以限定。
本實施例中,該控制模組20可通過硬體或軟體方式設置一監控機制,當發現該基板管理控制器21在重置後無法通過該工作韌體F1進行開機時,會令該基板管理控制器21改以通過該第二讀取通道243讀取該第二記憶體23中的該預設韌體F2,以進行該開機程序。
如圖4所示,該基板管理控制器21還通過一通用型輸 入輸出(General Purpose I/O,GPIO)介面3連接該硬體切換器24的其中一腳位(例如為切換腳位)。當該基板管理控制器21通過第二記憶體23中的該預設韌體F2完成該開機程序後,可通過該GPIO介面3發送一控制訊號至該硬體切換器24,藉以,該硬體切換器24依據該控制訊號,將原本連接至該第二記憶體23的該第二燒錄通道244切換連接至該第一記憶體22。
如上所述,本發明中,該基板管理控制器21不會通過該第二燒錄通道244對該第二記憶體23進行任何的更新動作,因此對於該基板管理控制器21與該第二記憶體23來說,兩者之間可被視為為單向連接關係。值得一提的是,該第二讀取通道243與該第二燒錄通道244可整合為單一條雙向的傳輸通道,不加以限定。
承上所述,該基板管理控制器21在對該第二記憶體23執行該韌體更新程序時,該基板管理控制器21認為是在對該第二記憶體23進行更新,但是通過該硬體切換器24的該第二燒錄通道244的切換,該基板管理控制器21實際上是在對該第一記憶體22進行更新。藉此,可以克服現有技術中,該基板管理控制器21只能對用來開機的記憶體進行更新的限制。
通過本發明的技術方案,在該第一記憶體22中的韌體更新失敗後,該基板管理控制器21仍可藉由該第二記憶體23中的韌體來進行備援開機,因此,不會有韌體更新失敗後就無法正常開機的問題。再者,無論該基板管理控制器21是通過該 第一記憶體22中的韌體開機,還是通過第二記憶體23中的韌體開機,在執行該韌體更新程序時皆可保持只對該第一記憶體22進行更新,如此一來,不會有該第一記憶體22與該第二記憶體23中的韌體同時更新失敗,因而該基板管理控制器21無法正常開機的問題。值得一提的是,本發明的說明書中係以該第一記憶體22與該第二記憶體23為限,但該控制模組20中亦可設置兩組以上數量的記憶體,該記憶體的數量不以兩組為限。
續請參閱圖5,為本發明的第一具體實施例的韌體更新流程圖。如圖5所示,當該控制模組20所使用的韌體需要更新時,該基板管理控制器21首先將該儲存單元211中暫存的該韌體更新檔I1燒錄至該第一記憶體22中(步驟S20),以更新該第一記憶體22中的該工作韌體F1。其中,該基板管理控制器21主要是通過該硬體切換器24內的該第一燒錄通道242對該第一記憶體22中的該工作韌體F1進行更新。
該步驟S20後,該基板管理控制器21重置(步驟S22)。
在該基板管理控制器21重新通電啟動後,判斷是否可正常讀取該第一記憶體22中的該工作韌體F1(步驟S24)。其中,該基板管理控制器21主要是通過該硬體切換器24內的該第一讀取通道241讀取該第一記憶體22。
若該基板管理控制器21可以成功讀取該第一記憶體22,則該基板管理控制器21直接讀取該第一記憶體22中的該工作韌體F1,並通過該工作韌體F1的執行以完成該開機程序 (步驟S26)。於此實施例中,該工作韌體F1已更新成功。
若於該步驟S24中,該基板管理控制器21無法成功讀取該第一記憶體22中的該工作韌體F1,則可判斷該工作韌體F1的更新失敗,故該基板管理控制器21切換連接至該第二記憶體23(步驟S28)。具體而言,該基板管理控制器21是通過該硬體切換器24內的該第二讀取通道243連接至該第二記憶體23。
該步驟S28後,該基板管理控制器21再次重置(步驟S30),並且在重新通電啟動後,即可讀取該第二記憶體23中的該預設韌體F2,並通過該預設韌體F2來進行備援開機(步驟S32)。於其他實施例中,該基板管理控制器21可不執行該步驟S30,而是在讀取該第一記憶體22失敗後,直接切換並讀取該第二記憶體23中的該預設韌體F2,係需視該基板管理控制器21本身的設定來決定,不加以限制。
當該基板管理控制器21成功通過該預設韌體F2完成開機動作後,即通過該GPIO介面3發送該控制訊號至該硬體切換器24,令該基板管理控制器21改切換連接至該第一記憶體22(步驟S34)。更具體而言,該硬體切換器24係通過該控制訊號,將原本連接至該第二記憶體23的該第二燒錄通道244切換連接至該第一記憶體22。該步驟S34後,該基板管理控制器21即返回該步驟S20,並重新執行對該工作韌體F1的該韌體更新程序,直到該工作韌體F1更新成功為止(即,該步驟S26)。
以上所述僅為本發明之較佳具體實例,非因此即侷限本發明之專利範圍,故舉凡運用本發明內容所為之等效變化,均同理皆包含於本發明之範圍內,合予陳明。
20‧‧‧控制模組
21‧‧‧基板管理控制器
211‧‧‧儲存單元
22‧‧‧第一記憶體
23‧‧‧第二記憶體
F1‧‧‧工作韌體
F2‧‧‧預設韌體

Claims (10)

  1. 一種端點伺服器的控制模組,包括:一基板管理控制器,連接一機櫃內的一機櫃管理控制器,其中該端點伺服器設置於該機櫃中;一硬體切換器,連接該基板管理控制器,具有一第一燒錄通道及一第二燒錄通道;一第一記憶體,電性連接該硬體切換器,儲存有一工作韌體,該基板管理控制器通過該硬體切換器連接該第一記憶體,讀取該工作韌體以執行一開機程序,並通過連接該第一記憶體的該第一燒錄通道執行一韌體更新程序以更新該工作韌體;一第二記憶體,電性連接該硬體切換器,儲存有一預設韌體,當該工作韌體更新失敗且該基板管理控制器無法通過該工作韌體開機時,該基板管理控制器通過該硬體切換器切換連接至該第二記憶體並讀取該預設韌體以執行該開機程序;其中,該基板管理控制器通過該第二記憶體的該預設韌體完成該開機程序後,於開機狀態下控制該硬體切換器將連接至該第二記憶體的該第二燒錄通道切換連接至該第一記憶體,並通過該第二燒錄通道重新對該第一記憶體的該工作韌體執行該韌體更新程序,令該基板管理控制器認為是在對該第二記憶體進行更新但實際上是在對該第一記憶體進行更新。
  2. 如請求項1所述的控制模組,其中該第一記憶體與該第二記憶 體為唯讀記憶體(Read Only Memory,ROM)。
  3. 如請求項2所述的控制模組,其中該基板管理控制器具有一儲存單元,暫存一韌體更新檔,該韌體更新程序係將該韌體更新檔燒錄至該第一記憶體中以更新該工作韌體。
  4. 如請求項2所述的控制模組,其中該硬體切換器還具有電性連接該基板管理控制器與該第一記憶體的一第一讀取通道,以及電性連接該基板管理控制器與該第二記憶體的一第二讀取通道,並且該基板管理控制器通過一GPIO介面電性連接該硬體切換器的一切換腳位。
  5. 如請求項4所述的控制模組,其中該基板管理控制器通過該第一讀取通道讀取該工作韌體以執行該開機程序;於無法通過該工作韌體開機時,通過該第二讀取通道讀取該預設韌體以執行該開機程序。
  6. 如請求項5所述的控制模組,其中該基板管理控制器通過該預設韌體完成該開機程序後,於開機狀態下通過該GPIO介面發送一控制指令至該硬體切換器,以將該第二燒錄通道切換連接至該第一記憶體。
  7. 一種如請求項1所述的控制模組使用的韌體更新方法,包括:a)判斷該基板管理控制器是否可通過該硬體切換器連接該第一記憶體並讀取該第一記憶體中的該工作韌體;b)若可正常讀取該工作韌體,依據該工作韌體執行該開機程序;c)承步驟b,通過該硬體切換器上連接該第一記憶體的該第一燒錄通道執行該韌體更新程序以對該工作韌體進行更新;d)若無法讀取該工作韌體,通過該硬體切換器切換連接至該第二記憶體並依據該第二記憶體中的該預設韌體執行該開機程序; e)步驟d後,於開機狀態下控制該硬體切換器將連接至該第二記憶體的該第二燒錄通道切換連接至該第一記憶體,並通過該第二燒錄通道重新對該第一記憶體的該工作韌體執行該韌體更新程序,令該基板管理控制器認為是在對該第二記憶體進行更新但實際上是在對該第一記憶體進行更新。
  8. 如請求項7所述的韌體更新方法,其中該步驟a之前更包括下列步驟:a01)該基板管理控制器將一韌體更新檔燒錄至該第一記憶體中,以更新該工作韌體;及a02)該基板管理控制器重置。
  9. 如請求項7所述的韌體更新方法,其中該硬體切換器還具有電性連接該基板管理控制器與該第一記憶體的一第一讀取通道,以及電性連接該基板管理控制器與該第二記憶體的一第二讀取通道,並且該基板管理控制器通過一GPIO介面電性連接該硬體切換器的一切換腳位。
  10. 如請求項9所述的韌體更新方法,其中該步驟a中,該基板管理控制器通過該第一讀取通道讀取該工作韌體;該步驟d中,該基板管理控制器通過該第二讀取通道讀取該預設韌體;該步驟e中,該基板管理控制器通過該GPIO介面發送一控制指令至該硬體切換器,以將該第二燒錄通道切換連接至該第一記憶體。
TW104105023A 2015-02-13 2015-02-13 端點伺服器的控制模組及其韌體更新方法 TWI547873B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104105023A TWI547873B (zh) 2015-02-13 2015-02-13 端點伺服器的控制模組及其韌體更新方法
RU2015118446/08A RU2600101C1 (ru) 2015-02-13 2015-05-18 Управляющий модуль узла и способ обновления встроенного программного обеспечения для этого управляющего модуля

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104105023A TWI547873B (zh) 2015-02-13 2015-02-13 端點伺服器的控制模組及其韌體更新方法

Publications (2)

Publication Number Publication Date
TW201629757A TW201629757A (zh) 2016-08-16
TWI547873B true TWI547873B (zh) 2016-09-01

Family

ID=57138741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105023A TWI547873B (zh) 2015-02-13 2015-02-13 端點伺服器的控制模組及其韌體更新方法

Country Status (2)

Country Link
RU (1) RU2600101C1 (zh)
TW (1) TWI547873B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724415B (zh) * 2019-03-06 2021-04-11 廣達電腦股份有限公司 多節點儲存系統及其韌體的更新方法
TWI768769B (zh) * 2021-03-16 2022-06-21 英業達股份有限公司 單處理器系統之伺服器主機板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655582B (zh) * 2017-09-12 2019-04-01 神雲科技股份有限公司 具有雙韌體儲存空間之伺服器及其韌體更新方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201020779A (en) * 2008-11-18 2010-06-01 Inventec Corp System for auto-operating backup firmware and method thereof
TW201301134A (zh) * 2011-06-30 2013-01-01 Hon Hai Prec Ind Co Ltd 韌體更新系統及方法
US20130185549A1 (en) * 2012-01-16 2013-07-18 Asmedia Technology Inc. Electronic device and bios updating device thereof
TW201445446A (zh) * 2013-05-27 2014-12-01 Hon Hai Prec Ind Co Ltd 機櫃伺服器開機配置系統及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050267964A1 (en) * 2004-04-28 2005-12-01 Guenter Kech Method for providing apparatus specific information and corresponding system
TW201222413A (en) * 2010-11-22 2012-06-01 Hon Hai Prec Ind Co Ltd System and method for updating firmware of a baseboard management controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201020779A (en) * 2008-11-18 2010-06-01 Inventec Corp System for auto-operating backup firmware and method thereof
TW201301134A (zh) * 2011-06-30 2013-01-01 Hon Hai Prec Ind Co Ltd 韌體更新系統及方法
US20130185549A1 (en) * 2012-01-16 2013-07-18 Asmedia Technology Inc. Electronic device and bios updating device thereof
TW201445446A (zh) * 2013-05-27 2014-12-01 Hon Hai Prec Ind Co Ltd 機櫃伺服器開機配置系統及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724415B (zh) * 2019-03-06 2021-04-11 廣達電腦股份有限公司 多節點儲存系統及其韌體的更新方法
US11461085B2 (en) 2019-03-06 2022-10-04 Quanta Computer Inc. Firmware upgrade method in multiple node storage system
TWI768769B (zh) * 2021-03-16 2022-06-21 英業達股份有限公司 單處理器系統之伺服器主機板

Also Published As

Publication number Publication date
TW201629757A (zh) 2016-08-16
RU2600101C1 (ru) 2016-10-20

Similar Documents

Publication Publication Date Title
JP5564956B2 (ja) 情報処理装置及び情報処理装置のファームウェア更新方法
US8219719B1 (en) SAS controller with persistent port configuration
US20160306623A1 (en) Control module of node and firmware updating method for the control module
TWI655582B (zh) 具有雙韌體儲存空間之伺服器及其韌體更新方法
CN101329632B (zh) 一种使用boot启动cpu的方法与装置
TWI724415B (zh) 多節點儲存系統及其韌體的更新方法
TWI576682B (zh) 具有多機櫃管理模組的機櫃及其韌體更新方法
TWI633487B (zh) 自動回復基本輸入輸出系統映像檔的方法及電腦系統
CN105988844A (zh) 端点服务器的控制模块及其韧体更新方法
US9367412B2 (en) Non-disruptive controller replacement in network storage systems
US20170286128A1 (en) BOOT online upgrading device and method
US20130117518A1 (en) System controller, information processing system and method of saving and restoring data in the information processing system
US20200394144A1 (en) Information processing system, information processing device, bios updating method for information processing device, and bios updating program for information processing device
TWI547873B (zh) 端點伺服器的控制模組及其韌體更新方法
CN104158709B (zh) 一种光模块识别的方法及端口扩展设备
JP2011204267A (ja) データ処理装置間の基本入出力プログラムの同期化方法及びコンピュータシステム
CN109684153B (zh) 具有双韧体储存空间的服务器及其韧体更新方法
US9385920B1 (en) Rack having multiple rack management modules and firmware updating method for the same
CN105843336B (zh) 具有多机柜管理模块的机柜及其韧体更新方法
US9529581B2 (en) Circuit and method for writing program codes of basic input/output system
TWI704460B (zh) 叢集式系統中維持記憶體共享方法
CN218974903U (zh) 一种国产服务器bios固件备份装置
TWI742430B (zh) 自動回復基板管理控制器之韌體的方法
JP5345655B2 (ja) 基本入出力プログラムの冗長管理方法及びデータ処理装置
JP2019016218A (ja) 情報処理装置、制御装置および情報処理装置の制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees