TWI545456B - 使用自對準雙圖案化技術產生將被製造之電路佈局的方法 - Google Patents

使用自對準雙圖案化技術產生將被製造之電路佈局的方法 Download PDF

Info

Publication number
TWI545456B
TWI545456B TW103130076A TW103130076A TWI545456B TW I545456 B TWI545456 B TW I545456B TW 103130076 A TW103130076 A TW 103130076A TW 103130076 A TW103130076 A TW 103130076A TW I545456 B TWI545456 B TW I545456B
Authority
TW
Taiwan
Prior art keywords
mask
mandrel
pattern
rule
generating
Prior art date
Application number
TW103130076A
Other languages
English (en)
Other versions
TW201520799A (zh
Inventor
袁磊
崔宋漢
宗郁 桂
海瑞Ｊ 藍威森
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201520799A publication Critical patent/TW201520799A/zh
Application granted granted Critical
Publication of TWI545456B publication Critical patent/TWI545456B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

使用自對準雙圖案化技術產生將被製造之電路佈局的方法
本揭示大體涉及尖端半導體裝置的製造，並且更具體地說，涉及產生電路佈局的各種方法，此等電路佈局使用自對準雙圖案化(self-aligned double patterning,SADP)繞線技術而將被形成。
光微影是製造積體電路產品時所用的其中一種基本製程。非常高層級的光微影含括：(1)在一層材料或基材上面形成一層光或輻射敏感材料(如：光阻)；(2)令輻射敏感材料選擇性地曝照於光源(如：DUV或EUV源)所產生的光，以將遮罩(mask)或分劃板(如本文所用屬於可互換的術語)所界定的圖案轉移至輻射敏感材料；以及(3)令所曝照輻射敏感材料層顯影以界定圖案化遮罩層。接著可透過圖案化遮罩層，在底層材料或基材上，進行各個製程運作，如：蝕刻或離子布植製程。
當然，積體電路製造的終極目的是要在積 體電路產品上忠實重現原始電路設計。在過去，積體電路產品中運用的是能使用單一圖案化光阻遮罩層形成理想圖案的特徵尺寸及間距。然而，近年來，裝置尺寸及間距的制點(point)已縮減到，現有光微影工具(例如：193nm波長光微影工具)無法以總體目標圖案的所有特徵形成單一圖案化遮罩層。因此，裝置設計師已訴諸含括進行多重曝照以在一層材料中界定單一目標圖案的技術。此類技術的一大體上稱為多重圖案化，例如：雙圖案化。一般來說，雙圖案化是一種曝照方法，其含括將密集的總體目標電路圖案切分(也就是劃分或或隔開)成兩個單獨、密集性較低的圖案。接著利用兩個單獨遮罩(遮罩之一用於令一密集性較低的圖案成像，而另一遮罩則是用於令另一密集性較低的圖案成像)，在晶圓上單獨印刷簡化、密集性較低的圖案。另外，在某些情況下，是在第一圖案的線件之間印刷第二圖案，使得所成像晶圓的特徵間距例如為這兩個較低密集遮罩任一者的一半。這種技術有效降低光微影製程的複雜度，改良可達成的解析度，並且能印刷小更多的特徵，這是無法使用現有光微影工具達成的。SADP製程即此類多重圖案化技術的其中一種。由於SADP製程在使用時可能有較佳的迭對控制，SADP製程在製造下一代裝置方面可為引人注目的解決方案，對於此類下一代裝置上的金屬繞線尤其如此。
如上所述，積體電路設計最終是在一批層件中，將電路佈局轉移至半導體基材而製成，此批層件將 共同令構成裝置的特徵成形，此等裝置構成積體電路的元件。然而，在能製造佈局之前，必須先進行佈局的確認製程。佈局設計師在設計現代積體電路產品的電路佈局時，使用非常尖端的電子設計自動化(EDA)工具並且進行編程。談到雙圖案化技術，總體目標圖案必須屬於所謂的符合雙圖案化。一般來說，這意味著能夠將總體目標圖案分解成兩個單獨圖案，可在單一層件中使用現有光微影工具印刷各圖案。佈局設計師有時引用「顏色」來稱呼此類圖案，其中，第一顏色將在EDA工具用於代表第一遮罩，而第二、不同顏色將在EDA工具中用於代表第二遮罩。若佈局不符合雙圖案化，有時稱為在兩個遮罩之間出現「著色衝突(coloring conflict)」。總體目標圖案可能有許多無法印刷的區域(regions or areas)，這是因為那些區域對現有光微影工具而言，彼此相隔太緊密，以致無法將此類相隔緊密的特徵印刷成個別特徵。若總體目標圖案有偶數個此類特徵，則此種圖案有時稱為「偶週期」圖案，而具有奇數個此類特徵的總體目標圖案則有時稱為「奇週期」圖案。偶週期能使用雙圖案化技術成形，而奇週期圖案則無法使用雙圖案化技術成形。
第1A至1K圖描述裝置10的一個描述性實施例，其中，進行描述性先前技術SADP製程，以在一層絕緣材料12中形成金屬特徵，例如：金屬線。請參閱第1A圖，硬罩層14在此層絕緣材料12上面成形，並且一層心軸材料16在硬罩層14上面成形。所示還有一般稱為「心 軸遮罩」的圖案化光阻材料層17，其使用傳統、單一曝照光微影工具及技術，在此層心軸材料16上面成形。此層心軸材料16可由一種可相對硬罩層14選擇性蝕刻的材料構成。
其次，如第1B圖所示，在此層心軸材料16上進行蝕刻製程，同時將圖案化光阻材料層17當作蝕刻遮罩。這道蝕刻製程導致多個心軸16A成形。在所示實施例中，心軸16A形成具有間距16P及最小寬度16W。間距16P及寬度16W可取決於構造下的特定裝置10而變。第1C圖描述已將圖案化光阻層17(也就是心軸遮罩)移除後的裝置10。
其次，如第1D圖所示，藉由進行保形沉積製程，在心軸16A上及周圍沉積一層間隔物材料18。此層間隔物材料18應屬於可相對於心軸16A及硬罩層14選擇性蝕刻的材料。第1E圖描述在此層間隔物材料18上進行非等向性蝕刻製程以界定多個側壁間隔物18A後的裝置10，這多個側壁間隔物18A有橫寬18W、與心軸16A相鄰而置。間隔物18A的寬度18W可取決於構造下的特定裝置10而變。其次，如第1F圖所示，藉由進行相對於硬罩層14及側壁間隔物18A具選擇性的蝕刻製程，將心軸16A移除。
第1G圖描述圖案化光阻遮罩20(所謂的阻隔遮罩)在此層間隔物18A及硬罩層14上面成形後的裝置10。在一個實施例中，阻隔遮罩20可使用傳統、單一曝照 光微影工具及技術成形。第1H圖描述已進行蝕刻製程將組合(或聯合)側壁間隔物18A及阻隔遮罩20所界定圖案轉移至硬罩層14後的裝置10。第1I圖描述進行一或多道製程運作以將側壁間隔物18A及阻隔遮罩20從目前圖案化硬罩層14上面移除後的裝置10。其次，如第1J圖所示，透過圖案化硬罩14在此層絕緣材料12上進行蝕刻製程，以在此層絕緣材料12中界定描述性溝槽22。第1K圖描述在溝槽22中形成示意描述的金屬特徵24(例如：金屬線)後，並且將圖案化硬罩層14移除後的裝置10。可在此層絕緣材料12中形成此類金屬特徵24的方式對於所屬領域技術人員是眾所周知。
在SADP製程中，成形的金屬特徵24一般稱為「心軸金屬」特徵(「MM」)或「非心軸金屬」特徵(「NMM」)。如第1K圖所示，置於心軸16A及心軸遮罩17特徵(兩者在第1K圖中以虛線表示)底下的金屬特徵24即所謂的「心軸金屬」特徵(在第1K圖中以「MM」表示)。此層絕緣材料12中形成的所有其他金屬特徵24都為「非心軸金屬」特徵，在第1K圖中以「NMM」表示。談到術語，MM特徵及NMM特徵在將意圖待使用SADP製程製造的總體圖案分解時，稱為不同「顏色」，下面將有更完整的說明。因此，兩個MM特徵稱為有「顏色相同」，並且兩個NMM特徵稱為「顏色相同」，而MM特徵及NMM特徵則稱為「顏色不同」。
SADP技術中運用的另一重要特徵即所謂的 「虛設心軸」。第1L至1M圖各包括一系列將引用來解釋虛設心軸概念的圖式(由上而下)。第1L圖中的上圖描述已如前述形成原始心軸16A及間隔物18A後的裝置10。如前所述，心軸金屬(MM)特徵只在先前心軸16A占位空間下麵成形。
在第1L圖所示的剖面圖中，心軸16A將此層絕緣材料12中要形成心軸金屬(MM)特徵24(請參閱下圖)處的空間占位的心軸，而另兩個所示心軸16AD則為其下將無心軸金屬成形的「虛設心軸」。第1L圖的下圖還描述的是非心軸金屬(NMM)特徵24，其在兩個相鄰間隔物18A所界定的空間中成形。於第1L圖的中圖所示處理流程的制點，所有原始心軸16A都已移除，只留下隔開的間隔物18A，並且已形成阻隔遮罩20將先前部分原始心軸16A的占位元區域包覆，藉以將現由阻隔遮罩20包覆的部分原始心軸16A有效轉換成「虛設心軸」16AD，其為了說明在中圖是以虛線表示。由前述將理解的是，虛設心軸(例如：第1L圖的心軸16AD)是原始心軸16A的一部分，其定位將在原始心軸16A已移除後由阻隔遮罩20包覆。在第1L圖的下圖中，虛線24D描述阻隔遮罩20未阻隔先前虛設心軸16AD占位元區的情況下，已形成心軸金屬(MM)特徵的位置。
第1M圖是一系列平面圖的圖式，其示意描述在此層絕緣材料12中，涉及形成兩個描述性心軸金屬特徵24(請參閱下圖)的某些步驟。如圖所示，原始心軸16A 一般為可有任何所需軸向長度的線型特徵。在某些情況下，可為了要呈現「併合線」配置而形成原始心軸16A。一般來說，如以上所述，「虛設心軸」為一部分原始心軸16A，其在原始心軸16A已移除後由阻隔遮罩20包覆。第1M圖的上圖描述處理流程中，已相鄰於描述性原始心軸16A形成間隔物18A的制點。系列中的下一張圖式描述的是，處理流程中已移除原始心軸16A的制點。硬罩層14未示於第1M圖中。下一張圖式描述的是，處理流程中，已為了要包覆先前原始心軸16A所占位元一部分但非全部空間而形成阻隔遮罩20的制點。底圖描述的是已將此層絕緣材料12蝕刻、已將阻隔遮罩20及間隔物18A移除、已在此層絕緣材料12中形成心軸金屬(MM)特徵24後，並且已將硬罩14(圖未示)移除後的裝置。在這個實施例中，請參閱第1M圖的上圖，原始心軸16A的中間部位將稱為「虛設心軸」，而原始心軸16A的剩餘部位則仍稱為「心軸」。也就是，阻隔遮罩20用於有效「切割」另將變成心軸金屬特徵24的一部分者。虛設心軸圖案傳統上藉由SADP分解軟體產生。
一種眾所周知的雙圖案化技術稱為LELE「微影-蝕刻-微影-蝕刻」(litho-etch-litho-etch)雙圖案化。如名稱所暗示者，LELE製程含括形成兩個光阻蝕刻遮罩，並且進行兩道蝕刻製程，以將所需總體圖案轉移至硬罩層，其接著當作用以蝕刻底層材料的蝕刻遮罩。談到術語，LELE雙圖案化製程中運用的不同遮罩稱為不同「顏色」。 因此，取決於相鄰特徵之間的間隔，可使用相同光阻遮罩(「顏色相同」)形成此等特徵，或可能必須使用不同光阻遮罩(「顏色不同」)形成此等特徵。在LELE製程中，若兩相鄰特徵以能使用傳統單一曝照光微影圖案化的距離隔開，那兩個相鄰特徵則可使用相同(「顏色相同」)的光阻遮罩成形。相比之下，若這兩個相鄰特徵之間的間隔小到無法使用單一曝照光微影成形，則那些特徵必須使用不同光阻遮罩(「顏色不同」)成形，或必須藉由變更電路佈局將特徵之間的間隔增大，使得其可使用相同的光阻遮罩成形。
如上所述，任何待使用雙圖案化技術形成的電路佈局都必須檢查，以確定能將其分解成兩個單獨的光阻遮罩。佈局必須具有在LELE製程中可分解的零奇週期。遮罩工程師為了判斷電路佈局是否符合雙圖案化，使用非常尖端且眾所周知的EAD工具及電腦程式，經過研究，藉由「繪製」連接特徵矩心的「多角迴圈」而將相鄰特徵連接。第1N圖含有此一多角迴圈30的簡化實施例，所示是針對五個(A-E)相鄰特徵。多角迴圈30由五個邊緣31構成。在這個實施例中，由於相鄰特徵之間的相對間隔，所有特徵都需要使用「顏色不同」(“DC”)的遮罩成形。因此，多角迴圈30具有五個“DC”連接各個特徵的邊緣。由於多角迴圈30的DC邊緣為奇數個(共五個)，故多角迴圈30代表奇週期佈局。由於多角迴圈30中有奇數個DC邊緣，多角迴圈30所反映的圖案不可使用雙圖案化 技術分解。第1O圖描述一可令電路佈局可分解的描述性改進。在這個實施例中，增大特徵A與B之間的間隔，使得那兩個特徵可使用「顏色相同」(SC)的遮罩成形。因此，改進的多角迴圈30A現僅有四個DC邊緣(偶數)，並且可使用雙圖案化技術分解。簡言之，在LELE雙圖案化製程中；相鄰特徵之間增大間隔帶來的效應是「破壞」奇週期多角迴圈。然而，相鄰特徵之間增大間隔的負作用是：製造電路所需矽的面積或「作圖空間」增大，並且增大此間隔可能帶來「漣波」效應，造成另外將需解析的奇週期。
在SADP製程中，就像LELE製程一般，佈局必須具有零個可分解的奇週期。然而，與LELE製程有所不同的是，由於SADP製程的本質，奇週期多角迴圈內僅令相鄰特徵之間增大間隔以致兩個相鄰特徵必須使用「顏色相同」的遮罩成形，未能解析奇週期的情形，也就是間隔增大將不在SADP製程中破壞奇週期迴圈。反而在SADP製程中，兩個相鄰特徵之間的間隔必須藉由足以令這兩個相鄰特徵隔開至可使用心軸遮罩或阻隔遮罩成形的大小予以增大，也就是間隔必須增大到令特徵得稱為「顏色不敏感」的程度。正如以前，相鄰特徵之間增大間隔的負作用是：需用以製造電路的矽其面積或「作圖空間」增大，並且增大此間隔可能帶來「漣波」效應，造成將需藉由將另外特徵之間的間隔增大予以解析的另外奇週期。
如上所述，積體電路設計最終是在一批層件中，將電路佈局轉移至半導體基材而製成，此批層件將 共同令構成裝置的特徵成形，此等裝置構成積體電路的元件。然而，在能製造佈局之前，必須先進行佈局的確認製程。設計規則檢查(DRC)是電子設計自動化判斷特定晶片佈局的實體佈局是否符合一批建議參數(稱之為設計規則)的領域。設計規則檢查是晶片設計實體驗證期間的一項主要步驟。設計規則是一批由半導體製造商提供的參數，能讓晶片設計師驗證產品佈局以及製造產品時所用遮罩集合(分劃板)的正確性。先進制程及產品為了提升產品良率，可涉及更嚴謹設計規則的使用。
設計規則可專用於特定的半導體制程及/或產品。一般來說，設計規則集合在佈局的特徵之間，指定特定的幾何及連接限制條件，以確保足以顧及半導體制程變異性的裕度、以及確保電路按照要求工作。一般而言，半導體製造商運用的設計規則有許多基本類型。第一類為單一層規則，例如：寬度規則、間隔規則、以及間距規則。寬度規則指定設計中任何形狀的最小可容許寬度，也就是金屬線或柵極電極結構的寬度。間隔規則指定兩個相鄰特徵之間的最小距離，像是兩個相鄰金屬線之間的間隔。間隔規則能取決於兩個相鄰特徵之間的關係本質而變，例如：轉角對轉角間隔、尖部對側邊間隔、側邊對側邊間隔、尖部對尖部間隔等。這些各種間隔規則容許的空間大小在所有情況將不太可能相同，例如，可容許尖部對尖部間隔可有別於可容許側邊對側邊間隔。另外，所容許間隔的大小相較於較舊的產品世代，對於更先進的產品及制程將可 能較緊(較小)。半導體產品每一層都將有這些單一層規則，最下層一般都有最緊或最具限制性的設計規則，並且產品上的最高金屬層一般都有較大、較不具限制性的設計規則。也有所謂的雙層設計規則。雙層設計規則指定產品的兩個單獨層件上特徵之間必須存在的關係。例如，圍蔽設計規則可能指定的是，一種類型的物件(例如：接觸部或貫孔)藉由金屬層予以包覆時，必須配合某些另外的誤差裕度。有許多其他本文未討論的設計規則。
一般而言，設計確認製程是藉由基於電腦的驗證工具處理，其處理電路佈局並且驗證佈局有無遵守一組指定的設計規則。此類驗證工具其中一種有時稱為設計規則檢查器。設計規則檢查器通常實現成單機型的軟體程式(如：Cadence Assura.RTM.DRC)、或電子設計自動化工具(如：Cadence Virtuoso.RTM)的一部分。設計規則檢查器檢驗佈局是否有一組指定設計規則方面的違規。佈局常以檔案形式(以數位方式表示電路的佈局)由設計規則檢查器接收。當前的佈局檔案格式包括但不限於GDS II及OASIS。當設計規則檢查器觀察到佈局內的電路特徵違反特定設計規則時，設計規則檢查器標記這個違規。如何能讓設計師注意到這個標記違規的實施例，包括但不限於在產生的輸出佈局檔案中直接標記這個違規、或以圖形方式讓人注意到電子設計自動化工具內的這項違規。
設計規則檢查及雙圖案化檢查是非常耗用運算資源的工作。設計規則檢查將在產品的分部上進行， 以最小化頂層偵檢到的錯誤數量。對於現代的積體電路設計，客戶若是在單一CPU上執行，則可能必須等待一周才能得到設計規則檢查的結果。在生成同時符合設計規則及雙圖案化的最終電路佈局前，由於可能要進行多次設計規則檢查/雙圖案化檢查運作，大部分設計公司都必須或想要縮短用在進行設計規則檢查/雙圖案化檢查運作的時間，也就是期望能達到合理的週期時間。若利用的是現今的處理能力，全晶片設計規則檢查/雙圖案化檢查運作的進行速度可更快。雖然如此，縮短確認及更正產品層錯誤所用時間，使得最終產品佈局符合設計規則且符合雙圖案化，是高度期望的目的。
第2圖描述先前技術金屬繞線製程50的一個描述性實施例，其使用EDA工具予以進行，用於產生欲以SADP製程製造的電路繞線佈局58。如第2圖所示，此製程始於建立一組心軸遮罩規則(如：製程塊52所示)，以及建立一組阻隔遮罩規則(如製程塊56所示)。心軸遮罩規則及阻隔遮罩規則可專用於特定的半導體制程及/或產品。一般來說，心軸遮罩規則及阻隔遮罩規則還建立與在心軸遮罩及阻隔遮罩兩者上形成特徵有關的特定尺寸及間隔限制，同時顧及光微影工具及技術中的限制。請繼續參閱第2圖，基於心軸遮罩規則及阻隔遮罩規則，產生一組金屬繞線設計規則，如製程塊56所示。一般來說，金屬繞線設計規則集合在電路佈局的相鄰特徵之間，指定特定的幾何及間隔限制條件，同時顧及半導體制程中的變異性。 重要的是，為了確保能將最終電路佈局分解成各符合對應遮罩規則的心軸遮罩及阻隔遮罩，金屬繞線設計規則經產生並且用於建立最終電路佈局。利用所建立的金屬繞線規則(製程塊56)，將EDA繞線器用於產生電路繞線佈局58。
一種實現雙圖案化繞線的理想方法為無色繞線法，其中，EDA繞線軟體產生金屬佈局而未對金屬繞線圖案指定顏色，並且藉由強制零奇週期確保繞線佈局的可分解性。無色繞線法由於繞線製程期間不需要指定顏色(分解)，從而有更高的效率，而優於其他有色繞線法。無色繞線法的要求是，佈局必須具有顏色對稱性。第3圖描述此種顏色對稱佈局的實施例，其關於LELE雙圖案化製程。總體電路佈局由三個特徵(A-C)組成。在一種著色可能性(「顏色指定1」)中，特徵B是在遮罩A中成形，而特徵A與C則在遮罩B中成形。在另一著色可能性(「顏色指定2」)中，顏色指定翻轉或反轉自顏色指定1，其中，特徵A與C是在遮罩A中成形，而特徵B則是在遮罩B中成形。若第3圖中的兩彩色佈局皆通過所有必要的設計規則檢查、或若兩彩色佈局皆未通過確切相同的設計規則檢查，則將電路設計佈局稱為具有顏色對稱性。LELE雙圖案化製程的顏色對稱在遮罩A及遮罩B對稱的情況下，自然得到保證。
然而，由於SADP製程的本質，此顏色對稱因心軸金屬(MM)特徵與非心軸金屬(NMM)特徵之間的設計規則不對稱而未得到保證。SADP佈局的非顏色對稱性， 也能源自先前技術SADP分解的解決方案。圖4A描述SADP製程非顏色對稱本質的一實施例。在一種SADP著色可能性(「顏色指定1」)中，特徵B為心軸金屬(MM)特徵，而特徵A與C則為非心軸金屬(NMM)特徵。在另一SADP著色可能性(「顏色指定2」)中，特徵A與C為MM特徵，而特徵B則為NMM特徵。假設顏色指定2解決方案中心軸金屬特徵A與C之間的間隔「S」(示於圖4A中的最下圖)小於最小心軸間隔規則，則顏色指定2的解決方案不符合DRC。然而，談到顏色指定1的解決方案，特徵A與C為非心軸金屬特徵，並且未受制於最小心軸間隔規則的設計規則檢查，顏色指定1的解決方案因而符合DRC，這與顏色指定2相反。因此，根據先前技術SADP設計規則，設計佈局在本文不具有顏色對稱性。
第4B圖描述SADP製程非顏色對稱本質的另一實施例，其源自分解的解決方案。在一種SADP著色可能性(「顏色指定1」)中，特徵A、C及E為NMM特徵，而特徵B、D及F則為MM特徵。為了解析顏色指定1繞線中的心軸圖案化，形成虛設心軸(共同以元件符號70表示)以連接相隔緊密的心軸金屬。阻隔遮罩20將用於防止在虛設心軸區中形成金屬的輪廓在第4B圖中以虛線表示。
在另一SADP著色可能性(「顏色指定2」)中，特徵A、C及E為MM特徵，而特徵B、D及F則為NMM特徵。為了解析顏色指定2繞線中的心軸圖案化，形成虛設心軸(共同以元件符號72表示)以連接分隔緊密的心 軸金屬。仍將阻隔遮罩20用於防止在虛設心軸區中形成金屬。如圖所示，為解析設計佈局而形成的虛設心軸70、72其所占位元區域的配置不相同。
請繼續參閱第4B圖，將阻隔遮罩20繪製成具有理想矩形的配置。然而，實際製造時，阻隔遮罩20一般將不具有這種理想化矩形配置。例如，第4B圖也包括描述按照現實世界所製造阻隔遮罩20R配置實施例的虛線，相較於矩形狀阻隔遮罩20的理論配置，其具有圓角。實際阻隔遮罩20R的一般性橢圓狀配置為了要厘清，也在第4B圖予以個別繪製。因此，由於理論與實際阻隔遮罩配置之間的差異、以及特徵A至F相較於那些特徵的理想化形狀也將遭受某種程度「失真」的事實，第4B圖中所示的顏色指定1繞線可能無法通過設計規則檢查。例如，由於阻隔遮罩20及心軸特徵F兩者中的「圓角化」，虛設心軸區中形成有非預期的金屬特徵，其將導致特徵E與F之間與間隔要求有關的違規。另一方面，能搭配所示的分解結果，在顏色指定2下製造設計佈局。更重要的是，本文的SADP設計佈局由於不對稱分解的解決方案(更具體地說，虛設心軸成形)而顏色未對稱。
因此，使用先前技術SADP技術不可能以無色SADP繞線法形成無色電路。基於許多理由這是有問題的。首先，彩色繞線解決方案需要非常耗時的分解著色衝突解析製程。另外，電路佈局的顏色相依性分解一般在產生的積體電路產品中，導致非意欲的顏色相依性效能變異。
本揭示針對產生待使用自對準雙圖案化(SADP)繞線技術所形成電路佈局的各種方法，其可解決或至少降低以上所鑒別的一或多項問題。
下文介紹簡化的發明內容，用以對本發明的某些態樣有基本的瞭解。本摘要不是本發明的詳盡概觀。目的不在於辨別本發明的主要或關鍵元件，或敍述本發明的範疇。其唯一目的在於以簡化形式介紹若干概念，作為下文所述更詳細說明的引言。
大體上本揭示針對各種產生待使用自對準雙圖案化(SADP)繞線技術所形成電路佈局的方法。在一個具體實施例中，本文揭露的方法還包括：產生一組心軸遮罩規則，產生一組阻隔遮罩規則，產生虛擬、軟體式非心軸金屬遮罩，建立一組虛擬非心軸遮罩規則，基於心軸遮罩規則、阻隔遮罩規則及虛擬非心軸遮罩規則產生一組金屬繞線設計規則，以及基於金屬繞線設計規則產生電路繞線佈局。
本文揭露的另一描述性方法還包括：產生一組心軸遮罩規則，產生一組阻隔遮罩規則，產生虛擬、軟體式非心軸金屬遮罩，建立一組虛擬非心軸遮罩規則(其中，虛擬非心軸遮罩規則包含心軸遮罩規則的仿件(replica))，基於心軸遮罩規則、阻隔遮罩規則及虛擬非心軸遮罩規則產生一組金屬繞線設計規則，基於金屬繞線設計規則產生電路繞線佈局，將電路繞線佈局分解成心軸遮 罩圖案及阻隔遮罩圖案，產生對應於心軸遮罩圖案的第一組遮罩資料，以及產生對應於阻隔遮罩圖案的第二組遮罩資料。
本文揭露的另一描述性方法還包括：將電路佈局分解成心軸遮罩圖案、阻隔遮罩圖案及虛設非心軸圖案，分解電路繞線術局之後，在心軸遮罩圖案、阻隔遮罩圖案及虛設非心軸圖案每一者上進行至少一設計規則檢查活動，產生對應於心軸遮罩圖案的第一組遮罩資料，以及產生對應於阻隔遮罩圖案的第二組遮罩資料。
10‧‧‧裝置
12‧‧‧絕緣材料
14‧‧‧硬罩層
16‧‧‧心軸材料
16A‧‧‧心軸
16AD‧‧‧心軸
16P‧‧‧間距
16W‧‧‧最小寬度
17‧‧‧光阻材料
18‧‧‧間隔物
18A‧‧‧間隔物
18W‧‧‧橫寬
20‧‧‧圖案化光阻遮罩
22‧‧‧溝槽
24‧‧‧金屬特徵
24D‧‧‧虛線
24X‧‧‧虛線
25‧‧‧虛線圓圈
25A‧‧‧空間
27A‧‧‧敞開之NMM區
30‧‧‧多角迴圈
30A‧‧‧修改之多角迴圈
31‧‧‧邊緣
50‧‧‧金屬繞線製程
52‧‧‧製程塊
56‧‧‧製程塊
58‧‧‧電路繞線佈局
100‧‧‧金屬繞線製程
102‧‧‧電路繞線佈局
104‧‧‧製程塊
106‧‧‧製程塊
108‧‧‧虛擬非心軸遮罩規則
110‧‧‧製程塊
120‧‧‧製程塊
120A‧‧‧心軸遮罩圖型
120B‧‧‧阻隔遮罩圖型
130‧‧‧虛設非心軸圖型
150‧‧‧電子設計自動化製程及系統
可搭配附圖參照底下說明以瞭解本揭示，其中，相同的參考元件符號視為相稱的元件，以及其中：第1A至1M圖描述先前技術SADP製程的一個描述性實施例；第1N至1O圖描述多角迴圈的描述性實施例、以及解析LELE製程中奇週期衝突的一個實施例；第2圖描述先前技術金屬繞線製程的一個描述性實施例，其使用EDA工具予以進行，用於產生欲以SADP製程製造的電路繞線佈局；第3圖描述待以LELE製程所製造對稱性先前技術電路佈局的一個描述性實施例；第4A及4B圖描述待以SADP製程所製造不對稱性先前技術佈局的描述性實施例；以及第5A至5F圖描述本文所揭露使用自對準雙圖案化 (SADP)繞線技術產生電路佈局的各種方法的各個描述性具體實施例。
儘管本文所揭示的專利標的(subject matter)易受各種改進和替代形式所影響，其特定具體實施例仍已藉由圖式中的實施例予以表示並且在本文中予以詳述。然而，應理解的是，本文對特定具體實施例的說明其用意不在於限制本發明於所揭露的特殊形式，相反地，用意在於含括落於如申請專利範圍所界定本發明精神與範疇內的所有改進、均等件、以及替代。
下面說明的是本發明的各個描述性具體實施例。為了清楚起見，本說明書未說明實際實現的所有特徵。當然，將領會的是，在開發任何此類實際具體實施例時，可施作許多特定實現的決策以達成開發者的目的，如符合系統相關和商務相關限制條件之類，此將隨不同實現而變。再者，將領會的是，此類開發所作的努力可能複雜且耗時，但對於具有本揭露利益的所屬領域具有普通技術者而言，將是例行工作。
現將引用附圖說明本專利標的。圖式中所示意的各種結構、系統及裝置其目的僅在於說明而非為了以所屬領域技術人員所熟知的細節混淆本揭露。雖然如此，仍含括附圖以說明並且解釋本揭示的描述性實施例。應該理解並且解讀本文的用字及片語與所屬相關領域的技術人員所理解的用字及片語具有相容的意義。術語或片語 的特殊定義，也就是，有別於所屬領域技術人員所理解的普通或慣用意義的定義，用意是要藉由本文對於術語或片語的一致性用法予以隱喻。就術語或片語用意在於具有特殊意義(也就是，不同於所屬領域技術人員所理解的術語或片語)的方面來說，此特殊定義將在說明書中以直接並且明確提供術語或片語特殊定義的明確方式予以清楚提出。
本揭示大體上針對本文所揭露各種產生待使用自對準雙圖案化(SADP)繞線技術所形成電路佈局的方法。所屬領域技術人員若完整閱讀本申請書將輕易明白的是，可將本文所揭露的方法及裝置用於製造如邏輯裝置、記憶體裝置、ASIC等各種裝置。請參閱附圖，現將更詳細說明本文所揭露方法、裝置以及系統的各個描述性具體實施例。
將參閱第5A至5F圖討論本文中所揭露發明的各個態樣。也將視需要引用的是第1A至1O圖中所述先前技術處理流程的特定態樣。如本申請書的背景技術章節所示，SADP製程中如金屬線之類形成的特徵為心軸金屬特徵(MM)或非心軸金屬(NMM)特徵任一者。談到本文及所附權利要求書中使用的術語，MM特徵及NMM特徵在將待以SADP製程技術製造的總體圖案佈局分解時，稱為不同的「顏色」。因此，兩個MM特徵稱為「顏色相同」，而MM特徵及NMM特徵則稱為「顏色不同」。類似的是，兩個NMM特徵稱為「顏色相同」。
SADP製程中僅用到兩個實際、實體的光罩 層：心軸遮罩及阻隔遮罩。因此，如圖2所示，先前技術所作的努力在於：以用於產生SADP繞線的阻隔遮罩20及心軸遮罩17為基礎，產生金屬繞線設計規則。然而，如本申請書的背景技術章節所示，由於僅聚焦於心軸遮罩17及阻隔遮罩20的SADP製程以及繞線的非顏色對稱本質，無法使用傳統SADP電路繞線及分解規則與技術完成顏色對稱的電路佈局。本案發明人已發現到，藉由以EDA軟體建立虛擬(也就是非實體)、軟體式非心軸金屬遮罩(在下文中稱為「虛擬非心軸遮罩層」)，並且將那虛擬非心軸遮罩層(及與其相關的規則)併入EDA製程，尤其是在EDA製程金屬繞線設計規則的建立及分解方面，可造成電路佈局顏色對稱，並且可得到無色SADP電路繞線的解決方案。根據本文所揭露各個發明的一個態樣，在分解製程期間，將虛擬虛設非心軸圖案用於確保SADP分解製程的顏色對稱性。可建立並且將此類軟體式「層件」編程到現代EDA工具及系統內的方式，對於所屬領域技術人員是眾所周知。
第5A圖描述本文所揭露金屬繞線製程的一個描述性實施例，其含括將與虛擬非心軸遮罩層有關聯的規則，用於產生意欲以SADP製程製造的電路繞線佈局102。如第5A圖所示，此製程始於建立一組心軸遮罩規則(如：製程塊104所示)，以及建立一組阻隔遮罩規則(如製程塊106所示)。心軸遮罩規則及阻隔遮罩規則可專用於特定的半導體制程及/或產品。一般來說，心軸遮罩規則104及阻隔遮罩規則106還建立與在心軸遮罩及阻隔遮罩兩者 上形成特徵有關的特定尺寸及間隔限制，同時顧及光微影工具及技術中的限制。
根據現揭發明的一個態樣，建立並且將與本文所揭露新穎虛擬非心軸遮罩層有關聯的各個規則當作用以建立金屬繞線設計規則的輸入(如製程塊110所示)，其最後用於建立最終電路繞線佈局102。在一個具體實施例中，本案發明人選擇虛擬非心軸遮罩規則108，其為製程塊104所示心軸遮罩規則的100%仿件。
請繼續參閱第5A圖，基於心軸遮罩規則、阻隔遮罩規則及虛擬非心軸遮罩規則108，產生金屬繞線設計規則，如製程塊110所示。一般來說，金屬繞線設計規則集合在電路佈局的相鄰特徵之間，指定特定的幾何及間隔限制條件，同時顧及半導體制程中的變異性。重要的是，為了確保能將最終電路佈局分解成各符合對應遮罩規則的心軸遮罩及阻隔遮罩，金屬繞線設計規則經產生並且用於建立最終電路佈局，同時因為在建立金屬繞線設計規則時併入虛擬非心軸遮罩規則108而確保顏色對稱。利用所建立的金屬繞線規則(製程塊110)，將EDA繞線器用於產生電路繞線佈局102。
如下面參閱第5F圖更完整討論的是，產生電路繞線佈局102後，將電路繞線佈局102分解成心軸遮罩、阻隔遮罩以及虛設非心軸圖案。其後，令心軸遮罩、阻隔遮罩及虛設非心軸圖案遭受適當的DRC活動(其一般包括總體SADP金屬設計規則)，以確保其符合雙圖案化， 並且還符合所有其他設計規則。若心軸遮罩、阻隔遮罩及虛設非心軸圖案通過前述檢查，則宣佈電路佈局102同時符合設計規則且符合雙圖案化，並且能發佈予遮罩製造商用於製造對應於心軸遮罩及阻隔遮罩的遮罩。再次地，由於虛擬非心軸遮罩層為軟體式非實體「遮罩」，無需製造對應於虛設非心軸圖案的實體遮罩，虛設非心軸圖案基於虛擬非心軸遮罩層建立的。就經過分解的佈局(如心軸遮罩、阻隔遮罩及虛設非心軸圖案中反映者)未通過上述任何設計規則檢查的方面來說，已將電路佈局102判斷為具有一或多個衝突，必須改正所述衝突以消除造成電路佈局未通過上述設計規則檢查的情形。此類改正可含括調整電路佈局102一或多個特徵的間隔、定位及/或位置。
第5B圖描述可使用本文所揭露方法完成的顏色對稱性電路佈局的實施例。在一種SADP著色可能性(「顏色指定1」)中，特徵B為心軸金屬(MM)特徵，而特徵A與C則為非心軸金屬(NMM)特徵。在另一SADP著色可能性(「顏色指定2」)中，特徵A與C為MM特徵，而特徵B則為NMM特徵。與圖4A中所示先前技術實施例不同，根據其為心軸遮罩規則仿件的新穎虛擬非心軸遮罩規則108，顏色指定1解決方案中非心軸金屬特徵A與C之間的間隔S1，如顏色指定2解決方案中的間隔S2，受到相同的設計規則檢查。因此，若此間隔(S1或S2，原因是兩者相同)大於最小心軸間隔規則「S」(最小非心軸間隔規則也一樣)，顏色指定1的解決方案及顏色指定2的解決方案 兩者都符合設計規則(也就是無DRC違規)。若此間隔(S1或S2，原因是兩者相同)小於最小心軸間隔規則「S」(最小非心軸間隔規則也一樣)，顏色指定1的解決方案及顏色指定2的解決方案兩者都不符合設計規則(也就是違反DRC)。
談到軟體式虛擬非心軸遮罩層的建立，所屬領域技術人員將瞭解的是，關於如上所述虛設心軸位置的形成，可使用如上所述的相同技術，建立虛設非心軸圖案(NMP)。第5C圖為一系列將為了解釋虛設非心軸圖案概念而引用的剖面圖。請參閱第5C圖中所示的下圖，將在此層絕緣材料12中形成的是非心軸金屬(NMM)特徵24(由虛線圓圈25所圍蔽)。請參閱第5C圖中的上圖，不同心軸16A上所形成兩個相鄰間隔物18A之間的間隔25A中形成特定NMM特徵24。第5C圖中的下圖還描述心軸金屬(MM)特徵24，其成形於心軸16A先前占位的空間中。於第5C圖的中圖所示處理流程的制點，所有原始心軸16A都已移除，只留下隔開的間隔物18A。中圖還描述阻隔遮罩20的一部分，其已為了要將所隔開間隔物18A之間先前敞開的NMM區27A的一部分包覆而成形。因此，這個部分的阻隔遮罩20有效阻隔一部分非心軸金屬區而形成「虛設非心軸圖案」。如經由前述將理解者，虛設非心軸圖案是原始非心軸金屬區將遭受一部分阻隔遮罩20阻隔的一部分。在第5C圖的下圖中，虛線24X描述若無阻隔遮罩20，非心軸金屬(NMM)特徵將已成形的位置。
第5D圖是一系列平面圖的圖式，其示意描 述在此層絕緣材料12中，形成兩個描述性非心軸金屬(NMM)特徵24(請參閱下圖)的某些步驟。如第5D圖的上圖所示，介於兩個隔開的間隔物18A之間的「NMM區」中，將形成將在此層絕緣材料12中成形的非心軸金屬(NMM)特徵。如圖所示，NMM特徵一般為可有任何所需軸向長度的線型特徵。在某些情況下，可為了要呈現「併合線」配置而形成非心軸金屬特徵。一般來說，如以上所述，「虛設非心軸圖案」是原始非心軸金屬區將遭受一部分阻隔遮罩20阻隔的一部分。第5D圖的上圖描述處理流程中，間隔物18A已成形且原始心軸16A已遭移除的制點。第5D圖未描述硬罩層14。中圖描述處理流程中阻隔遮罩20為了包覆一部分但非全部NMM區而成形的制點。底圖描述的是已將此層絕緣材料12蝕刻、已將阻隔遮罩20及間隔物18A移除、已在此層絕緣材料12中形成非心軸金屬(NMM)特徵24後，並且已將硬罩14(圖未示)移除後的裝置。在這個實施例中，請參閱第5D圖的上圖，NMM區的中間部位將稱為「虛設非心軸圖案」，而非心軸金屬特徵的剩餘部位則仍稱為非心軸金屬特徵，這是因為那些區域中將形成實際非心軸金屬特徵。也就是，阻隔遮罩20有效「切割」另將變為部分非心軸金屬特徵24者。當然，本文所參照各個心軸金屬特徵及非心軸金屬特徵的寬度及間距的大小，可取決於特定應用而變，並且這些尺寸將可能隨著裝置尺寸因技術進行導致持續縮減而變。因此，本發明不應視為受限於此類尺寸的特定數值範圍。
能使用本文所揭露虛擬非心軸遮罩規則108及方法的概念，確保顏色對稱分解，以致SADP佈局真正顏色對稱，且能啟用無色SADP繞線的解決方案。第5E圖描述此一待以SADP雙圖案化製程製造的顏色對稱佈局的另一實施例。總體電路佈局由六個特徵(A-F)組成。在一個著色可能性(「顏色指定1」)中，特徵B、D及F為基於心軸遮罩17(請參閱第1A圖)的心軸金屬(MM)特徵，而特徵A、C及E則為非心軸金屬NMM特徵。圖5E中也描述阻隔遮罩20的位置。根據本發明的一個態樣，分解工具將基於虛擬非心軸遮罩規則，產生圖5E中描述的虛設非心軸圖案130。如圖所示，阻隔遮罩20將為了要藉由阻絕非心軸金屬在阻隔遮罩20所包覆區域中形成，有效建立虛設非心軸圖案130而成形。
第5E圖也描述另一用於總體電路佈局的著色可能性(「顏色指定2」)。在「顏色指定2」的具體實施例中，特徵A、C及E為基於心軸遮罩17(請參閱第1A圖)的心軸金屬(MM)特徵，而特徵B、D及F為非心軸金屬NMM特徵。如圖所示，阻隔遮罩20將為了要藉由阻絕心軸金屬在阻隔遮罩所包覆區域中形成，有效建立虛設心軸圖案而成形。顏色指定1及顏色指定2中所示的分解結果，依據設計規則檢查是完全相等的，這是因為按照虛擬非心軸遮罩規則的定義，心軸圖案及非心軸圖案所遭受的設計規則檢查是相同的。因此，總體電路佈局「顏色對稱」。
第5F圖根據本文所揭露本發明的一個態 樣，描述電子設計自動化製程及系統150的一個描述性實施例。如其中所示，系統150適用於檢查意欲使用SADP製程製造的電路繞線佈局102，以使用本文所揭露的方法確保佈局102同時符合設計規則且符合雙圖案化。也就是，系統150進行檢查，以確保能將總體電路佈局102分解成含有電路圖案的心軸遮罩及阻隔遮罩，所述電路圖案能使用電路製造商的工具及技術予以製造。如第5F圖所示，在製程塊120中將初始佈局102分解，以產生心軸遮罩圖案120A及阻隔遮罩圖案120B。根據本發明的一個態樣，分解工具也於分解的制點產生符合軟體式虛擬非心軸遮罩規則108的虛設非心軸圖案130。請繼續參閱第5F圖，檢查心軸遮罩圖案120A是否符合上述心軸遮罩規則104。檢查阻隔遮罩圖案120B是否符合上述阻隔遮罩規則106。也檢查虛設非心軸圖案130是否符合上述虛擬非心軸遮罩規則108。可按照任何順序進行心軸遮罩120A、阻隔遮罩120B以及虛設非心軸圖案130的設計規則檢查。
若心軸遮罩120A、阻隔遮罩120B以及虛設非心軸圖案130全都通過圖5F所示的設計規則檢查，則宣佈電路佈局102符合設計規則且符合雙圖案化，也就是無DRC違規，並且能發佈予遮罩製造商用於製造對應於心軸遮罩圖案120A及阻隔遮罩圖案120B的遮罩。再次地，由於虛設非心軸圖案130為軟體式非實體「遮罩」，無需製造對應於虛設非心軸圖案130的實體遮罩。若分解的佈局(如心軸遮罩圖案120A、阻隔遮罩圖案120B或虛設非心軸圖 案130中反映者)未通過圖5F所示的任何設計規則檢查，則已將電路佈局102判斷成具有一或多個潛在不符合雙圖案化的圖案或佈局，必須將其改正以消除造成電路佈局未通過第5F圖所示設計規則檢查的情形。電路佈局102的不符合的態樣改正後，產生新(或修改過)的電路佈局。
本文揭露的技術與本申請書在背景技術章節所討論先前技術SADP設計規則自動化製程所用的方法大相徑庭。更具體地說，藉由將本文所揭露新穎軟體式虛擬非心軸遮罩層及虛設非心軸圖案130的用途導入EDA製程，尤其是EDA製程的設計規則建立及分解方面，可造成電路佈局顏色對稱，並且可獲得無色SADP電路繞線的解決方案。這轉而令積體電路的製造較不繁瑣且更有效率，可在繞線製程中避免或至少減少電路佈局「著色」的正常製程運作、以及其後解析任何著色衝突。
以上所揭示的特殊具體實施例僅屬描述性，正如本發明可用所屬領域的技術人員所明顯知道的不同但均等方式予以改進並且實踐而具有本文的指導效益。例如，前述制程步驟可用不同順序實施。另外，除了作為申請專利範圍中所述，對於本文所示構造或設計的細節無限制用意。因此，得以證實以上所揭示特殊具體實施例可予以改變或改進並且所有此等變化皆視為落於本發明的範疇及精神內。因此，本文所謀求的保護如申請專利範圍中所提。
100‧‧‧金屬繞線製程
102‧‧‧電路繞線佈局
104‧‧‧製程塊
106‧‧‧製程塊
108‧‧‧虛擬非心軸遮罩規則
110‧‧‧製程塊

Claims (16)

  1. 一種使用自對準雙圖案化製程產生用於將被製造積體電路的電路繞線佈局的方法，該方法包含：產生一組心軸遮罩規則；產生一組阻隔遮罩規則；產生一組虛擬非心軸遮罩規則；基於該心軸遮罩規則、該阻隔遮罩規則以及該虛擬非心軸遮罩規則，產生一組金屬繞線設計規則；以及基於該金屬繞線設計規則，產生該電路繞線佈局。
  2. 如申請專利範圍第1項所述之方法，進一步包含：將該電路繞線佈局分解成心軸遮罩圖案、阻隔遮罩圖案以及虛設非心軸圖案；產生對應於該心軸遮罩圖案的第一組遮罩資料；以及產生對應於該阻隔遮罩圖案的第二組遮罩資料。
  3. 如申請專利範圍第2項所述之方法，進一步包含將該第一和第二組遮罩資料提供予遮罩製造商。
  4. 如申請專利範圍第1項所述之方法，其中，該虛擬非心軸遮罩規則包含該心軸遮罩規則的仿件。
  5. 如申請專利範圍第3項所述之方法，進一步包含使用得自該遮罩製造商的遮罩製造積體電路產品，其中，該遮罩係基於該第一和第二組遮罩資料。
  6. 如申請專利範圍第1項所述之方法，其中，基於該金 屬繞線設計規則產生該電路繞線佈局包含藉由使用基於該金屬設計規則的無色繞線解決方案產生該電路繞線佈局。
  7. 一種使用自對準雙圖案化製程產生用於將被製造積體電路的電路繞線佈局的方法，該方法包含產生一組心軸遮罩規則；產生一組阻隔遮罩規則；產生一組虛擬非心軸遮罩規則，其中，該虛擬非心軸遮罩規則包含該心軸遮罩規則的仿件；基於該心軸遮罩規則、該阻隔遮罩規則以及該虛擬非心軸遮罩規則產生一組金屬繞線設計規則；基於該金屬繞線設計規則，產生該電路繞線佈局；將該電路繞線佈局分解成心軸遮罩圖案、阻隔遮罩圖案以及虛設非心軸圖案；產生對應於該心軸遮罩圖案的第一組遮罩資料；以及產生對應於該阻隔遮罩圖案的第二組遮罩資料。
  8. 如申請專利範圍第7項所述之方法，進一步包含將該第一和第二組遮罩資料提供予遮罩製造商。
  9. 如申請專利範圍第8項所述之方法，進一步包含使用得自該遮罩製造商的遮罩製造積體電路產品，其中，該遮罩係基於該第一和第二組遮罩資料。
  10. 一種使用自對準雙圖案化製程產生用於將被製造積體電路的電路繞線佈局的方法，該方法包含： 產生虛擬、軟體式非心軸遮罩；產生一組虛擬非心軸遮罩規則；至少基於該虛擬非心軸遮罩規則，產生一組金屬繞線設計規則；以及基於該金屬繞線設計規則，產生該電路繞線佈局。
  11. 如申請專利範圍第10項所述之方法，進一步包含：將該電路繞線佈局分解成心軸遮罩圖案及阻隔遮罩圖案；產生對應於該心軸遮罩圖案的第一組遮罩資料；產生對應於該阻隔遮罩圖案的第二組遮罩資料；以及將該第一和第二組遮罩資料提供予遮罩製造商。
  12. 如申請專利範圍第10項所述之方法，其中，該方法進一步包含產生一組心軸遮罩規則，以及其中，該虛擬非心軸金屬遮罩規則包含該心軸遮罩規則的仿件。
  13. 一種使用自對準雙圖案化製程產生用於將被製造積體電路的電路佈局的方法，該方法包含：將該電路佈局分解成心軸遮罩圖案、阻隔遮罩圖案以及虛設非心軸圖案；在將該電路繞線佈局分解後，在該心軸遮罩圖案、該阻隔遮罩圖案以及該虛設非心軸圖案的每一者上進行至少一設計規則檢查活動；產生對應於該心軸遮罩圖案的第一組遮罩資料；以及 產生對應於該阻隔遮罩圖案的第二組遮罩資料。
  14. 如申請專利範圍第13項所述之方法，進一步包含將該第一和第二組遮罩資料提供予遮罩製造商。
  15. 如申請專利範圍第14項所述之方法，進一步包含使用得自該遮罩製造商的遮罩製造積體電路產品，其中，該遮罩係基於該第一和第二組遮罩資料。
  16. 如申請專利範圍第13項所述之方法，進一步包含：產生一組心軸遮罩規則；產生一組阻隔遮罩規則；產生虛擬、軟體式非心軸遮罩；以及產生一組虛擬非心軸遮罩規則，其中，該虛擬非心軸金屬遮罩規則包含該心軸遮罩規則的仿件；其中，在該心軸遮罩圖案、該阻隔遮罩圖案以及該虛設非心軸圖案的每一者上進行該至少一設計規則檢查活動包含：基於該心軸遮罩規則，在該心軸遮罩圖案上進行設計規則檢查；基於該阻隔遮罩規則，在該阻隔遮罩圖案上進行設計規則檢查；以及基於該虛擬非心軸遮罩規則，在該虛設非心軸圖案上進行設計規則檢查。
TW103130076A 2013-10-01 2014-09-01 使用自對準雙圖案化技術產生將被製造之電路佈局的方法 TWI545456B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/043,251 US8954913B1 (en) 2013-10-01 2013-10-01 Methods of generating circuit layouts that are to be manufactured using SADP routing techniques and virtual non-mandrel mask rules

Publications (2)

Publication Number Publication Date
TW201520799A TW201520799A (zh) 2015-06-01
TWI545456B true TWI545456B (zh) 2016-08-11

Family

ID=52443788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130076A TWI545456B (zh) 2013-10-01 2014-09-01 使用自對準雙圖案化技術產生將被製造之電路佈局的方法

Country Status (3)

Country Link
US (2) US8954913B1 (zh)
CN (1) CN104517005B (zh)
TW (1) TWI545456B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093533B2 (en) * 2013-07-24 2015-07-28 International Business Machines Corporation FinFET structures having silicon germanium and silicon channels
US9122835B2 (en) * 2014-01-09 2015-09-01 United Microelectronics Corp. Method for generating layout of photomask
US10296695B1 (en) 2014-03-31 2019-05-21 Cadence Design Systems, Inc. Method, system, and computer program product for implementing track patterns for electronic circuit designs
US9904756B1 (en) * 2015-03-31 2018-02-27 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs
US9659138B1 (en) 2015-03-31 2017-05-23 Cadence Design Systems, Inc. Methods, systems, and computer program product for a bottom-up electronic design implementation flow and track pattern definition for multiple-patterning lithographic techniques
US9652579B1 (en) 2015-03-31 2017-05-16 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with parallel fills in electronic designs
US9946827B2 (en) 2015-07-16 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for mandrel and spacer patterning
KR102410139B1 (ko) 2015-09-04 2022-06-16 삼성전자주식회사 반도체 장치 제조 방법
US9885951B2 (en) * 2015-12-11 2018-02-06 International Business Machines Corporation Structure design generation for fixing metal tip-to-tip across cell boundary
US10056290B2 (en) 2016-06-30 2018-08-21 International Business Machines Corporation Self-aligned pattern formation for a semiconductor device
US10366200B2 (en) * 2016-09-07 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. System for and method of manufacturing a layout design of an integrated circuit
US9659818B1 (en) 2016-10-28 2017-05-23 International Business Machines Corporation Forming self-aligned dual patterning mandrel and non-mandrel interconnects
KR102636094B1 (ko) * 2016-12-16 2024-02-13 삼성전자주식회사 트리플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
KR102636095B1 (ko) * 2016-12-16 2024-02-13 삼성전자주식회사 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
US9934970B1 (en) 2017-01-11 2018-04-03 International Business Machines Corporation Self aligned pattern formation post spacer etchback in tight pitch configurations
US10586009B2 (en) * 2017-12-12 2020-03-10 International Business Machines Corporation Hierarchical trim management for self-aligned double patterning
CN109188857B (zh) * 2018-09-06 2022-02-01 中国科学院微电子研究所 版图的拆分方法与拆分系统
US10726187B2 (en) 2018-09-27 2020-07-28 International Business Machines Corporation Self-aligned double patterning-aware routing in chip manufacturing
KR20200086147A (ko) 2019-01-08 2020-07-16 삼성전자주식회사 집적 회로 및 그것의 레이아웃 설계 방법
US11276639B2 (en) 2020-01-22 2022-03-15 International Business Machines Corporation Conductive lines with subtractive cuts
US11302532B2 (en) 2020-03-02 2022-04-12 International Business Machines Corporation Self-aligned double patterning with spacer-merge region
KR20220129142A (ko) 2021-03-15 2022-09-23 삼성전자주식회사 반도체 소자의 제조 방법
US11966682B2 (en) 2021-07-30 2024-04-23 International Business Machines Corporation Fast independent checker for extreme ultraviolet (EUV) routing
US11983476B2 (en) * 2021-07-30 2024-05-14 International Business Machines Corporation Technology-independent line end routing
US12112114B2 (en) 2021-08-11 2024-10-08 International Business Machines Corporation Hierarchical color decomposition of library cells with boundary-aware color selection
CN116776782B (zh) * 2023-08-25 2023-11-10 宁波联方电子科技有限公司 集成电路工艺手册中金属层次eda显示装置及显示方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229889B2 (en) * 2005-03-10 2007-06-12 International Business Machines Corporation Methods for metal plating of gate conductors and semiconductors formed thereby
US7955928B2 (en) * 2009-03-30 2011-06-07 International Business Machines Corporation Structure and method of fabricating FinFET
US8563425B2 (en) * 2009-06-01 2013-10-22 Advanced Micro Devices Selective local interconnect to gate in a self aligned local interconnect process
US8435884B2 (en) * 2010-09-07 2013-05-07 Globalfoundries Inc. Method for forming an interconnect structure
US8881066B2 (en) * 2011-12-29 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mandrel modification for achieving single fin fin-like field effect transistor (FinFET) device

Also Published As

Publication number Publication date
US8954913B1 (en) 2015-02-10
US20150113484A1 (en) 2015-04-23
US9613177B2 (en) 2017-04-04
CN104517005B (zh) 2018-05-25
TW201520799A (zh) 2015-06-01
CN104517005A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
TWI545456B (zh) 使用自對準雙圖案化技術產生將被製造之電路佈局的方法
US8312394B2 (en) Method and apparatus for determining mask layouts for a spacer-is-dielectric self-aligned double-patterning process
US9594867B2 (en) DRC-based hotspot detection considering edge tolerance and incomplete specification
US20200380193A1 (en) Pin access hydrid cell height design
US8993224B2 (en) Multiple patterning process for forming trenches or holes using stitched assist features
US8802574B2 (en) Methods of making jogged layout routings double patterning compliant
US9026971B1 (en) Multi-patterning conflict free integrated circuit design
US11790151B2 (en) System for generating layout diagram including wiring arrangement
TW201539115A (zh) 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
US11030372B2 (en) Method for generating layout diagram including cell having pin patterns and semiconductor device based on same
US20200104447A1 (en) Routing-resource-improving method of generating layout diagram and system for same
US20130232456A1 (en) Optical proximity correction methods for masks to be used in multiple patterning processes
US9465907B2 (en) Multi-polygon constraint decomposition techniques for use in double patterning applications
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
WO2007038972A1 (en) Method of making an integrated circuit
US11592751B2 (en) Method of manufacturing photo masks
US6413685B1 (en) Method of reducing optical proximity effect
US8921016B1 (en) Methods involving color-aware retargeting of individual decomposed patterns when designing masks to be used in multiple patterning processes
Pikus Decomposition technologies for advanced nodes
US20230176470A1 (en) Method of generating curve sub-resolution assist feature (sraf), method of verifying mask rule check (mrc), and method of manufacturing mask including method of generating the same
US20230289508A1 (en) Dummy cells placed adjacent functional blocks
Jeong et al. Lithography aware design optimization using ILT
Jun et al. Improvement of KrF contact layer by inverse lithography technology with assist feature
Shim et al. Overcome the process limitation by using inverse lithography technology with assist feature
Shim et al. Patterning of 90nm node Flash contact hole with assist feature using KrF

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees