TWI542994B - 介面資源分析裝置及其方法 - Google Patents
介面資源分析裝置及其方法 Download PDFInfo
- Publication number
- TWI542994B TWI542994B TW103140940A TW103140940A TWI542994B TW I542994 B TWI542994 B TW I542994B TW 103140940 A TW103140940 A TW 103140940A TW 103140940 A TW103140940 A TW 103140940A TW I542994 B TWI542994 B TW I542994B
- Authority
- TW
- Taiwan
- Prior art keywords
- monitoring
- storage device
- function module
- tested
- module
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
本發明係關於一種介面資源分析裝置及方法,特別是關於電子裝置的硬體介面資源分析裝置及方法,用以產生電子裝置內各個功能模組使用一硬體介面之分析資料。
第1圖為已知技術之電子裝置之各個功能模組透過介面單元存取儲存裝置之示意圖。電子裝置100包含多個功能模組140,藉由積體電路技術可實現將電子裝置100整合於一系統單晶片(System-on-Chip)中。電子裝置100之多個功能模組可包含有:中央處理器、圖形處理器、影像解碼器、聲音解碼器等。
當一功能模組執行其對應的功能時,需經由介面單元150使用儲存裝置10以儲存各相對應的運算指令、待處理之訊號資料、經運算處理之訊號資料、處理結果及/或各種控制訊號與資料。各個功能模組可共用儲存裝置10,在同一時間僅能由一個功能模組透過介面單元150來存取儲存裝置10。而介面單元150係依據預定的仲裁原則,仲裁與管理該些功能模組存取儲存裝置10之使用權限。
由於各個功能模組執行其功能時,對於儲存裝置之存取需求具有本質上的差異,以及各個功能模組在不同的操作情境下之存取需求亦也有所不同;例如聲音解碼器執行音訊訊號處理時,對於儲存裝置存取需求的總量通常為各功能模組的一般平均值,但由於音訊訊號的解碼操作須連續進行以及避免產生爆音的考量,聲音解碼器對於儲存裝置存取需求的反應時間通常較為重要,因此需要一高度優先權而中度使用量的存取使用權限。現有技術中係利用模擬各功能模組操作於不同情境下來推測其存取儲存裝置10的需求,進而決定介面單元150對各功能模組存取儲存裝置10的仲裁原則,然而,模擬的情境與實際情境常有出入,導致所據以決定的仲裁原則無法滿足各功能模組的存取需求。
鑑於先前技術之不足,本發明之目的在於提供一種介面資源分析裝置及其方法,以透過實際情境分析所產生之分析資料,讓使用者得據以判斷現行仲裁原則是否滿足各功能模組的存取需求,並對仲裁原則進行符合實際情境之最佳化設計。
本發明揭露了一種介面資源分析裝置,用來分析複數個功能模組透過一介面單元存取一儲存裝置之操作,其包含:一控制單元,用來選擇一監控模式以及選擇一待測功能模組;一監控單元,根據選定之監控模式,監控相關於待測功能模組存取儲存裝置之操作行為,以產生一監控資料;以及一運算單元,根據選定之監控模式,對監控資料進行運算,以產生一分析資料。
本發明另揭露了一種介面資源分析方法,用來分析複數個功能模組透過一介面單元存取一儲存裝置之操作,其包含:選擇一監控模式與選擇一待測功能模組;根據選定之監控模式,監控相關於待測功能模組存取儲存裝置之操作行為,以產生一監控資料;以及根據選定之監控模式,對監控資料進行運算,以產生一分析資料。
本發明另揭露了一種介面資源分析裝置,用來分析一包含監控單元之電子裝置內的複數個功能模組透過一介面單元存取一儲存裝置之操作,其包含:一控制單元,用來選擇一監控模式與選擇一待測功能模組,以使電子裝置之監控單元據以監控相關於待測功能模組存取儲存裝置之操作行為,產生一監控資料;以及一運算單元,根據選定之監控模式,對監控資料進行運算,以產生一分析資料。
本案圖式中所包含之各元件列示如下:
10‧‧‧儲存裝置
100‧‧‧電子裝置
101‧‧‧中央處理器
102‧‧‧圖形處理器
103‧‧‧影像解碼器
104‧‧‧影像縮放器
130‧‧‧解調單元
140‧‧‧功能模組
150‧‧‧介面單元
200、400‧‧‧介面資源分析裝置
201、401‧‧‧控制單元
202、302‧‧‧監控單元
203、402‧‧‧運算單元
204‧‧‧偵測模組
205‧‧‧計數模組
300、700‧‧‧電子裝置
301‧‧‧記憶體介面單元
303、404‧‧‧輸出/輸入介面
310‧‧‧匯流排
S101~S106、S201~S210、S301~S309‧‧‧步驟
mclk‧‧‧記憶體介面單元之系統時脈
G‧‧‧同意訊號
R‧‧‧需求訊號
第1圖係已知技術之電子裝置內之各個功能模組透過介面單元存取儲存裝置之示意圖。
第2圖係本發明之介面資源分析裝置之一實施例之示意圖。
第3圖係本發明之介面資源分析裝置應用於電子裝置之示意圖。
第4A圖係本發明之介面資源分析裝置操作於反應時間模式之步驟流程圖。
第4B圖係本發明之介面資源分析裝置操作於反應時間模式之訊號時序圖。
第5A圖係本發明之介面資源分析裝置操作於效率模式之步驟流程圖。
第5B圖係本發明之介面資源分析裝置操作於效率模式之訊號時序圖。
第6A圖係本發明之介面資源分析裝置操作於使用率模式之步驟流程圖。
第6B圖係本發明之介面資源分析裝置操作於使用率模式之訊號時序圖。
第7圖係依據本發明設置介面資源分析裝置之另一實施例之示意圖。
請參考第2圖,其係本發明之介面資源分析裝置之一實施例示意圖。介面資源分析裝置200用以分析一電子裝置中多個功能模組透過一介面單元存取一儲存裝置的操作,其包含控制單元201、監控單元202、以及運算單元203。控制單元201用以讓使用者自複數個監控模式中選擇一監控模式,並讓使用者自該電子裝置之複數個功能模組中選擇一功能模組,作為一待測功能模組。介面資源分析裝置200支援的監控模式可包含:用以監控反應時間之反應時間模式、用以監控效率之效率模式、以及用以監控使用率之使用率模式。使用者可透過一使用者介面輸入指令至控制單
元201,以使控制單元201自該些監控模式中選擇一所欲執行的監控模式,並選擇一所欲監控的功能模組。
監控單元202根據被選擇之監控模式進行監控待測功能模組存取該儲存裝置之操作,而產生一監控資料。在一實施例中,監控單元202包含偵測模組204及計數模組205。偵測模組204用以偵測相關於待測功能模組存取儲存裝置之操作,據以產生一計數控制訊號。計數模組205用以根據該計數控制訊號而產生監控資料。運算單元203根據控制單元之所選擇之監控模式,對監控單元202所產生之監控資料進行運算處理,以得到分析資料。透過收集複數個功能模組及其對應之各種監控模式所得之分析資料,使用者可藉此判斷現行之仲裁原則所管理之介面資源是否符合需求。
請參考第3圖,其係為本發明之介面資源分析裝置應用於電子裝置300之示意圖。電子裝置300包含但不限於複數個功能模組:中央處理器101,作為電子裝置300的運算核心,用以執行作業系統的運行、及一般性整數與浮點運算等操作;圖形處理器102,用以處理二維或三維圖形運算;影像解碼器103,用以對經編碼之影像資料進行解碼處理;聲音解碼器104,用以對經編碼之音訊資料進行解碼處理;影像縮放器105,用以對影像訊號進行縮放處理;及解調單元130,用以對經調變的訊號進行解調處理。電子裝置300內之各功能模組係藉由匯流排310連接到記憶體介面單元301以存取儲存裝置10,記憶體介面單元301依據預定的仲裁
原則,仲裁與管理該些功能模組存取儲存裝置10之使用權限。在第3圖之實施例中,介面資源分析裝置200係藉由各功能模組傳輸於記憶體介面單元301之訊號來監控各功能模組,然而,在實施上,本發明之介面資源分析裝置200亦可藉由匯流排310連接到各功能模組,以監控各功能模組存取儲存裝置10之操作。下文中將藉由具體實施例來說明本發明之介面資源分析裝置200於各種監控模式之操作。
以中央處理器101對儲存裝置10進行存取為例。當中央處理器101進行運算時,需要從儲存裝置10讀取運算相關之指令代碼及資料,此時中央處理器101將透過匯流排310對記憶體介面單元301提起需要使用儲存裝置10的存取需求。由於儲存裝置10是供各功能模組分時共用,因此記憶體介面單元301通常無法立即提供中央處理器101進行存取,需等待當下正在存取儲存裝置10的功能模組進行至適當程度而結束存取時,再由記憶體介面單元301依據仲裁原則判斷是否准許由中央處理器101開始存取儲存裝置10。而當中央處理器101開始存取儲存裝置10後,直到記憶體介面單元301依據仲裁原則而結束該次中央處理器101之存取,再由其他功能模組進行其所對應的存取,而這段由中央處理器101發起存取需求至該次存取結束的時間,可以視為記憶體介面單元301對中央處理器101之反應時間,此時間代表在現行的仲裁原則下,中央處理器101一旦提起存取需求,需要等待多久的時間後,才能完成存取而獲得對應的資源。
因此,當本發明之介面資源分析裝置200操作於反應時間模式時,即是用以偵測記憶體介面單元301對待測功能模組之反應時間。請參考第4A及4B圖,其係為本發明之介面資源分析裝置200操作於反應時間模式時之步驟流程圖與對應的訊號時序圖。在此實施例中係以監控記憶體介面單元301對中央處理器101之反應時間為例。步驟S101,控制單元201自複數監控模式中選擇反應時間模式,以及自電子裝置300中選擇中央處理器101作為待測功能模組。實施上,使用者可透過一使用者介面來輸入指令,以使控制單元201選擇反應時間模式,以及選擇中央處理器101作為待測功能模組。步驟S102,偵測模組204偵測中央處理器101是否發起存取需求,例如在圖4B中,當對應中央處理器101之需求訊號R自低準位升至高準位,代表中央處理器101發起存取需求,因此,偵測模組204可藉由監控對應中央處理器101之需求訊號R之狀態,判斷中央處理器101是否發起存取需求,當偵測到中央處理器101發起存取需求,偵測模組204即產生對應的計數控制訊號至計數模組。步驟S103,計數模組205根據計數控制訊號啟動計數。步驟S104,偵測模組204偵測中央處理器101存取儲存裝置10之操作是否結束,例如在圖4B中,對應中央處理器101之許可訊號G自高準位降至低準位代表存取結束,因此,偵測模組204可藉由監控對應中央處理器101之許可訊號G是否自高準位降至低準位以判斷中央處理器101存取儲存裝置10之操作是否結束,當中央處理器101之存取操作結束時,偵測模組204即產生對應的計數控制訊號至計
數模組。步驟S105,計數模組205根據計數控制訊號停止計數,此時,計數模組205之計數值代表中央處理器101自發起存取需求至結束該次存取的反應時間之監控資料,例如計數值為30。步驟S106,運算單元203根據監控模式,對監控資料進行運算而產生分析資料,在反應時間模式下,運算單元203係根據計數模組計數所使用之時脈週期,將計數值轉換為時間值,例如此計數模組使用之時脈週期為10ns,則本次監控所得之中央處理器101之反應時間分析資料為300ns。
如前所述,由於音訊訊號的解碼操作須連續進行,以避免音訊爆音,聲音解碼器104對於儲存裝置10的存取需求需要相對迅速的反應,故對應聲音解碼器104的反應時間分析資料通常呈現較其他功能模組更迅速的反應。然而,對應聲音解碼器104發起的存取需求而獲得的存取,卻未必對該存取有效率地運用,以至於需要頻繁地對儲存裝置10發起存取需求以讀取下一待解碼之音訊資料,如此將可能排擠到其他功能模組對於儲存裝置10的介面資源。因此分析記憶體介面單元301可操作於效率模式,以分析各功能模組對應的存取效率。
以聲音解碼器104對儲存裝置10進行存取為例。聲音解碼器104可能在撥放一首歌的時間內,持續地對於記憶體介面單元301發起複數次的存取需求,以從儲存裝置10讀取該首歌各段待解碼的音訊資料。聲音解碼器104發起存取需求期間與實際存取期間的比值,可以視為聲音解碼器104使用記憶體介面單元301之效
率,此比值代表在現行的仲裁原則下,聲音解碼器104在所發起的存取需求的期間內,實際獲得多少時間進行儲存裝置10之存取。例如,當聲音解碼器104異常頻繁的發起存取需求,但每次實際存取的時間並不長,意即自儲存裝置10讀取一較短的待解碼音訊資料即停止存取,代表聲音解碼器104對介面資源運用效率不佳,可據以推測是否聲音解碼器104得設計更長的資料緩存深度,使每次提起存取需求可讀取一較長的音訊資料而存入資料緩存中,以避免頻繁發起對於儲存裝置10的存取需求。
因此,當介面資源分析裝置200操作於效率模式時,即是用以偵測記憶體介面單元301對待測功能模組之效率。請參考第5A及5B圖,其係為介面資源分析裝置200操作於效率模式時之步驟流程圖與對應的訊號時序圖。在此實施例中係以監控聲音解碼器104對記憶體介面單元301之效率為例。步驟S201,控制單元201自複數監控模式中選擇效率模式,以及自電子裝置300中選擇聲音解碼器104作為待測功能模組。步驟S202,偵測模組204偵測聲音解碼器104是否發起存取需求,而當偵測到聲音解碼器104發起存取需求,偵測模組204即產生對應一第一計數的計數控制訊號至計數模組205。步驟S203,計數模組205根據計數控制訊號啟動該第一計數。步驟S204,偵測模組204偵測聲音解碼器104是否獲得存取同意,例如在第5B圖中,對應聲音解碼器104之許可訊號G自低準位升至高準位代表獲得存取同意,因此,偵測模組204可藉由監控對應聲音解碼器104之許可訊號G是否自低準位升至高準位以判
斷聲音解碼器104是否獲得記憶體介面單元301之存取同意,當聲音解碼器104獲得存取同意時,偵測模組204即產生對應一第二計數的計數控制訊號至計數模組205。步驟S205,計數模組205根據計數控制訊號啟動該第二計數。步驟S206,偵測模組204偵測聲音解碼器104存取儲存裝置10之操作是否結束,在實施原理上與訊號時序上如同步驟S104,不在此贅述,當聲音解碼器104之存取操作結束時,偵測模組204即產生對應該第一計數與該第二計數的計數控制訊號至計數模組205,以停止該第一計數與該第二計數。步驟S207,計數模組205根據計數控制訊號停止該第一計數及停止該第二計數,此時,第一計數之計數值代表聲音解碼器104自發起存取需求至結束該次存取的一次需求計數,第二計數之計數值代表聲音解碼器104自開始存取至結束該次存取的一次存取計數。為提升分析資料準確性,需累計待測功能模組多次存取操作所得到該第一計數之計數值及該第二計數之計數值,再藉以分析對應待測功能模組之效率。步驟S208,計數模組205判斷該第一計數之計數值是否達到一預定值,當該第一計數之計數值尚未達預定值時,偵測模組204與計數模組205將持續進行步驟S202至S207,以監控對應聲音解碼器104後續的存取操作,並持續對應地進行該第一計數與該第二計數,以累計該第一計數之計數值與該第二計數之計數值;當該第一計數之計數值達到預定值時,進行步驟S209。步驟S209,當該第一計數之計數值達到預定值,該監控單元202將該第一計數之計數值及該第二計數之計數值輸出為監控資料。步驟
S210,運算單元203對監控資料進行運算而產生分析資料,在效率模式下,運算單元203係根據計數模組205之第一計數值及第二計數值之比值,以及其所分別使用之第一時脈週期與第二時脈週期,以產生分析資料。例如第一計數及第二計數所分別使用之第一時脈週期與第二時脈週期皆為10ns,且第一計數之計數值為100萬次,第二計數之計數值為1萬次,則本次監控所得之聲音解碼器104之效率分析資料為1%。在前述實施例中,係以第一計數值達到一預定值做為停止監控的條件,然而,在其它實施例中,亦可利用第二計數值是否達到一預定值做為停止監控的條件,或是監控制一預定時間長度來得效率分析資料。
如前所述,介面資源分析裝置200亦可操作於使用率模式,藉以分析各功能模組相對於整體介面資源的使用比例。在一段電子裝置300操作時間區間內,一功能模組在這段時間區間內進行複數次存取的總累計存取歷時,與該段操作時間區間之長度的比值,即為該功能模組對記憶體介面單元301的使用率。
請參考第6A及6B圖,其係為本發明之介面資源分析裝置200操作於使用率模式時之步驟流程圖與對應的訊號時序圖。在此實施例中係以監控聲音解碼器104之使用率為例。步驟S301,控制單元201自複數監控模式中選擇使用率模式,以及自電子裝置300中選擇聲音解碼器104作為待測功能模組。而當監控模式為使用率模式時,偵測模組204即產生對應一第一計數的計數控制訊號至計數模組205。步驟S302,計數模組205根據計數控制訊
號啟動第一計數。步驟S303,偵測模組204偵測聲音解碼器104是否獲得存取同意。當聲音解碼器104獲得存取同意時,偵測模組204即產生對應一第二計數的計數控制訊號至計數模組205。步驟S304,計數模組205根據計數控制訊號啟動第二計數。步驟S305,偵測模組204偵測聲音解碼器104存取儲存裝置10之操作是否結束,當聲音解碼器104之存取操作結束時,偵測模組204即產生對應第二計數的計數控制訊號至計數模組205。步驟S306,計數模組205根據計數控制訊號停止第二計數。步驟S307,計數模組205判斷第一計數之計數值是否達到一預定值,當第一計數之計數值尚未達到該預定值時,偵測模組204與計數模組205將持續進行步驟S303至S306,以持續累計第二計數對應聲音解碼器104各次存取操作之計數值。當第一計數之計數值達到該預定值,計數模組205停止第一計數,並將第一計數之計數值及第二計數之計數值輸出為監控資料。步驟S309,運算單元203對監控資料進行運算而產生分析資料,在使用率模式下,運算單元203係根據第一計數與第二計數計數時所分別使用之第一時脈週期與第二時脈周期,將第一計數之計數值及第二計數之計數值分別轉換為總操作時間及總存取時間,而將總存取時間與總操作時間的比值輸出為分析資料。舉例來說,計數模組205所使用之第一時脈週期與第二時脈週期皆為10ns,且累計所得之第一計數之計數值為100萬次,累計所得之第二計數之計數值為30萬次,則本次監控所得之聲音解碼器104之使用率之分析資料為30%。為代表在此預定監控時間內,記憶體介面
單元301分配給聲音解碼器104的介面資源達30%。
請參考第7圖,其係本發明之介面資源分析裝置之另一實施例應用於一電子裝置之示意圖。相較於第3圖中之電子裝置300,在此實施例中,電子裝置700內設置有一監控單元302、以及一輸出/輸入介面303,而介面資源分析裝置400係設置於電子裝置700外,介面資源分析裝置400內設置有一輸出/輸入介面404,用以連接電子裝置700之輸出/輸入介面303。介面資源分析裝置400之控制單元401及運算單元402之操作係類似或相同於第3圖之介面資源分析裝置200之控制單元201及運算單元203,不同的是,控制單元401所產生之控制訊號係透過輸出/輸入介面404及輸出/輸入介面303傳送至電子裝置700之監控單元302。而監控單元302之操作亦類似或相同於第3圖之介面資源分析裝置200之監控單元202,不同的是,監控單元302所產生之監控資料係透過輸出/輸入介面303及輸出/輸入介面404傳送至運算單元402。其中,介面資源分析裝置400之控制單元401、運算單元402、及輸出/輸入介面404可以利用可規劃邏輯閘陣列(FPGA)實現於一般設計開發平台上、或利用計算機系統搭配軟體來實現,以提供介面資源分析資料的彈性運用及開發平台整合。當前述之介面資源分析裝置400整合於一可藉以更新記憶體介面單元301相關設定的裝置時,使用者可藉由使用介面資源分析裝置400所產生之分析資料,對應地更新記憶體介面單元301的仲裁原則,並再次使用介面資源分析裝置400產生更新仲裁原則後所對應的分析資料,以供反覆驗證與修改。因此,本
發明之介面資源分析裝置400能即時且動態地產生分析資料與進行對應仲裁原則的實施與驗證,而該仲裁原則可包含但不限於優先權表、最高優先權等等。例如當使用者觀測得電子裝置700所播放之聲音訊號產生爆音,且介面資源分析裝置400產生之聲音解碼器104之反應時間之分析資料亦過長時,使用者可藉由更新記憶體介面單元301的優先權表,將聲音解碼器104所對應之優先權順位提高一定程度以避免爆音,並且可透過產生其他功能模組相對於該經修改優先權表之記憶體介面單元301之分析資料,以判斷該優先權表的更動對其他功能模組之介面資源是否造成其它不當的影響。
綜上所述,本發明之介面資源分析裝置可提供各功能模組存取儲存裝置操作之真實的分析資料,藉以使用者可適當地調整記憶體介面單元分配介面資源之機制,讓介面資源得到最有效的運用。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
200‧‧‧介面資源分析裝置
201‧‧‧控制單元
202‧‧‧監控單元
203‧‧‧運算單元
204‧‧‧偵測模組
205‧‧‧計數模組
Claims (14)
- 一介面資源分析裝置,用以分析複數個功能模組透過一介面單元使用一儲存裝置之操作,該介面資源分析裝置包含:一控制單元,用以自複數個監控模式中選擇一監控模式,並自該複數個功能模組中,選擇一功能模組,作為待測功能模組;一監控單元,根據該被選定之監控模式,監控相關於該待測功能模組存取該儲存裝置之操作,以產生一監控資料;及一運算單元,根據該被選定之監控模式,對該監控資料進行運算,以產生一分析資料。
- 如申請專利範圍第1項所述之介面資源分析裝置,其中該監控單元包含:一偵測模組,用以偵測相關於該待測功能模組存取該儲存裝置之操作,以據以產生一計數控制訊號;及一計數模組,用以根據該計數控制訊號,產生該監控資料。
- 如申請專利範圍第2項所述之介面資源分析裝置,其中當該被選定之監控模式為一第一監控模式時,該偵測模組偵測該待測功能模組對該儲存裝置發出存取需求之時間點與該待測功能模組對該儲存裝置存取結束之時間點,對應地產生該計數控制訊號。
- 如申請專利範圍第2項所述之介面資源分析裝置,其中當該被選定之監控模式為一第二監控模式時,該偵測模組在一預定時間 內,偵測該待測功能模組對該儲存裝置進行存取之時間區間,對應地產生該計數控制訊號。
- 如申請專利範圍第4項所述之介面資源分析裝置,在該預定時間內,該計數模組依據該計數控制訊號在該待測功能模組對該儲存裝置進行存取之該時間區間內進行計數,以產生該監控資料。
- 如申請專利範圍第2項所述之介面資源分析裝置,其中當該被選定之監控模式為一第三監控模式時,該偵測模組偵測該待測功能模組對該儲存裝置發出存取需求之時間區間及該待測功能模組對該儲存裝置進行存取之時間區間,對應地產生該計數控制訊號。
- 如申請專利範圍第6項所述之介面資源分析裝置,其中該計數模組依據該計數控制訊號在該待測功能模組對該儲存裝置發出存取需求之時間區間內進行一第一計數;並且該計數模組依據該計數控制訊號在該待測功能模組對該儲存裝置進行存取之時間區間內進行一第二計數,以產生該監控資料。
- 一種介面資源分析方法,用以分析複數個功能模組透過一介面單元使用一儲存裝置之操作,該介面資源分析方法包含:自複數個監控模式中選擇一監控模式,並自該複數個功能模組中,選擇一功能模組,作為待測功能模組;根據該被選定之監控模式,監控相關於該待測功能模組存取該儲存裝置之操作,以產生一監控資料;及根據該被選定之監控模式,對該監控資料進行運算,以產生一分析資料。
- 如申請專利範圍第8項所述之介面資源分析方法,其中當該被選定之監控模式為一第一監控模式時,該產生該監控資料的步驟包含:偵測該待測功能模組對該儲存裝置發出存取需求之時間點與偵測該待測功能模組對該儲存裝置存取結束之時間點,以據以產生該監控資料。
- 如申請專利範圍第8項所述之介面資源分析方法,其中當該被選定之監控模式為一第二監控模式時,該產生該監控資料的步驟包含:在一預定時間內,偵測該待測功能模組對該儲存裝置進行存取之時間區間,以據以產生該監控資料。
- 如申請專利範圍第10項所述之介面資源分析方法,其中該分析資料係相關於該待測功能模組對該儲存裝置進行存取之時間區間之長度與該預定時間之長度之比值。
- 如申請專利範圍第8項所述之介面資源分析方法,其中當該被選定之監控模式為一第三監控模式時,該產生該監控資料的步驟包含:偵測該待測功能模組對該儲存裝置發出存取需求之時間區間及該待測功能模組對該儲存裝置進行存取之時間區間,以據以產生該監控資料。
- 如申請專利範圍第12項所述之介面資源分析方法,其中該分析資料係相關於該待測功能模組對該儲存裝置發出存取需求之時 間區間之長度與該待測功能模組對該儲存裝置進行存取之時間區間之長度之比值。
- 一介面資源分析裝置,用以分析一電子裝置內之複數個功能模組透過一介面單元使用一儲存裝置之操作,該電子裝置包含一監控單元,該介面資源分析裝置包含:一控制單元,用以自複數個監控模式中選擇一監控模式,並自該複數個功能模組中,選擇一功能模組,作為待測功能模組,以使該電子裝置之監控單元據以監控相關於該待測功能模組存取該儲存裝置之操作,產生一監控資料;以及一運算單元,根據該被選定之監控模式,對該監控資料進行運算,以產生一分析資料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103140940A TWI542994B (zh) | 2014-11-26 | 2014-11-26 | 介面資源分析裝置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103140940A TWI542994B (zh) | 2014-11-26 | 2014-11-26 | 介面資源分析裝置及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201619824A TW201619824A (zh) | 2016-06-01 |
TWI542994B true TWI542994B (zh) | 2016-07-21 |
Family
ID=56755006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103140940A TWI542994B (zh) | 2014-11-26 | 2014-11-26 | 介面資源分析裝置及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI542994B (zh) |
-
2014
- 2014-11-26 TW TW103140940A patent/TWI542994B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201619824A (zh) | 2016-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20210011451A (ko) | 하드웨어 가속을 위한 하드웨어 리소스들의 임베디드 스케줄링 | |
US9009368B2 (en) | Interrupt latency performance counters | |
EP2437168A2 (en) | Method and device for balancing load of multiprocessor system | |
KR20160056723A (ko) | 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템의 작동 방법 | |
US8453122B2 (en) | Symmetric multi-processor lock tracing | |
US9286120B2 (en) | Resource management with dynamic resource budgeting | |
US9460032B2 (en) | Apparatus and method for processing an interrupt | |
EP2795503A1 (en) | Secure direct memory access | |
WO2017032265A1 (zh) | 一种应用推送方法、装置及服务设备 | |
KR20140002788A (ko) | 커서 제어 방법 | |
US9541987B2 (en) | Generic host-based controller latency method and appartus | |
US10643736B2 (en) | Method, apparatus and electronic device for read/write speed testing | |
US9495224B2 (en) | Switching a locking mode of an object in a multi-thread program | |
TWI542994B (zh) | 介面資源分析裝置及其方法 | |
TW201435570A (zh) | 週期活動調整 | |
JP6627475B2 (ja) | 処理リソース制御プログラム、処理リソース制御装置、および処理リソース制御方法 | |
CN114138683A (zh) | 主机内存访问方法、装置、电子设备及存储介质 | |
TWI556601B (zh) | 計算裝置效能監測器 | |
JP6379841B2 (ja) | 情報処理装置、試験方法および試験制御プログラム | |
WO2009096161A1 (ja) | プロセッサ性能解析装置、方法及びシミュレータ | |
KR101721341B1 (ko) | 이종 멀티코어 환경에서 사용되는 수행장치 결정 모듈 및 이를 이용한 수행장치 결정방법 | |
CN105630714B (zh) | 接口资源分析装置及其方法 | |
US9690727B2 (en) | System internal latency measurements in realtime applications | |
WO2018049821A1 (zh) | 请求源响应的仲裁方法、装置及计算机存储介质 | |
CN111221736A (zh) | 一种设备耗电方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |