TWI521663B

TWI521663B - 整合電源供應之設備

Info

Publication number: TWI521663B
Application number: TW102124487A
Authority: TW
Inventors: 陳元文; 林耀慶; 謝素云; 劉威; 龔順強
Original assignee: 格羅方德半導體私人有限公司
Priority date: 2012-08-02
Filing date: 2013-07-09
Publication date: 2016-02-11
Also published as: CN103633061A; US20140035155A1; US8716856B2; TW201409646A; CN103633061B

Description

整合電源供應之設備

本發明係關於一種整合電源供應之設備。

隨著技術演變進入次微米時代，有期望將不同的電路元件整合到單一晶片或積體電路(IC)內。也有期望將不同晶片同時垂直地並且水準地整合到單一封裝以形成2.5D或3D IC封裝。然而，要將這些不同類型的設備整合在單一晶片或單一封裝內是有困難。尤其是，這些設備中有某些可具有不同的電源需求。有時候，額外的穩壓器(voltage regulators)或電荷泵(charge pumps)等可用於迎合需要不同電源供應的不同電路。因此，一般地使用額外的電路及長電源供應線以提供電源供應至整個晶片或封裝。這些不合意地消耗大量電源以及晶片或封裝空間並且對於提供電源至不同設備沒有效果。

由前述說明，期望提供具有高電路效能的設備，其所需要的功耗較少及/或晶片或封裝尺寸得以縮減。也期望提供強化可攜性(portability)的較小產品。另外，期望提供製程以供形成與未來用於形成2.5D與3D IC或封裝的製程完全相容的設備。

具體實施例普遍地是關於半導體設備。在一具體實施例中，揭露的是半導體設備。半導體設備包含晶粒。晶粒包含具有第一與第二主表面的晶粒基板。半導體設備包含置於晶粒基板的第二主表面下方的電源模組。電源模組是經由矽穿孔(TSV)接點電耦合於晶粒。

在另一具體實施例中，呈現的是用於形成半導體設備的方法。本方法包含提供晶粒。晶粒包含具有第一與第二主表面的晶粒基板。在晶粒基板的第二主表面下方提供電源模組。電源模組是經由矽穿孔(TSV)接點電耦合於晶粒。

在又一具體實施例中，呈現的是用於形成半導體設備的方法。本方法包含提供具有第一與第二主表面的晶圓。在晶圓的第二主表面下方提供電源模組。電源模組是經由矽穿孔(TSV)接點電耦合於晶圓。

透過參考底下說明及附圖，本文所揭露具體實施例的這些及其它優點及特徵將明顯。另外，應理解的是，本文所述各種具體實施例的特徵不互斥並且可存在於各種組合及排列中。

100、200、300、400、500‧‧‧半導體設備

110‧‧‧晶粒

110a‧‧‧頂部晶粒表面

110b、110b₁‧‧‧底部晶粒表面

110₁‧‧‧底部晶粒

110₂‧‧‧頂部晶粒

110_2-(x-1)‧‧‧中間晶粒

115‧‧‧晶粒基板

116a‧‧‧第一主基板表面

116b‧‧‧第二主表面

120‧‧‧電源模組

122‧‧‧電源

126‧‧‧第一端子

128‧‧‧第二端子

130‧‧‧介電層

130a‧‧‧SRAM

130b‧‧‧快閃EPROM模組

131‧‧‧邏輯模組

132‧‧‧I/O匯流排模組

133‧‧‧處理器模組

134‧‧‧微控制器模組

135‧‧‧電荷泵模組

136a‧‧‧類比對數位轉換器模組

136b‧‧‧數位對類比轉換器模組

140‧‧‧電路組件

150‧‧‧矽穿孔(TSV)接點

157‧‧‧絕緣襯

160‧‧‧金屬級

164‧‧‧互連件

170‧‧‧介電層

370‧‧‧凸塊連接件

380‧‧‧插入件

380a‧‧‧第一插入件表面

380b‧‧‧第二插入件表面

410、412、414、416、510、512、514、516‧‧‧步驟

Mx‧‧‧金屬層級

Vx‧‧‧導孔層級

在附圖中，相同的參考元件符號在不同視圖中普遍地意指相同的部分。還有，附圖未必依照比例，反而在描述本發明的原理時普遍地予以強調。本發明的各個具體實施例是參考底下附圖予以說明。

第1a至1c圖表示半導體設備的一具體實施例的各種視圖；第2圖表示半導體的另一具體實施例；第3a至3c圖表示半導體設備的其他具體實施例；以及第4至5圖表示用於形成半導體設備的製程的各個具體實施例的流程圖。

具體實施例是關於半導體設備或積體電路(IC)。半導體設備可包含一顆或多顆晶粒。對於超過一顆晶粒的情況，可將晶粒列置(arrange)在平面配置(arrangement)、垂直配置、或其組合中。例如，晶粒可包含記憶體設備、邏輯設備、通訊設備、光電設備、數位元信號處理器(DPS)、微控制器、系統晶片(SOC)以及其他種設備或其組合。可將此半導體設備合併到如電話、電腦、行動智慧型產品等電子產品或設備內。

第1a圖表示半導體設備100的一具體實施例的簡化側視圖，而第1b圖則表示半導體設備的剖面圖。請參閱第1a至1b圖，半導體設備是具有晶粒110的設備封裝。晶粒可為單粒化晶粒(singulated die)。例如，處理晶圓以具有複數個晶粒。切割經處理的晶圓以使晶粒單粒化。

晶粒包含晶粒基板115。晶粒基板可為半導體基板。例如，晶粒基板可為矽基板。其他種半導體基板也可有作用。例如，晶粒基板可為上覆矽絕緣體(silicon-on-insulator)、矽鍺或其他種半導體基板。晶粒基板包含第一與第二主基板表面116a、116b。第一主基板表面116a例如可稱為前端或主動(active)基板表面，以及第二主表面116b例如可稱為背端或非主動(inactive)基板表面。表面的其他名稱(designation)也可有作用。

非主動基板表面可當作底部晶粒表面110b。底部晶粒表面可與介電層170連結(lined)。主動表面為電路元件140形成於其上的基板的表面。元件例如包含具有柵極和源極/汲極(s/d)區的電晶體。提供其他種電路元件也可有作用。例如，基板可包含主動(active)及被動(passive)元件的組合。

組件可藉由設置於一或複數個金屬層級160(metal level)的互連件164(interconnect)予以互連。金屬層級例如是設置於基板的第一表面上的介電層130之上。介電層作用為預金屬介電(pre-metal dielectric，PMD)層。PMD層例如可為矽氧化物。其他種介電材料也可作用為PMD層。通常地，接點是用於將如電晶體的源極/汲極與柵極的前端設備連接至互連金屬層(interconnect metal layer)。接點例如是鎢接點。其他種導電材料可作用為接點。第一金屬層級(例如，M0)是設置在PMD層上。第一金屬層級包含形成於內金屬介電(intra-metal dielectric，IMD)層中的互連件164。互連件例如是銅或銅合金互連件。如鋁(Al)等的其他種導電材料可用於形成互連件。

可於第一金屬層級之上設置額外的金屬層級。在互連介電(ICD)層中形成金屬層級。ICD層例如包含下與上部位。下部位作用為互層介電(inter-level dielectric，ILD)層，而上部位作用為內金屬IMD層。IMD層包含金屬層級(metal level)Mx的互連件164以及ILD包含導孔層級(via level)Vx的導孔接點162(via contact)，其中x相當於金屬層級的數目。例如，x是由1至頂部金屬層級。導孔層級Vx的導孔接點將Mx的互連件耦合至下方金屬層級Mx-1的互連件。層級或層的其他配置或名稱也可有作用。

ILD層可為單一層或多層化介電堆疊。例如，單一層可用於作用為ILD與IMD兩者或分離層(separate layers)是用於 ILD與IMD。可在ILD與IMD層之間以及ICD層之間提供蝕刻中止層。對於多層化ICD，ILD與IMD可包含相同或不同的材料。

ICD的介電材料可包含低介電常數(LK)或超低介電常數(ULK)介電材料。可使用各種低介電常數或超低介電常數材料，如有機矽酸鹽玻璃(OSG)、摻氟矽酸鹽玻璃(FSG)或SiCOH。其他種介電材料也可有作用。例如，介電層可包含矽氧化物、如氟化矽氧化物(FSG)之類的摻矽氧化物、如硼磷酸鹽矽酸鹽玻璃(BPSG)與磷酸鹽矽酸鹽玻璃(PSG)之類的無摻雜或有摻雜矽酸鹽玻璃、無摻雜或有摻雜熱生長矽氧化物、無摻雜或有摻雜TEOS沉積矽氧化物。

頂部晶粒表面110a可包含耦合於金屬層級中互連件的晶粒接觸墊(die contact pad)。在一具體實施例中，接觸墊可包含形成覆晶(flip chip)的球塊(ball bump)。

電源模組120是整合在設備封裝內。電源模組包含電源122。電源在一具體實施例中為電池(battery cell)。單電池例如是鋰電池。在另一具體實施例中，電源是太陽能電池。如鎳金屬氫化物(NiMH)電池之類的其他種電源也可有作用。電源可提供電壓以操作IC或晶粒。電源模組也可提供用於操作IC的複數個電壓。例如，複數個電源可用於提供複數個電壓。取決於設備需求及應用，可連接複數個電源以提供複數個電壓。電源可串聯連接以達到較高電壓，或並聯連接以提升電源電流。如串並聯連接來源的組合之類的其他電源領先(lead)配置也可有作用。

電源模組至少包含第一與第二端子126與128(terminal)。例如，電源模組包含第一與第二端子。端子的一個為正端子以及另一個為負端子。在藉由電源模組提供複數個(n)電壓的情況下，其包含n+1個端子。例如，提供n個正端子以及1個負端子。電源模組在一具體實施例中是設置在晶粒的第二表面上。例如，電源模組是設置在晶粒的第二表面上並且接觸。在一具體實施例中，電源是設置在晶粒的非主動表面上。如圖所示，端子的引線(leads)是設置於電源的相對的表面(opposing surfaces)上。如在電源的一表面上提供引線之類的其他配置也可有作用。

晶粒在一具體實施中包含矽穿孔(TSV)接點150。TSV接點是在該些矽穿孔(TSVs)中形成的。

可藉由透過例如ICD層或金屬層級的互連件使TSV接點延伸至頂部晶粒表面。在其他具體實施例中，TSV接點可經由晶粒表面延伸。TSV接點的其他配置也可有作用。可在頂部晶粒表面上設置重分佈層(RLD)。RDL包含將TSV接點耦合至晶粒接觸墊的導電跡線(conductive trace)。可提供絕緣襯157(insulating liner)以排列(line)TSVs的側壁。

TSVs是直接耦合至設置在晶粒背側上的電源模組的端子。提供任何適當數目的TSV接點也可有作用。TSV接點是藉由例如RDL層以耦合至晶粒接墊。致使電源模組直接對一個晶粒或複數個晶粒供應一個電壓或複數個電壓。

第1c圖表示晶粒110的一具體實施例的簡化佈局。如圖所示，晶粒是SOC晶片。SOC晶片包含形成於晶粒基板上的複數個功能模組。例如，SOC晶片可包含複數個記憶體模組，如SRAM與快閃EPROM模組130a、130b、邏輯模組131、I/O匯流排模組132、處理器模組133、微控制器模組134、電荷泵(charge pump)模組135、類比對數位轉換器(anolog-to-digital converter)模組136a以及數位對類比轉換器(digital-to-anolog converter)模組136b。SOC晶片可包含其他種模組。這些模組是藉由設置在晶片或晶粒的背側上的電池直接地互連及供電，在晶粒上形成系統。其他種晶片設計也可使用類似設計概念。

第2圖描述半導體設備200的另一個具體實施例。半導體設備類似於第1a至1b圖中所述。如此，共通的元件可不予以說明或細述。半導體設備200在一具體實施例中包含晶粒堆疊。晶粒堆疊包含x顆晶粒，其中x大於或等於2。例如，晶粒堆疊包含晶粒100_i-x。解說性地，晶粒堆疊包含兩顆晶粒，底部晶粒110₁與頂部晶粒110₂。提供具有其他晶粒數目的堆疊也可有作用。對於具有多於2顆晶粒的堆疊，中間晶粒110_2-(x-1)是設置在頂部與底部晶粒之間。晶粒堆疊裏的晶粒可具有相同的類型及/或尺寸。提供具有不同類型及/或尺寸的晶片的晶粒堆疊也有作用。

晶粒例如包含TSV接點150並且用於耦合至電源模組120的端子。電源模組是設置在底部晶粒的底部晶粒表面110b₁上。RDL層可設置在頂部晶粒表面上用於將導孔接點耦合至晶粒接墊。另外，晶粒的RDL提供上方對晶粒的TSV接點的連接。例如，第i顆晶粒的RDL對第i+1顆晶粒的TSV接點提供連接。應理解的，不是所有晶粒都必需具有相同的配置。例如，底部晶粒包含用於連接至電源的TSV接點，其他晶粒包含用於將第i顆晶粒連接至第i+1顆晶粒的晶粒接墊的TSV接點和RDLs，以及頂部接墊的RDL將電源連接至頂部晶粒接墊。

第3a至3c圖描述半導體設備300的其他具體實施例。請參閱第3a圖，半導體設備300包含整合在晶粒110內的電源模組120。在一具體實施例中，電源模組包含電源122以及插入件(interposer)380。插入件作用為電源設置於其上的支撐構件(support member)。插入件可由例如矽所形成。其他適用類型的材料也可用於形成插入件。

插入件包含第一與第二插入件表面380a、380b。介電層(圖未示)可排列插入件的主表面。如圖所示，電源是設置在第二插入件表面上，而晶粒則設置在第一插入件表面上。在一具體實施例中，插入件包含透過其表面所形成矽穿孔中形成的插入件接點。插入件接點例如類似於第1a至1b圖中所述的TSV接點。插入件接點能藉由第一插入件表面上所設置的晶粒致使對第二插入件表面上所設置電源的端子的連接。

晶粒例如可包含TSV接點，在其底部表面110b提供對頂部晶粒表面110a上的晶粒接墊的連接。可在第一主表面上設置RDL，提供插入件接點到晶粒的TSV接點之間的連接。

如圖所示，在第一主表面上提供單一晶粒。得以理解可在第一插入件表面上提供晶粒堆疊，如第2圖所示。例如，可藉由TSV接點將晶粒堆疊的晶粒耦合至插入件。在其他具體實施例中，可藉由TSV接點耦合晶粒，而藉由互連金屬層及凸塊連接件(bump connection)將晶粒堆疊的頂部晶粒耦合至插入件接點。

在替代具體實施例中，如第3b圖中所示，在第一插入件表面上設置複數個晶粒。例如，可以非堆疊配置來設置m顆晶粒。解說性地，在第一插入件表面上設置三顆晶粒110_1-3(例如，m=3)。晶粒在一具體實施例中包含TSV型晶粒。可藉由TSV接點將晶粒耦合至電源。在其他具體實施例中，晶粒可包含非TSV型晶粒，如第3c圖中所示。在此等具體實施例中，藉由凸塊連接件370將晶粒耦合至插入件接點。其他晶粒配置也可有作用。在某些具體實施例中，如第2圖及第3a圖中所示，設備可包含設置在第一插入件表面上的晶粒堆疊。還有，在第一插入件表面上提供晶粒堆疊及晶粒的組合也可有作用。

如所述，晶粒或一組晶粒是與其自身的電源模組整合。提供整合電源模組有利地避免長電源供應線的使用以提供電源到至少一個晶粒。另外，此配置進一步降低互連匯流排長度及/或免除某些穩壓電路的使用。因此，可大幅降低功耗。另外，上述配置也能致使形成更精巧的設備。這容許生產合併設備的更小產品，從而增強可攜性。

第4圖表示流程圖，其描述用於形成半導體設備400的製程的一個具體實施例。製程包含提供如大型積體電路(LSI)晶圓之類的晶圓，是在步驟410處理。晶圓在一具體實施例中包含類似或相同於以上關於第1a至1c圖所述的TSV型晶粒。如此，不說明或細述共通元件。例如，以矽穿孔(TSVs)製備晶圓。晶圓包含具有第一(主動)及第二(非主動)主表面的晶圓基板。晶粒例如包含形成於晶粒基板的第一或主動表面上的電路元件或複數個電路元件。在一具體實施例中，晶粒包含在晶粒基板內的矽穿孔(TSVs)中所形成的複數個矽穿孔(TSV)接點。TSVs例如可藉由深反應型離子蝕刻(DRIE)或雷射鑽孔製程予以形成。其他合適的技術也可用於形成TSVs。例如，可形成絕緣襯(insulation liner)以排列TSVs的側壁。TSVs在一具體實施例中是藉由電渡製程以銅(Cu)之類的導電材料予以填充，並且使用化學機械研磨(CMP)平整化以形成TSV接點。其他合適的技術和材料也可用於形成TSV接點。

藉由薄化晶圓的第二表面或非主動表面繼續製程以縮減晶圓的厚度。例如，藉由如研磨、CMP、RIE等製程或其組合薄化晶圓的第二表面。例如背磨製程(backgrinding process)於步驟412暴露TSV接點的底部。

於步驟414，在晶圓的第二主表面上提供電源模組。電源模組包含類似於關於第1a至1b圖中所述的電源。如所述，電源在一具體實施例中是電池。電池例如是鋰電池。在另一具體實施例中，電源是太陽能電池。如NiMH電池之類的其他種電源也可有作用。在一具體實施例中，電源模組是整體地(integrally)形成或建立在晶圓的第二主表面上。在其他具體實施例中，電源模組可予以分離形成並附著於晶圓的第二主表面。製程包含於步驟414，透過TSV接點電耦合晶圓的第一或主表面上的電源模組及電路元件。

製程可進一步或另外包含用以完成半導體設備製造的處理步驟。例如，於步驟416，晶圓可予以切割或單粒化以將晶圓分成具有整合電源模組的單獨晶粒並且進一步予以處理以形成如第1a至1b圖中所示的設備封裝。製程在其他具體實施例中可進一步包含在單粒化晶粒的頂部上安裝額外一個晶粒或複數個晶粒以形成如第2圖中所示具有整合電源模組的晶粒堆疊。

如所述，電源模組是整合在封裝的設備內。晶粒的主表面上的電路元件是透過TSV接點與設置於晶粒背側的電池直接互連並且供電。此有利地避免使用長電源供應線以提供電源至晶粒。再者，此配置進一步縮減互連匯流排長度及/或免除某些穩壓器電路的使用。因此，可大幅降低功耗。另外，上述配置也能致使形成更精巧的設備。這允許生產合併設備的更小產品，從而強化可攜性。關於第4圖所述的具體實施例是與未來形成3D ICs或封裝的製程完全相容的製程。

第5圖表示流程圖，其描述用於形成半導體設備500的製程的另一具體實施例。製程包含提供具有第一與第二主表面的晶圓。於步驟510，晶圓在一具體實施例中作用為插入件晶圓。插入件晶圓在一具體實施例中包含具有複數個插入件接點的矽晶圓。插入件接點例如類似於第4圖中所述的TSV接點。插入件接點例如可藉由針對第4圖的TSV接點所述的類似製程予以形成。如此，不說明或詳述共通元件。

薄化插入件晶圓的第二或底部表面以縮減晶圓的厚度。例如，藉由如研磨、CMP、RIE等製程或其組合薄化插入件晶圓的第二表面。於步驟512，例如背磨製程暴露插入件接點的底部。

於步驟514，在插入件晶圓的第二主表面上提供電源模組。電源模組包含關於第1a至1b圖所述類似的電源。如所述，電源在一具體實施例中是電池。電池例如是鋰電池。在另一具體實施例中，電源是太陽能電池。如NiMH電池之類的其他種電源也可有作用。在一具體實施例中，在插入件晶圓的第二主表面上整體地形成或建立電源模組。在其他具體實施例中，電源模組可予以分離形成並且附著於插入件晶圓的第二主表面。

製程也包含於步驟514在插入件晶圓的第一表面上提供一個晶粒或複數個晶粒。在一具體實施例中，晶粒可包含關於以上第1a至1c圖所述相同或類似的TSV型晶粒。在其他具體實施例中，晶粒可包含非TSV型晶粒。在插入件晶圓的第一主表面上安裝具有TSV接點的一個或多個晶粒。於步驟514，製程包含透過插入件晶圓的插入件接點電耦合電源模組及晶粒。

製程可進一步或另外包含用以完成半導體設備製造的處理步驟。例如，於步驟516，插入件晶圓可予以切割或單粒化以分離晶圓並且予以進一步處理以形成如第3a至3c圖中所示具有整合電源模組的單獨設備封裝。製程在其他具體實施例中也可包含在設備封裝的頂部上安裝額外的一個晶粒或複數個晶粒以形成具有整合電源模組的晶粒堆疊。

如關於第5圖所述的具體實施例包含如關於第4圖所述的某些或所有優點。如此，將不說明或詳述這些優點。

可用其他特定形式體現本發明而不違背其精神或實質特徵。因此，在所有方面要思考前述具體實施例屬描述性質而非限制本文所述的發明。本發明的範疇從而藉由附加的申請專利範圍而非藉由前述說明予以指出，並且意圖將落在申請專利範圍均等意義及範圍內的所改變更都含括在其中。

100‧‧‧半導體設備