TWI520233B - 離散式電路元件之微型封裝 - Google Patents

Description

離散式電路元件之微型封裝

本發明係有關於半導體電路元件之封裝體及其封裝方法，特別是有關於離散式電路元件之微型(miniature)封裝體及其封裝方法。更特定而言，本發明係有關於晶圓位階(wafer level)之半導體電路元件封裝體及其封裝方法。

在諸如行動電話，個人數位助理(PDA,personal digital assistant)等可攜式3C消費性電子(portable consumer electronics)之持續小型化趨勢之下，諸如二極體或電晶體等之離散式電子元件亦愈趨微小化。目前諸如JEDEC(Joint Electronic Devices Engineering Council)0402規格之二極體已屬常見，進一步小至0.6mm(L) x 0.3mm(W)之0201規格亦已出現。

目前諸如二極體、發光二極體等離散式電路元件的表面黏著型(Surface Mount)構裝，大致有(1)圆柱型的玻璃/塑膠封裝，(2)導線架(lead-frame)有引腳封裝(leaded package)，(3)方形無引腳的平板式封裝(flat-pack leadless)，以及(4)覆晶(flip chip)封裝等數種常見型態。

其中，覆晶封裝產品雖有輕、薄、短小特點，但因 製程昂貴，客戶使用不便，以及零件老化壽命測試不佳等缺失，故其商業性成熟應用仍有待突破。相較之下，前三者是為目前市場之主流。但隨著電性要求越高，成品外觀尺寸的進一步輕、薄、短小化之需求，此三種封裝製程技術之晶粒/封裝成品的體積比業已趨於現有技術之臨界，最高僅達約10%的體積比。此種不具空間利用效率之限制，是為習知封裝技術者所不易克服之問題。另外，隨著環保要求，封裝製程、材料的限制亦是另一項待克服的成本及技術。

因此，即便此等微小等級之離散式元件應用於印刷電路板上之表面黏著(surface mounting)所必需之取置(pick and place)自動化機械，目前並無技術問題，但此類微小元件之高昂製造成本，卻構成了其廣泛使用之主要障礙。此乃是因習知技術、封裝體及方法仍採用了初始基板來定置晶粒，以及採用了諸如金線導接(wire-bonding)或導線架(lead-frame)等製程繁複昂貴、封裝環境條件嚴苛，且需求多種封裝材所形成的成本上的障礙。

本發明之一目的在於延伸離散式電路元件製作時其晶圓製程所可提供封裝極小化的可能性，不僅使核心晶粒與元件成品的體積比可達50%以上，且保有目前表面黏著元件方便取置(pick & place)之優越特性。

本發明之另一目的在於去除離散式電路元件封裝製程的基板、導線架，提升對位、品質、良率。

本發明之又一目的在於整體簡化離散式電路元件封裝製程，從而降低成本，並提高製程良率。

本發明之又一目的在於簡化離散式電路元件製作所需使用的材料種類，使之符合諸如RoHS(Restriction of Hazardous Substance Directive)、Halogen Free、WEEE (Directive on the Waste Electronics and Electrical Equipment)等環保法規。

本發明之又一目的在於離散式電路元件製作良率、電路核心散熱及老化等元件品質性能的提升。

為達成前述目的，本發明提供一種製作微型封裝離散式電路元件之方法，其包含在一半導體晶圓內製作複數個的該電路元件之電路核心，每一該核心具有位於該晶圓同一表面上之至少一對金屬化層電極。其後以膠膜覆蓋該晶圓具該電極之該表面，並切割該些複數個之電路元件電路核心。切割後並拉伸該膠膜或其他之移置方式以分離該些複數個之電路核心以曝露出每一電路核心未被該膠膜所覆蓋之表面。最後再於該些複數個之電路核心之曝露表面上形成絕緣材料層。

於本發明方法之一較佳實施例中，該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用噴塗方式將該絕緣材料噴塗於該些曝露表面上。

於本發明方法之一較佳實施例中，該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用浸泡沾附方式將該些曝露表面浸入該絕緣材料之溶液內。

於本發明方法之一較佳實施例中，該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用烘烤而進行固化。

於本發明方法之一較佳實施例中，該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用燒附而進行固化。

於本發明方法之一較佳實施例中，該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用UV光照射而進行固化。

100‧‧‧晶圓

102‧‧‧隔絕保護層(ex.，氧化層)

119,129,139,149,162‧‧‧切割線

122,132‧‧‧電路元件半封裝體

124‧‧‧電路元件核心

126,127,136,137‧‧‧金屬化層626,627

152,154,652,654‧‧‧側端絕緣

673,675‧‧‧端電極

182,184,186,152154,682,684,686688‧‧‧保護層

122,622‧‧‧微型離散式電路元件封裝體成品

圖1顯示本發明一較佳實施例二極體電路元件微型封裝之晶圓製作。

圖2顯示圖1中沿A-A線垂直於晶圓平面所切割之晶圓橫截面圖。

圖3顯示圖1晶圓正面保護層的製作。

圖4顯示圖1晶圓正面金屬導接層的製作。

圖5顯示切割完的晶粒完成側端絕緣保護之一微型封裝體。

圖6顯示本發明又另一較佳實施例之二極體之一微型封裝體。

圖1顯示適用於本發明微型封裝電路元件製作方法 一較佳實施例，例如，二極體，其半導體核心晶圓之製作。如同習於本技藝者所可以理解，以下說明文字所例舉描述之本發明各離散式電路元件封裝體係以矽晶底材製作二極體為例，但其所封裝之電路元件核心當然不限於二極體，其所使用之半導體底材當然亦不限於矽晶質底材。其它以諸如GaAs，GaP等Ⅲ-V族半導體技術所製作之發光二極體，或是在SiC底材上製作諸如二極體等電路元件等，本發明同樣亦可適用。

此外，本說明所附圖式中各式視圖亦未以精確相對尺寸比例繪示。為了易於說明本發明，其中某些尺度可能有所放大。

圖1顯示此晶圓100之上視圖。雖然圖1中並未顯現，但如圖2所顯示沿圖1之A-A線所截取之橫截面圖所顯示的，其中之兩電路元件半封裝體112及122為例，晶圓100之背面，於整片晶圓元件製程開始之前，可利用塗佈或印刷一層厚度約，例如，10~200μm的有機高分子材料(如2-聚亞醯胺polyimide)或矽化物、氧化物，玻璃等膏質原料，並經烘烤或燒附製程，以形成一層隔絕保護層102，並亦作為晶圓100之基板。

圖1所顯示之晶圓100係包含已製成整個陣列的完整二極體電路核心，如圖中以虛線矩形124，134所標示者。每一二極體電路核心各有其P及N二電極。例如，以二極體核心124而言，其在晶圓100之上表面上製作形成有電極126及127，核心134則有電極136及137。此些電路核心電極可為典型之晶圓金屬化(metallization) 製程所製作之電極，成份可包含，例如，鋁、銀、金、錫、鉛等，或其合金。

晶圓100上的整個二極體電路核心之陣列，係由縱橫交錯的二極體電路半封裝體，即圖中以粗虛線矩形124，121，122，162所標示者所構成。

以圖3元件122為例，其顯示圖1之晶圓100之正面，利用塗布、噴塗或印刷一層有機高分子材料(如2-聚亞醯胺、矽化物或玻璃等)，如182，184及186，其可經烘烤、燒附或光照等製程而形成晶圓正面的保護層。

注意到圖3雖以單一元件122為進行說明，但在此製程階段，此元件122仍然是與其週邊各元件一起，尚未由圖1之整片晶圓上切割分離開來。

接著，圖4顯示於圖3之上再以印刷或塗布一導接金屬層，如172，174(成分包含鋁、銀、金、錫、鉛等或其合金)並經烘烤，或燒附製程完成正面金屬導接，如有必要得再經電鍍、化鍍製程施以鎳、錫或金、銀等金屬層，以作為保護或後製程之應用。

於完成圖4步驟後，整片晶圓100先以馬拉膠膜(Myler-tape)或UV膠膜固定黏貼於正面。之後從晶圓100之背面以雷射或鑽石等切割技術，分別沿切割線119，129，139及162方向，完成晶圓的橫，縱向切割。可形成110，120及130等晶粒的分離單體。

其後，藉由膠膜的擴張或連續置換膠膜或其他之移 置方式而擴大晶粒與晶粒間的距離。由於晶粒間的距離拉開，此可利於以噴塗或浸入方式將2-聚亞醯胺、矽化物等，形成晶粒的側面絕緣層，如152，154的沾附成形。若有需要，亦可進行多次噴塗或涵浸來形成良好的沾附層。

其後，利用烘烤、燒附或UV光照射而完成側面絕緣保護層152，154的固化，如圖5所示。所有晶粒此時便可由膠膜或固定載具上脫離下來，露出各晶粒上表面原先由膠膜或固定載具所保護覆蓋的電極。其電極所在之上表面以外的所有其他五個表面，即四週之四側面及底面，此時已形成良好的絕緣層，整個晶粒此時已形成完整的電路元件產品，可供製作電氣設備之用。

膠膜或固定載具與各晶粒上的脫離可在絕緣沾附層的固化之前或之後進行，根據所選用絕緣材料的特性而定。

圖6顯示發明又另一較佳實施例之二極體之一微型封裝體622。此二極體之微型封裝構造雖與前述122稍有不同，但兩者之封裝製程仍實質相同。微型封裝體622中之二極體電路核心之P、N電極係分別在原始晶圓的上下兩面。此係相較於微型封裝體622之核心PN電極係在晶圓之同一面。

總結言之，本發明之製作微型封裝離散式電路元件之方法，其包含在一半導體晶圓內製作複數個的該電路元件之電路核心，每一該核心具有位於該晶圓同一表面上之至少一對金屬化層電極。其後以膠膜覆蓋該晶圓具該電極之該表面，並切割該些複數個之電路元件電路核心。切割後並拉伸該膠膜或其他之方 式以分離該些複數個之電路核心以曝露出每一電路核心未被該膠膜所覆蓋之表面。最後再於該些複數個之電路核心之曝露表面上形成絕緣材料層。

以上利用較佳實施例所說明之本發明離散式電路元件微型封裝體及其封裝方法顯示，本發明以晶圓為基板，不但免除了諸如印刷電路板(PCB)或金屬板、陶磁板等之實質基板的需求，更完全不需使用導線架。本發明之封裝從晶圓製程延伸，並及於封裝廠的設計統合考量，至少能有如下之優點：

延伸晶圓製程可提供封裝極小化的可能性，元件成品與核心晶粒的體積比可達50%以上，遠優於習知技術一般的10%。

少了封裝製程的基板、導線架，除對位、品質、良率外，更去除了最大封裝材料，即基板與/或導線架之成本。

封裝製程簡化，亦從而降低成本，並提高製程良率。

由於封裝製程簡化，所選用的材料種類亦簡化而得以選用完全符合諸如RoHS、Halogen Free、WEEE等的環保法規。製作良率、電路核心散熱及老化等元件品質性能的提升。

另外，雖然本發明之離散式電路元件微型封裝體及 便可以利用極為簡化有效率的封裝製程進行製造。換言之，作為本發明微型封裝之另一有利用途，亦可以利用諸如圖5或6中之微型封裝作為核心晶粒而進行二次封裝程序，以製作較大型的構裝。由於此二次封裝可以採用簡單基板，並利用高效率之自動化取置(Pick-and-place)操作，完全不需要進行諸如固晶(Die bonding)、金線導接(Wire bonding)等的昂貴瓶頸製程，可免除環境的嚴苛需求，且可依市場之需求進行極其簡單，有效減低成本的二次封裝。

雖然本發明已經由較佳實施例揭示說明如上，然以上說明並非用以限定本發明。在不脫離於本發明精神之情況下，任何熟悉此項技藝者當可做些許更動與變化。例如，雖然以上利用實施例所說明之本發明離散式電路元件之微型封裝體，僅以二極體為其所封裝之電路核心元件之例，但其他諸如電晶體、發光二極體等的主動性電路元件亦同樣適用於本發明之微型封裝體構造及其相關封裝方法。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102‧‧‧隔絕保護層

126,127‧‧‧金屬化層

152,154‧‧‧側端絕緣

172,174‧‧‧端電極

182,184,186‧‧‧保護層

122‧‧‧微型離散式電路元件封裝體(成品)

Claims (8)

1. 製作微型封裝離散式電路元件之方法，其包含於一半導體晶圓內製作複數個的該電路元件之電路核心，每一該核心具有位於該晶圓同一表面上之至少一對金屬化層電極；該方法之步驟包含：以膠膜覆蓋該晶圓具該電極之該表面；切割以分離該些複數個之電路元件電路核心，該些各核心仍附著於該膠膜上；拉伸該膠膜以分離該些複數個之電路核心以曝露出每一電路核心未被該膠膜所覆蓋之表面；於該些複數個之電路核心之曝露表面上形成絕緣材料層；與將該些複數個之電路核心由該膠膜上脫離。
2. 如申請專利範圍第1項之方法，其中該膠膜係為UV致黏型膠膜(UV-tape)。
3. 如申請專利範圍第1項之方法，其中該膠膜係為馬拉膠膜(Myler-tape)。
4. 如申請專利範圍第1項之方法，其中於該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用噴塗方式將該絕緣材料之溶液噴塗於該些曝露表面上。
5. 如申請專利範圍第1項之方法，其中於該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用浸泡沾附方式將該些曝露表面浸入該絕緣材料之溶液內。
6. 如申請專利範圍第1項之方法，其中於該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用烘烤而進行固化。
7. 如申請專利範圍第1項之方法，其中於該些複數個之 電路核心之曝露表面上形成絕緣材料層之步驟包含利用燒附而進行固化。
8. 如申請專利範圍第1項之方法，其中於該些複數個之電路核心之曝露表面上形成絕緣材料層之步驟包含利用UV光照射而進行固化。