TWI516029B - 具自動組態功能的積體電路及其方法 - Google Patents

具自動組態功能的積體電路及其方法 Download PDF

Info

Publication number
TWI516029B
TWI516029B TW102120632A TW102120632A TWI516029B TW I516029 B TWI516029 B TW I516029B TW 102120632 A TW102120632 A TW 102120632A TW 102120632 A TW102120632 A TW 102120632A TW I516029 B TWI516029 B TW I516029B
Authority
TW
Taiwan
Prior art keywords
signal
integrated circuit
clock
controllers
enable
Prior art date
Application number
TW102120632A
Other languages
English (en)
Other versions
TW201433086A (zh
Inventor
許馥疇
黃鴻儒
呂忠晏
Original Assignee
信驊科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信驊科技股份有限公司 filed Critical 信驊科技股份有限公司
Publication of TW201433086A publication Critical patent/TW201433086A/zh
Application granted granted Critical
Publication of TWI516029B publication Critical patent/TWI516029B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具自動組態功能的積體電路及其方法
本發明係有關於積體電路(Integrated Circuit)，尤有關於一種具自動組態功能(automatic configuration)的積體電路及其方法。
一般而言，系統單晶片(System On Chip，SOC)通常整合許多功能。因此，在電源開啟(power on)或硬體重置(reset)期間，藉由組態接腳(configuration pin)來初始化(initialized)或設定(set up)一些SOC，來將該些SOC組態(configure)至特定操作模式，或是，提供許多初始(default)值給該些SOC。第1圖係顯示一傳統SOC 100的一示例圖。在該SOC 100中，由於一第一控制器(controller)110和一第二控制器120係經由一多工器(multiplexer)140共用一共同埠(common port)142，故該二個控制器不能同時被致能(enable)。其中，該共同埠142係一個具M接腳(M-pin)的埠(M為一正整數)。當一重置訊號被設為有效(asserted)時，複數個帶訊號(strap signal)係經由一帶接腳(strap pin)132而被寫入至一帶暫存器(strap register)130，其中該些帶訊號包含複數個初始值及/或選擇一被致能(enabled)控制器。在硬體重置 之後，一初始組態就開始生效(in effect)，而該帶接腳132隨即轉換成另一功能繼續運作。假設根據該初始組態，該第一控制器110會被選擇到。該帶暫存器130將一致能訊號e1設為有效，以致能該第一控制器110，而將一致能訊號e2設為無效(de-assert)，以禁能(disable)該第二控制器120。同時，該帶暫存器130產生一相對應切換訊號(switching signal)CS至該多工器140，以允許該第一控制器110存取該埠142的所有接腳。
然而，該SOC占用空間(space consuming)且無法預留(spare)太多專用的接腳(即帶接腳或組態接腳)以進行初始組態。為解決上述問題，因此提出本發明。
有鑒於上述問題，本發明之目的之一為提供一種具自動組態功能的積體電路，係在電源開啟或硬體重置之後，藉由偵測一外部時脈訊號的頻率，而無需使用一專用接腳。
本發明的一實施例係提供一積體電路。該積體電路包括多數個控制器和一時脈偵測裝置。該些控制器共用多數個共同接腳。該時脈偵測裝置耦合至該些共同接腳之其一，用以根據複數個預設臨界值，對該其一共同接腳上之一外部時脈訊號進行時脈偵測，以產生複數個控制訊號至該些 控制器，以致於只有一個控制器被致能，以透過該些共同接腳進行訊號傳輸。
本發明的另一實施例係提供一種自動組態一積體電路的方法。該積體電路包括多數個控制器，該些控制器共用多數個共同接腳。該方法包括以下步驟：根據複數個預設臨界值，對該些共同接腳之其一上之一外部時脈訊號進行時脈偵測，以產生複數個控制訊號，其中該些控制訊號包含複數個致能訊號和一切換訊號，其中該些致能訊號之其一被設為有效(asserted)，以及其餘致能訊號被設為無效(de-asserted)；根據該切換訊號，將一相對應的控制器連接至該些共同接腳；以及，根據該被設為有效的致能訊號，致能該相對應的控制器。
25‧‧‧訊號線
100‧‧‧傳統SOC
110、120、201~20N‧‧‧控制器
130‧‧‧帶暫存器
132‧‧‧帶接腳
140‧‧‧多工器
142‧‧‧共同埠
200‧‧‧具自動組態功能的積體電路
230‧‧‧時脈偵測裝置
231‧‧‧第一計數器
232‧‧‧第二計數器
233‧‧‧比較單元
步驟402‧‧‧開啟電源/重置硬體
步驟404‧‧‧在一段預設期間內，根據(N-1)個預設臨界值 R1~RN-1，對一外部時脈訊號進行時脈偵測
步驟406‧‧‧根據該些控制訊號，將一相對應的控制器連接至共同埠
步驟408‧‧‧根據該些控制訊號，致能該相對應的控制器和禁能其他控制器
步驟422‧‧‧啟動二計數器
步驟424‧‧‧檢查第一計數器的計數值是否等於P
步驟426‧‧‧停止二計數器
步驟428‧‧‧比較CV與(N-1)個預設臨界值
步驟430‧‧‧產生一相對應的切換訊號CS
步驟432‧‧‧將一對應致能訊號設為有效和將其餘致能訊號設為無效
第1圖係顯示一傳統SOC的一示例圖。
第2A圖係根據本發明的一實施例，顯示一具自動組態功能的積體電路之示意圖。
第2B圖係根據本發明的一實施例，顯示一時脈偵測裝置之示意圖。
第3A圖為一時序圖之例子，當透過埠142和訊號線25提供一外部時脈訊號時，顯示一電源開啟訊號、一開始訊號、 一結束訊號、一外部時脈訊號和一被設為有效的致能訊號e1之間的關係。
第3B圖為另一時序圖之例子，顯示一電源開啟訊號、一開始訊號、一結束訊號、該訊號線25(沒有從埠142提供一外部時脈訊號)和一被設為有效的致能訊號eN之間的關係。。
第4A圖係根據本發明的一實施例，顯示自動組態一積體電路的方法之流程圖。
第4B圖為一流程圖，係顯示第4A圖中之進行時脈偵測的詳細步驟。
在通篇說明書及後續的請求項當中所提及的「一」及「該」等單數形式的用語，都同時包含單數及複數的涵義，除非本說明書中另有特別指明。
本發明的特色之一係在電源開啟或硬體重置之後，藉由偵測一外部時脈訊號的頻率，來自動組態一積體電路，而無需使用一專用接腳。
第2A圖係根據本發明的一實施例，顯示一具自動組態功能的積體電路之示意圖。參考第2A圖，本發明具自動組態功能的積體電路200包括N個控制器201~20N(N>=2，N為一正整數)、一時脈偵測裝置230、一多工器140和一埠142。由於N個控制器201~20N經由該多工器140共用一共同埠142，因此，一次只有一個控制器被致能。其中，埠142為 具M個接腳的埠(M為一正整數)，同時取決於不同的應用需求而可以是雙向(bi-directional)埠或單向(unidirectional)埠。
在電源開啟或硬體重置之後，根據多數個預設 臨界值R1~RN-1，在一段預設期間(interval)內，該時脈偵測裝置230開始接收一參考時脈訊號，並對訊號線25上的一外部時脈訊號(external clock signal)進行時脈偵測。其中，該訊號線25耦接至埠142之一接腳。根據該時脈偵測結果，該時脈偵測裝置230產生一相對應的切換訊號CS，導致該多工器140將埠142連接至一相對應的控制器。同時，該時脈偵測裝置230將一相對應的致能訊號(e1~eN)設為有效，以致能該相對應的控制器，並將其他致能訊號設為無效，以禁能其他控制器。
第2B圖係根據本發明的一實施例，顯示一時脈 偵測裝置之示意圖。參考第2B圖，本發明的時脈偵測裝置230包括一第一計數器(counter)231、一第二計數器232和一比較單元(comparing unit)233。
第3A圖為一時序圖之例子，當透過埠142和訊號 線25提供一外部時脈訊號時，顯示一電源開啟訊號(power on signal)、一開始訊號(start signal)、一結束訊號(end signal)、一外部時脈訊號和一被設為有效的致能訊號(asserted enabled signal2)e1之間的關係。
假設在電源開啟或硬體重置之前，一外部排線 (cable)、或一外部插頭(plug)、或一外部匯流排(bus)被插入埠142，同時，經由該埠142，該排線/插頭/匯流排至少傳輸一外部時脈訊號至該多工器140和該時脈偵測裝置230。在電源開啟或硬體重置之後，第一計數器231和第二計數器232係在一初始狀態。該第一計數器231係用以定義(define)該預設期間，而該第二計數器232係用以在該預設期間內計數該外部時脈訊號的周期數(cycles)CV。根據該周期數值CV和該預設期間，以得到該外部時脈訊號的頻率。
首先，該第一計數器231產生一開始訊號，使得 該第二計數器232開始計數該外部時脈訊號的周期數。同時，該第一計數器231開始計數具一固定頻率F之該參考時脈訊號的周期數。當該參考時脈訊號的周期數到達一預設值(例如，P個周期)時，該第一計數器231停止計數，且接著產生一結束訊號至該第二計數器232。其中，該參考時脈訊號的固定頻率F和該預設值(例如，P個周期)定義該預設期間。 在接收到該結束訊號時，該第二計數器232立即停止計數，且接著產生一相對應的計數值CV。
然後，該比較單元233比較(N-1)個不同預設臨界 值R1~RN-1和該計數值CV，以決定該計數值CV屬於那一個計數範圍(range)。該(N-1)個預設臨界值R1~RN-1決定N個計數範圍，而該N個計數範圍分別對應至該N個控制器。據此，該比較單元233將一相對應的致能訊號(e1~eN)設為有效，而將 其他致能訊號設為無效，且產生一相對應的切換訊號CS。因此，根據該切換訊號CS，該多工器140將一相對應的控制器連接至該埠142。同時，該相對應的控制器被致能，而其他控制器被禁能。最後，該被致能的控制器可經由該多工器140存取在埠142上的所有接腳。
以下將說明該積體電路200的運作方式，在此僅 例示，而非本發明的限制。假設N=2且該第一控制器201為一周邊組件互連(Peripheral Component Interconnect，PCI)控制器(PCI匯流排係操作於33 MHz)並對應至大於一預設臨界值R1的第一計數範圍。再者，假設該第二控制器202為一RS232控制器(支援一RS232連接，且操作於數百kHz)並對應至小於R1的第二計數範圍。當該計數值CV大於R1時，該比較單元233將致能訊號e1設為有效，而將另一致能訊號e2設為無效，且產生一相對應的切換訊號CS。根據該相對應的切換訊號CS，該多工器140將該被致能的第一控制器201連接至埠142。於是，被致能的第一控制器201經由該多工器140可存取埠142上的所有接腳。反之，當該計數CV小於該預設臨界值R1時，該比較單元233將致能訊號e2設為有效，而將另一致能訊號e1設為無效，且產生一相對應的切換訊號CS。根據該相對應的切換訊號CS，該多工器140將該被致能的第二控制器202連接至埠142連接。於是，被致能的第二控制器202經由該多工器140可存取埠142上的所有接腳。
第3B圖為另一時序圖之例子，顯示一電源開啟 訊號、一開始訊號、一結束訊號、該訊號線25(沒有從埠142提供一外部時脈訊號)和一被設為有效的致能訊號eN之間的關係。參考第3B圖，當該埠142和該訊號線25並未提供一外部時脈訊號(例如，無排線/插頭/匯流排被插入至埠142)時，即使該第二計數器232可能透過該訊號線25而偵測到很少數的脈衝(pulse)，該計數值CV亦不可能達到該些預設臨界值R1~RN-1的最小值。於第3B圖的實施例中，假設第N個控制器20N係對應於小於該些預設臨界值R1~RN-1之最小值的計數範圍。所以，該比較單元233將致能訊號eN設為有效，而將其他致能訊號設為無效，且產生一相對應的切換訊號CS。根據該相對應的切換訊號CS，該多工器140將該第N個控制器20N連接至埠142。該第N個控制器20N係被致能，而其他控制器係被禁能。於是，被致能的第N個控制器20N經由該多工器140可存取在該埠142上的所有接腳。
第4A圖係根據本發明的一實施例，顯示自動組 態一積體電路的方法之流程圖。以下，請參考第2A圖和第4A圖，說明本發明自動組態一積體電路的方法。
步驟S402：開啟該積體電路200之電源或重置該積體電路200。
步驟S404：在一段預設期間內，根據(N-1)個預設臨界值R1~RN-1，對該訊號線25上的一外部時脈訊號進行時脈 偵測，以產生多數個控制訊號。在第2A圖中的實施例中，在具固定頻率F的參考時脈訊號之P個周期內，該時脈偵測裝置230計數該外部時脈訊號的周期之計數值CV，根據(N-1)個預設臨界值R1~RN-1，以產生多數個控制訊號，包括一相對應的切換訊號CS、一被設為有效的致能訊號和(N-1)個被設為無效的致能訊號。根據該計數值CV和該預設期間，以得到該外部時脈訊號的頻率。
步驟S406：根據該些控制訊號，將一相對應的 控制器連接至該埠142。如第2A圖所示，根據該相對應的切換訊號CS，該多工器140係將該相對應的控制器連接至該埠142。
步驟S408：根據該些控制訊號，致能該相對應 的控制器和禁能其他控制器。如第2A圖所示，根據該被設為有效的致能訊號和該(N-1)個被設為無效的致能訊號，一相對應的控制器係被致能，而其他控制器係被禁能。
第4B圖為一流程圖，係顯示第4A圖中之進行時 脈偵測的詳細步驟。以下，請參考第2A、2B、3A、3B和4B圖，詳細說明該進行時脈偵測的步驟404。
步驟S422：啟動(activate)該第一計數器231和 該第二計數器232。該第一計數器231產生一開始訊號，使得該第二計數器232開始計數該外部時脈訊號的周期數。同時，該第一計數器231開始計數該具該固定頻率F的參考時脈 訊號的周期數。
步驟S424：檢查該第一計數器231的目前計數 值是否等於P。若是，跳至步驟S426；否則，繼續在本步驟S424檢查該目前計數值。
步驟S426：停止該第一計數器231和該第二計 數器232。當該第一計數器231之目前計數值係等於P時，表示該預設期間已經結束了。於是，該第一計數器231停止計數並接著產生一結束訊號至該第二計數器232。在接收到該結束訊號時，該第二計數器232立即停止計數，且接著產生一相對應的計數值CV。
步驟S428：比較該計數值CV與該(N-1)個預設 臨界值R1~RN-1，以決定該計數值CV係落入那一個計數範圍。其中，該(N-1)個預設臨界值R1~RN-1決定N個計數範圍，且該N個計數範圍係分別對應於該N個控制器。在比較之後，該比較單元233可決定該計數值CV屬於那一個計數範圍和那一個控制器會被致能。
步驟S430：根據該步驟S428的比較結果，產生一 相對應的切換訊號CS。如第2B圖所示，該比較單元233產生一相對應的切換訊號CS至該多工器140。
步驟S432：根據該步驟S428的比較結果，產生 一個被設為有效的致能訊號和(N-1)個被設為無效的致能訊號。如第2B圖所示，該比較單元233產生一被設為有效的致 能訊號和(N-1)個被設為無效的致能訊號至該些控制器(201~20N)。
根據本發明，在電源開啟或硬體重置之後，藉 由偵測複數個共用接腳之其一上之一外部時脈訊號的頻率，來自動地致能一積體電路中的多數個控制器之其一，而無需使用一專用接腳。
140‧‧‧多工器
142‧‧‧共同埠
200‧‧‧具自動組態功能的積體電路
201~20N‧‧‧控制器
230‧‧‧時脈偵測裝置
25‧‧‧訊號線

Claims (15)

  1. 一種積體電路，包含：複數個控制器，係共用複數個共同接腳；以及一時脈偵測裝置，係耦合至該些共同接腳之其一，用以根據複數個預設臨界值，對該其一共同接腳上之一外部時脈訊號進行時脈偵測，以產生複數個控制訊號至該些控制器，以致於只有一個控制器被致能，以透過該些共同接腳進行訊號傳輸。
  2. 如申請專利範圍第1項所記載之積體電路，包含：一多工器，用以根據一切換訊號，連接該些控制器之其一至該些共同接腳；其中該些控制訊號包含該切換訊號。
  3. 如申請專利範圍第1項所記載之積體電路，其中於一段預設期間內，該時脈偵測裝置對該外部時脈訊號進行時脈偵測，以及其中該些控制器的數目係等於該些預設臨界值的數目加一。
  4. 如申請專利範圍第3項所記載之積體電路，其中該些控制訊號包含複數個致能訊號，以及其中該時脈偵測裝置包含：一第一計數器，用以接收具一固定頻率之參考時脈訊號，並產生一開始訊號和一結束訊號；一第二計數器，耦接至該其一共同接腳，用以接收該外部 時脈訊號、該開始訊號以及該結束訊號，計數該外部時脈訊號的周期數，以及產生一計數值；以及一比較單元，用以比較該計數值與該些預設臨界值，以將一相對應的致能訊號設為有效(assert)，並將其餘致能訊號設為無效(de-assert)。
  5. 如申請專利範圍第4項所記載之積體電路，其中，從產生該開始訊號至產生該結束訊號之期間內，該第一計數器計數該參考時脈訊號的周期數直到等於一預定值為止，以及其中該預定值和該固定頻率定義該預設期間。
  6. 如申請專利範圍第1項所記載之積體電路，其中該些預設臨界值決定複數個計數範圍，以及其中該些計數範圍分別對應於該些控制器。
  7. 如申請專利範圍第1項所記載之積體電路，其中在該積體電路的電源被開啟(turn on)或該積體電路被重置之後，該時脈偵測裝置進行時脈偵測。
  8. 一種自動組態一積體電路的方法，該積體電路包含複數個控制器，該些控制器共用複數個共同接腳，該方法包含以下步驟：根據複數個預設臨界值，對該些共同接腳之其一上之一外部時脈訊號進行時脈偵測，以產生複數個控制訊號，其中該些控制訊號包含複數個致能訊號和一切換訊號，其中該些致能訊號之其一被設為有效(asserted)，以 及其餘致能訊號被設為無效(de-asserted)；根據該切換訊號，將一相對應的控制器連接至該些共同接腳；以及根據該被設為有效的致能訊號，致能該相對應的控制器。
  9. 如申請專利範圍第8項所記載之方法，更包含：根據該些被設為無效的致能訊號，禁能其餘控制器。
  10. 如申請專利範圍第8項所記載之方法，其中該連接步驟包含：根據該切換訊號，經由一多工器，將該相對應的控制器連接至該些共同接腳。
  11. 如申請專利範圍第8項所記載之方法，其中該進行時脈偵測步驟包含：在一段預設期間內，進行時脈偵測。
  12. 如申請專利範圍第11項所記載之方法，其中該進行時脈偵測步驟包含：在該預設期間內，計數該外部時脈訊號的周期數，以得到一計數值；以及比較該計數值與該些預設臨界值，以產生該些控制訊號。
  13. 如申請專利範圍第12項所記載之方法，其中該進行時脈偵測步驟更包含：計數具一固定頻率F之參考時脈訊號的周期數，直至一預定值為止，以定義該預設期間。
  14. 如申請專利範圍第8項所記載之方法，其中該些預設臨界值決定複數個計數範圍，以及其中該些計數範圍分別對應於該些控制器。
  15. 如申請專利範圍第8項所記載之方法，更包含：在該進行時脈偵測步驟之前，開啟(turn on)該積體電路的電源或重置該積體電路。
TW102120632A 2013-02-05 2013-06-11 具自動組態功能的積體電路及其方法 TWI516029B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/759,939 US8698531B1 (en) 2013-02-05 2013-02-05 Integrated circuit with automatic configuration and method thereof

Publications (2)

Publication Number Publication Date
TW201433086A TW201433086A (zh) 2014-08-16
TWI516029B true TWI516029B (zh) 2016-01-01

Family

ID=50441422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120632A TWI516029B (zh) 2013-02-05 2013-06-11 具自動組態功能的積體電路及其方法

Country Status (2)

Country Link
US (1) US8698531B1 (zh)
TW (1) TWI516029B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428748A (en) 1992-09-24 1995-06-27 National Semiconductor Corporation Method and apparatus for automatically configuring a computer peripheral
DE19624858A1 (de) 1996-06-21 1998-01-02 Nokia Mobile Phones Ltd Integrierte Schaltung mit Testfunktion
US5900739A (en) 1996-09-24 1999-05-04 Advanced Micro Devices Inc. Method and apparatus for entering a test mode of an externally non-programmable device
US6101319A (en) 1997-01-02 2000-08-08 Intel Corporation Method and apparatus for the automatic configuration of strapping options on a circuit board assembly
US6845444B2 (en) 2001-08-23 2005-01-18 Silicon Integrated Systems Corp. Method and apparatus for reducing strapping devices
US6938235B2 (en) 2002-11-14 2005-08-30 Cirrus Logic, Inc. Integrated circuit with authomatic pin-strapping configuration
JP4350474B2 (ja) * 2003-09-12 2009-10-21 株式会社アドバンテスト 試験装置及び書込制御回路
US7467316B2 (en) * 2005-12-19 2008-12-16 Agilent Technologies, Inc. System for clock synchronization for modules in an analytical device
KR101436042B1 (ko) * 2007-08-10 2014-08-29 삼성전자주식회사 클럭 스위칭 회로에서 글리치를 방지하기 위한 장치 및방법

Also Published As

Publication number Publication date
US8698531B1 (en) 2014-04-15
TW201433086A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
US20110283141A1 (en) System-on-chip and debugging method thereof
CN103412634B (zh) 一种soc芯片的mcu唤醒装置和方法
EP3274836A1 (en) System and method to enable closed chassis debug control interface using a usb type-c connector
US10120436B2 (en) Apparatuses, systems, and methods for USB high-speed chirp detection
US8855962B2 (en) System for testing electronic circuits
CN107273329B (zh) 虚拟gpio
US9684578B2 (en) Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems
US8615610B2 (en) Interface system and method with backward compatibility
US20140089686A1 (en) Bus pin reduction and power management
US7581087B2 (en) Method and apparatus for debugging a multicore system
JP6538715B2 (ja) ハイブリッド仮想ｇｐｉｏ
EP2534496B1 (en) Determination of physical connectivity status of devices based on electrical measurement
US9720874B2 (en) Auto-detection and mode switching for digital interface
US10078113B1 (en) Methods and circuits for debugging data bus communications
US10452599B2 (en) State detection mechanism
US9747244B2 (en) Clockless virtual GPIO
TW201740684A (zh) 時序錯誤偵測與修正之裝置及其常態時序設計方法
CN108446139A (zh) 一种fpga芯片的唤醒方法及装置
TW201325136A (zh) 具有特殊遮罩遠端喚醒功能之通用序列匯流排裝置
TWI743851B (zh) 快速周邊組件互連插槽檢測系統
TWI515550B (zh) 晶片裝置及其電子系統
TWI516029B (zh) 具自動組態功能的積體電路及其方法
US20160170934A1 (en) Data communication device and method for data communication
US20130241626A1 (en) Input capture peripheral with gating logic
US8618834B2 (en) Method and apparatus for configuring an integrated circuit