TWI515498B - 顯示裝置及其電晶體陣列基板 - Google Patents

Description

顯示裝置及其電晶體陣列基板

本發明乃是關於一種顯示裝置，特別是指一種液晶顯示裝置及其電晶體陣列基板。

目前的廣視角(wider viewing angle)顯示技術已發展出利用水平電場(horizontal electric field)來驅動液晶分子的顯示器，其例如是邊緣電場切換(Fringe Field Switching，FFS)顯示器以及橫向電場效應(In-Plane-Switching，IPS)顯示器。

詳細而言，這種類型的顯示器具有多個畫素電極，而這些畫素電極能產生上述水平電場。利用對水平電場強度的改變可以控制液晶分子在平行於基板的平面上的偏轉幅度，以使顯示器的畫素顯示出不同的灰階。對此，許多液晶顯示器的製造廠研究如何提高上述水平電場的強度，以加大液晶分子能夠偏轉的幅度，從而提高顯示器的液晶效率。

本發明提供一種電晶體陣列基板，其共用電極具有多條溝槽，而這些溝槽能提高水平電場的強度。

本發明提供一種顯示裝置，其包括上述電晶體陣列基板。

本發明的一實施例提供一種電晶體陣列基板，包括基板、複數條訊號線、複數個電晶體、絕緣層、複數個畫素電極以及共用電極。基板具有表面。複數條訊號線配置在表面上。各條訊號線在表面上具有一訊號線投影區域。複數個電晶體配置在表面上， 並電性連接這些訊號線。絕緣層配置在這些訊號線與這些電晶體上。複數個畫素電極形成在絕緣層上，並電性連接這些電晶體。各個畫素電極的外圍具有複數個彼此相對的畫素邊緣。各個畫素電極在表面上具有一畫素投影區域。共用電極配置在絕緣層下，並具有複數個溝槽。這些溝槽其中之一位於其中一個畫素邊緣的正下方，且溝槽具有一第一邊緣。第一邊緣沿著與其鄰近的畫素邊緣而延伸，並在表面上具有一個投影區段。投影區段位於與其相鄰的畫素投影區域與訊號線投影區域之間。

本發明的另一實施例提供一種顯示裝置，其包括液晶顯示面板、背光模組以及電路板組件。液晶顯示面板包括上述電晶體陣列基板、對向基板以及液晶層，其中液晶層配置在電晶體陣列基板與對向基板之間。背光模組電性連接液晶顯示面板，而電路板組件驅動液晶顯示面板顯示影像畫面。

基於上述，由於溝槽位在畫素電極的其中一條畫素邊緣的正下方，且第一邊緣沿著與其鄰近的畫素邊緣而延伸，加上第一邊緣在基板表面上的投影區段是位於與其相鄰的畫素投影區域與訊號線投影區域之間，因此上述溝槽能提高畫素電極所產生的水平電場的強度，以增加液晶分子能夠偏轉的幅度。

為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。

100、200、300、422‧‧‧電晶體陣列基板

110‧‧‧基板

112‧‧‧表面

120d、120s‧‧‧訊號線

130‧‧‧電晶體

130c‧‧‧通道層

130d‧‧‧汲極

130g‧‧‧閘極

130s‧‧‧源極

140、240、340‧‧‧共用電極

151、152‧‧‧絕緣層

160、360‧‧‧畫素電極

160e、360e‧‧‧畫素邊緣

160s、360s‧‧‧狹槽

170‧‧‧閘極絕緣層

242‧‧‧電極條

400‧‧‧顯示裝置

410‧‧‧組裝殼體

412、414‧‧‧殼體組件

420‧‧‧液晶顯示面板

426‧‧‧液晶層

430‧‧‧電路板組件

432‧‧‧硬式線路板

434‧‧‧可撓式線路板

440‧‧‧背光模組

424‧‧‧對向基板

E11、E21、E31‧‧‧第一邊緣

E12、E22、E32‧‧‧第二邊緣

H‧‧‧接觸窗

H1‧‧‧開口

L1、L2‧‧‧距離

P1‧‧‧畫素區

S1、S2、S3‧‧‧溝槽

圖1A是本發明一實施例之電晶體陣列基板的佈線示意圖。

圖1B是圖1A中沿線I-I剖面所繪示的剖面示意圖。

圖1C是圖1A中沿線II-II剖面所繪示的剖面示意圖。

圖2A是本發明另一實施例之電晶體陣列基板的佈線示意圖。

圖2B是圖2A中沿線III-III剖面所繪示的剖面示意圖。

圖3是本發明另一實施例之電晶體陣列基板的佈線示意圖。

圖4A是本發明一實施例之顯示裝置的立體示意圖。

圖4B是圖4A中的顯示裝置的分解示意圖。

圖4C是圖4B中液晶顯示面板的剖面示意圖。

圖1A是本發明一實施例之電晶體陣列基板的佈線示意圖，而圖1B是圖1A中沿線I-I剖面所繪示的剖面示意圖。請參閱圖1A與圖1B，本實施例的電晶體陣列基板100包括基板110、多條訊號線120d與120s、多個電晶體130、共用電極140、絕緣層151以及多個畫素電極160。基板110為透明板，其例如是玻璃板或透明塑膠板(例如壓克力板)，並且具有表面112，而這些訊號線120d與120s以及這些電晶體130皆配置在表面112上。因此，各條訊號線120d與120s在表面112上具有訊號線投影區域，其形狀與範圍如圖1A所示的訊號線120d與120s。

這些訊號線120d與120s電性連接這些電晶體130。具體而言，這些訊號線120d可為多條彼此並列的資料線(data line)，而這些訊號線120s可為多條彼此並列的掃描線(scan line)。這些訊號線120d與120s彼此交錯，以形成多個畫素區P1。這些電晶體130分別形成在這些畫素區P1內，而各個電晶體130可皆為場效電晶體(Field-Effect Transistor，FET)。所以，各個電晶體130具有通道層(channel)130c、閘極(gate)130g、源極(source)130s以及汲極(drain)130d，其中這些訊號線120s(即掃描線)分別連接這些閘極130g，而這些訊號線120d(即資料線)分別連接這些源極。如此，訊號線120d與120s能電性連接電晶體130。

絕緣層151(意即第一絕緣層151)配置在這些訊號線120d、120s與這些電晶體130上。電晶體陣列基板100可更包括另一層 絕緣層152(意即第二絕緣層152)，其中絕緣層152覆蓋這些訊號線120d、120s與這些電晶體130，並位在絕緣層151與基板110之間。絕緣層152覆蓋訊號線120d、120s與電晶體130，而絕緣層151覆蓋絕緣層152，如圖1B所示。此外，電晶體陣列基板100可更包括閘極絕緣層170(請參閱圖1B)。閘極絕緣層170形成在基板110上，並覆蓋基板110、訊號線120s以及閘極130g。閘極絕緣層170能將閘極130g與通道層130C分開，以產生閘極電容效應(gate capacitive effect)，讓電晶體130得以具有開關的功能。

這些畫素電極160形成在絕緣層151上，並電性連接這些電晶體130。詳細而言，多個接觸窗(contact window)H(僅顯示在圖1B中，且圖1B僅繪示一個)形成於絕緣層151與152內。接觸窗H是貫穿絕緣層151與絕緣層152而形成，並且位在這些汲極130d的正上方。畫素電極160從絕緣層151的上表面分別延伸至接觸窗H內，從而連接電晶體130的汲極130d。

由於訊號線120s(即掃描線)連接閘極130g，訊號線120d(即資料線)連接源極，且畫素電極160連接汲極130d，因此這些訊號線120s能開啟及關閉這些電晶體130，從而控制訊號線120d輸入畫素電壓至畫素電極160，以使畫素電極160能驅動液晶分子偏轉。此外，各個畫素電極160具有多個彼此並列的狹槽160s，而這些狹槽160s的延伸方向彼此相同。

共用電極140能提供共用電壓(common voltage)，並配置在絕緣層151下，其中共用電極140可夾置在絕緣層151與152之間。畫素電極160從接觸窗H穿過共用電極140，但不與共用電極140接觸，所以畫素電極160與共用電極140電性絕緣。此外，共用電極140與這些畫素電極160重疊，且共用電極140的分布範圍涵蓋這些狹槽160s，即共用電極140在基板110上所佔據的區域涵蓋這些狹槽160s在基板110上所佔據的區域。

當畫素電壓輸入至畫素電極160時，利用這些狹槽160s以及 共用電極140提供的共用電壓，畫素電極160能產生水平電場，以使液晶分子可以在平行於基板110的平面上偏轉。如此，電晶體陣列基板100可用來製造邊緣電場切換顯示器或橫向電場效應顯示器。另外，須說明的是，在圖1A所示的實施例中，狹槽160s可沿著訊號線120d而延伸，但在其他實施例中，狹槽160s也可沿著訊號線120s而延伸。

圖1C是圖1A中沿線II-II剖面所繪示的剖面示意圖。請參閱圖1A與圖1C，各個畫素電極160在表面112上具有畫素投影區域，其形狀與範圍如圖1A所示的畫素電極160，而各個畫素電極160的外圍具有複數個彼此相對的畫素邊緣160e。這些畫素邊緣160e皆朝著同一方向而延伸，其中狹槽160s沿著畫素邊緣160e而延伸，即畫素邊緣160e與狹槽160s二者的走向相同。此外，在圖1A的實施例中，這些畫素邊緣160e更可以沿著這些訊號線120d而延伸。不過，在其他實施例中，當狹槽160s沿著訊號線120s而延伸時，畫素邊緣160e也可以沿著訊號線120s而延伸。

共用電極140具有多個溝槽S1，而這些溝槽S1其中之一位於其中一條畫素邊緣160e的正下方，並被畫素電極160局部遮蓋，即溝槽S1與畫素電極160部份重疊。詳細而言，溝槽S1具有第一邊緣E11與第二邊緣E12，其中第二邊緣E12位在第一邊緣E11的對面。從圖1A與圖1C來看，第一邊緣E11是沿著與其鄰近的畫素邊緣160e而延伸，並平行於此鄰近的畫素邊緣160e，其中這些第一邊緣E11未被這些畫素電極160遮蓋，但這些第二邊緣E12則被這些畫素電極160遮蓋。

具體而言，第一邊緣E11與第二邊緣E12在表面112上各自具有投影區段，其中第一邊緣E11的投影區段位於與其相鄰的畫素投影區域(如圖1A所示的畫素電極160)以及訊號線120d的投影區域(如圖1A所示的訊號線120d)之間，其中第一邊緣E11的投影區段位於與其相鄰的畫素投影區域之外，而第二邊緣E12 的投影區段則與其相鄰的畫素投影區域重疊。

承上述，在同一個溝槽S1中，畫素邊緣160e會位在第一邊緣E11與第二邊緣E12之間，即第一邊緣E11與畫素邊緣160e之間的距離L2以及第二邊緣E12與畫素邊緣160e之間的距離L1二者皆不會等於零。此外，一個畫素區P1內可存有一條或兩條溝槽S1，而這些溝槽S1未與這些訊號線120d、120s交錯，即溝槽S1完全位在畫素區P1內。另外，在同一畫素區P1內，狹槽160s與溝槽S1不重疊，即溝槽S1不會位在狹槽160s的正下方。

由於共用電極140具有這些位於畫素邊緣160e正下方的溝槽S1，而各條溝槽S1具有沿著畫素邊緣160e而延伸，且未被畫素電極160遮蓋的第一邊緣E11，因此在同一條溝槽S1中，在畫素邊緣160e與第一邊緣E11之間會產生具有較強水平分量的電場。如此，這些溝槽S1能提高畫素電極160所產生的水平電場的強度，以增加液晶分子能夠偏轉的幅度，從而提高顯示器的液晶效率。

值得一提的是，在本實施例中，共用電極140可以與這些訊號線120d、120s以及電晶體130重疊，而且共用電極140更可以全面性地覆蓋這些訊號線120d。如此，當電晶體陣列基板100運作時，共用電極140可作為電磁屏蔽層，以降低訊號線120d及120s對畫素電極160的干擾。

圖2A是本發明另一實施例之電晶體陣列基板的佈線示意圖，而圖2B是圖2A中沿線III-III剖面所繪示的剖面示意圖。請參閱圖2A與圖2B，本實施例的電晶體陣列基板200與前述電晶體陣列基板100二者結構相似，功效大致上相同，因此以下主要介紹電晶體陣列基板200不同於電晶體陣列基板100的差異特徵。至於二者相同的特徵則不再作詳細描述。

電晶體陣列基板200包括共用電極240，且共用電極240也具有多條彼此並列的溝槽S2。不過，不同於前述實施例中的共用 電極140，這些溝槽S2與這些訊號線120s交錯。也就是說，溝槽S2會從其中一個畫素區P1延伸至另一個畫素區P1，並且通過至少二個畫素區P1，如圖2A所示。此外，在本實施例中，溝槽S2與狹槽160s二者的走向可相同於訊號線120d(即資料線)的走向，但在其他實施例中，溝槽S2與狹槽160s二者的走向也可以相同於訊號線120s(即掃描線)的走向。

一些畫素電極160可沿著其中一條溝槽S2而呈直線排列，而畫素電極160的部分邊緣會與其鄰近的溝槽S2邊緣切齊。詳細而言，各條溝槽S2具有第一邊緣E21與第二邊緣E22，且第二邊緣E22位在第一邊緣E21的對面。第一邊緣E21未被畫素電極160遮蓋，並沿著與其鄰近的畫素邊緣160e而延伸，而第二邊緣E22與畫素電極160的畫素邊緣160e切齊，如圖2A及圖2B所示。利用第一邊緣E11，這些溝槽S2也能提高畫素電極160所產生的水平電場的強度，進而提高顯示器的液晶效率。

須說明的是，雖然溝槽S2與這些訊號線120s交錯，且溝槽S2通過至少二個畫素區P1，但這些溝槽S2並不會將共用電極240分裂成二個以上的部件。所以，溝槽S2的整體邊緣是連續的，而非彼此分離。也就是說，溝槽S2的第一邊緣E21與第二邊緣E22二者會經由其他邊緣而相連。

另外，在圖2A所示的實施例中，共用電極240只具有溝槽S2，而不具有前述實施例中的溝槽S1，但在其他實施例中，共用電極240也可以具有二種不同長度的溝槽，即共用電極240不僅具有溝槽S2，而且也可以具有溝槽S1。此外，依據多種不同的產品需求及規格，溝槽S1與S2在數量及排列方式上可以有多種不同的設計。例如，圖2A中的其中至少一條溝槽S2可以更換成溝槽S1。或者，共用電極240可具有相同數量的溝槽S1與S2，且這些溝槽S1與S2彼此交錯地並列。因此，圖1A與圖2A所示的這些溝槽S1與S2僅供舉例說明，並非限定本發明。

共用電極240可更具有多個開口H1與多條電極條242。詳細而言，各個開口H1形成在其中一條訊號線120d(即資料線)的正上方，並沿著此訊號線120d而延伸。這些開口H1皆沒有與任何溝槽S2相連，所以部分共用電極240會形成在其中一個開口H1以及與其相鄰的溝槽S2之間，而此部分共用電極240為電極條242，其中部分第一邊緣E21會成為電極條242的邊緣，而各條電極條242會沿著畫素邊緣160e而延伸。這些電極條242不會被畫素電極160遮蓋，且電極條242與畫素電極160之間會產生較強的水平電場，從而增加液晶分子能夠偏轉的幅度。

此外，由於各個開口H1形成在其中一條訊號線120d的正上方，因此這些開口H1會縮小共用電極240與訊號線120d之間的重疊區域，以削弱在共用電極240與訊號線120d之間所造成的電容耦合效應，進而減輕訊號線120d內的訊號延遲情形。此外，在本實施例中，多個開口H1是沿著訊號線120d而排列，但是在其他實施例中，位於同一條訊號線120d的正上方的這些訊號線120d可以彼此相連，以形成一條狹長溝槽。

另外，依據多種不同的產品需求及規格，圖2A中的其中至少一個開口H1可以被共用電極240填滿，甚至可以如同圖1A所示的實施例，共用電極240也可以全面性地覆蓋這些訊號線120d。所以圖2A所示的這些開口H1僅供舉例說明，並非限定本發明。

圖3是本發明另一實施例之電晶體陣列基板的佈線示意圖。請參閱圖3，本實施例的電晶體陣列基板300與前述電晶體陣列基板100二者結構相似，功效大致上相同，而二者相同的特徵以下不再作詳細描述。不過，電晶體陣列基板300與100二者之間仍存有差異，其在於電晶體陣列基板300的畫素電極360的外形不同於畫素電極160的外形，且電晶體陣列基板300的共用電極340具有形狀不同於溝槽S1的溝槽S3。

具體而言，在電晶體陣列基板300中，畫素電極360具有多個狹槽360s。狹槽360s的形狀為V形，且這些狹槽360s彼此並列，其中同一個畫素電極360內的這些狹槽360s的走向彼此相同，如圖3所示。在本實施例中，同一個畫素電極360的這些狹槽360s可沿著訊號線120d而排列，但在其他實施例中，同一個畫素電極360的這些狹槽360s也可沿著訊號線120s而排列。因此，單一個畫素電極360內的這些狹槽360s的排列方向不受圖3的揭示而被限制。此外，各個畫素電極360更具有一對彼此相對的畫素邊緣360e，而畫素邊緣360e會沿著與其相鄰的狹槽360s而延伸，所以畫素邊緣360e的形狀也為V形，如圖3所示。

共用電極340具有多條彼此並列的溝槽S3，而溝槽S3位於其中一條畫素邊緣360e的正下方。溝槽S3具有第一邊緣E31與第二邊緣E32，其中第二邊緣E32位在第一邊緣E31的對面。第一邊緣E31是沿著與其鄰近的畫素邊緣360e而延伸，且不被畫素電極360遮蓋。由於畫素邊緣360e的形狀為V形，所以沿著畫素邊緣360e而延伸的第一邊緣E31的形狀也為V形。

在本實施例中，第二邊緣E32被畫素電極360遮蓋，但是在其他實施例中，第二邊緣E32也可以與畫素電極360的畫素邊緣360e切齊。此外，在圖3所示的實施例中，共用電極340可以與這些訊號線120d、120s以及電晶體130重疊，而且共用電極340更可以全面性地覆蓋這些訊號線120d。如此，當電晶體陣列基板300運作時，共用電極340可作為電磁屏蔽層，以降低訊號線120d及120s對畫素電極360的干擾。

不過，在其他實施例中，共用電極340也可以具有多個如圖2A所示的開口H1與多條電極條242，其中這些開口H1可沿著訊號線120d或120s而排列。如此，可縮小共用電極340與訊號線120d或120s之間的重疊區域，從而削弱在共用電極340與訊號線120d或120s之間所造成的電容耦合效應。此外，上述共用電極 340所具有的這些開口H1可彼此相連，以形成一條狹長溝槽。

圖4A是本發明一實施例之顯示裝置的立體示意圖，而圖4B是圖4A中的顯示裝置的分解示意圖。請參閱圖4A與圖4B，本實施例的顯示裝置400可以是電腦螢幕(如圖4A與圖4B所示)或電視機等顯示器。或者，顯示裝置400可以是手持電子設備(portable electronic device)的螢幕，其中此手持電子設備例如是手機、智慧手機、平板電腦、筆記型電腦、數位相機、數位攝影機或掌上型遊戲機等。

顯示裝置400包括組裝殼體410、液晶顯示面板420、背光模組440及電路板組件430，其中組裝殼體410可包括二個殼體組件412與414。利用殼體組件412與414二者的結合，液晶顯示面板420、背光模組440以及電路板組件430得以裝設在組裝殼體410內。液晶顯示面板420電性連接電路板組件430。背光模組440與液晶顯示面板420相對而設，而且背光模組440可作為液晶顯示面板420的背光源。

電路板組件430可以是一種裝設(mount)有多個電子元件的軟硬電路板(flex-rigid circuit board)，並且包括硬式線路板(rigid circuit board)432與可撓式線路板(flexible circuit board)434，其中上述電子元件包括多個被動元件以及多個主動元件，而這些被動元件以及這些主動元件可以構成驅動電路以及供電電路，其中驅動電路能驅動液晶顯示面板420顯示影像畫面，而供電電路能控制外界電能輸入至背光模組440與液晶顯示面板420。

此外，可撓式線路板434連接於硬式線路板432與液晶顯示面板420之間。利用可撓式線路板434，電路板組件430能電性連接液晶顯示面板420。另外，電路板組件430也可利用多條導線來電性連接液晶顯示面板420，所以電路板組件430不限定僅為軟硬電路板。

圖4C是圖4B中液晶顯示面板的剖面示意圖。請參閱圖4C， 液晶顯示面板420包括電晶體陣列基板422、對向基板424以及液晶層426，其中液晶層426配置在電晶體陣列基板422與對向基板424之間，而電晶體陣列基板422與對向基板424可經由框膠(圖未繪示)而彼此結合，其中此框膠會圍繞及密封液晶層426。

電晶體陣列基板422可為前述實施例中的電晶體陣列基板100、200或300，而液晶顯示面板420可以是邊緣電場切換(FFS)顯示器或橫向電場效應(IPS)專用的面板。因此，液晶層426可以包含水平配向的液晶材料。此外，對向基板424可以是彩色濾光基板(color filter array substrate)。

綜上所述，本發明實施例中的共用電極具有多個溝槽，而溝槽位在畫素電極的其中一個畫素邊緣的正下方，並且具有未被畫素電極遮蓋的部分邊緣(例如第一邊緣)，其中此部分邊緣是沿著畫素電極的畫素邊緣而延伸。因此，這些溝槽能提高畫素電極所產生的水平電場的強度，以增加液晶分子能夠偏轉的幅度，從而提高顯示器的液晶效率。

以上所述僅為本發明之較佳可行實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧電晶體陣列基板

120d、120s‧‧‧訊號線

130‧‧‧電晶體

130c‧‧‧通道層

130d‧‧‧汲極

130g‧‧‧閘極

130s‧‧‧源極

140‧‧‧共用電極

160‧‧‧畫素電極

160e‧‧‧畫素邊緣

160s‧‧‧狹槽

E11、E12‧‧‧第一邊緣

P1‧‧‧畫素區

S1‧‧‧溝槽

Claims (10)

1. 一種電晶體陣列基板，包括：一基板，具有一表面；複數條訊號線，配置在該表面上，各該些訊號線在該表面上具有一訊號線投影區域；複數個電晶體，配置在該表面上，並電性連接該些訊號線；一第一絕緣層，配置在該些訊號線與該些電晶體上；一共用電極，配置在該第一絕緣層上，並具有複數個溝槽；一第二絕緣層，配置在該共用電極上；以及複數個畫素電極，形成在該第二絕緣層上，並電性連接該些電晶體，各該些畫素電極的外圍具有複數個彼此相對的畫素邊緣，各該些畫素電極在該表面上具有一畫素投影區域；其中，該些溝槽其中之一位於其中一該畫素邊緣的正下方，且該溝槽具有一第一邊緣，該第一邊緣沿著與其鄰近的該畫素邊緣而延伸，並在該表面上具有一個投影區段，該投影區段位於與其相鄰的該畫素投影區域與該訊號線投影區域之間；其中，各該些畫素電極具有多個狹槽，該些狹槽彼此並列，並沿著該些畫素邊緣而延伸，該共用電極在該表面上的投影區域涵蓋多個狹槽在該表面上的投影區域。
2. 如申請專利範圍第1項所述之電晶體陣列基板，其中該投影區段位於與其相鄰的該畫素投影區域之外。
3. 如申請專利範圍第1項所述之電晶體陣列基板，其中該第一邊緣平行於與其鄰近的該畫素邊緣。
4. 如申請專利範圍第1項所述之電晶體陣列基板，其中該溝槽更具有一第二邊緣，該第二邊緣位在該第一邊緣的對面，並和與其鄰近的該畫素邊緣切齊。
5. 如申請專利範圍第1項所述之電晶體陣列基板，其中該些狹槽與該些溝槽不重疊。
6. 如申請專利範圍第1項所述之電晶體陣列基板，其中部分該些訊號線彼此並列，並且與該些溝槽交錯。
7. 如申請專利範圍第1項所述之電晶體陣列基板，其中該些訊號線包括多條資料線與多條掃描線，該些資料線彼此並列，而該些掃描線彼此並列，其中該些資料線與該些掃描線彼此交錯。
8. 如申請專利範圍第7項所述之電晶體陣列基板，其中該共用電極更具有多個開口與多個電極條，各該些開口形成在其中一條資料線的正上方，而各該些電極條形成在其中一該開口以及與其相鄰的該溝槽之間，並沿著該畫素邊緣而延伸。
9. 如申請專利範圍第7項所述之電晶體陣列基板，其中該共用電極與該些資料線重疊。
10. 一種顯示裝置，包括：一液晶顯示面板，包括；一如申請專利範圍第1項所述之電晶體陣列基板；一對向基板；一液晶層，配置在該電晶體陣列基板與該對向基板之間；以及一背光模組；以及一電路板組件，驅動該液晶顯示面板顯示一影像畫面。