TWI511472B - 介面模組及其降低雜訊之方法 - Google Patents

Description

介面模組及其降低雜訊之方法

本發明係指一種介面模組及其降低雜訊之方法，尤指一種能夠降低介面模組的雜訊、共模電壓(common-mode voltage)及輻射發散的介面模組及其降低雜訊之方法。

隨著無線通訊技術的發展，千兆位元無線通訊的需求日漸顯著。因此，位於無線區域網路(wireless local area network，WLAN)卡與主控制裝置(如筆記型電腦、個人電腦)間的介面模組亦需具備處理高速資料傳輸的能力。舉例來說，位於無線區域網路卡與主控制裝置間的介面模組可能需要實現於通用序列匯流排(USB)3.0規格，以達成無線區域網路卡與主控制裝置間的高速資料傳輸。

請參考第1A圖及第1B圖，第1A圖及第1B圖係習知一介面模組10的示意圖。介面模組10係實現於USB 3.0傳輸標準，以於一主控制裝置COM1及一無線通訊裝置COM2間傳輸資料。如第1A圖及第1B圖所示，介面模組10包含有一連接器100以及一控制電路102。連接器100係被一厚度N的殼體104包覆，用來插入主控制裝置COM1，以連接主控制裝置COM1。連接器100透過複數個接腳PIN，耦接於控制電路102。為了控制介面模組10的資料傳輸，控制電路102不僅耦接於連接器100，且與無線通訊裝置COM2配置於相同之電路板上。

為了相容於USB 2.0規格，USB 3.0的連接器架構會有所限制。然而，相較於USB 2.0規格，USB 3.0規格於原先的連接器中另新增5個接腳。在此狀況下，新增的.5個接腳可能會使得連接器100中複數個接腳PIN變得擁擠、彎曲且不匹配，從而造成介面模組10於USB 3.0的非省能狀態(non lower power states)時產生雜訊、共模電壓(common-mode voltage)並輻 射。介面模組10於USB 3.0的非省能狀態時所產生的雜訊輻射可能會與無線通訊裝置COM2的信號頻率重疊，因此造成無線通訊裝置COM2的效能下降。換言之，若介面模組10於USB 3.0的非省能狀態，無線通訊裝置COM2的信號感度會隨之下降，進而可能造成無線通訊裝置COM2無法正常工作。

此外，習知差動訊號線的設計準則(即GSSG)亦無法實現於複數個接腳PIN的USB 3.0接腳順序中。舉例來說，複數個接腳PIN的接腳順序中可能僅配置一地線於兩對差動訊號線之間。如此一來，差動訊號線的阻抗間產生差異。不對稱的接腳順序不僅使介面模組10的共模抑制效能下降，並且造成較為顯著的雜訊輻射以及串擾(cross-talk)。更甚者，USB 3.0的高速傳輸會產生更多的回歸電流路徑(return-current loop)，造成連接器100的接地端與主控制裝置COM1的接地端之間產生一電壓差。連接器100接地端與主控制裝置COM1的接地端間的電壓差將會降低介面模組10的共模抑制效能，並使介面模組10發散出更為顯著的雜訊輻射。

由上述可知，當介面模組於USB 3.0非省能狀態時，介面模組發散出的雜訊輻射將會使無線通訊裝置的效能下降，進而可能造成無線通訊裝置無法正常工作。因此，如何降低實現於USB 3.0規格的介面模組發散的雜訊輻射便成為業界重要的課題之一。

有鑑於此，特提供以下技術方案：本發明之實施例揭露一種介面模組，耦接於一主控制裝置與一無線通訊裝置之間，該介面模組包含有一連接器，包含有一第一部分，以厚度為一第一厚度的一第一殼體包覆；以及一第二部分，以厚度為一第二厚度的一第二殼體包覆；以及一控制電路，耦接於該連接器的該第一部分，用來控制該主控制裝置與該無線通訊裝置間的資料傳輸；其中，該第二殼體係以一導電性材料製成。

本發明之實施例另揭露一種降低雜訊的方法，用於一耦接於一主控制裝置及一無線通訊裝置間的介面模組，該介面模組包含有一連接器以及一控制電路，其中該連接器包含有一以厚度為一第一厚度的一第一 殼體包覆的第一部分，且該控制電路係透過複數個接腳耦接於該連接器的該第一部分，該方法包含有利用一導電性材料包覆該連接器的一第二部分。

以上所述介面模組及其降低雜訊的方法可降低介面模組的雜訊的輻射，使無線通訊裝置的效能不會被影響，進而增加無線通訊裝置的吞吐量。

10‧‧‧介面模組

100‧‧‧連接器

102‧‧‧控制電路

104‧‧‧殼體

20‧‧‧介面模組

200‧‧‧連接器

202‧‧‧控制電路

204‧‧‧第一部分

206、210‧‧‧殼體

208‧‧‧第二部分

30‧‧‧方法

300~306‧‧‧步驟

COM1‧‧‧主控制裝置

COM2‧‧‧無線通訊裝置

PIN‧‧‧接腳

第1A圖為一習知介面模組的俯視示意圖。

第1B圖為一習知介面模組的側視示意圖。

第2A圖為本發明實施例一介面模組的俯視示意圖。

第2B圖為本發明實施例一介面模組的側視示意圖。

第3圖為本發明實施例用於降低介面模組散發雜訊之方法的流程示意圖。

請參考第2A圖及第2B圖，第2A圖及第2B圖為本發明實施例一介面模組20的示意圖。介面模組20係用來於一主控制裝置COM1及一無線通訊裝置COM2之間傳輸資料。無線通訊裝置COM2可支援IEEE 802.11a/b/g/n/ac通訊標準、藍芽(Bluetooth)通訊標準、WiGig 60GHz通訊標準或是長期演進(long term evolution，LTE)通訊標準，但不在此限。如第2A圖及第2B圖所示，介面模組20包含有一連接器200以及一控制電路202。連接器200包含有一第一部分204以及一第二部分208；其中該第一部分和該第二部分部分重疊。其中，第一部分204係被一殼體206包覆，殼體206之厚度為一厚度N。第二部分208係被一殼體210包覆，殼體210之厚度為一厚度M(其中M>N)。連接器200係用來插入主控制裝置COM1，以連接主控制裝置COM1。控制電路202透過複數個接腳PIN，耦接於連接器200的第一部分204。並且，控制電路202係與無線通訊裝置COM2配置於相同的電路板上。控制電路202係用來控制介面模組20的資料傳輸，其可 包含一處理器。不同於第1A圖及第1B圖所示的介面模組10，連接器200之第二部分208被厚度為厚度M的殼體210包覆。其中，殼體210係以一導電性材料製成。於增加殼體210之後，第二部分208處的殼體璧的厚度成為殼體206與殼體210的殼體璧厚度的總和。較佳地，殼體210會包覆住複數個接腳PIN(即連接器200與控制電路202間之連結)，但不在此限。更甚者，複數個接腳PIN及控制電路202係被一吸波性材料(absorptive material)包覆。舉例來說，吸波性材料係一吸波材(absorber)或是一絕緣體(isolator)。於增加殼體210以及包覆住控制電路及複數個接腳PIN的吸波性材料後，介面模組20於USB 3.0非省能狀態下傳送資料所散發的雜訊可被有效降低。如此一來，無線通訊裝置COM2的效能不會被影響，進而增加無線通訊裝置COM2的吞吐量(throughput)。

詳細來說，由於增加殼體210後，第二部分208處的厚度係大於第一部分206處的厚度(厚度N)，所以當連接器200插入主控制裝置COM1時，殼體210將會接觸到主控制裝置COM1的接地端。主控制裝置COM1接地端與控制器200接地端之間的接觸面積隨之增加，進而降低主控制裝置COM1接地端與控制器200接地端之間的電壓差。換言之，於增加殼體210後，主控制裝置COM1接地端與控制器200接地端間之接觸可被加強，從而使低頻率範圍的雜訊輻射被有效降低。值得注意的是，在此實施例中，第二部分208可包含複數個接腳PIN，但不限於此。

另一方面，複數個接腳PIN以及控制電路202係以吸波性材料(如一吸波材或是一絕緣體)所包覆，以降低介面模組20於USB 3.0非省能狀態時所散發的雜訊。由於USB 3.0規格的高傳輸速度，介面模組20於USB 3.0非省能狀態時所散發的雜訊輻射係位於高頻率範圍。因此，利用導電性材料(即利用金屬屏蔽效應)來降低介面模組20於資料傳輸時所散發的雜訊輻射之效果較為有限。在此實施例中，複數個接腳PIN及控制電路202係以吸波性材料包覆，以有效降低高頻率範圍的雜訊輻射。以吸波性材料包覆複數個接腳PIN以及控制電路後，介面模組20散發的雜訊可被更進一步地降低。簡言之，透過增加殼體210包覆第二部分208以及增加吸波性材料包覆複數個接腳PIN及控制電路202，介面模組20於USB 3.0非 省能狀態時所散發的雜訊輻射可被有效降低。據此，無線通訊裝置COM2的效能可不被介面模組20散發的雜訊輻射影響。

值得注意的是，本發明實施例透過使用其他殼體包覆介面模組的一部分，以加強主控制裝置接地端與介面模組接地端間之連結。此外，複數個接腳以及控制電路係使用吸波性材料包覆，以吸收介面模組於USB 3.0的非省能狀態時所散發的雜訊輻射。如此一來，介面模組操作於USB 3.0非省能狀態下所散發的雜訊輻射可被有效降低。根據不同應用，本領域熟知技藝者可據以實施適當之更動及修改。舉例來說，用來覆蓋複數個接腳及控制電路的吸波性材料可被替換為可衰減雜訊輻射的材料。

用來建構上述介面模組以降低雜訊輻射的方法可被總結為一方法30，如第3圖所示。方法30可降低一USB 3.0介面模組的雜訊輻射。其中，USB 3.0介面模組包含有一連接器以及一控制電路。連接器包含有厚度為一第一厚度的一第一部分。控制電路則透過複數個接腳耦接於連接器的第一部分。方法30可包含以下步驟：

步驟300：開始。

步驟302：利用導電性材料製成的殼體，包覆連接器的一第二部分。

步驟304：利用吸波性材料包覆複數個接腳以及控制電路。

步驟306：結束。

根據方法30，USB 3.0介面模組的雜訊輻射可被有效降低。方法30的詳細操作流程可參考上述，為求簡潔，在此不贅述。需注意的是，無論僅執行步驟302或是步驟304介面模組的雜訊輻射皆可被有效降低。換言之，步驟302與步驟304可被分開實施，以降低介面模組的雜訊輻射。

綜上所述，上述實施例所揭露之介面模組及相關的方法使用導電性材料製成的殼體，包覆介面模組中連接器的第二部分，以降低介面模組產生的低頻雜訊。另一方面，透過利用吸波性材料覆蓋介面模組中複數個接腳及控制電路，介面模組產生的高頻雜訊可被有效降低。如此一來，本發明所揭露之介面模組及相關的方法可降低介面模組操作於USB 3.0非 省能狀態下所散發的雜訊輻射。據此，無線通訊裝置的效能不會被影響。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

20‧‧‧介面模組

200‧‧‧連接器

202‧‧‧控制電路

204‧‧‧第一部分

206、210‧‧‧殼體

208‧‧‧第二部分

COM1‧‧‧主控制裝置

COM2‧‧‧無線通訊裝置

PIN‧‧‧接腳

Claims (9)

1. 一種介面模組，耦接於一主控制裝置與一無線通訊裝置之間，該介面模組包含有：一連接器，包含有：一第一部分，以厚度為一第一厚度的一第一殼體包覆；以及一第二部分，以厚度為一第二厚度的一第二殼體包覆；以及一控制電路，耦接於該連接器的該第一部分，用來控制該主控制裝置與該無線通訊裝置間的資料傳輸；其中，該第二殼體係以一導電性材料製成；其中，該第一部分和該第二部分部分重疊，且該第二厚度大於該第一厚度。
2. 如申請專利範圍第1項所述之介面模組，其中該第一部分包含有複數個接腳。
3. 如申請專利範圍第2項所述之介面模組，其中該之該複數個接腳以及該控制電路係以一吸波性材料包覆。
4. 如申請專利範圍第3項所述之介面模組，其中該吸波性材料係一吸波材(Absorber)。
5. 如申請專利範圍第3項所述之介面模組，其中該吸波性材料係一絕緣體 (Isolator)。
6. 如申請專利範圍第1項所述之介面模組，其中該無線通訊裝置支援802.11a/b/g/n/ac通訊標準、WiGig 60GHz通訊標準、藍芽通訊標準或是長期演進通訊標準。
7. 如申請專利範圍第1項所述之介面模組，其中該控制電路包含有一處理器。
8. 一種降低雜訊的方法，用於一耦接於一主控制裝置及一無線通訊裝置間的一介面模組，該介面模組包含有一連接器以及一控制電路，其中該連接器包含有一以厚度為一第一厚度的一第一殼體包覆的第一部分，且該控制電路係透過複數個接腳耦接於該連接器的該第一部分，該方法包含有：利用一導電性材料製成之第二殼體包覆該連接器的一第二部分，該第二殼體具有第二厚度；其中該第一部分和該第二部分部分重疊，且該第二厚度大於該第一厚度。
9. 如申請專利範圍第8項所述之降低雜訊的方法，更包含：利用一吸波性材料包覆該複數個接腳以及該控制電路。