TWI511455B - 輸出緩衝器 - Google Patents
輸出緩衝器 Download PDFInfo
- Publication number
- TWI511455B TWI511455B TW102110021A TW102110021A TWI511455B TW I511455 B TWI511455 B TW I511455B TW 102110021 A TW102110021 A TW 102110021A TW 102110021 A TW102110021 A TW 102110021A TW I511455 B TWI511455 B TW I511455B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- coupled
- current
- state
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
本發明是有關於一種輸出緩衝器,且特別是有關於一種軌對軌(Rail-to-Rail)輸出緩衝器。
隨著光電與半導體元件之進步,平面顯示器諸如液晶顯示器(liquid crystal display,LCD)在近幾年蓬勃地發展。液晶顯示器因具有多項優點,例如低功率消耗、無輻射與高空間利用率,而逐漸地成為市場的主流。源極驅動器為液晶顯示器中相當重要的元件,其能轉換顯示影像之數位資料信號為類比信號,且輸出此類比信號至顯示面板的每個像素。
一般來說,源極驅動器包含多個驅動通道來傳送類比信號至每一資料線上的像素,且其亦包含多個輸出緩衝器來提升信號傳輸強度,來對顯示面板進行充放電的動作。因此,輸出緩衝器大大的影響整顆源極驅動器的電力消耗,並且隨著可攜式電子產品的功能越來越多的趨勢下,輸出緩衝器勢必然朝向低功率消耗與小面積的規格邁進。
本發明提供一種輸出緩衝器,在輸出電壓為穩定時提供極小的尾電流,但在輸出電壓為暫態時,可以提升尾電流值來加快暫態響應的速度。
本發明的輸出緩衝器,包括一第一差動對、一第二差動對、一第一電流鏡、一第二電流鏡、一偏壓電路、一第一電晶體、一第二電晶體、一狀態偵測電路及一尾電流調整電路。第一差動對接收一輸入電壓及一輸出電壓,且提供一第一尾電流、一第一電壓及一第二電壓。第二差動對接收輸入電壓、輸出電壓及一第二尾電流,且提供一第三電壓及一第四電壓。第一電流鏡耦接第一差動對,以接收第一電壓及第二電壓,且依據第一電壓決定一第一參考電流及一第一鏡射電流,其中第一參考電流對應第一電壓,第一鏡射電流對應第二電壓。第二電流鏡耦接第二差動對,以接收第三電壓及第四電壓,且依據第三電壓決定一第二參考電流及一第二鏡射電流,其中第二參考電流對應第三電壓,第二鏡射電流對應第四電壓。偏壓電路,耦接第一電流鏡與第二電流鏡之間,以提供一偏壓。第一電晶體的第一端接收一系統電壓,第一電晶體的控制端耦接第一差動對以接收第二電壓,第一電晶體的第二端提供輸出電壓。第二電晶體的第一端耦接第一電晶體的第二端,第二電晶體的控制端耦接第二差動對以接收第四電壓,第二電晶體的第二端接收一接地電壓。狀態偵測電路耦接第一差動對以接收第一電壓,耦接第二差動對以接收第三電壓,狀態偵
測電路依據第一電壓及第三電壓判斷輸出緩衝器的一運作狀態,且對應地輸出一第一狀態電壓及一第二狀態電壓。尾電流調整電路耦接第一差動對以接收第一尾電流,耦接第二差動對以提供第二尾電流,耦接狀態偵測電路以接收第一狀態電壓及第二狀態電壓,尾電流調整電路依據第一狀態電壓及第二狀態電壓調整第一尾電流及第二尾電流。
在本發明之一實施例中,當輸入電壓等於輸出電壓時,尾電流調整電路依據第一狀態電壓及第二狀態電壓調整第一尾電流及第二尾電流為一低電流。
在本發明之一實施例中,當輸入電壓大於輸出電壓時,尾電流調整電路依據第一狀態電壓及第二狀態電壓調低第一尾電流及調高第二尾電流。
在本發明之一實施例中,當輸入電壓小於輸出電壓時,尾電流調整電路依據第一狀態電壓及第二狀態電壓調高第一尾電流及調低第二尾電流。
在本發明之一實施例中,第一差動對包括一第三電晶體及一第四電晶體。第三電晶體的第一端提供第一電壓,第三電晶體的控制端接收輸出電壓。第四電晶體的第一端提供第二電壓,第四電晶體的控制端接收輸入電壓。其中,第三電晶體的第二端及第四電晶體的第二端輸出第一尾電流。
在本發明之一實施例中,第二差動對包括一第五電晶體及一第六電晶體。第五電晶體的第一端耦接尾電流調整電路,第
五電晶體的控制端接收輸出電壓,第五電晶體的第二端輸出第三電壓。第六電晶體的第一端耦接尾電流調整電路,第六電晶體的控制端接收輸入電壓,第六電晶體的第二端輸出第四電壓。其中,第五電晶體的第一端及第六電晶體的第一端接收第二尾電流。
在本發明之一實施例中,第一電流鏡包括一第七電晶體及一第八電晶體。第七電晶體的第一端接收系統電壓,第七電晶體的第二端耦接第一差動對以接收第一電壓,第七電晶體的控制端耦接第七電晶體的第二端。第八電晶體的第一端接收系統電壓,第八電晶體的第二端耦接第一差動對以接收第二電壓,第八電晶體的控制端耦接第七電晶體的控制端。
在本發明之一實施例中,第二電流鏡包括一第九電晶體及一第十電晶體。第九電晶體的第一端耦接第二差動對以接收第三電壓,第九電晶體的第二端接收接地電壓,第九電晶體的控制端耦接第九電晶體的第一端。第十電晶體的第一端耦接第二差動對以接收第四電壓,第十電晶體的第二端接收接地電壓,第十電晶體的控制端耦接第九電晶體的控制端。
在本發明之一實施例中,偏壓電路包括一第十一電晶體、一第十二電晶體、一第十三電晶體及一第十四電晶體。第十一電晶體的第一端耦接第一差動對以接收第一電壓,第十一電晶體的第二端耦接第十一電晶體的控制端。第十二電晶體的第一端耦接第一差動對以接收第二電壓,第十二電晶體的控制端耦接第十一電晶體的控制端。第十三電晶體的第一端耦接第十一電晶體
的第二端,第十三電晶體的第二端耦接第二差動對以接收第三電壓,第十三電晶體的控制端耦接第十三電晶體的第一端。第十四電晶體的第一端耦接第十二電晶體的第二端,第十四電晶體的第二端耦接第二差動對以接收第四電壓,第十四電晶體的控制端耦接第十三電晶體的控制端。
在本發明之一實施例中,狀態偵測電路包括一第十五電晶體、一第十六電晶體、一第十七電晶體及一第十八電晶體。第十五電晶體的第一端接收系統電壓,第十五電晶體的第二端輸出第一狀態電壓,第十五電晶體的控制端耦接第一差動對以接收第一電壓。第十六電晶體的第一端耦接第十五電晶體的第二端,第十六電晶體的第二端接收接地電壓,第十六電晶體的控制端耦接第二差動對以接收第三電壓。第十七電晶體的第一端接收系統電壓,第十七電晶體的第二端輸出第二狀態電壓,第十七電晶體的控制端耦接第一差動對以接收第一電壓。第十八電晶體的第一端耦接第十七電晶體的第二端,第十八電晶體的第二端接收接地電壓,第十八電晶體的控制端耦接第二差動對以接收第三電壓。
在本發明之一實施例中,第十五電晶體的通道寬度大於第十七電晶體的通道寬度,第十八電晶體的通道寬度大於第十六電晶體的通道寬度,並且當輸入電壓等於輸出電壓時,第十五電晶體的第二端的電流大於第十六電晶體的第一端的電流,第十七電晶體的第二端的電流小於第十八電晶體的第一端的電流。
在本發明之一實施例中,尾電流調整電路包括一第十九
電晶體、一第二十電晶體、一第二十一電晶體、一第二十二電晶體、一第二十三電晶體、一第二十四電晶體、一阻抗單元、一第一反相器及一第二反相器。第十九電晶體的第一端接收系統電壓,第十九電晶體的第二端耦接第十九電晶體的控制端。第二十電晶體的第一端接收系統電壓,第二十電晶體的第二端輸出第二尾電流,第二十電晶體的控制端耦接第十九電晶體的控制端。第二十一電晶體的第一端耦接第二十一電晶體的控制端,第二十一電晶體的第二端接收接地電壓。第二十二電晶體的第一端接收第一尾電流,第二十二電晶體的第二端接收接地電壓,第二十二電晶體的控制端耦接第二十一電晶體的控制端。阻抗單元耦接於第十九電晶體的第二端與第二十一電晶體的第一端之間。第一反相器的輸入端接收第一狀態電壓。第二十三電晶體的第一端耦接第十九電晶體的第二端,第二十三電晶體的第二端接收接地電壓,第二十三電晶體的控制端耦接第一反相器的輸出端。第二反相器的輸入端接收第二狀態電壓。第二十四電晶體的第一端接收系統電壓,第二十四電晶體的第二端耦接第二十一電晶體的第一端,第二十四電晶體的控制端耦接第二反相器的輸出端。
在本發明之一實施例中,當輸入電壓等於輸出電壓時,第一狀態電壓充電至一高電壓準位,第二狀態電壓放電至一低電壓準位;當輸入電壓大於輸出電壓時,第一狀態電壓及第二狀態電壓放電至低電壓準位;當輸入電壓小於輸出電壓時,第一狀態電壓及第二狀態電壓充電至高電壓準位。
在本發明之一實施例中,阻抗單元包括一電阻及一電晶體的其中之一。
基於上述,本發明實施例的輸出緩衝器,狀態偵測電路依據第一差動對提供的第一電壓及第二差動對提供的第三電壓判斷輸出緩衝器的運作狀態,且對應地輸出第一狀態電壓及第二狀態電壓。尾電流調整電路依據第一狀態電壓及第二狀態電壓調整來自第一差動對的第一尾電流及提供至第二差動對的第二尾電流。藉此,可使輸出緩衝器具有高驅動能力但不會增加緩衝器於穩定狀態下的電流(即靜態電流)。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、100a、100b‧‧‧輸出緩衝器
110、110a‧‧‧第一差動對
120、120a‧‧‧第二差動對
130、130a‧‧‧第一電流鏡
140、140a‧‧‧第二電流鏡
150、150a‧‧‧偏壓電路
160、160a‧‧‧狀態偵測電路
170、170a、170b‧‧‧尾電流調整電路
Id1~Id4‧‧‧電流
IM1‧‧‧第一鏡射電流
IM2‧‧‧第二鏡射電流
INT1‧‧‧第一反相器
INT2‧‧‧第二反相器
IR1‧‧‧第一參考電流
IR2‧‧‧第二參考電流
It1‧‧‧第一尾電流
It2‧‧‧第二尾電流
M1~M25‧‧‧電晶體
P1~P3‧‧‧期間
R‧‧‧電阻
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
V4‧‧‧第四電壓
VA‧‧‧設定電壓
VBB‧‧‧偏壓
Vin‧‧‧輸入電壓
Vout‧‧‧輸出電壓
VS1‧‧‧第一狀態電壓
VS2‧‧‧第二狀態電壓
圖1為依據本發明一實施例的輸出緩衝器的系統示意圖。
圖2為依據本發明一實施例的輸出緩衝器的電路示意圖。
圖3是圖2依據本發明之一實施例的輸出緩衝器的驅動波形示意圖。
圖4為依據本發明另一實施例的輸出緩衝器的電路示意圖。
圖1為依據本發明一實施例的輸出緩衝器的系統示意
圖。請參照圖1,在本實施例中,輸出緩衝器100包括第一差動對110、第二差動對120、第一電流鏡130、第二電流鏡140、偏壓電路150、狀態偵測電路160、尾電流調整電路170、電晶體M1及M2(對應第一電晶體及第二電晶體),其中電晶體M1為一P型電晶體,電晶體M2為一N型電晶體,並且電晶體M1及M2可視為輸出緩衝器100的輸出級。
第一差動對110接收輸入電壓Vin及輸出電壓Vout,且提供第一尾電流It1、第一電壓V1及第二電壓V2。第二差動對120接收輸入電壓Vin、輸出電壓Vout及第二尾電流It2,且提供第三電壓V3及第四電壓V4。第一電流鏡130耦接第一差動對110,以接收第一電壓V1及第二電壓V2,且依據第一電壓V1決定其流出的第一參考電流IR1及第一鏡射電流IM1,其中第一參考電流IR1為對應第一電壓V1,第一鏡射電流IM1為對應第二電壓V2。第二電流鏡140耦接第二差動對120,以接收第三電壓V3及第四電壓V4,且依據第三電壓V3決定流入其的第二參考電流IR2及第二鏡射電流IM2,其中第二參考電流IR2對應第三電壓V3,第二鏡射電流IM2對應第四電壓V4。偏壓電路150耦接第一電流鏡130與第二電流鏡140之間,且第一電壓V1、第二電壓V2、第三電壓V3及第四電壓V4,以在第二電壓V2及第四電壓V4形成偏壓VBB,亦即在電晶體M1的閘極(對應控制端)與電晶體M2的閘極(對應控制端)之間提供偏壓VBB。
電晶體M1的源極(對應第一端)接收系統電壓VDDA,
電晶體M1的閘極耦接第一差動對110以接收第二電壓V2,電晶體M1的汲極(對應第二端)提供輸出電壓Vout。電晶體M2的汲極(對應第一端)耦接電晶體M1的汲極,電晶體M2的閘極耦接第二差動對120以接收第四電壓V4,電晶體M2的源極(對應第二端)接收接地電壓。
狀態偵測電路160耦接第一差動對110以接收第一電壓V1,且耦接第二差動對120以接收第三電壓V3。狀態偵測電路160依據第一電壓V1及第三電壓V3判斷輸出緩衝器100的一運作狀態,且對應地輸出第一狀態電壓VS1及第二狀態電壓VS2。尾電流調整電路170耦接第一差動對110以接收第一尾電流It1,耦接第二差動對120以提供第二尾電流It2,且耦接狀態偵測電路160以接收第一狀態電壓VS1及第二狀態電壓VS2。尾電流調整電路170依據第一狀態電壓VS1及第二狀態電壓VS2調整第一尾電流It1及第二尾電流It2。
進一步來說,當輸入電壓Vin等於輸出電壓Vout時,輸出緩衝器100的運作狀態為穩定狀態,亦即輸出緩衝器100的運作為維持輸出電壓Vout當下的電壓準位,因此輸出緩衝器100運作所需的電流較低。此時,尾電流調整電路17會依據第一狀態電壓VS1及第二狀態電壓VS2調整第一尾電流It1及該第二尾電流It2為一低電流。
當輸入電壓Vin大於輸出電壓Vout時,輸出緩衝器100的運作狀態為充電狀態,亦即輸出緩衝器100的運作為對輸出電
壓Vout進行充電,因此電晶體M1應為導通且電晶體M2應為不導通。依據第一電流鏡130、第二電流鏡140及偏壓電路150的耦接方式,第一電壓V1及第三電壓V3影響第一鏡射電流IM1及第二鏡射電流IM2的大小,亦即影響第二電壓V2及第四電壓V4的電壓準位,其中當第一鏡射電流IM1大於第二鏡射電流IM2時,第二電壓V2及第四電壓V4的電壓準位會被拉高,當第一鏡射電流IM1小於第二鏡射電流IM2時,第二電壓V2及第四電壓V4的電壓準位會被拉低。
在此假設第一電壓V1反比於第一鏡射電流IM1的大小,第三電壓V3正比於第二鏡射電流IM2的大小。依據上述,為了提升電晶體M1的導通程度且確實關閉電晶體M2,第一電壓V1及第三電壓V3越高越好,因此尾電流調整電路17可依據第一狀態電壓VS1及第二狀態電壓VS2調低第一尾電流It1及調高第二尾電流It2。
另一方面,當輸入電壓Vin小於輸出電壓Vout時,輸出緩衝器100的運作狀態為放電狀態,亦即輸出緩衝器100的運作為對輸出電壓Vout進行放電,因此電晶體M1應為不導通且電晶體M2應為導通。依據上述假設,為了提升電晶體M2的導通程度且確實關閉電晶體M1,第一電壓V1及第三電壓V3越低越好,因此尾電流調整電路17可依據第一狀態電壓VS1及第二狀態電壓VS2調高第一尾電流It1及調低第二尾電流It2。
依據上述,本實施例的輸出緩衝器100可依據輸出緩衝
器100的運作狀態動態調整第一尾電流It1及第二尾電流It2,以在輸出緩衝器100的運作狀態為穩定狀態降低第一尾電流It1及第二尾電流It2,並且在輸出緩衝器100的運作狀態為充電狀態或放電狀態對應地調高第一尾電流It1及第二尾電流It2的其中之一且對應地調低第一尾電流It1及第二尾電流It2的其中另一。藉此,可使輸出緩衝器100具有高驅動能力但不會增加緩衝器100於穩定狀態下的電流(即靜態電流)。
圖2為依據本發明一實施例的輸出緩衝器的電路示意圖。請參照圖1及圖2,其中相似或相同的元件使用相似或相同的標號。在本實施例中,第一差動對110a包括電晶體M3及M4(對應第三電晶體及第四電晶體),其中電晶體M3及M4在此為N型電晶體為例。電晶體M3的汲極(對應第一端)提供第一電壓V1,電晶體M3的閘極(對應控制端)接收輸出電壓Vout。電晶體M4的汲極(對應第一端)提供第二電壓V2,電晶體M4的閘極(對應控制端)接收輸入電壓Vin。電晶體M3的源極(對應第二端)及電晶體M4的源極(對應第二端)輸出第一尾電流It1。第二差動對120a包括電晶體M5及M6(對應第五電晶體及第六電晶體),其中電晶體M5及M6在此以P型電晶體為例。電晶體M5的源極(對應第一端)耦接尾電流調整電路170a,電晶體M5的閘極(對應控制端)接收輸出電壓Vout,電晶體M5的汲極(對應第二端)輸出第三電壓V3。電晶體M6的源極(對應第一端)耦接尾電流調整電路170a,電晶體M6的閘極(對應控制端)接
收輸入電壓Vin,電晶體M6的汲極(對應第二端)輸出第四電壓V4。電晶體M5的第一端及電晶體M6的第一端接收該第二尾電流。
第一電流鏡130a包括電晶體M7及M8(對應第七電晶體及第八電晶體),其中電晶體M7及M8在此以P型電晶體為例。電晶體M7的源極(對應第一端)接收系統電壓VDDA,電晶體M7的汲極(對應第二端)耦接第一差動對110a的電晶體M3的汲極以接收第一電壓V1,電晶體M7的閘極(對應控制端)耦接電晶體M7的汲極。電晶體M8的源極(對應第一端)接收系統電壓VDDA,電晶體M8的汲極(對應第二端)耦接第一差動對110a的電晶體M4的汲極以接收第二電壓V2,電晶體M8的閘極(對應控制端)耦接電晶體M7的閘極。
第二電流鏡140a包括電晶體M9及M10(對應第九電晶體及第十電晶體),其中電晶體M9及M10在此以N型電晶體為例。電晶體M9的汲極(對應第一端)耦接第二差動對120a的電晶體M5的汲極以接收第三電壓V3,電晶體M9的源極(對應第二端)接收接地電壓,電晶體M9的閘極(對應控制端)耦接電晶體M9的汲極。電晶體M10的汲極(對應第一端)耦接第二差動對120a的電晶體M6的汲極以接收第四電壓V4,電晶體M10的源極(對應第二端)接收接地電壓,電晶體M10的閘極(對應控制端)耦接電晶體M9的閘極。
偏壓電路150a包括電晶體M11至M14(對應第十一電
晶體至第十四電晶體),其中電晶體M11及M12在此以P型電晶體為例,電晶體M13及M14在此以N型電晶體為例。電晶體M11的源極第一端耦接第一差動對110a的電晶體M3的汲極以接收第一電壓V1,電晶體M11的汲極(對應第二端)耦接電晶體M11的閘極(對應控制端)。電晶體M12的源極(對應第一端)耦接第一差動對110a的電晶體M4的汲極以接收第二電壓V2,電晶體M12的閘極(對應控制端)耦接電晶體M11的閘極。
電晶體M13的汲極(對應第一端)耦接電晶體M11的汲極,電晶體M13的源極(對應第二端)耦接第二差動對120a的電晶體M5的汲極以接收第三電壓V3,電晶體M13的閘極(對應控制端)耦接電晶體M13的汲極。電晶體M14的汲極(對應第一端)耦接電晶體M12的汲極,電晶體M14的源極(對應第二端)耦接第二差動對120a的電晶體M6的汲極以接收第四電壓V4,電晶體M14的閘極(對應控制端)耦接電晶體M13的閘極。
狀態偵測電路160a包括M15至M18(對應第十五電晶體至第十八電晶體),其中電晶體M15及M17在此以P型電晶體為例,電晶體M16及M18在此以N型電晶體為例。電晶體M15的源極(對應第一端)接收系統電壓VDDA,電晶體M15的汲極(對應第二端)輸出第一狀態電壓VS1,電晶體M15的閘極(對應控制端)耦接第一差動對110a的電晶體M3的汲極以接收第一電壓V1。電晶體M16的汲極(對應第一端)耦接電晶體M15的汲極,電晶體M16的源極(對應第二端)接收接地電壓,電晶體
M16的閘極(對應控制端)耦接第二差動對120a的電晶體M5的汲極以接收第三電壓V3。
電晶體M17的源極(對應第一端)接收系統電壓VDDA,電晶體M17的汲極(對應第二端)輸出第二狀態電壓VS2,電晶體M17的閘極(對應控制端)耦接第一差動對110a的電晶體M3的汲極以接收第一電壓V1。電晶體M18的汲極(對應第一端)耦接電晶體M17的汲極,電晶體M18的源極(對應第二端)接收接地電壓,電晶體M18的閘極(對應控制端)耦接第二差動對120a的電晶體M5的汲極以接收第三電壓V3。
尾電流調整電路170a包括電晶體M19至M24(對應第十九電晶體至第二十四電晶體)、第一反相器INT1、第二反相器INT2及電阻R,其中電晶體M19、20及M24在此以P型電晶體為例,電晶體M21、M22及M23在此以N型電晶體為例。電晶體M19的源極(對應第一端)接收系統電壓VDDA,電晶體M19的汲極(對應第二端)耦接電晶體M19的閘極(對應控制端)。電晶體M20的源極(對應第一端)接收系統電壓VDDA,電晶體M20的汲極(對應第二端)輸出第二尾電流It2,電晶體M20的閘極(對應控制端)耦接電晶體M19的閘極。
電晶體M21的汲極(對應第一端)耦接電晶體M21的閘極(對應控制端),電晶體M21的源極(對應第二端)接收接地電壓。電晶體M22的汲極(對應第一端)接收第一尾電流It1,電晶體M22的源極(對應第二端)接收接地電壓,電晶體M22的
閘極(對應控制端)耦接電晶體M21的閘極。電阻R耦接於電晶體M19的汲極與電晶體M21的汲極之間。第一反相器INT1的輸入端接收第一狀態電壓VS1。電晶體M23的汲極(對應第一端)耦接電晶體M19的汲極,電晶體M23的源極(對應第二端)接收接地電壓,電晶體M23的閘極(對應控制端)耦接第一反相器INT1的輸出端。第二反相器INT2的輸入端接收第二狀態電壓VS2。電晶體M24的源極(對應第一端)接收系統電壓VDDA,電晶體M24的汲極(對應第二端)耦接電晶體M21的汲極,電晶體M24的閘極(對應控制端)耦接第二反相器INT2的輸出端。
在本實施例中,電晶體M15的通道寬度為大於電晶體M7及M8的通道寬度,電晶體M7及M8的通道寬度大於電晶體M17的通道寬度,電晶體M18的通道寬度大於電晶體M9及M10的通道寬度,電晶體M9及M10的通道寬度大於電晶體M16的通道寬度。並且,當輸入電壓Vin等於輸出電壓Vout時,使電晶體M15的汲極的電流Id1大於電晶體M16的汲極的電流Id2,且使電晶體M17的汲極的電流Id3小於電晶體M18的汲極的電流Id4。上述可透過通道寬度的設計來達到,但本發明實施例不以此為限。
圖3是圖2依據本發明之一實施例的輸出緩衝器的驅動波形示意圖。請參照圖2及圖3,在期間P1之前,輸入電壓Vin等於輸出電壓Vout,亦即電晶體M3及M4的導通程度會大致相同,電晶體M5及M6的導通程度會大致相同。此時,由於電晶體M15的汲極的電流Id1大於電晶體M16的汲極的電流Id2,因此
第一狀態電壓VS1會被充電至高電壓準位“H”。並且,由於電晶體M17的汲極的電流Id3小於電晶體M18的汲極的電流Id4,因此第二狀態電壓VS2會被放電至低電壓準位“L”。
接著,由於第一狀態電壓VS1為高電壓準位“H”,因此電晶體M23會不導通。並且,由於第二狀態電壓VS2為低電壓準位“L”,因此電晶體M24會不導通。因此,流經電晶體M19的電流=流經電晶體M21的電流=(VDDA-VGSM19
-VGSM21
)/R,其中VDDA為系統電壓VDDA的電壓值,VGSM19
為電晶體M19的閘源極電壓,VGSM19
為電晶體M21的閘源極電壓,R為電阻R的電阻值。
當電阻R設定為高電阻值時,流經電晶體M19的電流(即流經電晶體M21的電流)會為一低電流值。並且,流經電晶體M20的電流(即第二尾電流It2)為鏡射流經電晶體M19的電流而產生,流進電晶體M22的電流(即第一尾電流It1)為鏡射流經電晶體M21的電流而產生,因此第一尾電流It1及第二尾電流It2會大致相同且為一低電流。在第一尾電流It1及第二尾電流It2為低電流的情況下,第一參考電流IR1及第二參考電流IR2會降低。因此,電晶體M1及電晶體M2的導通程度會同步變低或不導通,但電壓Vout會因為電路的等效電容而暫時維持不變。
在期間P1內,輸入電壓Vin大於輸出電壓Vout,亦即電晶體M4的導通程度會大於電晶體M3的導通程度,電晶體M5的導通程度會大於電晶體M6的導通程度。此時,第一參考電流
IR1會降低,並且第二參考電流IR2會增加,以致於電流Id1會小於電流Id2,電流Id3會小於電流Id4。因此,第一狀態電壓VS1及第二狀態電壓VS2會被放電至低電壓準位“L”。
接著,由於第一狀態電壓VS1及第二狀態電壓VS2為低電壓準位“L”,因此電晶體M23會導通,電晶體M24會不導通。因此,流經電晶體M19的電流會變大,而流經電晶體M20的電流(即第二尾電流It2)同樣會變大,進而第二參考電流IR2會大幅增加,以大幅增加第二電壓V2及第四電壓V4的放電速度。並且,流經電晶體M21的電流會變小或為零,而流經電晶體M22的電流(即第一尾電流It1)同樣會變小或為零,進而第一參考電流IR1會大幅降低,以大幅降低第二電壓V2及第四電壓V4的充電速度。依據上述,電晶體M1的導通程度會快速提高,電晶體M2會被快速關閉,以致於輸出緩衝器100對輸出電壓Vout的充電能力可立即提高。
在期間P2內,輸入電壓Vin等於輸出電壓Vout,亦即電晶體M3及M4的導通程度會大致相同,電晶體M5及M6的導通程度會大致相同。此時,第一狀態電壓VS1會被充電至高電壓準位“H”,第二狀態電壓VS2會被放電至低電壓準位“L”,以致於電晶體M1及電晶體M2的導通程度會同步變低或不導通。
在期間P3內,輸入電壓Vin小於輸出電壓Vout,亦即電晶體M3的導通程度會大於電晶體M4的導通程度,電晶體M6的導通程度會大於電晶體M5的導通程度。此時,第一參考電流
IR1會增加,並且第二參考電流IR2會降低,以致於電流Id1會大於電流Id2,電流Id3會大於電流Id4。因此,第一狀態電壓VS1及第二狀態電壓VS2會被充電至高電壓準位“H”。
接著,由於第一狀態電壓VS1及第二狀態電壓VS2為低電壓準位“H”,因此電晶體M23會不導通,電晶體M24會導通。因此,流經電晶體M21的電流會變大,而流經電晶體M22的電流(即第一尾電流It1)同樣會變大,進而第一參考電流IR1會大幅增加,以大幅增加第二電壓V2及第四電壓V4的充電速度。並且,流經電晶體M19的電流會變小或為零,而流經電晶體M20的電流(即第二尾電流It2)同樣會變小或為零,進而第二參考電流IR2會大幅降低,以大幅降低第二電壓V2及第四電壓V4的放電速度。依據上述,電晶體M2的導通程度會快速提高,電晶體M1會被快速關閉,以致於輸出緩衝器100對輸出電壓Vout的放電能力可立即提高。
圖4為依據本發明另一實施例的輸出緩衝器的電路示意圖。請參照圖2及圖4,其不同之處在於尾電流調整電路170b,其中相似或相同的元件使用相似或相同的標號。在圖2實施例中,電阻R為形成阻抗,亦即可視為一阻抗單元,但在本實施例中,則是利用電晶體M25來形成阻抗,其中電晶體M25的閘極耦接設定電壓VA,以依據偏壓VB決定流經電晶體M19及M21的電流。
綜上所述,本發明實施例的輸出緩衝器,其在輸出緩衝器的運作狀態為穩定狀態降低第一尾電流及第二尾電流,並且在
輸出緩衝器的運作狀態為充電狀態或放電狀態對應地調高第一尾電流及第二尾電流的其中之一且對應地調低第一尾電流及第二尾電流的其中另一。藉此,可使輸出緩衝器具有高驅動能力但不會增加緩衝器於穩定狀態下的電流(即靜態電流)。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧輸出緩衝器
110‧‧‧第一差動對
120‧‧‧第二差動對
130‧‧‧第一電流鏡
140‧‧‧第二電流鏡
150‧‧‧偏壓電路
160‧‧‧狀態偵測電路
170‧‧‧尾電流調整電路
IM1‧‧‧第一鏡射電流
IM2‧‧‧第二鏡射電流
IR1‧‧‧第一參考電流
IR2‧‧‧第二參考電流
It1‧‧‧第一尾電流
It2‧‧‧第二尾電流
M1、M2‧‧‧電晶體
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
V4‧‧‧第四電壓
VBB‧‧‧偏壓
Vin‧‧‧輸入電壓
Vout‧‧‧輸出電壓
VS1‧‧‧第一狀態電壓
VS2‧‧‧第二狀態電壓
Claims (14)
- 一種輸出緩衝器,包括:一第一差動對,接收一輸入電壓及一輸出電壓,且提供一第一尾電流、一第一電壓及一第二電壓;一第二差動對,接收該輸入電壓、該輸出電壓及一第二尾電流,且提供一第三電壓及一第四電壓;一第一電流鏡,耦接該第一差動對,以接收該第一電壓及該第二電壓,且依據該第一電壓決定一第一參考電流及一第一鏡射電流,其中該第一參考電流對應該第一電壓,該第一鏡射電流對應該第二電壓;一第二電流鏡,耦接該第二差動對,以接收該第三電壓及該第四電壓,且依據該第三電壓決定一第二參考電流及一第二鏡射電流,其中該第二參考電流對應該第三電壓,該第二鏡射電流對應該第四電壓;一偏壓電路,耦接該第一電流鏡與該第二電流鏡之間,以提供一偏壓;一第一電晶體,該第一電晶體的第一端接收一系統電壓,該第一電晶體的控制端耦接該第一差動對以接收該第二電壓,該第一電晶體的第二端提供該輸出電壓;一第二電晶體,該第二電晶體的第一端耦接該第一電晶體的第二端,該第二電晶體的控制端耦接該第二差動對以接收該第四電壓,該第二電晶體的第二端接收一接地電壓; 一狀態偵測電路,耦接該第一差動對以接收該第一電壓,耦接該第二差動對以接收該第三電壓,該狀態偵測電路依據該第一電壓及該第三電壓判斷該輸出緩衝器的一運作狀態,且對應地輸出一第一狀態電壓及一第二狀態電壓;以及一尾電流調整電路,耦接該第一差動對以接收該第一尾電流,耦接該第二差動對以提供該第二尾電流,耦接該狀態偵測電路以接收該第一狀態電壓及該第二狀態電壓,該尾電流調整電路依據該第一狀態電壓及該第二狀態電壓調整該第一尾電流及該第二尾電流。
- 如申請專利範圍第1項所述之輸出緩衝器,其中當該輸入電壓等於該輸出電壓時,該尾電流調整電路依據該第一狀態電壓及該第二狀態電壓調整該第一尾電流及該第二尾電流為一低電流。
- 如申請專利範圍第1項所述之輸出緩衝器,其中當該輸入電壓大於該輸出電壓時,該尾電流調整電路依據該第一狀態電壓及該第二狀態電壓調低該第一尾電流及調高該第二尾電流。
- 如申請專利範圍第1項所述之輸出緩衝器,其中當該輸入電壓小於該輸出電壓時,該尾電流調整電路依據該第一狀態電壓及該第二狀態電壓調高該第一尾電流及調低該第二尾電流。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該第一差動對包括:一第三電晶體,該第三電晶體的第一端提供該第一電壓,該 第三電晶體的控制端接收該輸出電壓;以及一第四電晶體,該第四電晶體的第一端提供該第二電壓,該第四電晶體的控制端接收該輸入電壓;其中,該第三電晶體的第二端及該第四電晶體的第二端輸出該第一尾電流。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該第二差動對包括:一第五電晶體,該第五電晶體的第一端耦接該尾電流調整電路,該第五電晶體的控制端接收該輸出電壓,該第五電晶體的第二端輸出該第三電壓;以及一第六電晶體,該第六電晶體的第一端耦接該尾電流調整電路,該第六電晶體的控制端接收該輸入電壓,該第六電晶體的第二端輸出該第四電壓;其中,該第五電晶體的第一端及該第六電晶體的第一端接收該第二尾電流。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該第一電流鏡包括:一第七電晶體,該第七電晶體的第一端接收該系統電壓,該第七電晶體的第二端耦接該第一差動對以接收該第一電壓,該第七電晶體的控制端耦接該第七電晶體的第二端;以及一第八電晶體,該第八電晶體的第一端接收該系統電壓,該第八電晶體的第二端耦接該第一差動對以接收該第二電壓,該第 八電晶體的控制端耦接該第七電晶體的控制端。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該第二電流鏡包括:一第九電晶體,該第九電晶體的第一端耦接該第二差動對以接收該第三電壓,該第九電晶體的第二端接收該接地電壓,該第九電晶體的控制端耦接該第九電晶體的第一端;以及一第十電晶體,該第十電晶體的第一端耦接該第二差動對以接收該第四電壓,該第十電晶體的第二端接收該接地電壓,該第十電晶體的控制端耦接該第九電晶體的控制端。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該偏壓電路包括:一第十一電晶體,該第十一電晶體的第一端耦接該第一差動對以接收該第一電壓,該第十一電晶體的第二端耦接該第十一電晶體的控制端;一第十二電晶體,該第十二電晶體的第一端耦接該第一差動對以接收該第二電壓,該第十二電晶體的控制端耦接該第十一電晶體的控制端;一第十三電晶體,該第十三電晶體的第一端耦接該第十一電晶體的第二端,該第十三電晶體的第二端耦接該第二差動對以接收該第三電壓,該第十三電晶體的控制端耦接該第十三電晶體的第一端;以及一第十四電晶體,該第十四電晶體的第一端耦接該第十二電 晶體的第二端,該第十四電晶體的第二端耦接該第二差動對以接收該第四電壓,該第十四電晶體的控制端耦接該第十三電晶體的控制端。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該狀態偵測電路包括:一第十五電晶體,該第十五電晶體的第一端接收該系統電壓,該第十五電晶體的第二端輸出該第一狀態電壓,該第十五電晶體的控制端耦接該第一差動對以接收該第一電壓;一第十六電晶體,該第十六電晶體的第一端耦接該第十五電晶體的第二端,該第十六電晶體的第二端接收該接地電壓,該第十六電晶體的控制端耦接該第二差動對以接收該第三電壓;一第十七電晶體,該第十七電晶體的第一端接收該系統電壓,該第十七電晶體的第二端輸出該第二狀態電壓,該第十七電晶體的控制端耦接該第一差動對以接收該第一電壓;以及一第十八電晶體,該第十八電晶體的第一端耦接該第十七電晶體的第二端,該第十八電晶體的第二端接收該接地電壓,該第十八電晶體的控制端耦接該第二差動對以接收該第三電壓。
- 如申請專利範圍第10項所述之輸出緩衝器,其中該第十五電晶體的通道寬度大於該第十七電晶體的通道寬度,該第十八電晶體的通道寬度大於該第十六電晶體的通道寬度,並且當該輸入電壓等於該輸出電壓時,該第十五電晶體的第二端的電流大於該第十六電晶體的第一端的電流,該第十七電晶體的第二端的電 流小於該第十八電晶體的第一端的電流。
- 如申請專利範圍第10項所述之輸出緩衝器,其中該尾電流調整電路包括:一第十九電晶體,該第十九電晶體的第一端接收該系統電壓,該第十九電晶體的第二端耦接該第十九電晶體的控制端;一第二十電晶體,該第二十電晶體的第一端接收該系統電壓,該第二十電晶體的第二端輸出該第二尾電流,該第二十電晶體的控制端耦接該第十九電晶體的控制端;一第二十一電晶體,該第二十一電晶體的第一端耦接該第二十一電晶體的控制端,該第二十一電晶體的第二端接收該接地電壓;以及一第二十二電晶體,該第二十二電晶體的第一端接收該第一尾電流,該第二十二電晶體的第二端接收該接地電壓,該第二十二電晶體的控制端耦接該第二十一電晶體的控制端;一阻抗單元,耦接於該第十九電晶體的第二端與該第二十一電晶體的第一端之間;一第一反相器,該第一反相器的輸入端接收該第一狀態電壓;一第二十三電晶體,該第二十三電晶體的第一端耦接該第十九電晶體的第二端,該第二十三電晶體的第二端接收該接地電壓,該第二十三電晶體的控制端耦接該第一反相器的輸出端;一第二反相器,該第二反相器的輸入端接收該第二狀態電壓;以及 一第二十四電晶體,該第二十四電晶體的第一端接收該系統電壓,該第二十四電晶體的第二端耦接該第二十一電晶體的第一端,該第二十四電晶體的控制端耦接該第二反相器的輸出端。
- 如申請專利範圍第12項所述之輸出緩衝器,其中當該輸入電壓等於該輸出電壓時,該第一狀態電壓充電至一高電壓準位,該第二狀態電壓放電至一低電壓準位,當該輸入電壓大於該輸出電壓時,該第一狀態電壓及該第二狀態電壓放電至該低電壓準位,當該輸入電壓小於該輸出電壓時,該第一狀態電壓及該第二狀態電壓充電至該高電壓準位。
- 如申請專利範圍第12項所述之輸出緩衝器,其中該阻抗單元包括一電阻及一電晶體的其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102110021A TWI511455B (zh) | 2013-03-21 | 2013-03-21 | 輸出緩衝器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102110021A TWI511455B (zh) | 2013-03-21 | 2013-03-21 | 輸出緩衝器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201438401A TW201438401A (zh) | 2014-10-01 |
TWI511455B true TWI511455B (zh) | 2015-12-01 |
Family
ID=52113526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102110021A TWI511455B (zh) | 2013-03-21 | 2013-03-21 | 輸出緩衝器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI511455B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806744B1 (en) * | 2003-10-03 | 2004-10-19 | National Semiconductor Corporation | High speed low voltage differential to rail-to-rail single ended converter |
US20110050677A1 (en) * | 2009-08-28 | 2011-03-03 | Himax Technologies Limited | Source driver |
-
2013
- 2013-03-21 TW TW102110021A patent/TWI511455B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806744B1 (en) * | 2003-10-03 | 2004-10-19 | National Semiconductor Corporation | High speed low voltage differential to rail-to-rail single ended converter |
US20110050677A1 (en) * | 2009-08-28 | 2011-03-03 | Himax Technologies Limited | Source driver |
Non-Patent Citations (5)
Title |
---|
Chih-Wen Lu, "High-speed driving scheme and compact high-speed low-power rail-to-rail class-B buffer amplifier for LCD applications," Solid-State Circuits, IEEE Journal of , vol.39, no.11, pp.1938,1947, Nov. 2004 * |
Jia-Hui Wang; Hao-Yuan Zheng; Chien-Hung Tsai; Chin-Tien Chang; Ching-Chung Lee; Chen-Yu Wang, "A compact rail-to-rail buffer with current positive-feedback for LCD source driver," VLSI Design, Automation and Test, 2009. VLSI-DAT '09. International Symposium on , vol., no., pp.43,46, 28-30 April 2009 * |
Kurashina, T.; Ogawa, S.; Watanabe, K., "A high performance class AB current conveyor," Electronics, Circuits and Systems, 1998 IEEE International Conference on , vol.3, no., pp.143,146 vol.3, 1998 * |
Marano, D.; Palumbo, G.; Pennisi, S., "A high-speed low-power output buffer amplifier for large-size LCD applications," Electronics, Circuits, and Systems, 2009. ICECS 2009. 16th IEEE International Conference on , vol., no., pp.132,135, 13-16 Dec. 2009 * |
Marano, D.; Palumbo, G.; Pennisi, S., "Self-biased dual-path push-pull output buffer amplifier topology for LCD driver applications," Circuits and Systems (ISCAS), 2011 IEEE International Symposium on , vol., no., pp.29,32, 15-18 May 2011 * |
Also Published As
Publication number | Publication date |
---|---|
TW201438401A (zh) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10504601B2 (en) | Shift register unit, driving method thereof, gate driving circuit and display device | |
KR102054408B1 (ko) | 액정 디스플레이 디바이스를 위한 goa 회로 | |
US10198990B2 (en) | Device for temperature detection and device for compensating for temperature of display panel | |
US10650770B2 (en) | Output circuit and data driver of liquid crystal display device | |
US9437152B2 (en) | Scan driving circuit | |
US20160189648A1 (en) | Goa circuit applied to liquid crystal display device | |
US10115338B2 (en) | Driving circuit and display device using the same | |
US11263940B2 (en) | Shift register unit, driving method thereof, gate drive circuit and display device | |
US20150009202A1 (en) | Display driving circuit and display device | |
CN108648717B (zh) | 一种参考电压生成电路、参考电压生成方法、芯片及液晶显示器 | |
CN105528977A (zh) | 一种检测电路、驱动集成电路及其检测方法 | |
CN102480276B (zh) | 折叠式共源共栅运算放大器 | |
TW201816763A (zh) | 通道運算放大器電路 | |
US10897229B1 (en) | Compensation circuit for operational amplifier, integrated circuit and display panel | |
TW201508728A (zh) | 電壓校準電路及其液晶顯示裝置 | |
CN117519513A (zh) | 低压电流型电容检测电路及电子芯片、电子设备、显示装置 | |
CN107707245A (zh) | 电平转移电路、显示装置驱动电路及显示装置 | |
US20130234760A1 (en) | Output buffer | |
US9543954B2 (en) | Driver circuit with device variation compensation and operation method thereof | |
TWI511455B (zh) | 輸出緩衝器 | |
TWI419142B (zh) | 液晶顯示器驅動電路 | |
CN101989001B (zh) | 液晶显示器的共同电压产生电路 | |
TW201101282A (en) | Common voltage generating circuit of an LCD | |
WO2013001683A1 (ja) | 電圧計測用マルチプレクサおよびそれを備えた電圧計測器 | |
CN103117050B (zh) | 用于液晶显示器的补偿电路及液晶显示器 |