TWI511044B - 解密密鑰產生裝置與方法 - Google Patents

解密密鑰產生裝置與方法 Download PDF

Info

Publication number
TWI511044B
TWI511044B TW103105438A TW103105438A TWI511044B TW I511044 B TWI511044 B TW I511044B TW 103105438 A TW103105438 A TW 103105438A TW 103105438 A TW103105438 A TW 103105438A TW I511044 B TWI511044 B TW I511044B
Authority
TW
Taiwan
Prior art keywords
instruction
bit
key
microprocessor
program
Prior art date
Application number
TW103105438A
Other languages
English (en)
Other versions
TW201426539A (zh
Inventor
G Glenn Henry
Terry Parks
Brent Bean
Thomas A Crispin
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW201426539A publication Critical patent/TW201426539A/zh
Application granted granted Critical
Publication of TWI511044B publication Critical patent/TWI511044B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0827—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) involving distinctive intermediate devices or communication paths
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/54—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by adding security routines or objects to programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058—Conditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/402—Encrypted data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/20—Manipulating the length of blocks of bits, e.g. padding or block truncation

Description

解密密鑰產生裝置與方法
本發明係有關於微處理器(microprocessor)領域，特別用於增加微處理器所執行的程式之安全性。
很多軟體程式在面臨破壞電腦系統安全的攻擊時，通常是脆弱不堪的。例如，駭客可藉由攻擊一運行中程式的緩衝溢位區漏洞(buffer overflow vulnerability)植入不當程式碼、並轉移主控權給該不當程式碼。如此一來，所植入的程式碼將主導被攻擊的程式。一種防範軟體程式遭攻擊的方案為指令集隨機化(instruction set randomization)。概略解釋之，指令集隨機化技術會先將程式加密(encrypt)為某些形式，再於處理器將該程式自記憶體提取後，於該處理器內解密(decrypt)該程式。如此一來，駭客便不易植入惡意指令，因為所植入的指令必須被適當地加密(例如，使用與所攻擊程式相同的加密密鑰或演算法)方會被正確地執行。例如，參閱文件「Counter Code-Injection Attacks with Instruction-Set Randomization,by Gaurav S.Kc,Angelos D.Keromytis,and Vassilis Prevelakis,CCS’03,October 27-30,2003,Washington,DC,USA,ACM 1-58113-738-9/03/0010」，其中敘述Bochs-x86 Pentium模擬器 (emulator)之改良版本。相關技術的缺點已被廣泛討論。例如，參閱資料「Where’s the FEEB？The Effectiveness of Instruction Set Randomization,by Ana Nora Sovarel,David Evans,and Nathanael Paul,http：//www.cs.virginia.edu/feeb」。
本發明一種實施方式揭露一微處理器。該微處理器包括一暫存器，該暫存器包括一位元。該微處理器負責設定該位元。該微處理器更包括一提取單元。該提取單元自一指令快取記憶體提取加密指令、並在執行上述加密指令前將上述加密指令解密，以回應該微處理器將該位元設定的操作。若接收到一中斷，該微處理器儲存該位元的數值至一堆疊式記憶體、並且隨後將該位元清除。在微處理器清除該位元後，該提取單元是自該指令快取記憶體提取非加密指令，並不對上述非加密指令作解密操作即執行之。該微處理器更自該堆疊式記憶體將先前儲存的數值用來修復該暫存器的該位元，以回應自中斷指令返回的操作。若判定該位元修復後的數值為設定狀態，該提取單元重新提取並且解密加密指令。
本發明另外一種實施方式揭露一種方法，用於操作具有一指令快取記憶體以及一暫存器的一微處理器。該方法包括設定該暫存器內的一位元，並且隨後自該指令快取記憶體提取加密指令，並且在執行上述加密指令前將上述加密指令解密。在面對一中斷時，該方法更包括儲存該暫存器該位元之數值，並且隨後清除該位元。在清除該位元後，該方法更包括自該指令快取記憶體提取非加密指令，並且不作解密即執行上述 非加密指令。該方法更包括以先前儲存的數值修復該暫存器該位元，以回應自中斷指令返回的操作。若判定該位元修復後的數值為設定狀態，該方法更包括重新提取並且解密並且執行加密指令。
本發明另外一種實施方式揭露一微處理器。該微處理器包括一暫存器以及一提取單元，該暫存器包括一位元。該微處理器儲存該位元的數值，以回應中斷執行中程式的一要求。該位元標示執行中程式為加密或非加密。該微處理器以先前儲存的數值修復該位元，並且重新提取被中斷的程式作為執行中程式，以回應自中斷指令返回的操作。若該位元修復後的數值為設定狀態，該微處理器在重新提取中斷的程式之前，先將解密密鑰數值修復，以使用修復的解密密鑰數值解密所提取的指令。若該位元修復後的數值為清除狀態，該微處理器不作解密密鑰數值修復、並且不對所提取之指令作解密。
本發明另外一種實施方式揭露一種方法，用以操作一微處理器。該方法包括儲存該微處理器一位元的數值，以回應中斷執行中程式的一要求。該位元標示執行中程式為加密或非加密。回應自中斷指令返回的操作，該方法更包括以先前儲存的數值修復該位元，並且重新提取中斷的程式作為執行中程式。若該位元修復後的數值為設定狀態，該方法更包括在重新提取中斷程式之前，將解密密鑰數值修復，並且以修復後的解密密鑰數值解密所提取的指令。若該位元修復後的數值為清除狀態，該方法不會作解密密鑰修復操作，也不對提取的指令作解密。
100‧‧‧微處理器
102‧‧‧指令快取記憶體
104‧‧‧提取單元
106‧‧‧指令數據(可為加密)
108‧‧‧解碼單元
112‧‧‧執行單元
114‧‧‧引出單元
118‧‧‧通用暫存器
122‧‧‧安全存儲區
124‧‧‧密鑰暫存器檔案
128‧‧‧標誌暫存器
132‧‧‧微代碼單元
134‧‧‧提取位址
142‧‧‧主密鑰暫存器
144‧‧‧控制暫存器
148‧‧‧E位元
152‧‧‧密鑰擴展器
154‧‧‧多工器
156‧‧‧互斥邏輯
162‧‧‧純文字指令數據
164‧‧‧提取位址產生器
172‧‧‧兩組密鑰
174‧‧‧解密密鑰
176‧‧‧多位元的二進位零值
178‧‧‧多工器154的輸出
212‧‧‧多工器A
214‧‧‧多工器B
216‧‧‧旋轉器
218‧‧‧加法/減法器
234‧‧‧第一密鑰
236‧‧‧第二密鑰
238‧‧‧旋轉器的輸出
302-316‧‧‧步驟方塊
402‧‧‧E位元欄位
408‧‧‧多個位元的標準x86標誌
500‧‧‧密鑰載入指令
502‧‧‧操作碼
504‧‧‧密鑰暫存器檔案目標位址
506‧‧‧安全存儲區來源位址
600‧‧‧密鑰切換指令
602‧‧‧操作碼
604‧‧‧密鑰暫存器檔案索引
702-708‧‧‧方塊步驟
800‧‧‧記憶體用量
900‧‧‧分支與切換密鑰指令
902‧‧‧操作碼
904‧‧‧密鑰暫存器檔案索引
906‧‧‧分支資訊
1002-1018‧‧‧步驟方塊
1102-1106‧‧‧步驟方塊
1200‧‧‧分支與切換密鑰指令
1202‧‧‧操作碼
1300‧‧‧塊位址範圍表
1302‧‧‧位址範圍
1304‧‧‧密鑰暫存器檔案索引
1402-1418‧‧‧步驟方塊
1500‧‧‧分支與切換密鑰指令
1502‧‧‧操作碼
1600‧‧‧塊位址範圍表
1604‧‧‧安全存儲區位址
1714‧‧‧步驟方塊
1802-1806‧‧‧步驟方塊
1902-1944‧‧‧步驟方塊
2002-2008‧‧‧步驟方塊
2104‧‧‧索引
2202-2216‧‧‧步驟方塊
2302-2316‧‧‧步驟方塊
2402‧‧‧淘汰位元
2506‧‧‧步驟方塊
2607、2609‧‧‧步驟方塊
2702‧‧‧分支目標位址快取記憶體(BTAC)
2706‧‧‧目標位址
2708‧‧‧採用/不採用指標
2712‧‧‧密鑰切換邏輯
2714‧‧‧型式指標
2716‧‧‧密鑰暫存器檔案索引
2802‧‧‧BTAC陣列
2808‧‧‧BTAC單元
2902‧‧‧有效位元
2904‧‧‧標記欄位
2906‧‧‧目標位址
2908‧‧‧採用/不採用欄位
2912‧‧‧密鑰暫存器檔案索引
2914‧‧‧型式欄位
3002-3004‧‧‧步驟方塊
3102-3116‧‧‧步驟方塊
3208-3222‧‧‧步驟方塊
ZEROES‧‧‧多位元的二進位零值
第1圖為一方塊圖，圖解根據本發明技術實現的一微處理器；第2圖為一方塊圖，用以詳細說明圖解第1圖的提取單元；第3圖為一流程圖，根據本發明技術，圖解第2圖提取單元之操作；第4圖為一方塊圖，根據本發明技術，圖解第1圖標誌暫存器的欄位；第5圖為一方塊圖，根據本發明技術，圖解一密鑰載入指令的格式；第6圖為一方塊圖，根據本發明技術，圖解一密鑰切換指令的格式；第7圖為一流程圖，根據本發明技術，圖解第1圖微處理器的操作，其中執行第6圖之密鑰切換指令；第8圖為一方塊圖，根據本發明技術，圖解一加密程式的記憶體用量，該加密程式包括多個第6圖所揭露的密鑰切換指令；第9圖為一方塊圖，根據本發明技術，圖解一分支與切換密鑰指令的格式；第10圖為一流程圖，根據本發明技術，圖解第1圖微處理器的操作，其中執行第9圖之分支與切換密鑰指令；第11圖為一流程圖，根據本發明技術，圖解一後處理器的操作，由軟件工具實現，可用於後部處理一程式、且加密 之，以由第1圖微處理器執行；第12圖為一方塊圖，圖解本發明另外一種實施方式的分支與切換密鑰指令的格式；第13圖為一方塊圖，根據本發明技術，圖解塊位址範圍表；第14圖為一流程圖，根據本發明技術，圖解第1圖微處理器的操作，其中執行第12圖之分支與切換密鑰指令；第15圖為一方塊圖，圖解本發明另外一種實施方式的分支與切換密鑰指令的格式；第16圖為一方塊圖，根據本發明技術，圖解塊位址範圍表；第17圖為一流程圖，根據本發明技術，圖解第1圖微處理器的操作，其中執行第15圖之分支與切換密鑰指令；第18圖為一流程圖，圖解本發明技術另外一種實施方式，其中敘述一後處理器的操作，用於後部處理一程式、且加密之，由第1圖微處理器執行；第19圖為一流程圖，根據本發明技術，圖解第1圖微處理器的操作，用於應付一任務切換，切換於一加密程式以及一純文字程式之間；第20圖圖解一流程圖，根據本發明技術，圖解第1圖微處理器所執行的系統軟體之操作；第21圖圖解一方塊圖，根據本發明另外一種實施方式，圖解第1圖標誌暫存器的欄位；第22圖為一流程圖，根據本發明技術，圖解採用第21圖之標誌暫存器的第1圖微處理器之操作，用於應付一任務切換，切換於多個加密程式之間； 第23圖為一流程圖，根據本發明技術，圖解採用第21圖之標誌暫存器的第1圖微處理器之操作，用於應付一任務切換，切換於多個加密程式之間；第24圖為一方塊圖，根據本發明另外一種實施方式，圖解第1圖密鑰暫存器檔案中的單一個暫存器；第25圖為一流程圖，根據本發明另外一種實施方式，圖解採用第21圖標誌暫存器以及第24圖密鑰暫存器檔案的第1圖微處理器之操作，以應付一任務切換，切換於多個加密程式之間；第26圖為一流程圖，根據本發明另外一種實施方式，圖解採用第21圖標誌暫存器以及第24圖密鑰暫存器檔案的第1圖微處理器之操作，以應付一任務切換，切換於多個加密程式之間；第27圖為一方塊圖，圖解第1圖微處理器100部分內容的其他實施方式；第28圖為一方塊圖，根據本發明技術，詳細圖解第27圖的分支目標位址快取記憶體(BTAC)；第29圖為一方塊圖，根據本發明技術，詳細圖解第28圖之BTAC各單元之內容；第30圖為一流程圖，根據本發明技術，圖解第27圖微處理器採用第28圖BTAC的操作；第31圖為一流程圖，根據本發明技術，圖解第27圖微處理器採用第28圖BTAC的操作；以及第32圖為一流程圖，根據本發明技術，圖解第27圖微處理 器對一分支與切換密鑰指令的操作。
參閱第1圖，一方塊圖圖解根據本發明技術所實現的一微處理器100。微處理器100包括一管線(pipeline)，其中包括一指令快取記憶體(instruction cache)102、一提取單元(fetch unit)104、一解碼單元(decode unit)108、一執行單元(execution unit)112、以及一引出單元(retire unit)114。微處理器100更包括一微代碼單元(microcode unit)132，用以提供微代碼指令(microcode instructions)給該執行單元112。微處理器100更包括通用暫存器(general purpose registers)118以及標誌暫存器(EFLAGS register)128，以提供指令運算元(instruction operands)給執行單元112。而且，透過引出單元114，將指令執行結果更新於通用暫存器118以及標誌暫存器128。在一種實施方式中，標誌暫存器128是由傳統x86標誌暫存器修改實現，詳細實施方式將於後續篇幅說明。
提取單元104自指令快取記憶體102提取指令數據(instruction data)106。提取單元104操作於兩種模式：一為解密模式(decryption mode)，另一為純文字模式(plain text mode)。提取單元104內一控制暫存器(control register)144的一E位元(E bit)148決定該提取單元104是操作於解密模式(設定E位元)、或操作於純文字模式(清空E位元)。純文字模式下，提取單元104視自該指令快取記憶體102所提取出的指令數據106為未加密、或純文字指令數據，因此，不對指令數據106作解密。然而，在解密模式下，提取單元104視自該指令快取記憶 體102所提取出的指令數據106為加密指令數據，因此，需使用該提取單元104的一主密鑰暫存器(master key register)142所儲存的解密密鑰(decryption keys)將之解密為純文字指令數據，詳細技術內容將參考第2圖以及第3圖進行討論。
提取單元104亦包括一提取位址產生器(fetch address generator)164，用以產生一提取位址(fetch address)134，以自該指令快取記憶體102提取指令數據106。提取位址134更供應給提取單元104的一密鑰擴展器(key expander)152。密鑰擴展器152自主密鑰暫存器142中選取兩組密鑰172，並對其實施運算以產生一解密密鑰174，作為多工器154的第一輸入。多工器154的第二輸入為多位元的二進位零值(binary zeroes)176。E位元148控制多工器154。若E位元148被設定，多工器154選擇輸出該解密密鑰174。若E位元148被清除，多工器154選擇輸出多位元的二進位零值176。多工器154的輸出178將供應給互斥邏輯156作為其第一輸入。互斥邏輯156負責對提取的指令數據106以及多工器輸出178施行布林互斥運算(Boolean exclusive-OR，XOR)，以產生純文字指令數據162。加密的指令數據106乃預先以互斥邏輯將其原本的純文字指令數據以一加密密鑰進行加密，其中該加密密鑰之數值與該解密密鑰174相同。提取單元104的詳細實施方式將配合第2圖以及第3圖內容於稍後敘述。
純文字指令數據162將供應給解碼單元108。解碼單元108負責將純文字指令數據162之串流解碼、並分割為多個X86指令，交由執行單元112執行。在一種實施方式中，解碼單 元108包括緩衝器(buffers)或佇列(queues)，以在解碼之前或期間，緩衝存儲的純文字指令數據162之串流。在一種實施方式中，解碼單元108包括一指令轉譯器(instruction translator)，用以將X86指令轉譯為微指令microinstructions或micro-ops，交由執行單元112執行。解碼單元108輸出指令時，更會針對各指令輸出一位元值，該位元值乃伴隨該指令沿所述管線結構一路行進而至，用以指示該指令是否為加密指令。該位元值將控制該執行單元112以及該引出單元114，使之根據該指令自該指令快取記憶體102取出時是加密指令或純文字指令而進行決策並且採取動作。在一種實施方式中，純文字指令不被允許執行專供指令解密模式設計的特定操作。
在一種實施方式中，微處理器100為一x86架構處理器，然而，微處理器100也可以其他架構之處理器實現。若一處理器可正確執行設計給x86處理器執行的大多數應用程式，則視之為x86架構的處理器。若應用程式執行後可獲得預期結果，則可判斷該應用程式是被正確執行。特別是，微處理器100是執行x86指令集的指令，且具有x86用戶可用暫存器組(x86 user-visible register set)。
在一種實施方式中，微處理器100乃設計成供應一複合安全架構(comprehensive security architecture)-稱為安全執行模式(secure execution mode，簡稱SEM)-以於其中執行程式。根據一種實施方式，SEM程式的執行可由數種處理器事件(processor events)引發，且不受一般(非SEM)操作封鎖。以下舉例說明限定於SEM下執行的程式所實現的功能，其中包括關 鍵安全任務(critical security tasks)如：憑證核對以及資料加密、系統軟件活動監控、系統軟件完整性驗證、資源使用追蹤、新軟件的安裝控制…等。關於SEM的實施方式請參考本公司於2008年10月31日申請的美國專利申請案，案號12/263,131，(美國專利公開號為2009-0292893，於2009年11月26日公開)；該案的優先權主張溯及2008年5月24日的美國專利臨時申請案(案號61/055,980)；本申請案相關技術部份可參照上述案件內容。在一種實施方式中，用於存儲SEM數據為安全非揮發記憶體(未顯示在圖示)-如快取記憶體(flash memory)-可用於存儲解密密鑰，並藉由一隔離串行匯流排(private serial bus)耦接微處理器100，且其中所有資料乃AES加密(AES-encrypted)且經過簽署驗正(signature-verified)的。在一種實施方式中，微處理器100包括少量的單一次寫入性非揮發記憶體(non-volatile write-once memory，未顯示於圖示)，用於存儲解密密鑰；其中一種實施方式可參考美國專利案7,663,957所揭露的一熔絲型非揮發存儲器；可參照上述案件內容應用於本案發明。本案所揭露的指令解密特徵的其中一項優點為：擴展安全執行模式(SEM)的應用範圍，使安全性程式(secure program)得以存儲在微處理器100外的記憶體，無須限定完整存儲於微處理器100內部。因此，安全性程式可利用記憶體階層架構所提供的完整空間以及功能。在一種實施方式中，部分或全部的結構性異常/中斷(architectural exceptions/interrupts，例如，頁面錯誤page faults、除錯中斷點debug breakpoints)…等，在SEM模式下是除能(disable)的。在一種實施方式中，部分或全部的結構性異 常/中斷在解密模式(即E位元148為設定)下是除能(disable)的。
微處理器100更包括一密鑰暫存器檔案(key register file)124。密鑰暫存器檔案124包括複數個暫存器，其中儲存的密鑰可藉由密鑰切換指令(switch key instruction，後續討論之)載入提取單元104的主密鑰暫存器142，以解密所提取的加密指令數據106。
微處理器100更包括一安全存儲區(secure memory area，簡寫為SMA)122，用於存儲解密密鑰，該解密密鑰待經第5圖所示之密鑰載入指令(load key instruction)500進而載入密鑰暫存器檔案124。在一種實施方式中，安全存儲區122限定以SEM程式存取。也就是說，安全存儲區122不可藉一般執行模式(非SEM)下所執行的程式存取。此外，安全存儲區122也不可藉處理器匯流排存取，且不屬於微處理器100之快取記憶體階層的一部份。因此，舉例說明之，快取清空操作(cache flush operation)不會導致安全存儲區122的內容寫入記憶體。關於安全存儲區122的讀寫，微處理器100指令集架構中設計有特定指令。一種實施方式是在安全存儲區122中設計一隔離式隨機存取記憶體(private RAM)，相關技術內容可參考2008年2月20日申請的美國專利申請案12/034,503(該案於2008年10月16日公開，公開號為2008/0256336)；可參照上述案件內容應用於本案發明。
起先，作業系統或其他特權程序(privileged program)下載密鑰的初始化設定於該安全存儲區122、密鑰暫存器檔案124、以及主密鑰暫存器142。微處理器100起先會以 該密鑰的初始化設定以解密一加密程式。此外，加密程式本身可接續寫入新的密鑰至安全存儲區122、並自安全存儲區122將密鑰載入密鑰暫存器檔案124(藉由密鑰載入指令)、且自密鑰暫存器檔案124將密鑰載入主密鑰暫存器142(藉由密鑰切換指令)。所述操作之優勢在於：所揭露的密鑰切換指令使得加密程式在執行當下得以切換解密密鑰組(on-the-fly switching)，以下將詳述之。新的密鑰可由加密程式指令自身的即時數據組成。在一種實施方式中，程式檔案標頭的一欄位會指示程式指令是否為加密型式。
第1圖所描述的技術有多項優點。第一，自加密指令數據106所解密出來的純文字指令數據無法由微處理器100外部獲得。
第二，提取單元104提取加密指令數據所需的時間與提取純文字指令數據所需的時間相同。此特色關係著安全與否。反之，若有時間差存在，駭客可藉此破解加密技術。
第三，相較於傳統設計，本案所揭露之指令解密技術不會額外增加提取單元104所耗的時脈數量。如以下討論，密鑰擴展器152增加解密密鑰之有效長度，該解密密鑰用於解密一加密程式，且此方式不會使提取加密程式數據所需的時間長於提取純文字程式數據所需的時間。特別是，因為密鑰擴展器152之運作限時於以提取位址134查表該指令快取記憶體102獲得指令數據106之內完成，密鑰擴展器152並不會增加一般的提取程序的時間。此外，因為多工器154以及密鑰擴展器152一併限時於以提取位址134查表該指令快取記憶體102獲 得指令數據106之內完成，故不會增加一般的提取程序的時間。互斥邏輯156是唯一添加於一般提取路徑的邏輯運算，所幸互斥操作156的傳播延遲相當小，不會增加工作週期。因此，本案所揭露的指令解密技術不會增加提取單元104時脈數量負擔。此外，相較於一般技術所應用於解密指令數據106的複雜解密機制，例如S盒(S-boxes)，一般技術會增加提取以及解碼指令數據106時所需的工作週期且/或所消耗的時脈數量。
接著，參考第2圖，一方塊圖詳細圖解第1圖之提取單元104。特別是，第1圖之密鑰擴展器152也詳細圖列其中。先前已討論採用互斥邏輯解密上述加密指令數據106的優點。然而，快且小的互斥邏輯有其缺點：若加密/解密密鑰被重複使用，則互斥邏輯屬於一種脆弱加密方法(weak encryption method)。不過，若密鑰的有效長度等同所欲加密/解密之程式的長度，互斥邏輯加密會是一種強度極高的加密技術。微處理器100之特徵在於可增長解密密鑰的有效長度，以降低密鑰重複使用的需求。第一，主密鑰暫存器檔案142所儲存的數值為中大型尺寸：在一種實施方式中，其尺寸等同自指令快取記憶體102所取出的指令數據106之提取量、或區塊尺寸，為128位元(16位元組)。第二，加密擴展器152用於增長解密密鑰的有效長度，例如，增至一實施方式所揭露的2048位元組，將於後續篇幅詳述。第三，加密程式可藉由密鑰切換指令(或其變形)在操作中改變主密鑰暫存器142內的數值，之後段落將詳述之。
在第2圖所示實施方式中，142使用了五個主密鑰暫存器，編號0-4。然而，在其他實施方式中，也可以較少或 較多量的主密鑰暫存器142數量增長解密密鑰長度。例如，一種實施方式採用12個主密鑰暫存器142。密鑰擴充器152包括一第一多工器A 212以及一第二多工器B 214，用以接收主密鑰暫存器142所供應的密鑰。提取位址134的部分內容用於控制多工器212/214。在第2圖所示實施方式中，多工器B 214為三轉一多工器，而多工器A 212為四轉一多工器。表格1顯示多工器212/214如何根據各自的選擇輸入選取該等主密鑰暫存器142(以上述編號識別)。表格2顯示上述選擇輸入的產生方式，以及基於提取位址134的位元[10：8]所呈的主密鑰暫存器142組合。
多工器B 214的輸出236是供應給加法/減法器218。多工器A 212的輸出234是供應給一旋轉器(rotator)216。旋轉器216接收提取位址134的位元[7：4]，據以旋轉多工器輸出234，決定旋轉的位元組數量。在一種實施方式中，提取位址134的位元[7：4]在供應給旋轉器216控制旋轉的位元組數量前增量，以表格3顯示之。旋轉器216的輸出238是供應給加法/減法器218。加法器/減法器218接收提取位址134的位元[7]。若該位元[7]為清空，加法/減法器218將旋轉器216的輸出238自多工器B 214之輸出236減去。若該位元[7]為設定，加法/減法器218將旋轉器216的輸出238加上多工器B 214的輸出236。加法/減法器218的輸出即第1圖所示之解密密鑰174，將供應給多工器154。以下以第3圖之流程圖詳述相關技術。
接著，參閱第3圖，一流程圖基於本發明技術圖解第2圖提取單元104的操作。流程始於方塊302。
在方塊302，提取單元104以提取位址134讀取指令快取記憶體102，以開始提取一16位元組之區塊的指令數據106。指令數據106可為加密狀態或為純文字狀態，視指令數據106是為一加密程式或一純文字程式的一部分而定，由E位元 148標示。流程接著進入方塊304。
參考方塊304，根據提取位址134較高的數個位元，多工器A 212以及多工器B 214分別自主密鑰暫存器142所供應的密鑰172中選取出一第一密鑰234以及一第二密鑰236。在一種實施方式中，提取位址134所供應的該些位元施加於多工器212/214，以產生特定的密鑰對(234/236 key pair)組合。在第2圖所示之實施方式中，所供應的主密鑰暫存器142數量為5，因此，存在10組可能的密鑰對。為了簡化硬體設計，僅使用了其中8組；此設計將供應2048位元組的有效密鑰，將於後續段落詳細討論之。然而，其他實施方式也可能使用其他數量的密鑰暫存器142。以供應12個主密鑰暫存器142的實施方式為例，主密鑰暫存器142的可能組合有66組，若採用其中64組，所產生的有效密鑰將為16384位元組。整體而言，假設上述複數個密鑰數值總量為K(例如：5，且採用全部組合)，該解密密鑰、以及上述複數個密鑰數值各自的長度為W位元組(例如：16位元組)，則產生的有效密鑰將為W2 *(K！/(2*(K-2)！))位元組。流程接著進入方塊306。
在方塊306，基於提取位址134的位元[7：4]，旋轉器216使第一密鑰234旋轉相應數量的位元組。例如，若提取位址134的位元[7：4]為數值9，旋轉器216將第一密鑰234朝右旋轉9個位元組。流程接著進入方塊308。
在方塊308，加法/減法器218將旋轉後的第一密鑰238加至/減自該第二密鑰236，以產生第1圖之解密密鑰174。在一種實施方式中，若提取位址134的位元[7]為1，則加法/減 法器218將旋轉後的第一密鑰234加至該第二密鑰236；若提取位址134的位元[7]為0，則加法/減法器218將旋轉後的第一密鑰234自該第二密鑰236減去。接著，流程進入方塊312。
在決策方塊312，多工器154根據其控制信號判斷所提取的該區塊之指令數據106是來自一加密程式或一純文字程式，所述控制信號來自控制暫存器144所供應的位元E 148。若指令數據106為加密狀態，流程進入方塊314，反之，則流程進入方塊316。
在方塊314，多工器154選擇輸出解密密鑰174，且互斥邏輯156令加密指令數據106以及解密密鑰174進行一布林互斥運算，以產生第1圖之純文字指令數據162。流程止於方塊314。
在方塊316，多工器154選擇輸出16位元組的二進位零值176，且互斥邏輯156令指令數據106(為純文字)以及該16位元組的二進位零值進行一布林互斥運算，以產生同樣的純文字指令數據162。流程止於此方塊316。
參考第2圖以及第3圖所揭露內容，解密密鑰174供應給所提取的該區塊指令數據106進行互斥運算，且該解密密鑰174是所選取的主密鑰對234/236以及提取位址134之函數。相比於傳統解密程序-使解密密鑰為先前密鑰值的一函數，其中持續修正密鑰以供應新的在下一次工作區間使用-本案所揭露之解密技術完全不同。以主密鑰對234/236以及提取位址134為函式獲得解密密鑰174的方式有至少以下兩種優點。第一，如以上所討論，加密指令數據以及純文字指令數據106之 提取耗時相當，不會增加微處理器100所需的工作時脈。第二，遇到程式中的分支指令(branch instruction)，提取指令數據106所需的時間不會增加。在一種實施方式中，一分支預測器(branch predictor)接收提取位址134，並預測該提取位址134所指之該區塊的指令數據106是否存在一分支指令，並預測其方向以及目標位址。以第2圖所示實施方式為例，產出的解密密鑰174是主密鑰對234/236以及提取位址134的一函式，將在目標位址所指之該區塊指令數據106送抵該互斥邏輯156的同一時間產出預測之目標位址的適當解密密鑰174。與傳統解密密鑰運算手法針對目標位址計算解密密鑰所必須的多個「倒帶(rewind)」步驟相較，本案所揭露技術在處理加密指令數據時不會產生額外的延遲。
另外，如第2圖以及第3圖所示，密鑰擴展器152之旋轉器216以及加法/減法器218之聯合設計，使得解密密鑰長度有效擴展，超越主密鑰之長度。例如，主密鑰共貢獻32位元組(2*16位元組)；更甚者，以駭客企圖判斷解密密鑰174為何的角度而言，旋轉器216以及加法/減法器218有效地將位於主密鑰暫存器142的32位元組的主密鑰擴展為256位元組的密鑰序列。更具體地說，有效擴展後的密鑰序列之位元組n為：
為第一主密鑰234的位元組n，且為第二主密鑰236的位元組n+x。如上所述，密鑰擴展器152所產生的前八套16位元組解密密鑰174是由減法方式產生，且後八套是由加法方式產 生。具體來說，選定的主密鑰對234/236各自所提供的位元組內容用於為16個連續的16位元組區塊之指令數據各個位元組產生解密密鑰174位元組，詳情請見表格3。舉例說明之，表格3第1列的符號“15-00”表示第二主密鑰236的位元組0的內容會經8位元算數運算(an eight-bit arithmetic operation)自第一主密鑰234的位元組15減去，以獲得一位元組的有效解密密鑰174，用以與一16位元組區塊之指令數據106中的位元組15進行互斥運算。
給定適當的主密鑰數值後，密鑰擴展器152所產生的擴展密鑰統計來說可有效預防互斥加密常見的攻擊，包括令文件之加密區塊以密鑰長度位移、並對加密區塊一併施行互斥運算，以下更詳細討論之。密鑰擴展器152對選定主密鑰對234/236之影響是：在所述實施方式中，程式中以完全相同的密鑰所加密的兩個指令數據106位元組之跨距可高達256位元 組。在其他具有不同區塊尺寸的指令數據106、以及不同主密鑰長度的實施方式中，以同樣密鑰加密的兩個指令數據106位元組的最大跨距可有不同的量。
用來選定主密鑰對234/236的主密鑰暫存器142以及密鑰擴展器152內的多工器212/214也會決定有效密鑰長度的擴展程度。如以上討論，第2圖所示實施方式供應有5個主密鑰暫存器142，主密鑰暫存器142所供應的內容因此可以10種方式組合，而多工器212/214是用於自上述10種可能組合方式中選擇八種作用。表格3所示各密鑰對234/236所對應的256位元組有效密鑰長度搭配八種主密鑰對234/236組合後，所產生的有效密鑰長度為2048位元組。也就是說，程式中以完全相同之密鑰加密的兩個指令數據106位元組之跨距可高達2048位元組。
為了更加說明密鑰擴展器152所帶來的優點，以下簡短敘述互斥加密程序所常見的的攻擊。若互斥加密運算所採用的密鑰長度短於所加密/解密之程式指令數據的長度，密鑰中的許多位元組必須被重複使用，且被重複使用的位元組數量視程式之長度而定。此弱點使互斥指令加密程序可被破解。第一，駭客嘗試判斷出重複密鑰之長度，以下展示的說明(1)至(3)令之為n+1。第二，駭客假定指令數據內各個密鑰長度區塊(key-length block)是以同樣密鑰加密。以下列舉根據一傳統互斥加密運算加密得到的二密鑰長度區塊的數據：
其中，為第一密鑰長度區塊之數據的位元組n，將被加密；為第二密鑰長度區塊之數據的位元組n，將被加密；且k n 為密鑰的位元組n。第三，駭客對所述兩區塊進行互斥運算，使其中密鑰成分彼此相銷，獨留以下內容：
最後，由於計算出的位元組為單純兩個純文字位元組的函式，駭客可以統計分析純文字內容之出現頻率，以嘗試求得純文字位元組的數值。
然而，根據第2圖以及第3圖所揭露方式計算出的加密指令數據106位元組之圖樣如以下說明(4)與(5)所示：
其中標示所加密之第一16位元組區塊之指令數據的位元組n，標示所加密之第二16位元組區塊之指令數據的位元組n，標示主密鑰x的位元組n，且標示主密鑰y的位元組n。如前述，主密鑰x與y為不同密鑰。假定一種實施方式以五個主密鑰暫存器142提供八種主密鑰對234/236組合，2048位元組序列中各位元組是與兩個獨立的主密鑰位元組的一組合進行互斥運算。因此，當加密數據以任何方式於256位元組的區塊中移位並且彼此作互斥運算，所求得的位元組都會存在兩個主密鑰的複雜成分，因此，不若說明(3)的內容，此處所得的運算結 果不單純只是純文字位元組。例如，假設駭客選擇使同一256位元組區塊中的16位元組區塊對齊並彼此進行互斥操作使同樣的密鑰零位元組在各段中被使用，位元組0之運算結果如說明(6)所示，所獲得的位元組存在兩個主密鑰的複雜組合： 其中n不為1。
再者，若駭客換成將選自不同256位元組區塊內的16位元組區塊對齊、且彼此作互斥運算，運算結果的位元組0如說明(7)所示： 其中主密鑰u與v中至少一者不同於主密鑰x以及y。模擬隨機主密鑰數值所產生之有效密鑰位元組之互斥運算，可發現運算結果呈現相當平滑的分布。
當然，若駭客選擇將不同的2048位元組長度區塊內的16位元組區塊對齊、並且彼此進行互斥操作，駭客可能會獲得與說明(3)類似的結果。然而，請參照以下內容。第一，某些程式-例如，安全性相關程式-可能短於2048位元組。第二，相距2048位元組的指令位元組之統計相關性(statistical correlation)很可能非常小，導致很難破解。第三，如前述內容，所述技術之實施方式可以較多數量實現主密鑰暫存器142，使解密密鑰之有效長度擴展；例如，以12個主密鑰暫存器142供應16384位元組長度的解密密鑰，甚至其他更長的解密密鑰。第四，以下將討論的密鑰下載指令500以及密鑰切換指令600更 使程式設計師得以載入新的數值至主密鑰暫存器142，以有效擴展密鑰長度超過2048位元組，或者，如果必要，也可擴展密鑰長度至程式的完整長度。
現在，參考第4圖，一方塊圖根據本發明技術圖解第1圖的標誌暫存器128。根據第4圖所示之實施方式，標誌暫存器128包括標準x86暫存器的複數個位元408；不過，為了此處敘述的新功能，第4圖所示實施方式會動用x86架構中一般為預留(RESERVED)的一位元。特別說明之，標誌暫存器128包括一E位元欄位402。E位元欄位402用於修復控制暫存器144的E位元148數值，用以於加密以及純文字程式間切換以及/或於不同加密程式間切換，以下將詳細討論之。E位元欄位402標示目前所執行的程式是否有加密。若目前所執行的程式有加密，E位元欄位402為設定狀態，否則，為清除狀態。當中斷事件發生，控制權切換給其他程式(例如，中斷interrupt、異常exception如頁錯誤page fault、或任務切換task switch)，儲存標誌暫存器128。反之，若控制權重回先前因中斷事件中斷的程式，則修復標誌暫存器128。微處理器100之設計會在標誌暫存器128修復時以標誌暫存器128之E位元402欄位數值更新控制暫存器144之E位元148數值，以下將詳細討論之。因此，若中斷事件發生時一加密程式正在執行(即提取單元104處於解密模式)，當控制權交還給該加密程式時，以修復的E位元欄位402令E位元148為設定狀態，以修復提取單元104為解密模式。在一種實施方式中，E位元148以及E位元欄位402為同一個具體硬體位元，因此，儲存標誌暫存器128的E位元欄位402中數值即是儲存E 位元148，且修復標誌暫存器128的E位元欄位402的數值即是修復E位元148。
參閱第5圖，一方塊圖圖解根據本發明技術所實現的一密鑰載入指令500之格式。密鑰載入指令500包括一操作碼(opcode)502欄位，特地標示其為微處理器100指令集內的密鑰載入指令500。在一種實施方式中，操作碼欄位502數值為0FA6/4(x86領域)。密鑰載入指令500包括兩個運算元：一密鑰暫存器檔案目標位址504以及一安全存儲區來源位址506。該安全存儲區來源位址506為安全存儲區122中儲存一16位元組主密鑰的一位址。密鑰暫存器檔案位址504標示密鑰暫存器檔案124內的一個暫存器的位址，此暫存器將載入自安全存儲區122載出之16位元組主密鑰。在一種實施方式中，若一程式企圖在微處理器100不為安全操作模式下執行密鑰載入指令500，則視之為無效指令異常；此外，若安全存儲區來源位址506數值位於有效安全存儲區122之外，則視之為一般保護異常。在一種實施方式中，若一程式試圖在微處理器100不為最高權限級別時(例如，x86環0權限/x86 ring 0)執行密鑰載入指令500，則視之為無效指令異常。在某些狀況下，16位元組主密鑰之構成可能包括在加密指令的即時數據字段內。所述即時數據可被一塊一塊移至安全存儲區122組成16位元組的密鑰。
現在，參閱第6圖，一方塊圖圖解根據本發明技術所實現的一密鑰切換指令600之格式。密鑰切換指令600包括一操作碼602欄位，特指其為微處理器100指令集內的密鑰切換指令600。密鑰切換指令600更包括一密鑰暫存器檔案索引欄位 604，標示密鑰暫存器檔案124一序列暫存器中的開端，以自此將密鑰載入主密鑰暫存器142。在一種實施方式中，若一程式嘗試在微處理器100不為安全操作模式時執行一密鑰切換指令600，則視之為無效指令異常。在一種實施方式中，若一程式意圖在微處理器100不為最高權限級別(例如，x86環0權限)時執行一密鑰切換指令600，則視之為無效指令異常。在一種實施方式中，密鑰切換指令600為原子操作型式(atomic)，即不可中斷；此處所討論，用於載入密鑰至主密鑰暫存器142的其他指令也是如此-例如，以下將討論的分支與切換密鑰指令。
現在，參閱第7圖，一流程圖圖解第1圖之微處理器100之操作，其中，根據本發明技術執行第6圖介紹的密鑰切換指令600。流程始於方塊702。
在方塊702，解碼單元108將一密鑰切換指令600解碼，且將解碼結果代入微代碼單元132內實現密鑰切換指令600的微代碼程序。流程接著進入方塊704。
在方塊704，微代碼會根據密鑰暫存器檔案索引欄位604自密鑰暫存器檔案124下載主密鑰暫存器142的內容。較佳實施方式是：微代碼以密鑰暫存器檔案索引欄位604所標示的密鑰暫存器為起始，自密鑰暫存器檔案124下載連續的n個暫存器內容作為n個密鑰存入主密鑰暫存器142，其中n為主密鑰暫存器142的總數。在一種實施方式中，數值n可標示於密鑰切換指令600的一額外空間，設定為少於主密鑰暫存器142的總數。流程接著進入方塊706。
在方塊706，微代碼使微處理器100分支至接續的 x86指令(即該密鑰切換指令600之後的指令)，將導致微處理器100中較密鑰切換指令600新的所有x86指令被清空，致使微處理器100內、較切換至接續x86指令的微操作新的所有微操作被清空。上述被清空的指令包括自指令快取記憶體102提取出、緩衝暫存於提取單元104以及解碼單元108內等待解密與解碼的所有指令位元組106。流程接著進入方塊708。
在方塊708，基於方塊706分支至接續指令的操作，提取單元104開始利用方塊704載入主密鑰暫存器142的新一組密鑰值自指令快取記憶體102提取並且解密指令數據106。流程結束於方塊708。
如第7圖所示，密鑰切換指令600令正在執行中的加密程式在自指令快取記憶體102提取出來的同時得以改變主密鑰暫存器142內所儲存、供解密該加密程式使用的內容。所述主密鑰暫存器142動態調整技術使得加密該程式的有效密鑰長度超越提取單元104先天支援的長度(例如，第2圖實施方式所提供的2048位元組)；如第8圖所示程式，若將之以第1圖微處理器100操作，駭客會更不易攻破電腦系統的安全防護。
現在，參閱第8圖，一方塊圖圖解根據本發明技術所實現的一加密程式的一記憶體用量(memory footprint)800，其中採用第6圖所示之密鑰切換指令600。第8圖所示之加密程式記憶體用量800包括連續數「塊chunk」指令數據位元組。每一「塊」的內容為一序列多個指令數據位元組(其中為預先加密的數據)，且屬於同一「塊」的指令數據位元組是由同樣的一套主密鑰暫存器142數值解密。因此，不同兩「塊」的界線 是由密鑰切換指令600定義。也就是說，各「塊」的上、下界是由密鑰切換指令600之位置區分(或者，以一程式的第一「塊」為例，其上界為該程式的起始處；此外，以該程式的最後一「塊」為例，其下界為該程式的結束處)。因此，各「塊」指令數據位元組是由提取單元104基於不同套主密鑰暫存器142數值解密，意即各「塊」指令數據位元組的解密是根據前一「塊」所供應的一密鑰切換指令600所載入主密鑰暫存器142數值。加密一程式的後處理器(post-processor)會知曉各密鑰切換指令600所在之記憶體位址，並且會利用此資訊-即提取位址的相關位址位元-配合密鑰切換指令600密鑰數值產生加密密鑰位元組，以加密該程式。一些目的檔格式(object file format)允許程式設計者標示程式載入記憶體何處，或至少載明特定大小的對齊形式(例如，頁面邊界page boundary)，以提供足夠的位址資訊加密該程式。此外，一些作業系統預設值是將程式載入頁面邊界上。
密鑰切換指令600可安置於程式的任何地方。然而，若密鑰切換指令600載入特定值至主密鑰暫存器142供下一「塊」指令數據位元組解密使用、且密鑰切換指令600(或甚至密鑰載入指令500)之位置導致每一「塊」之長度短於、或等於提取單元104所能應付的有效密鑰長度(例如，第2圖實施方式所揭露的2048位元組)，則程式可被以有效長度等同整體程式長度的密鑰加密，此為相當強健的加密方式。此外，即使密鑰切換指令600的使用使得有效密鑰長度仍短於加密程式的長度(即，同樣一套主密鑰暫存器142數值被用於加密一程式的多個 「塊」)，改變「塊」尺寸(例如，不限定全為2048位元組)可增加駭客破解系統的困難度，因為，駭客必須先判斷以同一套主密鑰暫存器142數值加密的「塊」位於何處，並且必須判斷該些長度不一的「塊」各自的尺寸。
值得注意的是，以密鑰切換指令600實現的動態密鑰切換耗費相當大量的時脈數目，主要是因為管線必須清空。此外，在一種實施方式中，密鑰切換指令600主要是以微代碼(microcode)實現，通常較非微代碼實現的指令慢。因此，程式碼開發者須考慮密鑰切換指令對效能的影響，在執行速度以及特定應用之安全性考量之間尋求平衡點。
現在，參閱第9圖，一方塊圖圖解根據本發明技術實現的一分支與切換密鑰指令900的格式。首先敘述該分支與切換密鑰指令900的必要性。
根據以上實施例所揭露內容，加密程式交由提取單元104提取的各個16位元組區塊的指令數據是有先經過加密運算(採互斥技術)，所採用的加密密鑰等同提取單元104用來解密(互斥運算)所提取之各區塊之指令數據106的各個16位元組長之解密密鑰174。如以上所述，解密密鑰174的位元組數值是由提取單元104基於以下兩種輸入計算而得：儲存於主密鑰暫存器142的主密鑰位元組數值、以及所提取之16位元組區塊之指令數據106的提取位址134的部分位元(以第2圖所揭露實施方式為例，為位元[10：4])。因此，加密一程式使之由微處理器100執行的一後處理器會知曉將儲存於主密鑰暫存器142的主密鑰位元組數值、以及一位址(或更限定為該位址的數個相關 位元)；該位址指示加密程式將被載入記憶體何處、且微處理器100將自此處一連串地提取出該加密程式數個區塊的指令數據。基於上述資訊，後處理器得以適切產生解密密鑰174數值，用於加密該程式的各個16位元組區塊之指令數據。
如以上所討論，當一分支指令被預測到且/或被執行，提取單元104會以分支目標位址更新提取位址134。只要加密程式從未改變(經由密鑰切換指令600)主密鑰暫存器142內儲存的主密鑰數值，分支指令是由提取單元104透明控制。也就是說，提取單元104會採用同樣的主密鑰暫存器142數值估算解密密鑰174，以供解密包括該分支指令的一區塊之指令數據106、以及解密該分支指令之目標位址所指的一區塊之指令數據106內的指令。然而，程式改變(經由密鑰切換指令600)主密鑰暫存器142數值的能力意味著提取單元104有可能以一套主密鑰暫存器142數值估算解密密鑰174解密包括該分支指令的一區塊之指令數據106，並以不同的另外一套主密鑰暫存器142數值估算解密密鑰174解密該分支指令之目標位址所指的一區塊之指令數據106內的指令。解決此問題的一種方法是限定分支目標位址於程式同一「塊」中。另外一種解決方式是採用第9圖所揭露的分支與切換密鑰指令900。
再次參閱第9圖，一方塊圖圖解根據本發明技術實現的一分支與切換密鑰指令900的格式。分支與切換密鑰指令900包括一操作碼902欄位，標示其為微處理器100指令集內的分支與切換密鑰指令900。分支與切換密鑰指令900更包括一密鑰暫存器檔案索引欄位904，標示密鑰暫存器檔案124中一連串 暫存器裡的開端，以自此將密鑰載入主密鑰暫存器142。分支與切換密鑰指令900更包括一分支資訊欄位906，記載分支指令的典型資訊-如，計算目標位址的資訊、以及分支條件。在一種實施方式中，若一程式在微處理器100不為安全執行模式時嘗試執行一分支與切換密鑰指令900，則視之為無效指令異常。在一種實施方式中，若一程式在微處理器100不為最高權限層級(例如，x86的環0權限)時試圖執行分支與切換密鑰指令900，則視之為無效指令異常。在一種實施方式中，分支與切換密鑰指令900為原子操作型(atomic)。
參閱第10圖，一流程圖圖解第1圖微處理器100之操作，其中，根據本發明技術執行第9圖所揭露之分支與切換密鑰指令900。流程始於方塊1002。
在方塊1002，解碼單元108解碼一分支與切換密鑰指令900且將之代入微代碼單元132中實現該分支與切換密鑰指令900的微代碼程序。流程接著進入方塊1006。
在方塊1006，微代碼解出分支方向(採用、或不採用)、以及目標位址。值得注意的是，對於無條件型分支指令(unconditional branch instruction)，所述方向衡為採用。流程接著進入判斷方塊1008。
在判斷方塊1008，微代碼判斷方塊1006所解出的方向是否為採用。若為採用，流程進入方塊1014。反之，流程進入方塊1012。
在方塊1012，微代碼不切換密鑰、或跳至目標位址，因為分支操作未被採用。流程結束於方塊1012。
在方塊1014，微代碼根據密鑰暫存器檔案索引欄位904，將密鑰自密鑰暫存器檔案124載入主密鑰暫存器142。較佳實施例是，微代碼以密鑰暫存器檔案索引欄位904所標示的位置為起始，將密鑰暫存器檔案124內n個鄰近暫存器所記載的n個密鑰載入主密鑰暫存器142，其中n為主密鑰暫存器142的總數。在一種實施方式中，n值可紀錄於分支與切換密鑰指令900的一額外空間，設定為小於主密鑰暫存器142總數的值。流程接著進入方塊1016。
在方塊1016，微代碼使得微處理器100跳至方塊1006所解出的目標位址，將導致微處理器100中較分支與切換密鑰指令900新的所有x86指令被清空，致使微處理器100內、較分支至目標位址的微操作新的所有微操作被清空。上述被清空的指令包括自指令快取記憶體102提取出、緩衝暫存於提取單元104以及解碼單元108內等待解密與解碼的所有指令位元組106。流程接著進入方塊1008。
在方塊1018，隨著方塊1016分支至目標位址的操作，提取單元104採用方塊1014載入主密鑰暫存器142的新一組密鑰數值開始自指令快取記憶體102提取且解密指令數據106。流程結束於方塊1018。
現在，參閱第11圖，一流程圖圖解根據本發明技術所實現的一後處理器的操作。所述後處理器為軟件工具，可用於後處理一程式並加密之，以交由第1圖的微處理器100執行。流程始於方塊1102。
在方塊1102，後處理器接收一程式的一目的檔。 根據一種實施方式，該目的檔內的分支指令的目標位址可在程式執行前確定；例如，指向固定目標位址的分支指令。在程式運行前決定好目標位址的分支指令尚有另一形式，例如，一相對分支指令(relative branch instruction)，其中記載一偏移量，用來加上分支指令所在之記憶體位址，以求得分支目標位址。反之，關於目標位址不會在程式執行前確定的分支指令，其中一種例子是基於暫存器或記憶體所儲存的運算元計算出目標位址，因此，其值在程式執行當中可能有變動。流程接著進入方塊1104。
在方塊1104，後微處理器將跨塊分支指令(inter-chunk branch instruction)以分支與切換密鑰指令900取代，所述指令900在密鑰暫存器檔案索引空間904儲存有適當的數值，該數值乃基於分支指令之目標位址所坐落的「塊」而設定。如第8圖所揭露內容，一「塊」是由一序列多個指令數據位元組所組成，將由同一套主密鑰暫存器142數值解密。因此，跨塊分支指令之目標位址所坐落的「塊」不同於分支指令本身的「塊」。值得注意的是，塊內分支-即目標位址與本身位於同一「塊」的分支指令-無須被替代。值得注意的是，產生出原始檔(source file)以產出目的檔的程式設計及/或編譯器可視需求明確包括分支與切換密鑰指令900，以降低後處理器取代操作的負擔。流程接著進入方塊1106。
在方塊1106，後處理器加密該程式。後處理器知道每一「塊」之記憶體位置以及主密鑰暫存器142數值，並將之用於加密該程式。流程結束於方塊1106。
現在，參閱第12圖，一方塊圖圖解本發明技術另一種實施方式所實現的一分支與切換密鑰指令1200之格式。第12圖所示之分支與切換密鑰指令1200適用於目標位址在程式執行前為未知的分支操作，以下將詳細討論之。分支與切換密鑰指令1200包括一操作碼1202欄位，用以標示其為微處理器100指令集內的分支與切換密鑰指令1200。分支與切換密鑰指令1200同樣包括一分支資訊欄位906，功用與第9圖之分支與切換密鑰指令900的該欄位類似。在一種實施方式中，若一程式在微處理器100不為安全執行模式時試圖執行分支與切換密鑰指令1200，則視之為無效指令異常。在一種實施方式中，若一程式在微處理器100不為最高權限級別(例如，x86環0權限)時試圖執行一分支與切換密鑰指令1200，則視之為無效指令異常。在一種實施方式中，分支與切換密鑰指令1200為原子型式。
現在，參閱第13圖，一方塊圖圖解根據本發明技術實現的「塊」位址範圍表1300。表格1300包括多個單元。每一單元與加密程式的一「塊」相關。每一單元包括一位址範圍欄位1302以及一密鑰暫存器檔案索引欄位1304。位址範圍欄位1302標示所對應「塊」的記憶體位址範圍。密鑰暫存器檔案索引欄位1304標示密鑰暫存器檔案124內的暫存器，由分支與切換密鑰指令1200將索引所指的暫存器所儲存的密鑰數值載入主密鑰暫存器142，供提取單元104解密該「塊」使用。以下參考第18圖進行討論，表格1300於需要存取表格1300內容的分支與切換密鑰指令1200執行前載入微處理器100。
現在，參閱第14圖，一流程圖圖解第1圖微處理器 100的操作，其中，根據本發明技術執行第12圖的分支與切換密鑰指令1200。流程始於方塊1402。
在方塊1402，解碼單元108解碼一分支與切換密鑰指令1200且將之代入微代碼單元132中實現分支與切換密鑰指令1200的微代碼程序。流程接著進入方塊1406。
在方塊1406，微代碼解出分支方向(採用、或不採用)、且找出目標位址。流程接著進入判斷方塊1408。
在判斷方塊1408，微代碼判斷方塊1406所解出的分支方向是否為採用。若為採用，流程進入方塊1414。反之，流程進入方塊1412。
在方塊1412，微代碼不切換密鑰、或跳至目標位址，因為該分支未被採用。流程結束於方塊1412。
在方塊1414，微代碼基於方塊1406所解出的目標位址查詢第13圖所示之表格1300，得到該目標位址所坐落之「塊」所對應之密鑰暫存器檔案索引欄位1304的內容。微代碼接著基於密鑰暫存器檔案索引欄位1304內所記載的索引，自密鑰暫存器檔案124將密鑰數值載入主密鑰暫存器142。較佳實施方式是，微代碼根據密鑰暫存器檔案索引欄位1304所儲存的索引，自密鑰暫存器檔案124將n個相鄰暫存器儲存的n個密鑰值載入主密鑰暫存器142的，其中，n為主密鑰暫存器142的總數。在一種實施方式中，數值n可紀錄於分支與切換密鑰指令1200的一額外欄位中，設定為少於主密鑰暫存器142總數。流程接著進入方塊1416。
在方塊1416，微代碼致使微處理器100分支至方塊 1406所解出的目標位址，將導致微處理器100中較分支與切換密鑰指令1200新的所有x86指令被清空，致使微處理器100內、較分支至目標位址的微操作新的所有微操作被清空。上述被清空的指令包括自指令快取記憶體102提取出、緩衝暫存於提取單元104以及解碼單元108內等待解密與解碼的所有指令位元組106。流程接著進入方塊1418。
在方塊1418，隨著方塊1416分支至目標位址的操作，提取單元104採用方塊1414載入主密鑰暫存器142的新一套密鑰值，開始自指令快取記憶體102提取並且解密指令數據106。流程結束於方塊1418。
現在，參考第15圖，一方塊圖圖解根據本發明技術另外一種實施方式所實現的一分支與切換密鑰指令1500的格式。第15圖所示之分支與切換密鑰指令1500以及其操作類似第12圖所示之分支與切換密鑰指令1200。然而，取代自密鑰暫存器檔案124載入密鑰至主密鑰暫存器142，分支與切換密鑰指令1500是自安全存儲區122載入密鑰至主密鑰暫存器142，以下討論之。
現在，參考第16圖，一方塊圖圖解根據本發明技術所實現的「塊」位址範圍表1600。第16圖所示表格1600類似第13圖所示之表格1300。然而，取代包括一密鑰暫存器檔案索引欄位1304，表格1600包括一安全存儲區位址欄位1604。安全存儲區位址欄位1604記載安全存儲區122內的一位址，該位址儲存的密鑰值須由分支與切換密鑰指令1500載入主密鑰暫存器142，以供該提取單元104解密該「塊」時使用。以下討論參 考第18圖內容，表格1600是在需要查詢該表格1600的分支與切換密鑰指令1500被執行前載入微處理器100。在一種實施方式中，安全存儲區122位址之較低數個位元無須儲存在安全存儲區位址欄位1604，特別是因為安全存儲區122中儲存一組密鑰的位置之總量相當大(例如，16位元組x 5)、且該組密鑰可沿著一設定尺寸範圍對齊。
現在，參閱第17圖，一流程圖圖解第1圖微處理器100的操作，其中根據本發明技術執行第15圖的分支與切換密鑰指令1500。流程始於方塊1702。第17圖之流程圖的許多方塊與第14圖的許多方塊類似，因此採同樣的編號。然而，方塊1414是由方塊1714取代，微代碼基於方塊1406所求得的目標位址查表第16圖之表格1600，以獲得目標位址所坐落的「塊」之安全存儲區位址欄位1604數值。微代碼接著根據安全存儲區位址欄位1604數值自安全存儲區122將密鑰數值載入主密鑰暫存器142。較佳實施方式是，微代碼由安全存儲區位址欄位1604數值自安全存儲區122將n個鄰近16位元組空間位置內所儲存的n個密鑰數值載入主密鑰暫存器142，其中n為主密鑰暫存器142的總數。在一種實施方式中，數值n可記載於分支與切換密鑰指令1500中一額外欄位，設定為少於主密鑰暫存器142總數。
現在，參閱第18圖，一流程圖圖解根據本發明另外一種實施方式所實現的一後處理器的操作。所述後處理器可用於後處理一程式並加密之，以交由第1圖的微處理器100執行。流程始於方塊1802。
在方塊1802，後處理器接收一程式的目的檔。根 據一種實施方式，該目的檔內的分支指令，可為目標位址在程式執行前判定、可為目標位址不可在程式執行前判定。流程接著進入方塊1803。
在方塊1803，後處理器建立第13圖或第16圖之「塊」位址範圍表1300或1600，以列入該目標檔。在一種實施方式中，作業系統在載入且執行一加密程式前將表格1300/1600載入微處理器100，使分支與切換密鑰指令1200/1500得以存取之。在一種實施方式中，後處理器在程式中插入指令，以在任何分支與切換密鑰指令1200/1500執行前載入表格1300/1600至微處理器100。流程接著進入方塊1804。
在方塊1804，類似先前所討論、關於第11圖之方塊1104的操作，後處理器將每個執行前目標位址可決定的跨塊分支指令以第9圖的分支與切換密鑰指令900取代，指令900基於分支指令目標位址所在「塊」記載有合適的密鑰暫存器檔案索引欄位904數值。流程接著進入方塊1805。
在方塊1805，後處理器根據方塊1803所產生的表格型態(1300/1600)將每個限於執行過程中決定目標位址的分支指令以第12圖或第15圖所示之分支與切換密鑰指令1200或1500取代。流程接著進入方塊1806。
在方塊1806，後處理器加密該程式。該後處理器知道關於各「塊」的記憶體位置與主密鑰暫存器142數值，將用於加密該程式。流程結束於方塊1806。
現在，參閱第19圖，一流程圖圖解第1圖微處理器100的操作，其中，根據本發明技術處理加密程式以及純文字 程式之間的任務切換。流程始於方塊1902。
在方塊1902，標誌暫存器128的E位元欄位402的E位元以及第1圖控制暫存器144之E位元148由微處理器100的一重置操作清空。流程接著進入方塊1904。
在方塊1904，微處理器100在執行其重置微代碼進行初始化後，開始提取並且執行使用者程式指令(例如，系統韌體)，其為純文字程式指令。特別是，由於E位元128為清空，如前所述，提取單元104視提取出來的指令數據106為純文字指令。流程接著進入方塊1906。
在方塊1906，系統韌體(例如，作業系統、韌體、基本輸入輸出系統BIOS…等)接收一要求(request)，要執行一加密程式。在一種實施方式中，執行一加密程式的上述要求伴隨、或由一切換操作指示，以切換至微處理器100的一安全執行模式，如以上討論內容。在一種實施方式中，微處理器100僅在安全執行模式時，方允許操作於一解密模式(即，E位元148為設定狀態)。在一種實施方式中，微處理器100僅在系統管理模式(system management mode，例如，x86架構中常見的SSM)，方允許以解密模式操作。流程接著進入方塊1908。
在方塊1908，系統軟體於主密鑰暫存器142中載入其初始值，與程式中將被執行的第一「塊」相關。在一種實施方式中，系統軟體執行一密鑰切換指令600下載密鑰至主密鑰暫存器142。在載入密鑰至主密鑰暫存器142之前，密鑰暫存器檔案124的內容可由一或多個密鑰載入指令500載入。在一種實施方式中，載入密鑰至主密鑰暫存器142以及密鑰暫存器檔案 124之前，安全存儲區122可先被寫入密鑰數值，其中，所述寫入乃經由常見的安全通道技術，例如，AES或RSA加密通道，以防止駭客窺探其值。如以上所討論，以上密鑰數值可儲存在一安全非揮發性記憶體(例如快閃記憶體)經由一隔離串行總線(private serial bus)耦接微處理器100，或者，可儲存在微處理器100的一非揮發性單次寫入記憶體。如以上討論，所述程式可包含在單一「塊」中。也就是說，所述程式可不包括密鑰切換指令600，整個程式可由單一套主密鑰暫存器142數值解密。流程接著進入方塊1916。
在方塊1916，隨著控制權轉移至加密程式，微處理器100設定標誌暫存器128的E位元欄位402標示目前所執行的程式為加密型式，且設定控制暫存器144的E位元148，使提取單元104處於解密模式。微處理器100更致使管線內的指令被刷新，其動作類似第7圖方塊706所實行的刷新操作。流程接著進入方塊1918。
在方塊1918，提取單元104提取加密程式內的指令106，並且參考第1圖至第3圖所揭露的技術將之以解密模式解密並且執行之。流程接著進入方塊1922。
在方塊1922，微處理器100提取並且執行加密程式時，微處理器100接收到中斷事件。舉例說明之，所述中斷事件可為一中斷interrupt、一異常exception(如頁面錯誤page fault)、或任務切換task switch。當一中斷事件發生，微處理器100管線所有待處理的指令會被清空。所以，若管線中有任何先前提取的加密指令，將之清空。此外，自指令快取記憶體102 所提取出、可能在緩衝儲存在提取單元104以及解碼單元108中等待被解密、解碼的所有指令位元組會被清空。在一種實施方式中，微代碼被喚起回應中斷事件。流程接著進入方塊1924。
在方塊1924，微處理器100儲存標誌暫存器128(以及微處理器100其他結構狀態，包括受中斷的加密程式的目前指令指標數值)至一堆疊式記憶體(stack memory)。儲存加密程式之E位元欄位402數值將使其得以在後續操作中修復(在方塊1934)。流程接著進入方塊1926。
在方塊1926，當控制權轉移到新的程式(例如，中斷處理程序interrupt handler、異常處理程序exception handler、或新任務)，微處理器100清空標誌暫存器128的E位元欄位402、以及控制暫存器144的E位元148，以應付純文字的新程式。也就是說，第19圖所示實施例假設微處理器100同一時間只有允許運作一個加密程式，且已有一個加密程式在執行(但被中斷)。第22圖至第26圖另外揭露有其他種的實施方式。流程接著進入方塊1928。
在方塊1928，提取單元104參考第1圖至第3圖所揭露內容以純文字模式提取新程式的指令106。特別是，控制暫存器144內E位元148的清空狀態使得多工器154將指令數據106與多位元的二進位零值176進行互斥運算，使得指令數據106不被解密操作。流程接著進入方塊1932。
在方塊1932，新程式執行一返回操作自中斷指令(例如，x86 IRET)或類似指令返回，使得控制權回歸加密程式。在一種實施方式中，自中斷指令返回的操作由微代碼實現。流 程接著進入方塊1934。
在方塊1934，回應前述自中斷指令返回的操作，由於控制權移轉回加密程式，微處理器100修復標誌暫存器128，令標誌暫存器128之E位元欄位402重回先前方塊1924所儲存的設定狀態。流程接著進入方塊1938。
在方塊1938，由於控制權移轉回加密程式，微處理器100以標誌暫存器128的E位元欄位402數值更新控制暫存器144的E位元148，使得提取單元104重新提取並且解密該加密程式之指令數據106。流程接著進入方塊1942。
在方塊1942，微代碼令微處理器100分支至先前方塊1924儲存於堆疊式記憶體中的指令指標數值，使得微處理器100中所有x86指令清空、且使得微處理器100中所有微操作清空。所清空內容包括提取自指令快取記憶體102、緩衝暫存在提取單元104以及解碼單元108中等待被解密、解碼的所有指令位元組106。流程接著進入方塊1944。
在方塊1944，提取單元104重新開始提取該加密程式內的指令106，並且參考第1圖至第3圖所揭露技術以解密模式解密並且執行之。流程結束於方塊1944。
現在，參考第20圖，一流程圖圖解根據本發明技術實現的一系統軟體之操作，由第1圖之微處理器100執行。第20圖流程可配合第19圖內容執行。流程始於方塊2002。
在方塊2002，系統軟體收到一要求，欲執行一個新的加密程式。流程接著進入決策方塊2004。
在決策方塊2004，系統軟體判斷此一加密程式是 否為系統已在執行的程式之一。在一種實施方式中，系統軟體以一旗標標示一加密程式是否為系統中已在執行的程式之一。若此加密程式是系統已在執行的程式之一，流程進入方塊2006，反之，則流程進入方塊2008。
在方塊2006，系統軟體等待該加密程式執行完畢且不再是系統執行中的程式之一。流程接著進入方塊2008。
在方塊2008，微處理器100允許新的加密程式開始執行。流程結束於方塊2008。
現在，參考第21圖，一方塊圖根據本發明技術另外一種實施方式，圖解第1圖標誌暫存器128的欄位。第21圖的標誌暫存器128類似第4圖所示實施方式，相比之，更包括索引欄位(index bits)2104。根據一種實施方式，索引欄位2104(類似E位元402)通常是x86架構所預留的位元。索引欄位2104用於應付多個加密程式的切換，以下詳細討論之。較佳實施方式是，密鑰切換指令600以及分支與切換密鑰指令900/1200以本身的密鑰暫存器索引欄位604/904/1304更新標誌暫存器128的索引欄位2104。
現在，參考第22圖，一流程圖圖解第1圖微處理器100的操作，其中，根據本發明技術採用第21圖所示之標誌暫存器128實行多個加密程式之間的任務切換。流程接著進入方塊2202。
在方塊2202，一要求發向該系統軟體，要執行一個新的加密程式。流程接著進入決策方塊2204。
在決策方塊2204，系統軟體判斷密鑰暫存器檔案 124中是否有空間應付一個新的加密程式。在一種實施方式中，方塊2202所產生的該要求會指出需要密鑰暫存器檔案124內多少空間。若密鑰暫存器檔案124中有空間應付新的加密程式，流程進入方塊2208，反之，流程進入方塊2206。
在方塊2206，系統軟體等待一或多個加密程式完成、使密鑰暫存器檔案124騰出空間應付新的加密程式。流程接著進入方塊2208。
在方塊2208，系統軟體將密鑰暫存器檔案124內的空間配置給新的加密程式，並且隨之填寫標誌暫存器128中的索引欄位2104，以標示密鑰暫存器檔案124中新配置的空間。流程接著進入方塊2212。
在方塊2212，系統軟體在方塊2208所配置的密鑰暫存器檔案124位置載入供新程式使用的密鑰數值。如以上討論，所載入的密鑰數值可採用密鑰載入指令500自安全存儲區122載入，或者，在必要情況下，可以安全管道由微處理器100外部位置取得。流程接著進入方塊2214。
在方塊2214，系統軟體基於密鑰暫存器檔案索引欄位604/904/1304將密鑰自密鑰暫存器檔案124載入主密鑰暫存器142。在一種實施方式中，系統軟體執行一密鑰切換指令600載入密鑰至主密鑰暫存器142。流程接著進入方塊2216。
在方塊2216，由於控制權移轉至加密程式，微處理器100設定標誌暫存器128之E位元欄位402以標示目前執行的程式為加密型式，並且設定控制暫存器144的E位元148以設定提取單元104為解密模式。流程結束於方塊2216。
現在，參考第23圖，一流程圖圖解第1圖微處理器100的操作，其中，根據本發明技術採用第21圖所示之標誌暫存器128應付多個加密程式之間的任務切換。流程始於方塊2302。
在方塊2302，目前執行的程式執行一返回操作，自一中斷指令返回，引發一任務切換至新程式；所述新程式先前曾被執行過但被跳開，且其結構狀態(例如，標誌暫存器128、指令指標暫存器、以及通用暫存器)曾被儲存在堆疊式記憶體中。如先前所提過，在一種實施方式中，自中斷指令返回的操作是由微代碼實現。現在執行中的程式以及新的程式可為加密程式或純文字程式。流程進入方塊2304。
在方塊2304，微處理器100根據堆疊式記憶體修復標誌暫存器128，以應付接續返回的程式。也就是說，微處理器100將接續程式(即目前跳換回的程式)先前跳換出去時儲存於堆疊式記憶體的標誌暫存器128數值重新載入標誌暫存器128。流程接著進入決策方塊2306。
在決策方塊2306，微處理器100判斷修復後的標誌暫存器128之E位元402是否為設定狀態。若是，則流程進入方塊2308；反之，則流程進入方塊2312。
在方塊2308，微處理器100根據方塊2304所修復的EFLAGS暫存器128索引欄位2104數值將密鑰載入密鑰暫存器檔案124。流程接著進入方塊2312。
在方塊2312，微處理器100將控制暫存器144之E位元148的內容以方塊2304所修復的標誌暫存器128之E位元欄位 402數值更新。因此，若接續的程式是一個加密程式，提取單元104會被設定為解密模式，反之，則設定為純文字模式。流程接著進入方塊2314。
在方塊2314，微處理器100以堆疊式記憶體的內容修復指令指標暫存器、並且分支跳躍至指令指標所指的位置，所述動作將清除微處理器100所有x86指令，並且清除微處理器所有微操作。所清除的包括自指令快取記憶體102所提取出、緩衝暫存於提取單元104、解碼單元108中等待解密、解碼的所有指令位元組106。流程接著進入方塊2316。
在方塊2316，提取單元104參考第1圖至第3圖技術重新開始自接續程式中提取指令106，並視方塊2312所修復的控制暫存器144之E位元148數值以解密模式或純文字模式操作。流程結束於方塊2316。
現在，參考第24圖，一方塊圖根據本發明、圖解第1圖密鑰暫存器檔案124之單一個暫存器的另外一種實施方式。根據第24圖所示之實施方式，每個密鑰暫存器檔案124更包括一位元-為淘汰位元2402(kill bit，以下簡稱K位元)。K位元2402用於應付微處理器100對多個加密程式的多任務(multitasking)操作，所述多個加密程式總計需要多於密鑰暫存器檔案124空間尺寸的密鑰儲存空間，以下將詳述之。
現在，參考第25圖，一流程圖圖解第1圖微處理器100的操作，其中根據本發明技術以第21圖之標誌暫存器128以及第24圖之密鑰暫存器檔案124實現多個加密程式之間之任務切換的另外一種實施方式。第25圖所示流程類似第22圖所示流 程。不同處在於決策方塊2204判定密鑰暫存器檔案124中沒有足夠可用空間時，第25圖流程會進入方塊2506而非不存在於第25圖的方塊2204。另外，若決策方塊2204判定密鑰暫存器檔案124中尚有足夠可用空間，則第25圖流程同樣進入第22圖之方塊2208至方塊2216。
在方塊2506，系統軟體將密鑰暫存器檔案124中已經被其他加密程式使用(即已經被配置)的空間(即暫存器)配置出來，並且設定所配置暫存器的K位元2402為設定狀態，並且隨之設定標誌暫存器128的索引欄位2104以標示新配置空間在密鑰暫存器檔案124中的位置。K位元2402之設定狀態，是標示該暫存器中關於其他加密程式的密鑰值將被方塊2212的操作覆寫為新的加密程式的密鑰值。然而，如以下第26圖所敘述，其他加密程式的密鑰值將在其返回程序中由方塊2609重新載入。第25圖流程進入方塊2506，會接著導向第22圖所示之方塊2212，結束於方塊2216。
現在，參閱第26圖，一流程圖圖解第1圖微處理器100的操作，其中根據本發明技術以第21圖之標誌暫存器128以及第24圖之密鑰暫存器檔案124實現多個加密程式之間之任務切換的另外一種實施方式。第26圖所示流程類似第23圖所示流程。不同處在於，若決策方塊2306判定標誌暫存器128的E位元402為設定，第26圖令流程進入決策方塊2607而非方塊2308。
在決策方塊2607，微處理器100判斷密鑰暫存器檔案124中，由標誌暫存器128索引欄位2104數值(於方塊2304中修復)所標示的任何暫存器之K位元2402是否為設定狀態。若 是，則流程進入方塊2609；若否，則流程進入方塊2308。
在方塊2609，微處理器100產生一異常警示(exception)交由一異常處理程序處理。在一種實施方式中，異常處理程序設計於系統軟體中。在一種實施方式中，異常處理程序是由安全執行模式架構提供。根據方塊2304所修復的標誌暫存器128索引欄位2104數值，異常處理程序將目前修復的加密程式(即現在所返回執行的加密程式)之密鑰重新載入密鑰暫存器檔案124。異常處理程序可類似先前第19圖所提及的方塊1908作動，將修復之加密程式的密鑰載入密鑰暫存器檔案124，或者，在必要情況下，自微處理器100外部將密鑰載入安全存儲區122。同樣地，若密鑰暫存器檔案124中被重新載入的暫存器有被其他加密程式使用，系統軟體會令其暫存器的K位元2402為設定狀態。流程接著自方塊2609進入2308，且方塊2308至2316是參考第23圖內容。
如第24圖至第26圖所教示，此處所敘述的實施方式令微處理器100得以實行多個加密程式的多任務操作，即便上述加密程式需要密鑰暫存空間總合多於密鑰暫存器124空間尺寸。
現在，參考第27圖，一方塊圖圖解修改自第1圖微處理器100的本發明另外一種實施方式。與第1圖類似的元件是採用同樣標號；例如，指令快取記憶體102、提取單元104以及密鑰暫存器檔案124。然而，此處提取單元104被修正成更包括密鑰切換邏輯2712，耦接第1圖所介紹之主密鑰暫存器檔案142以及密鑰暫存器檔案124。第27圖之微處理器100更包括一分支 目標位址快取記憶體(branch target address cache，BTAC)2702。BTAC 2702接收第1圖所揭露之提取位址134，且與指令快取記憶體102的存取平行，皆是基於該提取位址134。根據提取位址134，BTAC 2702供應分支目標位址2706給第1圖所揭露的提取位址產生器164，供應一採用/不採用指標(T/NT indicator)2708以及一型式指標(type indicator)2714給密鑰切換邏輯2712，並且供應一密鑰暫存器檔案(KRF)索引2716給密鑰暫存器檔案124。
現在，參閱第28圖，一方塊圖根據本發明技術更詳細圖解第27圖的BTAC 2702。BTAC 2702包括一BTAC矩陣2802，其中具有複數個BTAC單元2808，第29圖圖解BTAC單元2808的內容。BTAC 2802儲存的資訊包括先前執行過的分支指令的歷史資訊，以預測接續執行之分支指令的方向以及目標位址。特別是，BTAC 2802會採用儲存的歷史資訊，基於提取的位址134預測先前執行過的分支指令後續發生的提取操作。分支目標位址快取之操作可參考常見的分支預測技術。然而，本發明所揭露的BTAC 2802是更修正成記錄先前執行過的分支與切換密鑰指令900/1200的歷史資訊，以進行相關的預測操作。特別是，儲存的歷史紀錄使得BTAC 2802得以在提取時間內預測所提取的分支與切換密鑰指令900/1200將載入主密鑰暫存器142的該組數值。此操作致能密鑰切換邏輯2712在分支與切換密鑰指令900/1200實際執行前將密鑰數值載入，避免受限於需根據分支與切換密鑰指令900/1200之執行清空微處理器100的管線內容，以下將詳細討論之。此外，根據一種實施方式， BTAC 2802更被修正成儲存包括先前執行過的密鑰切換指令600的歷史資訊，以達到相同的效果。
現在，參閱第29圖，一方塊圖根據本發明技術更詳細圖解第28圖BTAC單元2808的內容。每個單元2808包括一有效位元2902指示所屬單元2808是否為有效。每個單元2808更包括一標記欄位2904，用以與提取位址134的部分內容比較。若提取位址134的索引部分選擇的單元2808使得提取位址134之標記部分吻合其中有效標記2904，則提取位址134正中BTAC 2802。每個陣列單元2808更包括一目標位址欄位2906，用於儲存先前執行過之分支指令-包括分支與切換密鑰指令900/1200-的目標位址。每個陣列單元2808更包括一採用/不採用欄位2908，用以儲存先前執行過的分支指令-包括分支與切換密鑰指令900/1200-的方向(採用/不採用)記錄。每個陣列單元2808更包括一密鑰暫存器索引欄位2912，用於儲存先前執行過的分支與切換密鑰指令900/1200的密鑰暫存器檔案索引904/1304記錄，以下將詳細討論之。根據一種實施方式，BTAC 2802是在其密鑰暫存器檔案索引欄位2912儲存先前執行過的密鑰切換指令600的密鑰暫存器檔案索引604記錄。每個陣列單元2808更包括一型式欄位2914，指示所紀錄的指令的型式。例如，型式欄位2914可標示所紀錄的歷史指令為一呼叫(call)、返回(return)、條件跳躍(conditional jump)、無條件跳躍(unconditional jump)、分支與切換密鑰指令900/1200、或密鑰切換指令600。
現在，參閱第30圖，一流程圖圖解第27圖微處理 器100的操作，其中，根據本發明技術，所述微處理器100包括第28圖揭露的BTAC 2802。流程始於方塊3002。
在方塊3002，微處理器100執行一分支與切換密鑰指令900/1200，以下將以第32圖詳述之。流程接著進入方塊3004。
在方塊3004，微處理器100在BTAC 2802中配置一陣列單元2808給執行過的分支與切換密鑰指令900/1200，將該分支與切換密鑰指令900/1200解出的方向、目標位址、密鑰暫存器檔案索引904/1304、以及指令型式分別紀錄於所配置的該陣列單元2808之採用/不採用欄位2908、目標位址欄位2906、密鑰暫存器檔案索引欄位2912、以及型式欄位2914中，以作為該分支與切換密鑰指令900/1200的歷史資訊。流程結束於方塊3004。
現在，參閱第31圖，一流程圖圖解第27圖微處理器100的操作，其中，根據本發明技術，所述微處理器100包括第28圖揭露的BTAC 2802。流程始於方塊3102。
在方塊3102，提取位址134供應給指令快取記憶體102以及BTCA 2802。流程接著進入方塊3104。
在方塊3104，提取位址134正中BTAC 2802，且BTAC 2802將對應的陣列單元2808之目標位址2906、採用/不採用2908、密鑰暫存器檔案索引2912以及型式2914欄位的內容分別以目標位址2706、採用/不採用指標2708、密鑰暫存器檔案索引2716、以及型式指標2714輸出。特別是，型式欄位2914用於指示所儲存指令為一分支與切換密鑰指令900/1200。流程接 著進入決策方塊3106。
在決策方塊3106，密鑰切換邏輯2712藉由檢驗採用/不採用輸出2708判斷分支與切換密鑰指令900/1200被BTAC 2802預測為會採用。若採用/不採用輸出2708顯示分支與切換密鑰指令900/1200被預測為採用，流程接著進入方塊3112；反之，流程接著進入方塊3108。
在方塊3108，微處理器100隨著分支與切換密鑰指令900/1200順著輸送一指示，顯示BTAC 2802預測其不被採用。(此外，若採用/不採用輸出2708顯示該分支與切換密鑰指令被預測為採用，微處理器100在方塊3112隨著該分支與切換密鑰指令900/1200順著輸送一指示，顯示BTAC 2802預測其會被採用)。流程結束於3108。
在方塊3112，提取位址產生器164以BTAC 2802於方塊3104所預測的目標位址2706更新提取位址134。流程接著進入方塊3114。
在方塊3114，根據BTAC 2802於方塊3104所預測的密鑰暫存器檔案索引2712，密鑰切換邏輯2712以其所指示之密鑰暫存器檔案124位置更新主密鑰暫存器142內的密鑰數值。在一種實施方式中，必要狀況下，密鑰切換邏輯2712會拖延提取單元104提取指令數據106內的區塊，直至主密鑰暫存器142被更新。流程接著進入方塊3116。
在方塊3116，提取單元104利用方塊3114所載入的新主密鑰暫存器142內容持續提取並且解密指令數據106。流程結束於方塊3116。
現在，參閱第32圖，一流程圖圖解第27圖微處理器100的操作，其中，根據本發明技術，執行一分支與切換密鑰指令900/1200。第32圖流程在某一方面類似第10圖流程，且類似的方塊是採以同樣標號。雖然第32圖的討論是參照第10圖內容，其應用可更考慮第14圖所介紹的分支與切換密鑰指令1200操作。第32圖流程始於方塊1002。
在方塊1002，解碼單元108解碼一分支與切換密鑰指令900/1200，且將之代入微代碼單元132實現分支與切換密鑰指令900/1200的微代碼程序。流程接著進入方塊1006。
在方塊1006，微代碼解出分支方向(即採用/不採用)以及目標位址。流程接著進入方塊3208。
在方塊3208，微代碼判斷BTAC 2802是否為該分支與切換密鑰指令900/1200提供一預測。若有提供，流程接著進入決策方塊3214；若無提供，流程接著進入第10圖的方塊1008。
在決策方塊3214，微代碼藉由將BTAC 2802輸送出的採用/不採用指標2708以及目標位址2706與方塊1006所解出的方向以及目標位址判斷BTAC 2802所做的預測是否正確。若BTAC 2802的預測正確，則流程結束；反之，則流程來到決策方塊3216。
在決策方塊3216，微代碼判斷此不正確的BTAC 2802預測有沒有被採用。若已被採用，流程進入方塊3222；若無，流程進入第10圖的方塊1014。
在方塊3222，微代碼修復主密鑰暫存器142的內容，因為BTAC 2802對分支與切換密鑰指令900/1200所做的錯 誤預測被採用，導致第31圖方塊3114將錯誤的密鑰數值載入其中。在一種實施方式中，密鑰切換邏輯2712包括修復主密鑰暫存器142所需的儲存元件與邏輯。在一種實施方式中，微代碼產生一異常警示交由一異常處理器修復主密鑰暫存器142。此外，微代碼使得微處理器100分支跳躍到該分支與切換密鑰指令900/1200之後接續的x86指令，使得微處理器100中新於該分支與切換密鑰指令900/1200的所有x86指令清空，並且使微處理器100中較分支至目標位址之微代碼新的所有微代碼清空。被清空的內容包括讀取自指令快取記憶體102、且緩衝暫存於提取單元104、解碼單元108中等待被解碼的所有指令位元組106。隨著分支至接續的指令，提取單元104開始使用主密鑰暫存器142內的該組修復後的密鑰數值自指令快取記憶體102提取並且解密指令數據106。流程結束於方塊3222。
除了以上所述、由微處理器100實現的指令解密實施方式所帶來的安全優勢，發明人更發展出建議編碼指南，其使用可配合以上實施方式，削弱藉由分析x86指令實際使用量、對加密x86碼以統計技巧發展出的駭客攻擊。
第一，由於駭客通常假設所提取的16位元組的指令數據106全數為x86指令，因此，相對於程式執行流程，編碼時應當在16位元組區塊之間加入「洞(holes)」。也就是說，其編碼應當以多個指令跳躍一些指令位元組，以未加密的位元組產生多個「洞」，其中可填入適當的數值，以增加純文字位元組的熵值(entropy)。此外，倘若能更提升純文字位元組的熵值，其編碼可盡可能採用即時數據值。此外，所述即時數據值 可作為假線索，指向錯誤的指令操作碼位址。
第二，所述編碼可包括特別的NOP指令，其中包括“不理會”欄位，填有適當數值以增加上述熵值。例如，x86指令0x0F0D05xxxxxxxx屬於7位元組的NOP，其中最後四個位元組可為任意值。此外，NOP指令的操作碼型式以及其「不理會」位元組的數量更可有其他變化。
第三，許多x86指令具有與其他x86指令相同的基本功能。關於等效功能的指令，其編碼可捨棄重複使用同樣的指令，改採用多重型式並且/或採用使純文字熵值提升的型式。例如，指令0xC10107以及指令0xC10025作的是同樣的事情。甚至，某些等效指令是以不同長度的版本呈現，例如，0xEB22以及0xE90022；因此，編碼時可採用多種長度但相同效果的指令。
第四，x86架構允許使用冗餘且無意義的操作碼字首(opcode prefixes)，因此，編碼時可小心應用之，以更增加上述熵值。例如，指令0x40以及0x2627646567F2F340作的是完全一樣的事情。因為其中僅有8個安全的x86字首，他們需被小心地安插在編碼中，以避免過度頻繁地出現。
雖然已經列舉多種實施例以密鑰擴展器對主密鑰暫存器數值中的一對數值進行旋轉以及加/減運算，尚有其他實施方式可考慮使用，其中，密鑰擴展器可對多於兩個的主密鑰暫存器數值進行運算，此外，所進行的運算可不同於旋轉以及加/減運算。此外，第6圖揭露的密鑰切換指令600以及第9圖揭露的分支與切換密鑰指令900更可有其他實施方式，例如， 將新的密鑰數值由安全存儲區122載入主密鑰暫存器142而非由密鑰暫存器檔案124載入，並且，第15圖所介紹的分支與切換密鑰指令1500的其他實施方式是以索引欄位2104儲存安全存儲區122的位址。此外，雖然已列舉多種實施例調整BTAC 2702儲存KRF索引配合分支與切換密鑰指令900/1200使用，尚有其他實施方式是調整BTAC 2702儲存安全存儲區位址，以配合分支與切換密鑰指令1500使用。
以上列舉的本發明諸多實施方式僅是作為說明例使用，並非意圖限制發明範圍。相關電腦技術領域人員可在不偏離本發明範圍的前提下作出形式以及細節的諸多變形。例如，可以軟體方式實現所述如函式、製作、模組化、模擬、說明、以及/或測試此篇所討論之設備與方法的方式。實現方式包括一般程式語言(例如，C、C++)、硬體描述語言包括Verilog HDL、VHDL…等、或其他可用的程式工具。所述軟體可載於任何已知的計算機可讀媒體，例如，磁帶、半導體、磁碟、或光碟(例如，CD-ROM、DVD-ROM等)、網路、有線傳輸、無線或其他通訊媒體。所述設備與方法的實施方式可包含於半導體知識產權核心，例如一微處理器核心(例如以HDL實現)，並可轉成硬體以積體電路實現。此外，所述之設備與方法可由軟、硬體結合方式實現。因此，本發明範圍不應限定於所述任何實施方式，應當是以下列請求項以及其等效技術界定之。特別是，本發明技術可以一般用途計算機所採用的微處理器實現。值得注意的是，本技術領域人員可能不偏離請求項所定義之發明範圍、以所揭露之概念以及特殊實施例為基礎、設計或修正 提出其他架構產生與本發明相同的效果。
100‧‧‧微處理器
102‧‧‧指令快取記憶體
104‧‧‧提取單元
106‧‧‧指令數據(可為加密)
108‧‧‧解碼單元
112‧‧‧執行單元
114‧‧‧引出單元
118‧‧‧通用暫存器
122‧‧‧安全存儲區
124‧‧‧密鑰暫存器檔案
128‧‧‧標誌暫存器
132‧‧‧微代碼單元
134‧‧‧提取位址
142‧‧‧主密鑰暫存器
144‧‧‧控制暫存器
148‧‧‧E位元
152‧‧‧密鑰擴展器
154‧‧‧多工器
156‧‧‧互斥邏輯
162‧‧‧純文字指令數據
164‧‧‧提取位址產生器
172‧‧‧兩組密鑰
174‧‧‧解密密鑰
176‧‧‧多位元的二進位零值
178‧‧‧多工器154的輸出
ZEROES‧‧‧多位元的二進位零值

Claims (19)

  1. 一種微處理器，包括：一暫存器，具有一位元，其中，該微處理器用於設定該位元；以及一提取單元，用於自一指令快取記憶體提取加密指令、並且在執行上述加密指令前解密上述加密指令，以回應該微處理器設定該位元的操作；其中，該微處理器儲存該位元的數值至一記憶體、且接著清除該位元，以回應接收到的一中斷事件；其中，該微處理器清除該位元後，該提取單元自該指令快取記憶體提取非加密指令、並且不作解密即執行上述非加密指令；其中，該微處理器自該記憶體將先前儲存的數值用來修復該暫存器的該位元，以回應自中斷指令返回的操作；其中，若判斷出該位元修復後的值為設定狀態，該提取單元會再次開始提取並且解密加密指令。
  2. 如申請專利範圍第1項所述之微處理器，其中，該暫存器的該位元為x86架構標誌暫存器的一預留位元。
  3. 如申請專利範圍第1項所述之微處理器，其中：若該位元為設定，為了解密加密指令，該提取單元以一解密密鑰對加密指令進行布林互斥運算；並且若該位元為清除，該提取單元以多位元的二進位零值對非加密指令進行布林互斥運算。
  4. 如申請專利範圍第1項所述之微處理器，其中，該微處理器 用於執行一系統軟體接收執行具有加密指令的一第一程式的一要求，並且，在具有加密指令的一第二程式正由該微處理器執行的狀況下，待該第二程式執行完畢後方執行該第一程式。
  5. 一操作方法，用以操作具有一指令快取記憶體以及一暫存器的一微處理器，該操作方法包括：令該暫存器的一位元為設定，且隨後自該指令快取記憶體提取加密指令、並在執行上述加密指令前將上述加密指令解密；儲存該暫存器該位元之數值、並接著清除該位元，以回應所接收到的一中斷事件；在清除該位元後，自該指令快取記憶體提取非加密指令，並且不作解密即執行上述非加密指令；以先前儲存的數值修復該暫存器的該位元，以回應自中斷指令返回的操作；以及若判定該位元修復後的數值為設定狀態，回復上述提取、解密並且執行加密指令的操作。
  6. 如申請專利範圍第5項所述之操作方法，其中該暫存器的該位元為x86架構標誌暫存器的一預留位元。
  7. 如申請專利範圍第5項所述之操作方法，其中：若該位元為設定，上述解密加密指令的步驟包括以一解密密鑰對加密指令進行布林互斥運算；以及若該位元為清空，上述不對非加密指令作解密的操作包括以多位元的二進位零值對非加密指令作布林互斥運算。
  8. 如申請專利範圍第5項所述之操作方法，更包括：接收一要求，目的是執行具有加密指令的一第一程式；並且若該微處理器正在執行具有加密指令的一第二程式，則等待直至該第二程式執行完畢後方執行該第一程式。
  9. 一微處理器，包括：一暫存器，具有一位元；以及一提取單元；其中，若接收到中斷執行中程式的一要求，該微處理器儲存該位元的數值，其中，該位元指示執行中的程式為加密或非加密；其中，該微處理器以先前儲存的數值修復該位元、並且重新提取被中斷的程式作為執行中程式，以回應自中斷指令返回的操作；其中，若該位元修復後的數值為設定狀態，該微處理器在重新提取所中斷的程式前將解密密鑰數值修復，並且以修復後的解密密鑰數值解密所提取的指令；其中，若該位元修復後的數值為清除狀態，該微處理器不會修復密鑰數值、也不會將提取的指令解密。
  10. 如申請專利範圍第9項所述之微處理器，其中，該位元為x86架構標誌暫存器的一位元。
  11. 如申請專利範圍第9項所述之微處理器，其中，該微處理器是將該位元之數值儲存於一記憶體，其中，該微處理器是自該記憶體存取得先前儲存的數值用於修復該位元。
  12. 如申請專利範圍第9項所述之微處理器，其中：為了以修復後的解密密鑰數值解密所提取的指令，該微處理器以修復後的解密密鑰數值發展出一解密密鑰對所提取的指令進行布林互斥運算；並且為了不對所提取的指令作解密操作，該微處理器以多位元的二進位零值對所提取的指令作布林互斥運算。
  13. 如申請專利範圍第9項所述之微處理器，其中，為了修復解密密鑰數值，該微處理器自一儲存元件將解密密鑰數值載入一暫存器檔案，其中，該儲存元件儲存有複數個加密程式各自的解密密鑰數值，其中，該暫存器檔案是儲存正在執行的該個程式之解密密鑰數值。
  14. 如申請專利範圍第13項所述之微處理器，其中，該微處理器更用於執行一系統軟體接收執行新的加密程式的一要求，若該儲存元件沒有足夠的自由空間儲存上述新的加密程式的解密密鑰數值，等待直至該儲存元件騰出足夠的自由空間方執行上述新的加密程式。
  15. 一操作方法，用於操作一微處理器，該操作方法包括：於儲存該微處理器一位元的數值，以回應所接收到的中斷執行中程式的一要求，其中，該位元標示上述執行中程式為加密或非加密；回應自中斷指令返回的操作，將先前儲存的數值用來修復該位元，並且重新提取中斷的程式如同執行中程式運作；若該位元修復後的數值為設定狀態，在重新提取中斷的程式之前，將解密密鑰數值修復，以採用修復後的解密密鑰 數值解密所提取的指令；以及若該位元修復後的數值為清除狀態，則不修復解密密鑰數值，並且不解密所提取的指令。
  16. 如申請專利範圍第15項所述之操作方法，其中，上述儲存該位元之數值的步驟包括儲存該位元之數值至一記憶體，其中，上述以先前儲存的數值修復該位元的步驟包括自該記憶體將先前儲存的數值復原至該位元。
  17. 如申請專利範圍第15項所述之操作方法，其中：上述採用修復後的解密密鑰數值解密所提取的指令的步驟包括將自修復後的解密密鑰數值所推得的一解密密鑰對所提取的指令作布林互斥運算；以及上述不解密所提取的指令的步驟包括以多位元的二進位零值對所提取的指令作布林互斥運算。
  18. 如申請專利範圍第15項所述之操作方法，其中，上述修復解密密鑰數值的步驟包括自一儲存元件將解密密鑰數值載入一暫存器檔案，其中，該儲存元件儲存複數個加密程式各自的解密密鑰數值，其中，該暫存器檔案是儲存正在執行中的該個加密程式之解密密鑰數值。
  19. 如申請專利範圍第18項所述之操作方法，更包括：接收執行新的加密程式的一要求；若該儲存元件沒有足夠的自由空間儲存該個新的加密程式之解密密鑰數值，等待直至該儲存元件有足夠的自由空間後，方執行該個新的加密程式。
TW103105438A 2010-05-25 2011-05-24 解密密鑰產生裝置與方法 TWI511044B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US34812710P 2010-05-25 2010-05-25
US13/091,828 US8645714B2 (en) 2010-05-25 2011-04-21 Branch target address cache for predicting instruction decryption keys in a microprocessor that fetches and decrypts encrypted instructions
US13/091,641 US8639945B2 (en) 2010-05-25 2011-04-21 Branch and switch key instruction in a microprocessor that fetches and decrypts encrypted instructions
US13/091,698 US8683225B2 (en) 2010-05-25 2011-04-21 Microprocessor that facilitates task switching between encrypted and unencrypted programs
US13/091,547 US8700919B2 (en) 2010-05-25 2011-04-21 Switch key instruction in a microprocessor that fetches and decrypts encrypted instructions
US13/091,487 US8671285B2 (en) 2010-05-25 2011-04-21 Microprocessor that fetches and decrypts encrypted instructions in same time as plain text instructions
US13/091,785 US8719589B2 (en) 2010-05-25 2011-04-21 Microprocessor that facilitates task switching between multiple encrypted programs having different associated decryption key values

Publications (2)

Publication Number Publication Date
TW201426539A TW201426539A (zh) 2014-07-01
TWI511044B true TWI511044B (zh) 2015-12-01

Family

ID=45023130

Family Applications (7)

Application Number Title Priority Date Filing Date
TW103105441A TWI506545B (zh) 2010-05-25 2011-05-24 解密密鑰產生裝置與方法
TW103105435A TWI502497B (zh) 2010-05-25 2011-05-24 解密密鑰產生裝置與方法
TW102148382A TWI514271B (zh) 2010-05-25 2011-05-24 解密密鑰產生裝置與方法
TW103105434A TWI522911B (zh) 2010-05-25 2011-05-24 具解密功能之微處理器以及微處理器操作方法以及電腦程式產品
TW105100768A TWI564797B (zh) 2010-05-25 2011-05-24 程式加密方法以及其電腦程式產品
TW103105438A TWI511044B (zh) 2010-05-25 2011-05-24 解密密鑰產生裝置與方法
TW103105439A TWI531968B (zh) 2010-05-25 2011-05-24 加密方法、及具解密功能之微處理器與微處理器操作方法、與電腦程式產品

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW103105441A TWI506545B (zh) 2010-05-25 2011-05-24 解密密鑰產生裝置與方法
TW103105435A TWI502497B (zh) 2010-05-25 2011-05-24 解密密鑰產生裝置與方法
TW102148382A TWI514271B (zh) 2010-05-25 2011-05-24 解密密鑰產生裝置與方法
TW103105434A TWI522911B (zh) 2010-05-25 2011-05-24 具解密功能之微處理器以及微處理器操作方法以及電腦程式產品
TW105100768A TWI564797B (zh) 2010-05-25 2011-05-24 程式加密方法以及其電腦程式產品

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103105439A TWI531968B (zh) 2010-05-25 2011-05-24 加密方法、及具解密功能之微處理器與微處理器操作方法、與電腦程式產品

Country Status (3)

Country Link
US (10) US8700919B2 (zh)
CN (7) CN105912305B (zh)
TW (7) TWI506545B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8700919B2 (en) 2010-05-25 2014-04-15 Via Technologies, Inc. Switch key instruction in a microprocessor that fetches and decrypts encrypted instructions
US9967092B2 (en) 2010-05-25 2018-05-08 Via Technologies, Inc. Key expansion logic using decryption key primitives
US9798898B2 (en) 2010-05-25 2017-10-24 Via Technologies, Inc. Microprocessor with secure execution mode and store key instructions
US9911008B2 (en) 2010-05-25 2018-03-06 Via Technologies, Inc. Microprocessor with on-the-fly switching of decryption keys
US9892283B2 (en) 2010-05-25 2018-02-13 Via Technologies, Inc. Decryption of encrypted instructions using keys selected on basis of instruction fetch address
US8782434B1 (en) 2010-07-15 2014-07-15 The Research Foundation For The State University Of New York System and method for validating program execution at run-time
US10503662B2 (en) * 2012-06-29 2019-12-10 Intel Corporation Systems, apparatuses, and methods for implementing temporary escalated privilege
US9652245B2 (en) 2012-07-16 2017-05-16 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Branch prediction for indirect jumps by hashing current and previous branch instruction addresses
US9063721B2 (en) 2012-09-14 2015-06-23 The Research Foundation For The State University Of New York Continuous run-time validation of program execution: a practical approach
US9298947B2 (en) 2013-02-07 2016-03-29 Qualcomm Incorporated Method for protecting the integrity of a fixed-length data structure
US9280490B2 (en) * 2013-04-17 2016-03-08 Laurence H. Cooke Secure computing
US9846656B2 (en) 2013-04-17 2017-12-19 Laurence H. Cooke Secure computing
WO2014210277A1 (en) * 2013-06-28 2014-12-31 The Trustees Of Columbia University In The City Of New York Diversified instruction set processing to enhance security
US9251098B2 (en) * 2013-07-29 2016-02-02 Infineon Technologies Austria Ag Apparatus and method for accessing an encrypted memory portion
US9311493B2 (en) * 2013-07-30 2016-04-12 Battelle Memorial Institute System for processing an encrypted instruction stream in hardware
US9213807B2 (en) * 2013-09-04 2015-12-15 Raytheon Cyber Products, Llc Detection of code injection attacks
JP6265783B2 (ja) * 2014-03-06 2018-01-24 キヤノン株式会社 暗号化／復号化システム及びその制御方法、並びにプログラム
JP6368531B2 (ja) * 2014-04-28 2018-08-01 達広 白井 暗号処理装置、暗号処理システム、および暗号処理方法
TWI558152B (zh) * 2014-07-18 2016-11-11 Hao-Xi Zhuang Key replacement method and computer program products
US10922402B2 (en) * 2014-09-29 2021-02-16 Vmware, Inc. Securing secret data embedded in code against compromised interrupt and exception handlers
US20160179538A1 (en) * 2014-12-19 2016-06-23 Intel Corporation Method and apparatus for implementing and maintaining a stack of predicate values with stack synchronization instructions in an out of order hardware software co-designed processor
DE102015201430A1 (de) * 2015-01-28 2016-07-28 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Intrinsische Authentifizierung von Programcode
US9720693B2 (en) * 2015-06-26 2017-08-01 Microsoft Technology Licensing, Llc Bulk allocation of instruction blocks to a processor instruction window
US10346168B2 (en) 2015-06-26 2019-07-09 Microsoft Technology Licensing, Llc Decoupled processor instruction window and operand buffer
US9667606B2 (en) 2015-07-01 2017-05-30 Cyphermatrix, Inc. Systems, methods and computer readable medium to implement secured computational infrastructure for cloud and data center environments
EP3119031A1 (en) * 2015-07-16 2017-01-18 ABB Schweiz AG Encryption scheme using multiple parties
US9767318B1 (en) * 2015-08-28 2017-09-19 Frank Dropps Secure controller systems and associated methods thereof
US9864879B2 (en) 2015-10-06 2018-01-09 Micron Technology, Inc. Secure subsystem
WO2017074377A1 (en) * 2015-10-29 2017-05-04 Intel Corporation Boosting local memory performance in processor graphics
EP3387530B1 (en) 2015-12-07 2023-08-30 Laurence H. Cooke Secure computing
US10049057B2 (en) 2015-12-18 2018-08-14 Intel Corporation Instruction and logic for secure instruction execution pipeline
US10958414B2 (en) * 2016-02-23 2021-03-23 Google Llc Clock period randomization for defense against cryptographic attacks
US10210323B2 (en) * 2016-05-06 2019-02-19 The Boeing Company Information assurance system for secure program execution
US10534725B2 (en) 2017-07-25 2020-01-14 International Business Machines Corporation Computer system software/firmware and a processor unit with a security module
GB2564878B (en) * 2017-07-25 2020-02-26 Advanced Risc Mach Ltd Parallel processing of fetch blocks of data
FR3069935A1 (fr) * 2017-08-01 2019-02-08 Maxim Integrated Products, Inc. Dispositifs et procedes de protection de propriete intellectuelle de logiciel pour des plates-formes integrees
EP3460709B1 (en) * 2017-09-26 2022-02-09 Secure-IC SAS Devices and methods for secured processors
US10721072B2 (en) * 2017-09-29 2020-07-21 Xilinx, Inc. Network interface device and method
CN107967414B (zh) * 2017-11-03 2023-07-28 深圳市航顺芯片技术研发有限公司 微控制芯片指令加密方法、解密方法及加/解密系统
US10819736B2 (en) * 2017-11-29 2020-10-27 Arm Limited Encoding of input to branch prediction circuitry
US11321095B2 (en) * 2018-12-14 2022-05-03 Apple Inc. Indirect branch predictor security protection
CN110347432B (zh) * 2019-06-17 2021-09-14 海光信息技术股份有限公司 处理器、分支预测器及其数据处理方法、分支预测方法
US20200145187A1 (en) * 2019-12-20 2020-05-07 Intel Corporation Bit-length parameterizable cipher
US11403234B2 (en) 2019-06-29 2022-08-02 Intel Corporation Cryptographic computing using encrypted base addresses and used in multi-tenant environments
US11250165B2 (en) 2019-12-20 2022-02-15 Intel Corporation Binding of cryptographic operations to context or speculative execution restrictions
US11575504B2 (en) 2019-06-29 2023-02-07 Intel Corporation Cryptographic computing engine for memory load and store units of a microarchitecture pipeline
US11580234B2 (en) 2019-06-29 2023-02-14 Intel Corporation Implicit integrity for cryptographic computing
US11556656B2 (en) 2019-09-25 2023-01-17 Micron Technology, Inc. Exclusive or engine on random access memory
US11233631B2 (en) * 2019-10-09 2022-01-25 Google Llc Key management for encrypted data
US11436342B2 (en) 2019-12-26 2022-09-06 Intel Corporation TDX islands with self-contained scope enabling TDX KeyID scaling
JP7249968B2 (ja) * 2020-03-09 2023-03-31 株式会社東芝 情報処理装置およびストレージ
WO2022051189A1 (en) * 2020-09-01 2022-03-10 Intel Corporation Creating, using, and managing protected cryptography keys
US11461103B2 (en) * 2020-10-23 2022-10-04 Centaur Technology, Inc. Dual branch execute and table update with single port
US11263153B1 (en) * 2020-11-02 2022-03-01 Silicon Motion, Inc. Data accessing method using data protection with aid of advanced encryption standard processing circuit, and associated apparatus
US11580035B2 (en) 2020-12-26 2023-02-14 Intel Corporation Fine-grained stack protection using cryptographic computing
US11669625B2 (en) 2020-12-26 2023-06-06 Intel Corporation Data type based cryptographic computing
US11409846B2 (en) * 2021-01-14 2022-08-09 Safelishare, Inc. User controlled trusted and isolated computing environments
CN113127901B (zh) * 2021-04-21 2023-05-16 中国人民解放军战略支援部队信息工程大学 一种数据加密传输的处理方法、装置及芯片
TWI777598B (zh) * 2021-06-04 2022-09-11 逢甲大學 程式保護系統
CN114090079B (zh) * 2021-11-16 2023-04-21 海光信息技术股份有限公司 串操作方法、串操作装置以及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030046563A1 (en) * 2001-08-16 2003-03-06 Dallas Semiconductor Encryption-based security protection for processors
US20050271203A1 (en) * 2004-05-19 2005-12-08 Koichiro Akiyama Encryption apparatus, decryption apparatus, key generation apparatus, program, and method
US7117372B1 (en) * 2000-11-28 2006-10-03 Xilinx, Inc. Programmable logic device with decryption and structure for preventing design relocation
US7529368B2 (en) * 2003-04-18 2009-05-05 Via Technologies, Inc. Apparatus and method for performing transparent output feedback mode cryptographic functions

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737975A (en) 1984-09-18 1988-04-12 Metrofone, Inc. Programmable system for interfacing a standard telephone set with a radio transceiver
JPH0820950B2 (ja) 1990-10-09 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチ予測型分岐予測機構
JP2801135B2 (ja) 1993-11-26 1998-09-21 富士通株式会社 パイプラインプロセッサの命令読み出し方法及び命令読み出し装置
US5926642A (en) 1995-10-06 1999-07-20 Advanced Micro Devices, Inc. RISC86 instruction set
US6093213A (en) 1995-10-06 2000-07-25 Advanced Micro Devices, Inc. Flexible implementation of a system management mode (SMM) in a processor
DE69628326D1 (de) 1995-10-06 2003-06-26 Patriot Scient Corp Architektur für einen risc-mikroprozessor
US5864697A (en) 1996-06-28 1999-01-26 Texas Instruments Incorporated Microprocessor using combined actual and speculative branch history prediction
US6118870A (en) 1996-10-09 2000-09-12 Lsi Logic Corp. Microprocessor having instruction set extensions for decryption and multimedia applications
US6259456B1 (en) 1997-04-30 2001-07-10 Canon Kabushiki Kaisha Data normalization techniques
US6707463B1 (en) 1997-04-30 2004-03-16 Canon Kabushiki Kaisha Data normalization technique
US6704871B1 (en) * 1997-09-16 2004-03-09 Safenet, Inc. Cryptographic co-processor
ATE327608T1 (de) 1997-09-25 2006-06-15 John Wolfgang Halpern Datenverschlüsselungssystem für internet- kommunikation
JP3606435B2 (ja) * 1999-09-29 2005-01-05 富士通株式会社 モードを変更する分岐命令を制御する命令処理装置および方法
US7270193B2 (en) * 2000-02-14 2007-09-18 Kabushiki Kaisha Toshiba Method and system for distributing programs using tamper resistant processor
GB2362733B (en) * 2000-05-25 2002-02-27 Siroyan Ltd Processors having compressed instructions.
JP4098478B2 (ja) 2001-01-31 2008-06-11 株式会社東芝 マイクロプロセッサ
US7039814B2 (en) 2001-03-07 2006-05-02 Sony Corporation Method for securing software via late stage processor instruction decryption
US7853778B2 (en) 2001-12-20 2010-12-14 Intel Corporation Load/move and duplicate instructions for a processor
US20030149869A1 (en) 2002-02-01 2003-08-07 Paul Gleichauf Method and system for securely storing and trasmitting data by applying a one-time pad
US7260217B1 (en) * 2002-03-01 2007-08-21 Cavium Networks, Inc. Speculative execution for data ciphering operations
US8135962B2 (en) 2002-03-27 2012-03-13 Globalfoundries Inc. System and method providing region-granular, hardware-controlled memory encryption
US7130951B1 (en) 2002-04-18 2006-10-31 Advanced Micro Devices, Inc. Method for selectively disabling interrupts on a secure execution mode-capable processor
JP2004265194A (ja) * 2003-03-03 2004-09-24 Matsushita Electric Ind Co Ltd 情報処理装置、および情報処理方法
US7900055B2 (en) 2003-04-18 2011-03-01 Via Technologies, Inc. Microprocessor apparatus and method for employing configurable block cipher cryptographic algorithms
US7321910B2 (en) 2003-04-18 2008-01-22 Ip-First, Llc Microprocessor apparatus and method for performing block cipher cryptographic functions
US7532722B2 (en) 2003-04-18 2009-05-12 Ip-First, Llc Apparatus and method for performing transparent block cipher cryptographic functions
US7844053B2 (en) * 2003-04-18 2010-11-30 Ip-First, Llc Microprocessor apparatus and method for performing block cipher cryptographic functions
EP1508853A1 (en) * 2003-08-19 2005-02-23 STMicroelectronics Limited Computer system and method for loading non-aligned words
JP4263976B2 (ja) * 2003-09-24 2009-05-13 株式会社東芝 オンチップマルチコア型耐タンパプロセッサ
US7694151B1 (en) 2003-11-20 2010-04-06 Johnson Richard C Architecture, system, and method for operating on encrypted and/or hidden information
JP4009248B2 (ja) 2003-12-05 2007-11-14 富士通株式会社 分岐予測装置および分岐予測方法
TWI268686B (en) * 2004-04-16 2006-12-11 Via Tech Inc Apparatus and method for performing transparent cipher block chaining mode cryptographic functions
JP4447977B2 (ja) * 2004-06-30 2010-04-07 富士通マイクロエレクトロニクス株式会社 セキュアプロセッサ、およびセキュアプロセッサ用プログラム。
WO2006018822A1 (en) * 2004-08-20 2006-02-23 Koninklijke Philips Electronics, N.V. Combined load and computation execution unit
CN1737879A (zh) * 2004-08-20 2006-02-22 松下电器产业株式会社 加密指令处理设备
JP2006085676A (ja) 2004-08-20 2006-03-30 Matsushita Electric Ind Co Ltd 暗号化命令処理装置
TW200617703A (en) * 2004-11-30 2006-06-01 Tokyo Electron Ltd Dynamically reconfigurable processor
US7797745B2 (en) 2004-12-22 2010-09-14 Electronics And Telecommunications Research Institute MAC security entity for link security entity and transmitting and receiving method therefor
US7447882B2 (en) 2005-04-20 2008-11-04 Arm Limited Context switching within a data processing system having a branch prediction mechanism
JP4795812B2 (ja) 2006-02-22 2011-10-19 富士通セミコンダクター株式会社 セキュアプロセッサ
US7702100B2 (en) * 2006-06-20 2010-04-20 Lattice Semiconductor Corporation Key generation for advanced encryption standard (AES) Decryption and the like
US20080148061A1 (en) 2006-12-19 2008-06-19 Hongxia Jin Method for effective tamper resistance
US8233607B1 (en) * 2007-07-30 2012-07-31 At&T Mobility Ii Llc Easy call abandon
US20090217017A1 (en) * 2008-02-26 2009-08-27 International Business Machines Corporation Method, system and computer program product for minimizing branch prediction latency
US8978132B2 (en) * 2008-05-24 2015-03-10 Via Technologies, Inc. Apparatus and method for managing a microprocessor providing for a secure execution mode
US8555015B2 (en) * 2008-10-23 2013-10-08 Maxim Integrated Products, Inc. Multi-layer content protecting microcontroller
US9336160B2 (en) * 2008-10-30 2016-05-10 Qualcomm Incorporated Low latency block cipher
US8572356B2 (en) 2010-01-05 2013-10-29 Oracle America, Inc. Space-efficient mechanism to support additional scouting in a processor using checkpoints
US8495607B2 (en) * 2010-03-01 2013-07-23 International Business Machines Corporation Performing aggressive code optimization with an ability to rollback changes made by the aggressive optimizations
US8700919B2 (en) 2010-05-25 2014-04-15 Via Technologies, Inc. Switch key instruction in a microprocessor that fetches and decrypts encrypted instructions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7117372B1 (en) * 2000-11-28 2006-10-03 Xilinx, Inc. Programmable logic device with decryption and structure for preventing design relocation
US20030046563A1 (en) * 2001-08-16 2003-03-06 Dallas Semiconductor Encryption-based security protection for processors
US7529368B2 (en) * 2003-04-18 2009-05-05 Via Technologies, Inc. Apparatus and method for performing transparent output feedback mode cryptographic functions
US20050271203A1 (en) * 2004-05-19 2005-12-08 Koichiro Akiyama Encryption apparatus, decryption apparatus, key generation apparatus, program, and method

Also Published As

Publication number Publication date
US20140195823A1 (en) 2014-07-10
US20110296202A1 (en) 2011-12-01
US8886960B2 (en) 2014-11-11
US8880902B2 (en) 2014-11-04
US20140195821A1 (en) 2014-07-10
US9461818B2 (en) 2016-10-04
TWI522911B (zh) 2016-02-21
TWI564797B (zh) 2017-01-01
CN103699832A (zh) 2014-04-02
TW201426539A (zh) 2014-07-01
TWI514271B (zh) 2015-12-21
US8700919B2 (en) 2014-04-15
TW201426537A (zh) 2014-07-01
CN103713883B (zh) 2016-08-17
TWI502497B (zh) 2015-10-01
CN105912305B (zh) 2018-11-16
US20120096282A1 (en) 2012-04-19
CN103713883A (zh) 2014-04-09
CN103839001A (zh) 2014-06-04
TW201426540A (zh) 2014-07-01
TW201426541A (zh) 2014-07-01
US20110296206A1 (en) 2011-12-01
TW201616343A (zh) 2016-05-01
CN103699833A (zh) 2014-04-02
CN103839001B (zh) 2018-11-02
US20140195820A1 (en) 2014-07-10
US8671285B2 (en) 2014-03-11
CN103699832B (zh) 2017-03-01
TW201426538A (zh) 2014-07-01
CN103699833B (zh) 2017-01-04
TW201419142A (zh) 2014-05-16
US20110296204A1 (en) 2011-12-01
US8639945B2 (en) 2014-01-28
US8645714B2 (en) 2014-02-04
US8719589B2 (en) 2014-05-06
US8850229B2 (en) 2014-09-30
US20110296203A1 (en) 2011-12-01
US20110296205A1 (en) 2011-12-01
CN103645885B (zh) 2016-08-17
CN103761070B (zh) 2017-03-01
CN103645885A (zh) 2014-03-19
TWI531968B (zh) 2016-05-01
US8683225B2 (en) 2014-03-25
CN103761070A (zh) 2014-04-30
CN105912305A (zh) 2016-08-31
US20140195822A1 (en) 2014-07-10
TWI506545B (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
TWI511044B (zh) 解密密鑰產生裝置與方法
US9911008B2 (en) Microprocessor with on-the-fly switching of decryption keys
US9892283B2 (en) Decryption of encrypted instructions using keys selected on basis of instruction fetch address
TWI627556B (zh) 微處理器與其中安全執行指令的方法
US9798898B2 (en) Microprocessor with secure execution mode and store key instructions
CN107015926B (zh) 微处理器以及相关的操作方法
TWI437489B (zh) 微處理器以及相關的操作方法、以及加密、解密方法