TWI510903B - 電腦系統及資料回復方法 - Google Patents

電腦系統及資料回復方法 Download PDF

Info

Publication number
TWI510903B
TWI510903B TW101143145A TW101143145A TWI510903B TW I510903 B TWI510903 B TW I510903B TW 101143145 A TW101143145 A TW 101143145A TW 101143145 A TW101143145 A TW 101143145A TW I510903 B TWI510903 B TW I510903B
Authority
TW
Taiwan
Prior art keywords
embedded controller
data
computer system
basic input
power
Prior art date
Application number
TW101143145A
Other languages
English (en)
Other versions
TW201421221A (zh
Inventor
Wen Tai Lin
Min Hsien Chang
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW101143145A priority Critical patent/TWI510903B/zh
Priority to CN201210517711.7A priority patent/CN103823769B/zh
Priority to US14/010,559 priority patent/US9367446B2/en
Publication of TW201421221A publication Critical patent/TW201421221A/zh
Application granted granted Critical
Publication of TWI510903B publication Critical patent/TWI510903B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

電腦系統及資料回復方法
本發明是有關於一種電子裝置，且特別是有關於一種資料回復方法與使用此方法的電腦系統。
一般來說，一個電腦系統會包括一個嵌入式控制器(embedded controller,EC)。此嵌入式控制器可儲存一些資料或設定，並且根據這些資料或設定提供一或多個功能給其他週邊裝置或是控制電腦系統的機板。然而，在一些情況下，此嵌入式控制器只包括了揮發性記憶體(volatile memory)而沒有非揮發性記憶體(non-volatile Random Access Memory,NVRAM)。因此，當嵌入式控制器進入斷電模式(亦被稱為S5模式或是G3狀態)時，由於嵌入式控制器的電力已被移除，因此揮發性記憶體中儲存的資料會遺失。當嵌入式控制器從斷電模式回復時，也就是再次供電給嵌入式控制器時，由於揮發性記憶體中的資料已經遺失，因此嵌入式控制器便無法正常地提供相關功能。因此，如何在嵌入式控制器只擁有揮發性記憶體而沒有非揮發性記憶體、揮發性記憶體不足、或嵌入式控制器無內建實時時鐘功能的情況下從斷電模式回復，為此領域技術人員所關心的議題。
本發明的實施例提出資料回復方法以及電腦系統，使一個嵌入式控制器能從斷電模式下回復。
本發明一實施例提出一種資料回復方法。此資料回復方法包括：在電腦系統透過基本輸入輸出系統將資料存入嵌入式控制器時，將此資料備份於基本輸入輸出系統的非揮發性記憶體；嵌入式控制器進入一斷電模式；以及在嵌入式控制器離開此斷電模式以後，從非揮發性記憶體中取得上述的資料，並且將此資料存回嵌入式控制器。
在一實施例中，上述將資料存回嵌入式控制器之步驟包括：由嵌入式控制器啟動電腦系統；由嵌入式控制器透過基本輸入輸出系統從非揮發性記憶體中取得資料；以及在取得資料後，由基本輸入輸出系統或嵌入式控制器將電腦系統關機。
在一實施例中，上述將資料存回嵌入式控制器之步驟包括：由嵌入式控制器發出一個請求給基本輸入輸出系統；以及由基本輸入輸出系統依據此請求將資料回傳給嵌入式控制器。
在一實施例中，上述將資料存回嵌入式控制器之步驟包括：由嵌入式控制器啟動電腦系統；由基本輸入輸出系統進行一個初始化並發出一個詢問訊息給嵌入式控制器以詢問是否要回存資料；由嵌入式控制器依據該詢問訊息發出回應給基本輸入輸出系統；以及由基本輸入輸出系統依據此回應將資料存回嵌入式控制器。
在一實施例中，上述將資料存回嵌入式控制器之步驟 包括：由基本輸入輸出系統偵測嵌入式控制器內的資料與備份於非揮發性記憶體的資料是否一致；以及若嵌入式控制器內的資料與備份於非揮發性記憶體的資料不一致，則由基本輸入輸出系統主動將資料回存於嵌入式控制器。
在一實施例中，上述的資料回復方法更包括：在嵌入式控制器離開斷電模式後，從電腦系統的一個時鐘單元取得一個實時時鐘資訊；以及由嵌入式控制器使用實時時鐘資訊模擬實時時鐘，以計算或校正一個目前時間。
在一實施例中，上述的嵌入式控制器透過基本輸入輸出系統從時鐘單元取得實時時鐘資訊。
在一實施例中，上述的資料包括一個定時開機設定。而資料回復方法更包括：根據上述的目前時間與定時開機設定，由嵌入式控制器在一個特定時間啟動電腦系統。
在一實施例中，上述的非揮發性記憶體還儲存基本輸入輸出系統的韌體碼或組態設定值。
在一實施例中，上述的資料回復方法更包括：若電腦系統的電源被移除，則使嵌入式控制器進入斷電模式；以及，若電腦系統發出一個斷電命令，則由嵌入式控制器依據此斷電命令進入斷電模式。
在一實施例中，上述的資料回復方法更包括：若電源供應至電腦系統，則嵌入式控制器離開斷電模式。
本發明一實施例提出一種電腦系統。此電腦系統包括控制單元、非揮發性記憶體與嵌入式控制器。非揮發性記憶體是耦接至控制單元並且儲存有基本輸入輸出系統，而 基本輸入輸出系統是由控制單元所執行。嵌入式控制器則耦接至控制單元。在電腦系統透過基本輸入輸出系統將資料存入嵌入式控制器時，基本輸入輸出系統將資料備份於非揮發性記憶體。嵌入式控制器會進入一個斷電模式。在嵌入式控制器離開斷電模式以後，上述的資料會從非揮發性記憶體被回存至嵌入式控制器。
在一實施例中，上述在資料被存回嵌入式控制器之操作中，嵌入式控制器會啟動電腦系統，並且透過基本輸入輸出系統從非揮發性記憶體中取得資料。在取得資料後，基本輸入輸出系統或嵌入式控制器會將電腦系統關機。
在一實施例中，上述在資料被存回嵌入式控制器之操作中，嵌入式控制器發出一個請求給基本輸入輸出系統，並且基本輸入輸出系統依據請求將資料回傳給嵌入式控制器。
在一實施例中，上述資料被存回嵌入式控制器之操作中，嵌入式控制器會啟動電腦系統，基本輸入輸出系統進行初始化並發出詢問訊息給嵌入式控制器以詢問是否要回存資料。嵌入式控制器會依據該詢問訊息發出回應給基本輸入輸出系統，並且基本輸入輸出系統會依據回應將資料存回嵌入式控制器。
在一實施例中，上述的基本輸入輸出系統會偵測嵌入式控制器內的資料與備份於非揮發性記憶體的資料是否一致。若嵌入式控制器內的資料與備份於非揮發性記憶體的資料不一致，基本輸入輸出系統會主動將資料回存於嵌入 式控制器。
在一實施例中，上述的嵌入式控制器在離開斷電模式後，會從電腦系統的一個時鐘單元取得一個實時時鐘資訊。嵌入式控制器會使用實時時鐘資訊模擬實時時鐘以計算或校正一個目前時間。
在一實施例中，上述的嵌入式控制器是透過基本輸入輸出系統從時鐘單元取得實時時鐘資訊。
在一實施例中，上述的資料包括一個定時開機設定。嵌入式控制器會根據目前時間與定時開機設定，在一個特定時間啟動電腦系統。
在一實施例中，若電腦系統的電源被移除，嵌入式控制器會進入斷電模式。若電腦系統發出一個斷電命令，嵌入式控制器會依據此斷電命令進入斷電模式。
在一實施例中，若上述的電源供應至電腦系統，嵌入式控制器會離開斷電模式。
基於上述，在本發明實施例所提出的資料回復方法與電腦系統中，傳送給嵌入式控制器的資料會被備份在非揮發性記憶體中，藉此嵌入式控制器能從斷電模式中回復。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 [第一實施例]
圖1是根據本發明一實施例說明電腦系統100的局部 電路方塊示意圖。電腦系統100包括控制單元160、傳輸介面131、傳輸介面132、非揮發性記憶體140與嵌入式控制器150。控制單元160可以是可執行基本輸入輸出系統(Basic Input/Output System，BIOS)的任何形式控制電路。舉例來說，電腦系統100可被實作為筆記型電腦、個人電腦、平板電腦或是伺服器，而控制單元160可以包括處理器110與晶片組120。在另一實施例中，處理單元110與晶片組120可被整合在同一個積體電路上，成為控制單元160。
處理器110可以執行一或多個程式碼，例如作業系統(operating system,OS)的程式碼及/或基本輸入輸出系統141的韌體碼，以控制電腦系統100的整體運作。例如，處理器110為中央處理器(Central Processing Unit，CPU)、微處理器(Microprocessor)或是其他可執行程式碼的處理/控制電路。
晶片組120耦接至處理器110，做為其他周邊裝置(例如，繪圖卡、記憶體、或是網路卡)與處理器110之間的傳輸介面。例如，晶片組120為平台控制集線器(Platform Controller Hub，PCH)、北橋晶片、南橋晶片或其組合。在本實施例中，晶片組120中設置有時鐘單元122，其是用以提供實時時鐘(real-time clock,RTC)資訊。在其他實施例中，時鐘單元122可以被設置在晶片組120外的其他晶片中，而晶片組120可以透過匯流排(bus)而存取時鐘單元122的實時時鐘資訊。
非揮發性記憶體140透過傳輸介面131耦接至晶片組120。傳輸介面131可以是任何類型的資料傳輸介面，例如序列周邊介面(Serial Peripheral Interface，SPI)、低腳位計數匯流排(Low pin count Bus，LPC)或是其他資料傳輸介面。非揮發性記憶體140儲存了基本輸入輸出系統141的韌體碼及/或組態設定值。非揮發性記憶體140可以是以任何手段保存資料的記憶電路，以便當系統斷電時也不會丟失所保存的資料。在本實施例中，非揮發性記憶體140為快閃記憶體(FLASH memory)。在另一實施例中，非揮發性記憶體140也可以是電子抹除式可複寫唯讀記憶體(Electrically-Erasable Programmable Read-Only Memory，EEPROM)或是其他類型的唯讀記憶體，本發明並不在此限。在其他實施例中，非揮發性記憶體140包括互補式金氧半導體(Complementary Metal-Oxide Semiconductor，CMOS)可讀寫記憶體。CMOS可讀寫記憶體是主板上一塊可讀寫的隨機存取記憶體(Random Access Memory,RAM)晶片，可以保存當前系統的硬體配置資訊和用戶設定的參數。CMOS可讀寫記憶體由主板上的電池供電，所以即使系統斷電也不會丟失所保存的資料。在本說明書中描述基本輸入輸出系統141的操作時，是表示處理器110執行基本輸入輸出系統141中的軔體碼所執行的操作，以下便不再贅述。
嵌入式控制器150會透過傳輸介面132耦接至晶片組120。傳輸介面132可以是任何類型的資料傳輸介面。例如，傳輸介面132可以是符合低腳位計數匯流排、內部整 合電路(Inter-Integrated Circuit，I2 C)或是其他傳輸規格的資料傳輸介面。在一些實施例中，傳輸介面131與傳輸介面132可以是相同介面電路。在另一些實施例中，傳輸介面131與傳輸介面132是不相同的介面電路。並且，傳輸介面131與傳輸介面132可以是符合相同規格或是不相同規格。當傳輸介面131與傳輸介面132符合相同的規格時，傳輸介面131與傳輸介面132可被整併成同一個傳輸介面(例如，晶片組120、嵌入式控制器150與非揮發性記憶體140皆耦接至同一個低腳位計數匯流排)。本發明並不限制傳輸介面131與傳輸介面132所符合的規格。
在一實施例中，嵌入式控制器150可為一個鍵盤控制器(keyboard controller，KBC)、基板管理控制器(baseboard management controller BMC)或是其他控制器。在本實施例中，嵌入式控制器150內部包括一個隨機存取記憶體，用以儲存資料或是程式碼。嵌入式控制器150可以根據這些資料或是程式碼提供一或多個功能給電腦系統100及/或其他的周邊裝置。例如，在一些實施例中，嵌入式控制器150可以提供定時開機/關機功能給電腦系統100。然而，當嵌入式控制器150進入斷電(power-off)模式(亦被稱為S5模式或是G3狀態)時，嵌入式控制器150內部隨機存取記憶體內的資料會遺失。因此在斷電前，嵌入式控制器150中的資料會被備份在非揮發性記憶體140中。在離開斷電模式以後，嵌入式控制器150中會從非揮發性記憶體140讀取這些資料，以便回復內部隨機存取記憶體的資料。
具體來說，當電腦系統100被給電(power-on)且在運作時，電腦系統100可透過基本輸入輸出系統141將一些資料(例如組態資訊、使用者設定資訊或其他資料)儲存在嵌入式控制器150當中。嵌入式控制器150可以根據這些資料提供一或多個功能。在電腦系統100透過基本輸入輸出系統141將資料儲存至嵌入式控制器150時，基本輸入輸出系統141會將這些資料備份在非揮發性記憶體140當中。例如，這些資料包括一個定時開機設定，其是用以指示嵌入式控制器150在一個特定時間啟動電腦系統100。在另一實施例中，電腦系統100可以透過基本輸入輸出系統141儲存週邊裝置的設定、開關機時間的設定或相關資料至嵌入式控制器150，本發明並不限制儲存至嵌入式控制器150的資料的內容。本實施例中，基本輸入輸出系統141是透過傳輸介面132(例如，符合內部整合電路的規格)將資料傳輸給嵌入式控制器150。在另一實施例中，基本輸入輸出系統141也可透過記憶體映射輸入輸出(memory-mapped I/O)將資料傳輸給嵌入式控制器150，本發明並不在此限。此外，基本輸入輸出系統141可以在開機期間、作業系統運作期間、正要關機期間、或者是休眠模式期間將這些資料儲存在嵌入式控制器150，本發明並不限制何時儲存這些資料。
在一實施例中，基本輸入輸出系統141會定期/不定期地偵測儲存在嵌入式控制器150的資料與備份在非揮發性記憶體140中的資料是否一致。若儲存在嵌入式控制器150 的資料與備份在非揮發性記憶體140中的資料並不一致，基本輸入輸出系統141會主動地將備份在非揮發性記憶體140中的資料回存至嵌入式控制器150。
在電腦系統100的電源未被移除的狀況下，當電腦系統100關機以後，電腦系統100的待機電力被提供給嵌入式控制器150，使保持嵌入式控制器150中儲存的資料。在本實施例中，是由使用者將電腦系統關機。但在另一實施例中，也可由嵌入式控制器150將電腦系統100關機，本發明並不限制電腦系統100是如何關機。當電腦系統100的電源(包括市電與電池)被移除以後，嵌入式控制器150會進入斷電模式，此時嵌入式控制器150中儲存的資料會遺失。值得注意的是，在電腦系統100的電源再次被恢復而使嵌入式控制器150離開斷電模式以後，嵌入式控制器150會從非揮發性記憶體140中取得備份的資料，並且將這些資料存回嵌入式控制器150。如此一來，嵌入式控制器150便可以根據這些資料執行特定的功能。
在本實施例中，嵌入式控制器150會透過基本輸入輸出系統141取得備份在非揮發性記憶體140中的資料。舉例來說，在離開斷電模式以後，嵌入式控制器150會啟動電腦系統100(在本發明實施例中係指啟動硬體系統而並非指一般啟動作業系統而進入使用者可操作電腦之狀態)，並且發出一個請求給基本輸入輸出系統141。基本輸入輸出系統141會根據此請求將備份在非揮發性記憶體140中的資料回傳給嵌入式控制器150。
或者，在離開斷電模式以後，嵌入式控制器150會啟動電腦系統100(同上，指硬體系統)，而使基本輸入輸出系統141進行初始化操作並發出一個詢問訊息給嵌入式控制器150以詢問是否要回存備份的資料。若嵌入式控制器150判斷要回存備份的資料，則嵌入式控制器150會依據該詢問訊息發出回應給基本輸入輸出系統141。接著，基本輸入輸出系統141會根據此回應將備份在非揮發性記憶體140中的資料回傳給嵌入式控制器150。
圖2是根據第一實施例繪示嵌入式控制器150的資料回復方法的流程圖。請參照圖1與圖2，在步驟S202中，在電腦系統100透過基本輸入輸出系統141將資料存入嵌入式控制器150時，將此資料備份於基本輸入輸出系統141的非揮發性記憶體140。在步驟S203中，嵌入式控制器150進入斷電模式。在步驟S204中，在嵌入式控制器150離開斷電模式以後，從上述的非揮發性記憶體140中取得資料，並且將此資料存回嵌入式控制器150。然而，圖2中各步驟已詳細說明如上，在此便不再贅述。
[第二實施例]
第二實施例與第一實施例類似，在此僅描述不同之處。第二實施例可以參照第一實施例的相關說明而類推之。在第二實施例中，除了電腦系統100的電源(包括市電與電池)被移除而進入斷電模式之外，嵌入式控制器150尚可為了要省電而進入斷電模式。
圖3是根據第二實施例繪示嵌入式控制器150的資料回復方法的流程圖。請參照圖1與圖3，在步驟S302，當電腦系統100透過基本輸入輸出系統141將資料儲存至嵌入式控制器150時，將資料備份在基本輸入輸出系統141的非揮發性記憶體140。然而，步驟S302與步驟S202相同，其相關說明可以相互參照，在此便不再贅述。
在步驟S304，電腦系統100會被關機。步驟S304泛指正常關機與不正常關機。在電腦系統100的電源(例如市電或電池)未被移除的狀況下，當電腦系統100關機以後，電腦系統100的待機電力被提供給嵌入式控制器150與其他少數元件。
在步驟S306，嵌入式控制器150會判斷是否要進入斷電模式。舉例來說，若電腦系統100發出一個斷電命令，則嵌入式控制器150會依據此斷電命令進入斷電模式。或者，嵌入式控制器150可以根據電腦系統100上電池的容量來決定是否要進入斷電模式，本發明並不在此限。若步驟S306判斷嵌入式控制器150需進入斷電模式，則嵌入式控制器150進入斷電模式(步驟S310)。
若步驟S306判斷嵌入式控制器150沒有進入斷電模式，則在步驟S308中，嵌入式控制器150會判斷電腦系統100上的電源是否被移除。若電腦系統100上的電源(包括市電與電池)已被移除，則嵌入式控制器150會進入斷電模式(步驟S310)。值得注意的是，步驟S308所述電源可以是交流電源或者是直流電源。舉例來說，電腦系統 100是一個筆記型電腦，交流電源是由市電透過一個轉接器(adapter)所供應，而直流電源是由電腦系統100內的一個電池所供應。當交流電源與直流電源都從電腦系統100上被移除時，嵌入式控制器150會進入斷電模式。或者，當只有交流電源被移除時，嵌入式控制器150會回到步驟S306，並且判斷交流電源是否已被移除超過一個預設時間(例如，30分鐘)。當交流電源已被移除超過預設時間，則嵌入式控制器150也會進入斷電模式(步驟S310)。
步驟S312判斷電源(例如，交流電源)是否已供應至電腦系統100，或者要嵌入式控制器150離開斷電模式。若步驟S312判斷結果為否，則繼續執行步驟S312，即嵌入式控制器150繼續保持於斷電模式。
若電源已供應至電腦系統或者是嵌入式控制器150要離開斷電模式，在步驟S314，嵌入式控制器150會進入供電模式(亦被稱為S0模式或者是G0狀態)。
在步驟S316，嵌入式控制器150會啟動電腦系統100(同上，指硬體系統)。值得注意的是，此時電腦系統100上的螢幕(未顯示)並不會被啟動，且作業系統亦未被啟動，因此使用者並不會發現電腦系統100的硬體系統已被啟動。
在步驟S318，嵌入式控制器150會從非揮發性記憶體140取得先前備份在非揮發性記憶體140的資料。例如，嵌入式控制器150可透過基本輸入輸出系統141取得備份在非揮發性記憶體140中的資料。
在步驟S320，嵌入式控制器150會在取得資料後由該嵌入式控制器150或是由基本輸入輸出系統141將電腦系統100關機。值得注意的是，步驟S314、S316、S318、S320會在很短的時間內執行完畢(例如，1秒內)。因此，使用者並不會發覺電腦系統100曾經被啟動與關機。然而，在完成步驟S320以後，嵌入式控制器150可以根據從非揮發性記憶體140中讀取的資料執行特定的功能。舉例來說，若嵌入式控制器150本身並不具有實時時鐘的時鐘單元時，嵌入式控制器150會從非揮發性記憶體140取得定時開機設定，並且透過基本輸入輸出系統141從晶片組120的時鐘單元122去取得實時時鐘資訊。嵌入式控制器150會使用取得的實時時鐘資訊模擬一個實時時鐘，用以計算或校正一個目前時間。接著，嵌入式控制器150會根據目前時間與定時開機設定在一個特定時間啟動電腦系統100。例如，當判斷目前時間與特定時間相同時，嵌入式控制器150會啟動電腦系統100。
綜上所述，本發明實施例提出的電腦系統與資料回復方法，可以讓嵌入式控制器在只有揮發性記憶體而沒有非揮發性記憶體、揮發性記憶體不足、或嵌入式控制器無內建實時時鐘功能的情況下從斷電模式中回復以提供相關的功能，並且使用者並不會發現電腦系統曾經短暫的被啟動。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電腦系統
110‧‧‧處理器
120‧‧‧晶片組
122‧‧‧時鐘單元
131、132‧‧‧通訊介面
140‧‧‧非揮發性記憶體
141‧‧‧基本輸入輸出系統
150‧‧‧嵌入式控制器
160‧‧‧控制單元
S202、S203、S204、S302、S304、S306、S308、S310、S312、S314、S316、S318、S320‧‧‧資料回復方法的步驟
圖1是根據一實施例說明電腦系統的局部電路方塊示意圖。
圖2是根據第一實施例繪示嵌入式控制器的資料回復方法的流程圖。
圖3是根據第二實施例繪示嵌入式控制器的資料回復方法的流程圖。
S202、S203、S204‧‧‧資料回復方法的步驟

Claims (21)

  1. 一種資料回復方法，適用於具有一嵌入式控制器之電腦系統，包括：在該電腦系統透過一基本輸入輸出系統將一資料存入該嵌入式控制器時，將該資料備份於該基本輸入輸出系統的一非揮發性記憶體；該嵌入式控制器進入一斷電模式；以及當該嵌入式控制器離開該斷電模式後，從該非揮發性記憶體中取得該資料，並且將該資料存回該嵌入式控制器。
  2. 如申請專利範圍第1項所述之資料回復方法，其中所述將該資料存回該嵌入式控制器之步驟包括：由該嵌入式控制器啟動該電腦系統；由該嵌入式控制器透過該基本輸入輸出系統從該非揮發性記憶體中取得該資料；以及在取得該資料後，由該基本輸入輸出系統或該嵌入式控制器將該電腦系統關機。
  3. 如申請專利範圍第1項所述之資料回復方法，其中所述將該資料存回該嵌入式控制器之步驟包括：由該嵌入式控制器發出一請求給該基本輸入輸出系統；以及由該基本輸入輸出系統依據該請求將該資料回傳給該嵌入式控制器。
  4. 如申請專利範圍第1項所述之資料回復方法，其中所述將該資料存回該嵌入式控制器之步驟包括： 由該嵌入式控制器啟動該電腦系統；由該基本輸入輸出系統進行一初始化並發出一詢問訊息給該嵌入式控制器以詢問是否要回存該資料；由該嵌入式控制器依據該詢問訊息發出一回應給該基本輸入輸出系統；以及由該基本輸入輸出系統依據該回應將該資料存回該嵌入式控制器。
  5. 如申請專利範圍第1項所述之資料回復方法，其中所述將該資料存回該嵌入式控制器之步驟包括：由該基本輸入輸出系統偵測該嵌入式控制器內的該資料與備份於該非揮發性記憶體的該資料是否一致；以及若該嵌入式控制器內的該資料與備份於該非揮發性記憶體的該資料不一致，則由該基本輸入輸出系統主動將該資料回存於該嵌入式控制器。
  6. 如申請專利範圍第1項所述之資料回復方法，更包括：在該嵌入式控制器離開該斷電模式後，從該電腦系統的一時鐘單元取得一實時時鐘資訊；以及由該嵌入式控制器使用該實時時鐘資訊模擬一實時時鐘，以計算或校正一目前時間。
  7. 如申請專利範圍第6項所述之資料回復方法，其中該嵌入式控制器透過該基本輸入輸出系統從該時鐘單元取得該實時時鐘資訊。
  8. 如申請專利範圍第6項所述之資料回復方法，其中 該資料包括一定時開機設定，而該資料回復方法更包括：根據該目前時間與該定時開機設定，由該嵌入式控制器在一特定時間啟動該電腦系統。
  9. 如申請專利範圍第1項所述之資料回復方法，其中該非揮發性記憶體還儲存該基本輸入輸出系統的韌體碼或組態設定值。
  10. 如申請專利範圍第1項所述之資料回復方法，更包括：若該電腦系統的電源被移除，則使該嵌入式控制器進入該斷電模式；以及若該電腦系統發出一斷電命令，則由該嵌入式控制器依據該斷電命令進入該斷電模式。
  11. 如申請專利範圍第10項所述之資料回復方法，更包括：若該電源供應至該電腦系統，則該嵌入式控制器離開該斷電模式。
  12. 一種電腦系統，包括：一控制單元；一非揮發性記憶體，耦接至該控制單元，其中該非揮發性記憶體儲存一基本輸入輸出系統，並且該基本輸入輸出系統由該控制單元所執行；以及一嵌入式控制器，耦接至該控制單元，其中在該電腦系統透過該基本輸入輸出系統將一資料存入該嵌入式控制器時，該基本輸入輸出系統將該資料 備份於該非揮發性記憶體，其中，該嵌入式控制器進入一斷電模式，以及在該嵌入式控制器離開該斷電模式以後，該資料從該非揮發性記憶體被回存至該嵌入式控制器。
  13. 如申請專利範圍第12項所述之電腦系統，其中在該資料被存回該嵌入式控制器之操作中，該嵌入式控制器啟動該電腦系統，該嵌入式控制器透過該基本輸入輸出系統從該非揮發性記憶體中取得該資料，並且在取得該資料後，由該基本輸入輸出系統或該嵌入式控制器將該電腦系統關機。
  14. 如申請專利範圍第12項所述之電腦系統，其中在該資料被存回該嵌入式控制器之操作中，該嵌入式控制器發出一請求給該基本輸入輸出系統，並且該基本輸入輸出系統依據該請求將該資料回傳給該嵌入式控制器。
  15. 如申請專利範圍第12項所述之電腦系統，其中在該資料被存回該嵌入式控制器之操作中，該嵌入式控制器啟動該電腦系統，該基本輸入輸出系統進行一初始化並發出一詢問訊息給該嵌入式控制器以詢問是否要回存該資料，該嵌入式控制器依據該詢問訊息發出一回應給該基本輸入輸出系統，並且該基本輸入輸出系統依據該回應將該資料存回該嵌入式控制器。
  16. 如申請專利範圍第12項所述之電腦系統，其中該基本輸入輸出系統偵測該嵌入式控制器內的該資料與備份於該非揮發性記憶體的該資料是否一致， 若該嵌入式控制器內的該資料與備份於該非揮發性記憶體的該資料不一致，該基本輸入輸出系統主動將該資料回存於該嵌入式控制器。
  17. 如申請專利範圍第12項所述之電腦系統，其中在離開該斷電模式後，該嵌入式控制器從該電腦系統的一時鐘單元取得一實時時鐘資訊，該嵌入式控制器使用該實時時鐘資訊模擬一實時時鐘以計算或校正一目前時間。
  18. 如申請專利範圍第17項所述之電腦系統，其中該嵌入式控制器透過該基本輸入輸出系統從該時鐘單元取得該實時時鐘資訊。
  19. 如申請專利範圍第17項所述之電腦系統，其中該資料包括一定時開機設定，該嵌入式控制器根據該目前時間與該定時開機設定，在一特定時間啟動該電腦系統。
  20. 如申請專利範圍第12項所述之電腦系統，其中若該電腦系統的電源被移除，該嵌入式控制器進入該斷電模式：以及若該電腦系統發出一斷電命令，該嵌入式控制器依據該斷電命令進入該斷電模式。
  21. 如申請專利範圍第20項所述之電腦系統，其中若該電源供應至該電腦系統，該嵌入式控制器離開該斷電模式。
TW101143145A 2012-11-19 2012-11-19 電腦系統及資料回復方法 TWI510903B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101143145A TWI510903B (zh) 2012-11-19 2012-11-19 電腦系統及資料回復方法
CN201210517711.7A CN103823769B (zh) 2012-11-19 2012-12-05 计算机系统及数据回复方法
US14/010,559 US9367446B2 (en) 2012-11-19 2013-08-27 Computer system and data recovery method for a computer system having an embedded controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101143145A TWI510903B (zh) 2012-11-19 2012-11-19 電腦系統及資料回復方法

Publications (2)

Publication Number Publication Date
TW201421221A TW201421221A (zh) 2014-06-01
TWI510903B true TWI510903B (zh) 2015-12-01

Family

ID=50729060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101143145A TWI510903B (zh) 2012-11-19 2012-11-19 電腦系統及資料回復方法

Country Status (3)

Country Link
US (1) US9367446B2 (zh)
CN (1) CN103823769B (zh)
TW (1) TWI510903B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201405303A (zh) * 2012-07-30 2014-02-01 Hon Hai Prec Ind Co Ltd 底板管理控制器監控系統及方法
CN105224060B (zh) * 2014-06-27 2019-04-23 联想(北京)有限公司 一种计算机运行控制方法、装置、电路及计算机
CN104156229A (zh) * 2014-07-04 2014-11-19 英业达科技有限公司 计算机系统
CN104503783B (zh) * 2014-12-11 2018-02-13 华为技术有限公司 一种呈现服务器硬件初始化程度的方法及服务器
CN105159708B (zh) * 2015-08-25 2019-05-31 联想(北京)有限公司 一种信息处理方法及电子设备
CN106681857A (zh) * 2015-11-10 2017-05-17 昆达电脑科技(昆山)有限公司 产品资料备份/还原方法
TWI569129B (zh) * 2015-12-01 2017-02-01 財團法人工業技術研究院 系統暫停方法、系統回復方法及應用其之電腦系統
CN106227683B (zh) * 2016-07-26 2019-08-27 联想(北京)有限公司 电子设备及信息处理方法
US10452561B2 (en) 2016-08-08 2019-10-22 Raytheon Company Central processing unit architecture and methods for high availability systems
KR20180126921A (ko) * 2017-05-19 2018-11-28 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11169871B2 (en) 2017-02-23 2021-11-09 SK Hynix Inc. Data storage device and operating method thereof
CN111930433A (zh) * 2020-07-31 2020-11-13 联想(北京)有限公司 一种信息处理方法、电子设备和计算机可读存储介质
CN112199235A (zh) * 2020-09-30 2021-01-08 联想(北京)有限公司 一种电子设备及启动方法
CN115963913A (zh) * 2023-03-17 2023-04-14 合肥联宝信息技术有限公司 一种实时时钟供电方法、供电电路及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528969A (en) * 2004-02-12 2005-09-01 Ibm Method and apparatus for file system snapshot persistence
TW200907688A (en) * 2007-08-06 2009-02-16 Nuvoton Technology Corp Methods and apparatus of accessing memory units
TW201106371A (en) * 2009-02-11 2011-02-16 Stec Inc A flash backed DRAM module
US20110173380A1 (en) * 2008-12-27 2011-07-14 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
TW201234697A (en) * 2011-02-10 2012-08-16 Wistron Corp Electrical device and battery management method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052793A (en) * 1998-06-10 2000-04-18 Dell Usa, L.P. Wakeup event restoration after power loss
US6272630B1 (en) * 1999-12-14 2001-08-07 Winbond Electronics Corporation Method and device for reserving wake-up functions of computer system after power loss
JP3746224B2 (ja) * 2001-11-06 2006-02-15 株式会社東芝 情報処理装置及び再生処理制御方法
US20040030877A1 (en) 2002-08-06 2004-02-12 Aleksandr Frid Using system BIOS to update embedded controller firmware
US6901298B1 (en) * 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
US7672934B1 (en) * 2006-10-19 2010-03-02 Symantec Operting Corporation Method for restoring documents from a database file
TW200846896A (en) * 2007-05-16 2008-12-01 Icp Electronics Inc System for backing up and recovering data and method for the same applied to data processing apparatus
US8352722B2 (en) * 2007-07-11 2013-01-08 Broadcom Corporation Method and system for a platform level data model and messages for transferring SMBIOS structures and data
CN101539891B (zh) * 2008-03-17 2012-12-05 锐迪科微电子（上海）有限公司 一种嵌入式快闪存储器、存储系统及其数据掉电保护方法
US7983107B2 (en) 2009-02-11 2011-07-19 Stec, Inc. Flash backed DRAM module with a selectable number of flash chips
US8977831B2 (en) 2009-02-11 2015-03-10 Stec, Inc. Flash backed DRAM module storing parameter information of the DRAM module in the flash
US7990797B2 (en) 2009-02-11 2011-08-02 Stec, Inc. State of health monitored flash backed dram module
US20100205349A1 (en) 2009-02-11 2010-08-12 Stec, Inc. Segmented-memory flash backed dram module
US7830732B2 (en) 2009-02-11 2010-11-09 Stec, Inc. Staged-backup flash backed dram module
US8169839B2 (en) 2009-02-11 2012-05-01 Stec, Inc. Flash backed DRAM module including logic for isolating the DRAM
US8566639B2 (en) 2009-02-11 2013-10-22 Stec, Inc. Flash backed DRAM module with state of health and/or status information accessible through a configuration data bus
US9098305B2 (en) * 2010-04-13 2015-08-04 Compal Electronics, Inc. Computer system and bootup and shutdown method thereof
US9182999B2 (en) * 2012-05-30 2015-11-10 Advanced Micro Devices, Inc. Reintialization of a processing system from volatile memory upon resuming from a low-power state

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200528969A (en) * 2004-02-12 2005-09-01 Ibm Method and apparatus for file system snapshot persistence
TW200907688A (en) * 2007-08-06 2009-02-16 Nuvoton Technology Corp Methods and apparatus of accessing memory units
US20110173380A1 (en) * 2008-12-27 2011-07-14 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
TW201106371A (en) * 2009-02-11 2011-02-16 Stec Inc A flash backed DRAM module
TW201234697A (en) * 2011-02-10 2012-08-16 Wistron Corp Electrical device and battery management method thereof

Also Published As

Publication number Publication date
US20140143477A1 (en) 2014-05-22
CN103823769A (zh) 2014-05-28
CN103823769B (zh) 2017-06-13
TW201421221A (zh) 2014-06-01
US9367446B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
TWI510903B (zh) 電腦系統及資料回復方法
US9098305B2 (en) Computer system and bootup and shutdown method thereof
US10891062B2 (en) Managing host communication with a regulator in a low power mode
US8935558B2 (en) Overclocking module, a computer system and a method for overclocking
WO2017045419A1 (zh) 控制终端开机的方法及装置
US20150134990A1 (en) Information processing apparatus, information processing method, and program
TWI534707B (zh) 電腦系統及其開關機方法
TW515995B (en) Method allowing to configure computer system as wake on LAN
JP2009524126A (ja) モバイル計算装置及びそのデータパケッジ受け取り方法
TWI693513B (zh) 伺服器系統及其省電方法
TWI515551B (zh) 電腦棒擴充系統以及其電量管理方法
TWI482090B (zh) 可經由通用序列匯流排裝置開機的系統及其方法
TWI493458B (zh) 電腦裝置及其重開機方法
CN107179819B (zh) 预防电池膨胀的方法及其电子装置
TWI413335B (zh) 電腦裝置及其對可攜式電子裝置的充電方法
TWI579767B (zh) Quick boot computer system and method, the computer can read the recording media and computer program products
TW201604781A (zh) 寫入基本輸入輸出系統程式碼的電路與寫入方法
US20240126650A1 (en) Usb port reboot controls
CN115933809A (zh) 一种RTC时钟电路及SoC芯片
TW200807245A (en) Method of restarting a peripheral device
CN107957925B (zh) 用于计算机装置的系统信息存取方法
TW200839498A (en) Method for ensuring system shutdown completion
CN110740104A (zh) 一种交换机系统开机管理的方法及装置
EP2234002A1 (en) System having automatic turn on/off schedule and a method of system automatic turn on/off schedule control
TWI386816B (zh) System with automatic switch machine scheduling and automatic switching machine scheduling control method