TWI508139B - 製作半導體裝置的方法 - Google Patents

Description

製作半導體裝置的方法

本發明係關於一種製作半導體裝置的方法，尤指一種製作具有應變矽層的半導體裝置的方法。

隨著半導體朝向微細化尺寸之發展，電晶體的閘極、源極、汲極的尺寸也隨著特徵尺寸的減小而跟著不斷地縮小。但由於材料物理性質的限制，閘極、源極、汲極的尺寸減小會造成電晶體元件中決定電流大小的載子量減少，進而影響電晶體的效能。因此，提升載子遷移率以增加MOS電晶體之速度已成為目前半導體技術領域中之一大課題。

在目前已知的技術中，係有利用改變基底組成以全面性製造機械應力，進而提升載子遷移率的方法。例如，在矽基底上磊晶生成一鍺化矽(silicon germanium；SiGe)層，並在鍺化矽層上生成一矽(silicon)磊晶層，矽的晶格常數為5.431埃(angstrom,A)，鍺的晶格常數為5.646埃，晶格常數較小的矽磊晶層沉積於鍺化矽層上，將受到橫向張力，進而造成應變(strain)，此層矽可稱為應變矽(strained silicon)層。應變矽層有助於之後較佳品質的閘極氧化層之形成，並提供應力於電晶體之通道區，以改善其載子遷移率。

然而，應變矽層在後續半導體製程例如淺溝渠隔離製程中的熱氧化製程或是退火(annealing)製程中，常因承受過多的熱預算而有缺陷發生，甚而失去應力。因此，如何避免後續製程影響並維護應變矽層之功能為相關技術者所欲改進之課題。

本發明之目的之一在於提供一種半導體裝置的製作方法，以維持基底中應變矽層之應力作用，並提升半導體裝置電性表現之可靠度。

本發明之一較佳實施例是提供一種製作半導體裝置的方法，其步驟如下。提供一半導體基底，其中半導體基底具有一第一應變矽層。接著，形成至少一絕緣區域例如一淺溝渠隔離，且絕緣區域之一深度係實質上大於第一應變矽層之一深度。之後，去除第一應變矽層，並形成一第二應變矽層。

應變矽層在形成後仍可能受後續製程影響，例如淺溝渠隔離製程中產生的熱能會傳遞至相鄰之半導體基底，造成半導體基底之晶格常數的改變，而改變應變矽層之原始應力表現。因此，本發明提供以後續形成的第二應變矽層取代原始第一應變矽層的半導體裝置之製作方法，以確保應變矽層之應力作用符合預期，其中第二應變矽層之一晶格常數較佳係與第一應變矽層之一原始晶格常數相同。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第6圖，第1圖至第6圖為本發明一較佳實施例之製作一具有應變矽層之半導體裝置的示意圖。首先，提供一半導體基底、至少一磊晶層以及一應變矽層。例如第1圖所示，半導體基底10，可為一矽基底或一絕緣層上覆矽(silicon-on-insulator,SOI)基底等，且半導體基底10具有一第一磊晶層12、一第二磊晶層14以及一第一應變矽層16。第一磊晶層12及第二磊晶層14設置於半導體基底10及第一應變矽層16之間，且第二磊晶層14位於第一磊晶層12之上。第一磊晶層12以及第二磊晶層14可各自包括一矽鍺磊晶層，且矽鍺磊晶層的材質組成可以矽鍺(Si_(1-y) Ge_y )表示，但不以此為限。其中，為減少因鍺穿透造成的第一應變矽層16之表面缺陷(dislocation)，本實施例之第一磊晶層12具有漸變(graded)鍺濃度分佈，也就是說，第一磊晶層12的鍺元素莫耳分率比(y)沿第一磊晶層12與半導體基底10之一交界面11往第一磊晶層12與第二磊晶層14之一交界面13的方向遞增。而在第二磊晶層14的材質組成中，鍺元素莫耳分率比(y)實質上係為一固定值，且相等於第一磊晶層12與第二磊晶層14之交界面13的材質組成中的鍺元素莫耳分率比(y)。另一方面，第一磊晶層12之一晶格常數為一變動值，介於半導體基底10例如矽基底之一晶格常數以及第二磊晶層14之一晶格常數之間。由於形成於第二磊晶層14上方的矽層之原子排列方式將依循第二磊晶層14之原子排列方式，而第二磊晶層14之晶格常數例如矽鍺晶格常數實質上大於矽晶格常數，因此第二磊晶層14上方的單晶矽層將受到一橫向張力，使矽層中產生雙軸應力(biaxial tensile stain)作為第一應變矽層16。

接下來，如第2圖及第3圖所示，形成至少一絕緣區域於半導體基底10，且絕緣區域之一深度大於第一應變矽層16之一深度，但小於第二磊晶層14之一深度。在本實施例中，絕緣區域可為一深度約3000埃的淺溝渠隔離(shallow trench isolation,STI) 22，形成淺溝渠隔離22之方法包括下列步驟。形成一圖案化遮罩層17於半導體基底10上，用以定義淺溝渠隔離22所在區域，遮罩層17之材質包括氮化矽或氮化矽與氧化矽之共同組成。隨後，進行一蝕刻製程以於半導體基底10中形成至少一溝槽(圖未示)後，再進行一熱氧化製程以氧化此溝槽表面裸露之半導體基底10而形成一氧化層18覆蓋於溝槽的底部和內側表面。然後，利用化學沉積製程例如高密度電漿化學氣相沈積(High Density Plasma CVD,HDPCVD)、次常壓化學氣相沈積(sub atmosphere CVD,SACVD)或旋塗式介電材料(Spin on dielectric,SOD)等製程，形成一氧化物介電層20填滿此溝槽並覆蓋半導體基底10。之後再進行一化學機械研磨製程(chemical mechanical polish,CMP)以平坦化氧化物介電層20並暴露出遮罩層17之表面。最後再去除遮罩層17，使剩餘的氧化層18及氧化物介電層20作為淺溝渠隔離22。當然形成淺溝渠隔離22之方法不以此為限。

值得注意的是，由於淺溝渠隔離製程中產生的熱能會傳遞至相鄰之第一應變矽層16，造成第一應變矽層16之晶格常數的改變，因而影響第一應變矽層16之應力表現，也就是說，第一應變矽層16接收淺溝渠隔離製程中熱氧化製程或HDPCVD製程產生的熱預算後，可能會失去原先具有的應力。

因此，為確保應變矽層之應力完整，本發明即先移除該等可能受熱能影響而失去應力或應力改變的區域。如第4圖所示，去除第一應變矽層16以及部分第二磊晶層14以形成一開口24，此可藉由例如一蝕刻製程達成。蝕刻製程包括乾蝕刻或濕蝕刻，為保護絕緣區域例如淺溝渠隔離22之邊緣，較佳為使用蝕刻選擇比較佳的濕蝕刻製程，蝕刻液可選用稀釋氨水(NH₄ OH)或氫氧化四甲基銨(tetra methyl ammonium hydroxide，TMAH)溶液，但不以此為限。在本實施例中，例如為使用TMAH溶液作為蝕刻液，進行濕蝕刻製程，先完全移除第一應變矽層16，再蝕刻部分第二磊晶層14，以形成開口24。開口24，也就是被移除之第一應變矽層16及部分第二磊晶層14，其深度較佳為大於後續形成的源極/汲極區(圖未示)之一深度且小於淺溝渠隔離22之一深度，剩餘的第二磊晶層14仍可環繞絕緣區域例如淺溝渠隔離22之一底面，以確保後續形成的源極/汲極區之間的一通道區具有提供完整應力的應變矽層，且避免漏電流的發生。在本實施例中，例如被移除之第二磊晶層14之深度較佳為小於原始第二磊晶層14之深度的五分之一，且形成的開口24不暴露淺溝渠隔離22之底面，但不以此為限。

如第5圖所示，依序形成形成一第三磊晶層26於剩餘的第二磊晶層14上以及一第二應變矽層28於第三磊晶層26上，其中第三磊晶層26可為一矽鍺磊晶層，且矽鍺磊晶層的材質組成可以矽鍺(Si_(1-y) Ge_y )表示。此可藉由例如一選擇性磊晶成長(selective epitaxial growth,SEG)製程達成，例如於反應室中通入矽源材料氣體和鍺源材料氣體選擇性形成第三磊晶層26，接著，在第三磊晶層26成長到一預定厚度後，將鍺源材料氣體關閉，便可於第三磊晶層26上再形成第二應變矽層28。值得注意的是，第三磊晶層26的材質組成中，鍺元素莫耳分率比(y)實質上相同於第二磊晶層14之鍺元素莫耳分率比(y)係為一固定值，第二磊晶層14與第三磊晶層26具有相同的原子排列方式，且第二應變矽層28之矽原子排列方式將依循第三磊晶層26之矽鍺原子排列方式。其中，原子排列方式相對應於晶格常數，也就是說，第二應變矽層28之一晶格常數實質上相等於其下方的第三磊晶層26之晶格常數，而第三磊晶層26之一晶格常數實質上相等於其下方的第二磊晶層14之晶格常數，因此，新形成之第二應變矽層28之晶格常數與已去除之第一應變矽層16之原始晶格常數皆實質上相等於第二應變矽層28之晶格常數，簡而言之，第二應變矽層28可提供與原始第一應變矽層16相同之應力。至此，半導體基底10已具有淺溝渠隔離22以及不受淺溝渠隔離製程影響仍可提供完整應力的第二應變矽層28設置於其上。

本發明提出在可能影響已形成之應變矽層的性質之製程步驟後，完全移除已形成的應變矽層，再於被移除的部分，重新回填新形成的應變矽層的作法，以確保應變矽層可提供完整的應力。另外，本發明也可結合其他半導體製程，以形成MOS電晶體。如第6圖所示，定義至少一主動區域30於半導體基底，其中主動區域30係用來形成至少一特定導電型之電晶體，且淺溝渠隔離22環繞主動區域30。進行一第一離子佈植製程，搭配第一導電型之摻雜物，以形成至少一第一導電型井32於主動區域30中，第一導電型係為N型或P型。接著，形成至少一閘極結構34於第一導電型井32上，閘極結構34包括一閘極介電層36、一閘極導電層38、一蓋層37以及一側壁子39。閘極介電層36可為由氧化矽、氮化矽或其他低介電常數材料組成的一低介電常數閘極介電層，或是一高介電常數(high dielectric constant,high-K)閘極介電層。高介電常數閘極介電層之材料可為氧化鉿(hafnium oxide，HfO₂ )、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄ )、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂ O₃ )、氧化鑭(lanthanum oxide，La₂ O₃ )、氧化鉭(tantalum oxide，Ta₂ O₅ )、氧化釔(yttrium oxide，Y₂ O₃ )、氧化鋯(zirconium oxide，ZrO₂ )、鈦酸鍶(strontium titanate oxide，SrTiO₃ )、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄ )、鋯酸鉿(hafnium zirconium oxide，HfZrO₄ )、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂ Ta₂ O₉ ,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_x Ti_1-x O₃ ,PZT)、鈦酸鋇鍶(barium strontium titanate,Ba_x Sr_1-x TiO₃ ,BST)或其所組成之群組。此外，可利用熱氧化製程、化學氣相沈積(chemical vapor deposition,CVD)或原子層沈積(atomic layer deposition,ALD)等製程形成由氧化矽組成的閘極介電層36。閘極導電層38之材料可為多晶矽等導電材料，或者是具有特定功函數的金屬材料。之後再進行一第二離子佈植製程，以形成至少一第二導電型源極/汲極摻雜區40於閘極結構34之兩側的第一導電型井32中，第二導電型係為P型或N型，且第一導電型與第二導電型不同。

值得注意的是，第二導電型源極/汲極摻雜區40之一深度實質上大於或等於第二應變矽層28之一深度，以提供通道區預期的應力。至此形成一第二導電型電晶體於第一導電型井32所在之半導體基底上。此外，本發明也適用進一步整合於各式金屬閘極的製程，例如後閘極(gate last)製程之後閘極介電層(high-K last)製程等，也就是說，在形成具有第二應變矽層28之通道區的閘極結構34後，移除閘極結構34的閘極介電層36、閘極導電層38以及蓋層37，以在側壁子39間形成一開口，再依序形成高介電常數閘極介電層及具有特定功函數之金屬材料組成的閘極導電層填滿開口以作為一金屬閘極結構。

綜上所述，應變矽層在形成後仍可能受後續製程影響，例如淺溝渠隔離製程中產生的熱能會傳遞至相鄰之半導體基底，造成半導體基底之晶格常數的改變，而改變應變矽層之原始應力表現。因此，本發明係在淺溝渠隔離製程之後，重新提供以後續形成的第二應變矽層取代原始第一應變矽層，以確保半導體裝置的應變矽層之應力作用符合預期，其中第二應變矽層之一晶格常數較佳係與第一應變矽層之一原始晶格常數相同。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．半導體基底

11．．．交界面

12．．．第一磊晶層

13．．．交界面

14．．．第二磊晶層

16．．．第一應變矽層

17．．．遮罩層

18．．．氧化層

20．．．氧化物介電層

22．．．淺溝渠隔離

24．．．開口

26．．．第三磊晶層

28．．．第二應變矽層

30．．．主動區域

32．．．第一導電型井

34．．．閘極結構

36．．．閘極介電層

37．．．蓋層

38．．．閘極導電層

39．．．側壁子

40．．．第二導電型源極/汲極摻雜區

第1圖至第6圖為本發明一較佳實施例之製作一半導體裝置的示意圖。

10．．．半導體基底

11．．．交界面

12．．．第一磊晶層

13．．．交界面

14．．．第二磊晶層

22．．．淺溝渠隔離

26．．．第三磊晶層

28．．．第二應變矽層

30．．．主動區域

32．．．第一導電型井

34．．．閘極結構

36．．．閘極介電層

37．．．蓋層

38．．．閘極導電層

39．．．側壁子

40．．．第二導電型源極/汲極摻雜區

Claims (15)

1. 一種製作半導體裝置的方法，包括：提供一半導體基底，且該半導體基底具有一第一應變矽層；形成至少一絕緣區域，且該絕緣區域之一深度大於該第一應變矽層之一深度；去除該第一應變矽層；以及形成一第二應變矽層。
2. 如請求項1所述之製作半導體裝置的方法，其中該絕緣區域包括一淺溝渠隔離。
3. 如請求項2所述之製作半導體裝置的方法，其中形成該淺溝渠隔離之方法包括：形成一圖案化遮罩層於該半導體基底上；進行一蝕刻製程以形成至少一溝槽；進行一熱氧化製程以形成一氧化層覆蓋於該溝槽的底部和內側；形成一氧化物介電層填滿該溝槽；以及進行一化學機械研磨製程。
4. 如請求項1所述之製作半導體裝置的方法，其中該半導體基底具有一第一磊晶層以及一第二磊晶層設置於該半導體基底及該第一應變矽層之間，該第二磊晶層位於該第一磊晶層之上，且該第二磊晶層之一深度大於該絕緣區域之該深度。
5. 如請求項4所述之製作半導體裝置的方法，其中在去除該第一應變矽層之後，去除部份該第二磊晶層。
6. 如請求項5所述之製作半導體裝置的方法，其中在去除部份該第二磊晶層之後，剩餘的該第二磊晶層環繞該絕緣區域之一底面。
7. 如請求項5所述之製作半導體裝置的方法，其中在去除部份該第二磊晶層之後，以及形成該第二應變矽層之前，形成一第三磊晶層於剩餘的該第二磊晶層上。
8. 如請求項7所述之製作半導體裝置的方法，其中該第一磊晶層、該第二磊晶層以及該第三磊晶層各自包括一矽鍺磊晶層。
9. 如請求項8所述之製作半導體裝置的方法，其中該矽鍺磊晶層的材質組成係以矽鍺(Si_(1-y) Ge_y )表示。
10. 如請求項9所述之製作半導體裝置的方法，其中在該第一磊晶層的材質組成中，該y值係沿該第一磊晶層與該半導體基底之一交界面往該第一磊晶層與該第二磊晶層之一交界面的方向遞增。
11. 如請求項10所述之製作半導體裝置的方法，其中該第二磊晶層以及該第三磊晶層的材質組成中，該y值實質上為一固定值，且相等於該第一磊晶層與該第二磊晶層之該交界面的材質組成中的該y值。
12. 如請求項1所述之製作半導體裝置的方法，另包括：定義至少一主動區域於該半導體基底，且該絕緣區域環繞該主動區域；進行一第一離子佈植製程，以形成至少一第一導電型井於該主動區域中；形成至少一閘極結構於該第一導電型井上；以及進行一第二離子佈植製程，以於該半導體基底中形成至少一第二導電型源極/汲極摻雜區於該閘極結構兩側。
13. 如請求項12所述之製作半導體裝置的方法，其中該第一導電型係為N型或P型，該第二導電型係為P型或N型，且該第一導電型與該第二導電型不同。
14. 如請求項12所述之製作半導體裝置的方法，其中該閘極結構包括一閘極介電層、一閘極導電層、一蓋層以及一側壁子。
15. 如請求項14所述之製作半導體裝置的方法，其中該閘極介電層包括一低介電常數閘極介電層或一高介電常數閘極介電層。