TWI504141B - 裝置及其輸入終端電路 - Google Patents

裝置及其輸入終端電路 Download PDF

Info

Publication number
TWI504141B
TWI504141B TW102127520A TW102127520A TWI504141B TW I504141 B TWI504141 B TW I504141B TW 102127520 A TW102127520 A TW 102127520A TW 102127520 A TW102127520 A TW 102127520A TW I504141 B TWI504141 B TW I504141B
Authority
TW
Taiwan
Prior art keywords
circuit
coupled
input
common mode
capacitor
Prior art date
Application number
TW102127520A
Other languages
English (en)
Other versions
TW201414217A (zh
Inventor
Tamer Ali
Ali Nazemi
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201414217A publication Critical patent/TW201414217A/zh
Application granted granted Critical
Publication of TWI504141B publication Critical patent/TWI504141B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

裝置及其輸入終端電路
本公開主要涉及電氣終端。
終端電路用於防止或降低通過傳輸線路從第一電路傳輸到第二電路的訊號的反射。具體而言，終端電路確保第一電路的輸出阻抗與終端電路和第二電路的組合輸入阻抗匹配。這種阻抗匹配確保了從第一電路到第二電路的最大或接近最大的功率傳輸。在其他的匹配形式中，終端電路可用於確保從第一電路至第二電路的最大電壓或電流傳輸。
根據本發明的一個方面，提供了一種具有第一輸入端和第二輸入端的輸入終端電路，包括：第一阻抗，具有耦接至所述第一輸入端的第一端以及耦接至所述輸入終端電路的共模節點的第二端；第二阻抗，具有耦接至第二輸入端的第一端以及耦接至所述共模節點的第二端；以及電容倍增電路，耦接至所述共模節點，被配置為將所述共模節點處的交流(AC)電壓設置為0或接近於0。
其中，所述電容倍增電路包括：電容器，具有第一端和第二端，所述第一端耦接至所述共模節點；以及跨導級，耦接在所述電容器的所述第二端與接地端之間。
其中，所述跨導級包括二極體連接電晶體。
其中，所述跨導級包括NMOS電晶體和耦接在所述NMOS電 晶體的汲極端和閘極端之間的放大器。
其中，所述放大器被配置為降低所述輸入終端電路的輸入電阻。
其中，所述電容倍增電路進一步包括：第一電流源，耦接在所述共模節點和所述接地端之間。
其中，所述第一電流源包括NMOS共源共閘級。
其中，所述跨導級和所述第一電流源形成電流鏡像電路。
其中，所述跨導級被配置為吸收第一AC電流，其中，所述第一AC電流等於流過所述電容器的AC電流。
其中，所述第一電流源被配置為吸收第二AC電流，其中，所述第二AC電流等於所述第一AC電流的整數倍。
其中，所述電容倍增電路進一步包括：第二電流源，耦接在電源電壓端和所述電容器的所述第一端之間；以及第三電流源，耦接在所述電源電壓端和所述電容器的所述第二端之間。
其中，所述電容倍增電路包括：電容器，具有第一端和第二端，所述第一端耦接至所述共模節點；以及PMOS級，耦接至所述電容器；以及NMOS級，耦接至所述電容器。
其中，所述PMOS級被配置為吸收0或接近於0的AC電流。
其中，所述NMOS級被配置為吸收第一AC電流，其中，所述第一AC電流基本上等於流過所述電容器的AC電流的倍數。
根據本發明的另一個方面，提供了一種裝置，包括：第一電路；第二電路；以及輸入終端電路，耦接在所述第一電路和所述第二電路之間，其中，所述輸入終端電路包括：第一阻抗，具有耦接至所述輸入終端電路的第一輸入端的第一端和耦接至所述輸入終端電路的共模節點的第二端；第二阻抗，具有耦接至所述輸入終端電路的第二輸入端的第一端和耦接至所述共模節點的第二端；以及電容倍增電路，耦接至所述共模節點。
其中，所述電容倍增電路被配置為將所述輸入終端電路的所 述共模節點處的交流電AC電壓設置為0或接近於0。
其中，所述輸入終端電路的所述第一輸入端和所述第二輸入端被配置為從所述第一電路接收差分輸入訊號。
其中，所述輸入終端電路被配置為終止所述差分輸入訊號的共模訊號。
其中，所述輸入終端電路被配置為提供所述第一電路和所述第二電路之間差分阻抗匹配。
其中，所述第一電路包括無線天線和光收發機中的一個，其中，所述第二電路包括射頻(RF)收發器和串行器/解串器(SERDES)模組中的一個。
102‧‧‧第一電路
104‧‧‧第二電路
106‧‧‧傳輸線路
108‧‧‧終端電路
206‧‧‧共模節點
208‧‧‧電容器
210‧‧‧偏壓電阻器
212‧‧‧偏置電壓
302‧‧‧C-倍增電路
304‧‧‧電容器
306‧‧‧電流源
308‧‧‧電流源
310‧‧‧電流源
312‧‧‧跨導級
402‧‧‧NMOS共源共閘級
404‧‧‧放大器
410‧‧‧NMOS電晶體
412‧‧‧NMOS電晶體
414‧‧‧PMOS共源共閘級
418‧‧‧NMOS電晶體
202A‧‧‧第一輸入端
202B‧‧‧第二輸入端
204A‧‧‧第一電阻
204B‧‧‧第二電阻
併入本說明書並組成說明書的一部分的附圖，示出了本公開，並與說明書一起進一步用來說明本公開的原理，並使得相關領域的技術人員能夠實施和使用本公開。
圖1是示出了電氣終端的實例。
圖2示出了常規的輸入終端電路。
圖3示出了根據本公開實施方式的示例性輸入終端電路。
圖4示出了根據本公開實施方式的示例性輸入終端電路。
將參考附圖來描述本公開。通常，部件首先出現的示圖一般由相應的參考數字中最左邊的數字表示。
圖1示出了電氣終端的示例100。示例100包括第一電路102、第二電路104、傳輸線路106和終端電路108。例如，第一電路102和第二電路104可位於同一集成電路(IC)上、或位於同一印刷電路板(PCB)的不同的IC上、或同一裝置內的不同的PCB上。基於本文所教的內容，本領域技術人員將會理解，提供的示例100僅為了說明而並非用於限制本公開的實施方式。
如圖1中所示，第一電路102和第二電路104經由傳輸線路 106耦接。終端電路108被耦接至傳輸線路106並耦接至第一電路102。例如，終端電路108可與第一電路102並聯耦接。在實施方式中，終端電路108與第一電路102集成在相同的IC上。
在示例100中，第一電路102被配置為從第二電路104接收訊號。例如，第一電路102可為射頻(RF)接收器，而第二電路104可為無線天線，其被配置為無線接收RF訊號並且通過傳輸線路106將接收的RF訊號轉發至RF接收器。在另一示例中，第一電路102可為串行器/解串器(SERDES)模組，而第二電路104可為光收發機，其被配置為從通過光纜接收到的光訊號產生電訊號並且通過傳輸線路106將電訊號轉發至SERDES模組。
在實施方式中，終端電路108可用於防止或降低通過傳輸線路106從第二電路104傳輸到第一電路102的訊號的反射。具體而言，終端電路108確保第二電路104的輸出阻抗與終端電路108和第一電路102的組合輸入阻抗匹配。這種阻抗匹配確保了從第二電路104到第一電路102的最大或接近最大的功率傳輸。在其他實施方式中，終端電路108可用於確保從第二電路104至第一電路102最大的電壓或電流傳輸，並因此可確保不同類型的匹配。
基於本文所教的內容本領域技術人員將會理解，根據示例100的具體應用，終端電路108可實現不同的終端方案。示例100的具體應用也控制了終端電路108實現單端還是差分終端結構。
在某些差分應用中，終端電路108也可用於提供共模終端。例如，差分接收器應用通常指定接收器必須滿足的最小共模返回損耗(10 log10 Pi/Pr，其中Pi表示入射功率而Pr表示反射功率)。通常，通過使用諸如終端電路108的終端電路來確保共模返回損耗適應性(common mode return loss compliance)。具體而言，在這樣的應用中，從第二電路104傳輸到第一電路102的訊號為具有共模訊號的差分訊號，而終端電路108被用於終止該共模訊號，從而使得所述共模訊號不會超過允許的共模返回損耗而通過傳輸 線路106反射回來。
圖2示出了常規的輸入終端電路200。如圖2中所示，輸入終端電路200包括第一輸入端202a和第二輸入端202b，第一電阻204a和第二電阻204b，旁路電容器208和偏壓電阻器210。
例如，第一輸入端202a和第二輸入端202b被配置為通過相應的傳輸線路(圖2中未示出)從源電路(如：天線、光收發機等)接收輸入訊號的差分對，並被耦接至接收器(圖2中未示出)的差分輸入。
為確保源電路和接收器之間的差分匹配，終端電路200實現了圖2中所示的差分配置。具體來說，第一電阻器204a耦接在第一輸入端202a和共模節點206之間，而第二電阻器204b耦接在第二輸入端202b和共模節點206之間。第一電阻器204a和第二電阻器204b均被匹配至相應傳輸線路的特徵阻抗。通常，相應傳輸線路具有相等的特徵阻抗(例如：50歐姆)，因此第一電阻器204a和第二電阻器204b也彼此匹配。
為了共模終端/匹配，通過向耦接至共模節點206的偏壓電阻器210施加偏置電壓212將共模節點206偏置為預定電壓。然而，這造成輸入終端電路200的共模輸入阻抗偏離理想的共模輸入阻抗值(如：25歐姆)。具體地，輸入終端電路200的共模輸入阻抗由將輸入端202a和202b一起分流並測量輸入終端電路200的輸入阻抗來確定。在該配置中，偏壓電阻器210的阻抗串聯添加到電阻器204a和204b的並聯組合上。
為降低偏壓電阻器210對輸入終端電路200的共模輸入阻抗的影響，旁路電容器208被選擇為具有相對大的電容(例如：在光學/SERDES應用的80-100 pF)並被耦接至共模節點206，如圖2中所示。因此，輸入終端電路200的共模輸入阻抗可近似為Zin,CM=25Ω+1/(sCCM)，其中，CCM是旁路電容器208的電容。這使得輸入終端電路200接近理想的共模輸入阻抗值25歐姆以滿 足最小共模返回損耗(如：6dB)。
然而，從電路設計的角度看，由輸入終端電路200提供的解決方案是有問題的。一方面，儘管出於種種理由，但由於旁路電容器208的尺寸，將電容器208與接收器集成在同一IC上是很困難的，這也將明顯增加接收器IC的尺寸。另一方面，在接收器IC外部實現輸入終端電路200或電容器208會產生在製造/測試過程中加工額外組件的花費以及在IC上實現額外插頭以與額外組件介面的花費。
如下進一步所述，本公開的實施方式提供了克服了常規設計的缺陷的輸入終端電路。具體而言，實施方式去除了通常用於共模終端的大的片上旁路電容器，而在共模節點處使用有源電容倍增器(C-倍增器)。電容倍增電路模擬處於高頻的大電容器。通過去除大的片上旁路電容器，IC設計(如：接收器)的尺寸减小，而不會影響返回損耗性能。此外，實施方式表現出低的泄露，這降低了輸入終端電路對驅動電路(例如：天線)的共模的影響。實施方式可以應用於需要輸入終端的任意應用，尤其可以應用於需要共模終端的差分應用。例如，實施方式可用於在圖1中所述的示例100的輸入終端電路108。
圖3示出了根據本公開實施方式的示例性輸入終端電路300。提供的示例性電路300僅出於說明的目的而並非限制本公開的實施方式。如圖3中所示，示例性輸入終端電路300包括第一輸入端202a和第二輸入端202b，第一第二電阻204a和第二電阻器204b以及C-倍增電路302。
例如，如在上述的輸入終端電路200中，第一輸入端202a和第二輸入端202b被配置為通過相應的傳輸線(圖3中未示出)從源電路(例如：天線、光收發機等)接收輸入訊號的差分對，並耦接至接收器(圖3中未示出)的差分輸入。為確保源電路和接收器之間的差分匹配，使用差分配置，從而第一電阻器204a耦接 在第一輸入端202a和共模節點206之間，而第二電阻器204b耦接在第二輸入端202b和共模節點206之間。第一電阻器204a和第二電阻器204b均與相應的傳輸線路的特徵阻抗匹配。通常，相應的傳輸線路具有相等的特徵阻抗(如：50歐姆)，因此，第一電阻器204a和第二電阻器204b也彼此匹配。
C-倍增電路302耦接至共模節點206。在實施方式中，C-倍增電路302被配置為模擬上述圖2中的旁路電容器208。具體來說，C-倍增電路302被配置為將在共模節點206處的交流(AC)電壓設置為0或接近於0。
在實施方式中，如圖3中所示，電容倍增電路包括電容器304、電流源306、308和310以及跨導級312。電容304具有耦接至共模節點206的第一端和耦接至跨導級312的第二端。跨導級312連接在電容器304的第二端和接地端之間。電流源306連接在電源電壓端和電容器304的第一端之間，而電流源310連接在電源電壓端和電容器304的第二端之間。電流源308連接在共模節點206和接地端之間。
在實施方式中，電流源308和跨導級312使用N型電晶體(例如：NMOS)來實施，而電流源306和310使用P型電晶體(如：PMOS)來實施。同樣，從共模節點206流到電容倍增電路302的所有AC電流由電源308和跨導級312吸收(sink)。更具體地，流過電容器304(從第一端到第二端)的AC電流完全通過跨導級312流到接地端。流過電流源306和310的電流為0或接近於0。
在實施方式中，跨導級312和電流源308形成電流鏡像，使得電流源308吸收是流過跨導級312(或流過電容器304)的電流的整數倍(M：1)或接近於整數倍的電流。因此，C-倍增電路302吸收等於流過電容器304的電流的(1+M)倍的有效電流。換言之，C-倍增電路302等同於具有電容器304電容容量的(M+1)倍的電容器，並能夠吸收(M+1)倍較大電流。
為了示出的目的，例如，如果整數M等於100，那麽C-倍增電路302將模擬比電容器304大101倍的電容器。因此，C-倍增電路302可以被用來取代和模擬上述圖2中描述的旁路電容器208，但電容器304比電容器208小M倍。因此，C-倍增電路302面積要求明顯小於電容器208的面積要求，這有利於將電容倍增電路302和接收器集成在同一IC上。
圖4示出了根據本公開的實施方式的另一示例性輸入終端電路400。提供的示例性輸入終端電路400僅用於說明性目的而並非用於限制本公開的實施方式。示例性電路400可為上述圖1中描述的終端電路108或上述圖3中描述的示例性終端電路300的實施方式。
與示例性電路300相似，示例性輸入終端電路400包括第一輸入端202a和第二輸入端202b，第一電阻204a和第二電阻204b和耦接至共模節點206的電容倍增電路302。例如，第一輸入端202a和第二輸入端202b被配置為通過相應的傳輸線路(圖4中未示出)從源電路(例如，天線、光收發機等)接收輸入訊號的差分對，並耦接至接收器(圖4中未示出)的差分輸入。
為確保源電路和接收器之間的差分匹配，構造了差分配置，從而，第一電阻器204a耦接在第一輸入端202a和共模節點206之間，而第二電阻器204b耦接在第二輸入端202b和共模節點206之間。第一電阻器204a和第二電阻器204b均與相應的傳輸線路的特徵阻抗匹配。通常，相應的傳輸線路具有相等的特徵阻抗(例如，50歐姆)，因此第一電阻器204a和第二電阻器204b也彼此匹配。
電容倍增電路包括電容器304、電流源306、308和310以及跨導級312。在實施方式中，如圖4中所示，電容倍增電路302進一步包括電流源414及416。電流源306、310和414均被實施為PMOS共源共閘級。電流源308被實施為NMOS共源共閘級。
跨導級312包括包含NMOS電晶體410和412的NMOS共源共閘級402和放大器404。放大器404具有耦接至NMOS電晶體410汲極端的非反相輸入節點、耦接至電源電壓(例如，~Vdd/2)的反相輸入節點，以及耦接至NMOS電晶體412的閘極的輸出端。
在實施方式中，NMOS電晶體412和放大器404形成二極體連接電晶體，其與電流源308的NMOS電晶體418一起形成電流鏡像。電流鏡像比M可以被配置為如上述圖3中所示，以盡實際可能多地降低電容器304的電容。因此，流過電流源308的AC電流是流過NMOS共源共閘級402的AC電流(與流過電容器304的AC電流相等)的M倍。因此，有效地，從共模節點206吸收流過電容器304的電流的(1+M)倍的電流。因此，C-倍增電路302具有將電容器304乘以(1+M)的作用，從而模擬了非常大的電容。
在操作中，C-倍增電路302的輸入阻抗由下式給出：
其中，C是電容器304的電容，M是電流鏡像比率，gm是NMOS共源共閘級402的跨導增益，A是放大器404的增益，rds,1 是NMOS共源共閘308的汲-源電阻的組合，而rds,2 是PMOS共源共閘級306、310和414汲-源電阻的組合。
通常，C-倍增電路302的輸入阻抗由
項主導，其中包括由跨導級312貢獻的阻抗。期望該阻抗减小以使電容倍增電路302模擬理想的電容器。在實施方式中，通過配置具有大的增益A的放大器404來降低跨導級312的阻抗，從而增加跨導級312的跨導增益。例如，這還具有改善電容器304的品質因數以及低頻時的共模返回損耗的效果，這對於SERDES產品是急需的。
已經借助於示出了特定功能和相應關係的實施的功能構架模組描述了實施方式。為了便於描述，可任意地限定這些功能構架 模組的邊界。只要特定的功能和相應關係被適當地執行，可限定可選的邊界。
前述特定實施方式的描述將充分地披露了本公開的一般特徵，其他人能夠通過應用本領域技術人員的知識來修改和/或改變該具體實施方式各種應用，而不會進行過度的實驗，不用脫離本公開的一般概念。因此，基於本文中所述的啟示和教導，這樣的改變和修改意在處於所披露的實施方式的含義和等同替換的範圍內。應理解的是，本文中的措辭或術語是為了描述而非限制，因此，本說明書的術語或措辭應由本領域的技術人員根據本文中的啟示和教導進行解釋。
本公開的實施方式的寬度和範圍不應受任何上述示例性實施方式的限制，而僅受申請專利範圍及等同替換的限定。
206‧‧‧共模節點
302‧‧‧C-倍增電路
304‧‧‧電容器
306‧‧‧電流源
308‧‧‧電流源
310‧‧‧電流源
312‧‧‧跨導級
202A‧‧‧第一輸入端
202B‧‧‧第二輸入端
204A‧‧‧第一電阻
204B‧‧‧第二電阻

Claims (8)

  1. 一種具有第一輸入端和第二輸入端的輸入終端電路，包括：第一阻抗，具有耦接至所述第一輸入端的第一端以及耦接至所述輸入終端電路的共模節點的第二端；第二阻抗，具有耦接至所述第二輸入端的第一端以及耦接至所述共模節點的第二端；以及電容倍增電路，耦接至所述共模節點，且被配置為將所述共模節點處的交流(AC)電壓設置為0或接近於0；其中，所述電容倍增電路包括：電容器，具有第一端和第二端，所述第一端耦接至所述共模節點；以及跨導級，耦接在所述電容器的所述第二端與接地端之間，其中所述跨導級包括NMOS電晶體和耦接在所述NMOS電晶體的汲極端和閘極端之間的放大器。
  2. 根據請求項1所述的輸入終端電路，其中，所述電容倍增電路進一步包括：第一電流源，耦接在所述共模節點和所述接地端之間。
  3. 根據請求項2所述的輸入終端電路，其中，所述跨導級和所述第一電流源形成電流鏡像電路。
  4. 根據請求項2所述的輸入終端電路，其中，所述電容倍增電路進一步包括：第二電流源，耦接在電源電壓端和所述電容器的所述第一端之間；以及第三電流源，耦接在所述電源電壓端和所述電容器的所述第二端之間。
  5. 根據請求項1所述的輸入終端電路，其中，所述電容倍增電路包括：電容器，具有第一端和第二端，所述第一端耦接至所述共模 節點；以及PMOS級，耦接至所述電容器；以及NMOS級，耦接至所述電容器。
  6. 根據請求項5所述的輸入終端電路，其中，所述PMOS級被配置為吸收0或接近於0的AC電流。
  7. 根據請求項5所述的輸入終端電路，其中，所述NMOS級被配置為吸收第一AC電流，其中，所述第一AC電流基本上等於流過所述電容器的AC電流的倍數。
  8. 一種用於防止訊號通過傳輸線路而反射的裝置，包括：第一電路，其中所述第一電路包括射頻(RF)接收器或串行器/解串器(SERDES)模組的其中之一；第二電路，其中所述第二電路根據所述第一電路選擇性地包括無線天線或光收發機的其中之一；以及輸入終端電路，耦接在所述第一電路和所述第二電路之間，其中，所述輸入終端電路包括：第一阻抗，具有耦接至所述輸入終端電路的第一輸入端的第一端和耦接至所述輸入終端電路的共模節點的第二端；第二阻抗，具有耦接至所述輸入終端電路的第二輸入端的第一端和耦接至所述共模節點的第二端；以及電容倍增電路，耦接至所述共模節點；其中，所述電容倍增電路包括：電容器，具有第一端和第二端，所述第一端耦接至所述共模節點；以及跨導級，耦接在所述電容器的所述第二端與接地端之間，其中所述跨導級包括NMOS電晶體和耦接在所述NMOS電晶體的汲極端和閘極端之間的放大器。
TW102127520A 2012-08-06 2013-07-31 裝置及其輸入終端電路 TWI504141B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/567,682 US8664973B2 (en) 2012-08-06 2012-08-06 Common mode termination with C-multiplier circuit

Publications (2)

Publication Number Publication Date
TW201414217A TW201414217A (zh) 2014-04-01
TWI504141B true TWI504141B (zh) 2015-10-11

Family

ID=48803363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127520A TWI504141B (zh) 2012-08-06 2013-07-31 裝置及其輸入終端電路

Country Status (5)

Country Link
US (1) US8664973B2 (zh)
EP (1) EP2696545B1 (zh)
KR (1) KR101486069B1 (zh)
CN (2) CN103580636B (zh)
TW (1) TWI504141B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483544B (zh) * 2012-03-16 2015-05-01 Upi Semiconductor Corp 電容放大電路及其操作方法
US8664973B2 (en) * 2012-08-06 2014-03-04 Broadcom Corporation Common mode termination with C-multiplier circuit
US9024654B2 (en) * 2012-09-14 2015-05-05 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method to actively drive the common mode voltage of a receiver termination network
CN104320105B (zh) * 2014-08-26 2017-06-06 中山大学 一种混合模式电容倍增器电路
US9800219B2 (en) 2015-09-23 2017-10-24 Mediatek Inc. Apparatus for performing capacitor amplification in an electronic device
US9553562B1 (en) 2016-05-31 2017-01-24 King Fahd University Of Petroleum And Minerals Compact C-multiplier
EP3312990B1 (en) * 2016-10-24 2019-12-11 NXP USA, Inc. Amplifier devices with input line termination circuits
US10592458B1 (en) 2018-09-18 2020-03-17 Apple Inc. Bimodal impedance matching terminators
TWI676351B (zh) * 2018-12-07 2019-11-01 立積電子股份有限公司 電容器電路及電容式倍增濾波器
CN110932722A (zh) * 2019-12-04 2020-03-27 芯创智（北京）微电子有限公司 一种应用于锁相环路滤波器的电容倍增电路
CN115412041B (zh) * 2022-10-31 2023-02-28 成都市安比科技有限公司 一种包含共模反馈电路的低噪声全差分放大器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955911A (en) * 1997-10-06 1999-09-21 Sun Microsystems, Inc. On-chip differential resistance technique with noise immunity and symmetric resistance
WO2008123919A1 (en) * 2007-04-04 2008-10-16 Aptina Imaging Corporation Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198307B1 (en) * 1998-10-26 2001-03-06 Rambus Inc. Output driver circuit with well-controlled output impedance
US6590413B1 (en) * 2001-10-03 2003-07-08 Altera Corporation Self-tracking integrated differential termination resistance
CN1292533C (zh) * 2002-03-15 2006-12-27 松下电器产业株式会社 平衡高频器件，平衡特性的改进方法和采用此类器件的平衡高频电路
US6700823B1 (en) * 2002-10-30 2004-03-02 Lattice Semiconductor Corporation Programmable common mode termination for input/output circuits
US7245144B1 (en) * 2003-09-24 2007-07-17 Altera Corporation Adjustable differential input and output drivers
US6943588B1 (en) * 2003-09-24 2005-09-13 Altera Corporation Dynamically-adjustable differential output drivers
US6864704B1 (en) * 2003-09-24 2005-03-08 Altera Corporation Adjustable differential input and output drivers
US7162375B2 (en) * 2005-02-04 2007-01-09 Tektronix, Inc. Differential termination and attenuator network for a measurement probe having an automated common mode termination voltage generator
US7450048B2 (en) * 2006-03-29 2008-11-11 Realtek Semiconductor Corp. Error reducing comparator-based switch capacitor circuit and method thereof
US7417462B1 (en) * 2007-03-20 2008-08-26 Altera Corporation Variable external interface circuitry on programmable logic device integrated circuits
US8664973B2 (en) * 2012-08-06 2014-03-04 Broadcom Corporation Common mode termination with C-multiplier circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955911A (en) * 1997-10-06 1999-09-21 Sun Microsystems, Inc. On-chip differential resistance technique with noise immunity and symmetric resistance
WO2008123919A1 (en) * 2007-04-04 2008-10-16 Aptina Imaging Corporation Capacitor multipler circuits and the applications thereof to attenuate row-wise temporal noise in image sensors

Also Published As

Publication number Publication date
CN103580636A (zh) 2014-02-12
KR20140019245A (ko) 2014-02-14
EP2696545A3 (en) 2015-08-26
EP2696545B1 (en) 2017-04-26
US8664973B2 (en) 2014-03-04
EP2696545A2 (en) 2014-02-12
KR101486069B1 (ko) 2015-01-28
CN203608169U (zh) 2014-05-21
TW201414217A (zh) 2014-04-01
US20140035696A1 (en) 2014-02-06
CN103580636B (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
TWI504141B (zh) 裝置及其輸入終端電路
KR101658286B1 (ko) 무선 주파수 커플러용 시스템 및 방법
TWI414053B (zh) 前端整合之被動式等化器及其方法
US8134386B2 (en) Hybrid frequency compensation network
US10447427B2 (en) Baseline wander correction
US7436216B1 (en) Method and apparatus for a direct current (DC) coupled input buffer
US7649409B1 (en) All-pass termination network with equalization and wide common-mode range
US20170163226A1 (en) Fast switching power amplifier, low noise amplifier, and radio frequency switch circuits
WO2007049391A1 (ja) 分布型増幅器および集積回路
US9178549B2 (en) High performance, low cost receiver front end
JP2009081856A (ja) 高速／高周波数の差動信号伝送で用いる電磁結合器のための無部品終端
Rao et al. A new current-mode receiver for high-speed electrical/optical link
JP7046981B2 (ja) Ｉｃチップ
US9203352B1 (en) Techniques for noise reduction during calibration
JP5578070B2 (ja) 全二重伝送回路、及び電子機器
Horng et al. Current-mode universal biquadratic filter with five inputs and two outputs using two multi-output CCIIs
Abd-Elrahman et al. Low power transimpedance amplifier using current reuse with dual feedback
US7212071B2 (en) Techniques to lower drive impedance and provide reduced DC offset
Richter et al. Low power fast ethernet equalizer
US11489536B1 (en) Input circuitry for an analog-to-digital converter, receiver, base station and method for operating an input circuitry for an analog-to-digital converter
CN112398540B (zh) 光模块及包括其的信号处理系统
JP2017135595A (ja) 差動増幅回路およびそれを搭載したケーブルアセンブリモジュール
JP4757835B2 (ja) 差動伝送回路
JP2014160750A (ja) 高周波ｒｆ回路
Yazawa et al. Design and implementation of 0.8-V Active RC polyphase filter using 0.18-µm CMOS inverters with resistive level shifter

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees