TWI499900B - 電源輸出之控制電路 - Google Patents

Description

電源輸出之控制電路

本發明關於一種控制電路，更具體而言，係關於一種電源輸出之控制電路。

隨著個人電腦、筆記型電腦或平板電腦等電子裝置產品的大量發展及普及化，而各式各樣的外接或終端等外部裝置或設備也越來越多。然而，傳統上需使用為數眾多的變壓器或電源線來提供電源予外部裝置或設備，如此，具有較高之成本及額外佔用空間的缺點。

其中，影像顯示裝置，例如CRT顯示器、液晶顯示器或是投影機，其主要功能係在於顯示影像，一般而言，在影像顯示裝置之一側表面上設有一影像輸入接頭，例如D-sub接頭或是VGA接頭，其主要的目的在於與一電腦主機之影像輸出接頭(D-sub接頭或是VGA接頭)相結合，以便接收該訊號供應源所輸出之影像訊號。

然而，影像顯示裝置本身必須要透過額外的變壓器或電源線的電源供應才能夠執行影像顯示，但目前所有的電腦主機的影像輸出接頭(包括D-sub接頭或VGA接頭)都不具有供電功能，因此影像顯示裝置必須外接一變壓器或電源線，以供應影像顯示裝置之電源需求，其結果將造成使用者在使用上的不方便，以及製造者 在製造上的成本增加。

故需要在電腦主機內設置一種電源輸出之控制電路，容許電腦主機在與外部裝置或設備(例如CRT顯示器、液晶顯示器或是投影機)連接時，能同時提供其所需的電源以減少使用者的不便。

本發明之一實例可提供一種電源輸出之控制電路，其包含：一受控電路，其具有一第一端、一第二端及一第三端；一輸出電路，其具有一第一端及用以輸出一第一電源信號的一第二端；一第一輸入電路，其具有用以接收一第一控制訊號的一第一端及一第二端；以及一第二輸入電路，其具有用以接收一第二控制訊號的一第一端及用以輸出一第二電源信號的一第二端，其中該第一輸入電路的第二端及該第二輸入電路的第二端，分別耦接至該受控電路的第一端及第二端，該受控電路的第三端耦接至該輸出電路的第一端。

本發明之一實例另可提供一種電源輸出之控制電路的控制電路，包括：一第一開關元件、一第二開關元件、一第三開關元件、一二極體、一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端；其中該第一開關元件的第一端耦接至該第一輸入端，用以接收自該第一輸入端輸入的一第一控制訊號，該第一開關元件的第二端耦接至該第三開關元件的第二端，及該第一開關元件的第三端接地；其中該第二開關元件的第一端耦接至該第二輸入端，用以接收自該第二輸入端輸入的一第二控制訊號，該第二開 關元件的第二端耦接至一系統電源，及該第二開關元件的第三端接地；其中該第三開關元件的第一端耦接至該第二開關元件的第二端，該第三開關元件的第二端耦接至該第一輸出端，該第三開關元件的第三端耦接至一系統電源；以及該二極體，耦接於該第二開關元件的第一端與該第二輸出端之間。

結合附圖參閱以下本發明之詳細實例，可得知本發明之其他目的、優點及新穎特徵。

現將詳細參照本發明於隨附圖式中說明之範例。盡其可能，所有圖式中將依相同元件符號以代表相同或類似的部件。

圖1為依據本發明一範例的控制電路100的方塊圖。控制電路100可包含輸入電路110、輸入電路120、受控電路130及輸出電路140，其中該受控電路130分別耦接至該輸入電路110及該輸入電路120，以便接收分別來自輸入電路110及輸入電路120的一第一訊號及一第二訊號，並判斷是否將一電源輸出訊號傳送到耦接至受控電路130的輸出電路140。如果輸出電路140接收到來自受控電路130的電源輸出訊號，則輸出電路140輸出一額定電壓或電流至一負載；否則該輸出電路140不輸出提供任一電壓或電流。

接下來進一步說明控制電路100的電路實施方式，請同時參閱圖1與圖2，圖2為依據本發明一範例的控制電路200的電路圖。請參照圖2，控制電路200可包含受控電路230，其具有第一端c1、 第二端c2及第三端c3；輸出電路240，其具有第一端d1，及用以輸出一第一電源信號的第二端d2；輸入電路210，其具有用以接收一第一控制訊號的第一端a1，及第二端a2；以及輸入電路220，其具有用以接收一第二控制訊號的第一端b1，及用以輸出一第二電源信號的第二端b2，其中該輸入電路210的第二端a2及輸入電路220的第二端b2，分別耦接至受控電路230的第一端c1及第二端c2，受控電路230的第三端c3耦接至輸出電路240的第一端d1。

其中輸入電路210包含開關元件Q1，開關元件Q1的第一端耦接至該輸入電路210的第一端a1，以及開關元件Q1的第三端耦接至一接地端；以及電阻R1，其耦接於開關元件Q1的第二端與輸入電路210的第二端a2之間，電阻R1之阻值在本實施例中可為但不限於一千歐姆(1KΩ)。

其中輸入電路220包含電阻R2，其耦接於輸入電路220的第一端b1與一燈號顯示裝置(P3V3_STBY)之間，電阻R2之阻值在本實施例中可為但不限於1KΩ；電阻R3，其耦接於輸入電路220的第一端b1與該接地端之間，電阻R3之阻值在本實施例中可為但不限於1MΩ；電阻R4，其耦接於輸入電路220的第一端b1與輸入電路220的第二端b2之間，電阻R4之阻值在本實施例中可為但不限於33Ω；以及二極體D1，該二極體D1的陽極端(+)耦接至輸入電路220的第二端b2，該二極體D1的陰極端(-)用來輸出該第二電源信號。

其中受控電路230包含開關元件Q2，開關元件Q2的第一端耦 接至受控電路230的第二端c2，以及開關元件Q2的第三端耦接至一接地端；電阻R5，其耦接於開關元件Q2的第二端與一系統電源VIN之間，電阻R5之阻值在本實施例中可為但不限於10KΩ；以及開關元件Q3，開關元件Q3的第一端耦接至開關元件Q2的第二端，開關元件Q3的第二端耦接至受控電路230的第一端及第三端c3，以及開關元件Q3的第三端耦接至該系統電源VIN。

其中輸出電路240包含電容C1，其耦接於輸出電路240的第一端d1與接地端之間，電容C1之電容值在本實施例中可為但不限於1μF；以及保險絲開關FS1，其耦接於輸出電路240的第一端b1與第二端b2之間。

上述的開關元件Q1、Q2及Q3可以為但不限於NMOS場效電晶體、PMOS場效電晶體、Bipolar電晶體或其他。而當上述的開關元件使用NMOS或PMOS時，上述的開關元件的第一端、第二端及第三端分別對應NMOS或PMOS的閘極、汲極及源極。

圖3A及3B為依據本發明一範例的控制電路的操作方法的流程圖。請同時參照圖2與圖3A，於步驟301中，輸入電路210的輸入端i1接收一第一控制訊號；在步驟302中，當輸入端i1接收到該第一控制訊號，判斷該第一控制訊號為高準位或是低準位，若為高準位，在步驟303中，導通開關元件Q1，則無論該第三開關元件Q3是否導通，在步驟308中，輸出電路240之輸出端o1無任何電源信號輸出，則結束整個控制流程；如果第一控制訊號為低準位，則在步驟304中，將開關元件Q1截止，然後於步驟305中，輸入電路220之輸入端i2接收一第二控制訊號為低準位時， 在步驟306中，輸入電路220之輸出端o2因低準位，故無電源信號輸出，在步驟307中，也因低準位，而截止開關元件Q2，則開關元件Q3也截止，在步驟308中，輸出電路240之輸出端o1無任何電源信號輸出，則結束整個控制流程。

接下來請同時參照圖2與圖3B，於步驟401中，輸入電路210的輸入端i1接收一第一控制訊號為低準位時，則在步驟402中，將開關元件Q1截止，然後於步驟403中，輸入電路220之輸入端i2接收一第二控制訊號為高準位時，在步驟404中，因為開關元件Q2的第一端為高準位，故輸出端o2輸出一第二電源信號，然後在步驟405中，也因為該第二控制訊號為高準位，則開關元件Q2導通，接著開關元件Q3也導通，故在步驟406中，該輸出端o1輸出一第一電源信號，設定完畢，則結束整個控制流程。

在闡述本發明之代表性實例時，本說明書可能已將本發明之操作方法及/或過程呈現為一具體序列之步驟。然而，由於該方法或過程並非依賴於本文該步驟之具體順序，因而該方法或過程不應被限制於該步驟之具體序列。此項技術中之通常知識者應理解，亦可採用其他序列之步驟。因此，本說明書該步驟之具體順序不應被視為係對申請專利範圍之限制。此外，關於本發明之方法及/或過程之申請專利範圍不應被限制於以該順序執行其各步驟，且熟習此項技術者可輕易地理解，該等序列可有所變化且仍屬於本發明之精神及範圍內。

熟習此項技術者應理解，在不背離上述實例之廣泛發明概念之條件下，可對該等實例作出改變。因此，應理解，本發明並非僅 限於所揭示之具體實例，而是旨在涵蓋屬於隨附申請專利範圍所界定之本發明精神及範圍內之所有潤飾。

100‧‧‧控制電路

110‧‧‧輸入電路

120‧‧‧輸入電路

130‧‧‧受控電路

140‧‧‧輸出電路

200‧‧‧控制電路

210‧‧‧輸入電路

220‧‧‧輸入電路

230‧‧‧受控電路

240‧‧‧輸出電路

301‧‧‧輸入電路第一控制訊號

302‧‧‧判斷第一控制訊號是否為低準位

303‧‧‧Q1導通

304‧‧‧Q1截止

305‧‧‧輸入第二控制訊號為低準位

306‧‧‧第二輸出端無任何輸出

307‧‧‧Q2、Q3截止

308‧‧‧第一輸出端無任何輸出

401‧‧‧輸入第一控制訊號為低準位

402‧‧‧Q1截止

403‧‧‧輸入第二控制訊號為高準位

404‧‧‧輸出第二電源信號

405‧‧‧Q2、Q3導通

406‧‧‧輸出第一電源信號

a1、b1、c1、d1‧‧‧第一端

a2、b2、c2、d2‧‧‧第二端

c3‧‧‧第三端

C1‧‧‧電容

D‧‧‧汲極

D1‧‧‧二極體

FS1‧‧‧保險絲開關

G‧‧‧閘極

i1‧‧‧輸入端

i2‧‧‧輸入端

o1‧‧‧輸出端

o2‧‧‧輸出端

Q1、Q2、Q3‧‧‧電晶體

R1、R2、R3、R4、R5‧‧‧電阻

S‧‧‧源極

P3V3_STBY‧‧‧燈號顯示裝置

VIN‧‧‧系統電源

當併同各隨附圖式而閱覽時，即可更佳瞭解本發明之前揭摘要以及上文較佳範例的詳細說明。然應瞭解本發明並不限於所繪之精確排置方式及設備裝置。此外，將瞭解到為了說明之簡單與清楚，顯示於圖式中之元件並不一定依照比例繪製。例如，為清楚之故，某些元件的尺寸相對於其他元件可能有所放大。在各圖式中：圖1為依據本發明之一範例的控制電路的方塊圖；圖2為依據本發明之一範例的控制電路的電路圖；圖3A為依據本發明之一範例的控制電路之操作方法的流程圖；以及。

圖3B為依據本發明之一範例的控制電路之另一操作方法的流程圖。

200‧‧‧控制電路

210‧‧‧第一輸入電路

220‧‧‧第二輸入電路

230‧‧‧受控電路

240‧‧‧輸出電路

Claims (13)

1. 一種電源輸出之控制電路，包含：一受控電路，其具有一第一端、一第二端及一第三端；一輸出電路，其具有一第一端及用以輸出一第一電源信號的一第二端；一第一輸入電路，其具有用以接收一第一控制訊號的一第一端及一第二端；以及一第二輸入電路，其具有用以接收一第二控制訊號的一第一端及用以輸出一第二電源信號的一第二端，其中該第一輸入電路的第二端及該第二輸入電路的第二端，分別耦接至該受控電路的第一端及第二端，該受控電路的第三端耦接至該輸出電路的第一端；以及其中該受控電路包含：一電阻，其耦接於一第一供電電源；一第一開關元件，該第一開關元件的第一端耦接至該受控電路的第二端，該第一開關元件的第二端耦接至該電阻，以及該第一開關元件的第三端接地；以及一第二開關元件，該第二開關元件的第一端耦接至該第一開關元件的第二端，該第二開關元件的第二端耦接至該受控電路的第一端和第三端，以及該第二開關元件的第三端耦接至一第二供電電源，其中，該電阻係耦接於該第一開關元件的第二端與該第一供電電源之間。
2. 如申請專利範圍第1項之控制電路，其中該第一輸入電路包 含：一電阻，其耦接於該第一輸入電路的第二端；以及一開關元件，該開關元件的第一端耦接至該第一輸入電路的第一端，該開關元件的第二端耦接至該電阻，以及該開關元件的第三端接地，其中，該電阻係耦接於該開關元件的第二端與該第一輸入電路的第二端之間。
3. 如申請專利範圍第2項之控制電路，其中該開關元件為一NMOS場效電晶體，該開關元件的第一端、第二端及第三端分別為該NMOS場效電晶體的閘極、汲極及源極。
4. 如申請專利範圍第1項之控制電路，其中該第二輸入電路包含：一第一電阻，其耦接於該第二輸入電路的第一端與一燈號顯示裝置之間；一第二電阻，其耦接於該第二輸入電路的第一端與一接地端之間；以及一第三電阻，其耦接於該第二輸入電路的第一端與該第二輸入電路的第二端之間。
5. 如申請專利範圍第4項之控制電路，其中該第二輸入電路更包含：一二極體，該二極體的陽極端耦接至該第二輸入電路的第二端，該二極體的陰極端用來輸出該第二電源信號。
6. 如申請專利範圍第6項之控制電路，其中該第一開關元件為一NMOS場效電晶體，該第一開關元件的第一端、第二端及 第三端分別為該NMOS場效電晶體的閘極、汲極及源極。
7. 如申請專利範圍第6項之控制電路，其中該第二開關元件為一PMOS場效電晶體，該第二開關元件的第一端、第二端及第三端分別對應該PMOS場效電晶體的閘極、汲極及源極。
8. 如申請專利範圍第6項之控制電路，其中該第一供電電源及該第二供電電源為一系統電源。
9. 如申請專利範圍第1項之控制電路，其中該輸出電路包含：一電容，其耦接於該輸出電路的第一端與一接地端之間；以及一保險絲開關，其耦接於該輸出電路的第一端與第二端之間。
10. 一種電源輸出之控制電路，包括：一第一開關元件、一第二開關元件、一第三開關元件、一二極體、一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端；其中該第一開關元件的第一端耦接至該第一輸入端，用以接收自該第一輸入端輸入的一第一控制訊號，該第一開關元件的第二端耦接至該第三開關元件的第二端，及該第一開關元件的第三端接地；其中該第二開關元件的第一端耦接至該第二輸入端，用以接收自該第二輸入端輸入的一第二控制訊號，該第二開關元件的第二端耦接至一系統電源，及該第二開關元件的第三端接地；其中該第一控制訊號為低準位，而該第二控制訊號為高準位 時，該第二開關元件導通，而該第三開關元件也導通，故該第一輸出端輸出一第一電源信號；其中該第三開關元件的第一端耦接至該第二開關元件的第二端，該第三開關元件的第二端耦接至該第一輸出端，該第三開關元件的第三端耦接至一系統電源，且該第二開關元件的第一端為高準位，該第二輸出端輸出一第二電源信號；其中，耦接至該第二開關元件的第二端的該系統電源以及耦接至該第三開關元件的第三端的該系統電源同時輸入，以及該二極體，耦接於該第二開關元件的第一端與該第二輸出端之間。
11. 如申請專利範圍第11項之控制電路，其中該第一控制訊號為低準位時，則該第一開關元件截止。
12. 如申請專利範圍第11項之控制電路，其中該第一開關元件及該第二開關元件均為一NMOS場效電晶體，該第一開關元件及該第二開關元件其各自的第一端、第二端及第三端分別對應該NMOS場效電晶體的閘極、汲極及源極。
13. 如申請專利範圍第11項之控制電路，其中該第三開關元件為一PMOS場效電晶體，該第三開關元件的第一端、第二端及第三端分別對應該PMOS場效電晶體的閘極、汲極及源極。