TWI497999B - 用於影像感測器之行輸出電路 - Google Patents

Description

用於影像感測器之行輸出電路

本發明大體上係關於影像感測器領域，且更特定言之係關於在影像感測器中之行輸出電路。

諸如互補金屬氧化物半導體影像感測器之影像感測器自一像素陣列輸出影像信號至行輸出電路。圖1係根據先前技術之一第一行輸出電路之一示意圖。在一像素陣列100中之各像素行電連接至一取樣及保持電路102。為簡潔起見，圖1中僅展示一取樣及保持電路。電容器104係經由開關108各電連接至行輸出線106。各電容器104係透過諸開關112之一者電連接至一各自局域匯流排110且經由諸開關116之一者最終電連接至一各自全域匯流排114。放大器118連接至全域匯流排114且接收儲存於電容器104上之信號。

當從像素陣列100中讀出聚積電荷時，通常同時將一像素列之重設信號儲存於在取樣及保持電路102中之一電容器104上且將影像信號儲存於另一電容器104上。串列地執行讀出電容器104上之該等經儲存電荷。為了自連接至行線106之電容器104讀出電荷，首先將局域匯流排110及全域匯流排114預充電至一參考電壓以防止「記憶體」效應而免於從前一行中讀出電荷。接著閉合開關112及116中之適當開關，且在該等電容器104與該等全域匯流排114之寄生電容之間重新分配已儲存之電容器電荷。然而，由相對較長之全域匯流排產生之寄生電容減小已恢復信號之增益。為了補償此經減小之增益，施加一增益於從放大器118中讀出之電荷。該經施加之增益增加雜訊位準及信號位準，此係一非期望之結果，因為該雜訊使所擷取之影像的品質降級。

圖2係根據先前技術之一第二行輸出電路之一示意圖。再者，在一像素陣列200中之各像素行電連接至一取樣及保持電路202。為簡潔起見，圖2中僅展示一取樣及保持電路。各取樣及保持電路202包含分別經由開關208各電連接至像素行匯流排206之一對電容器204。各電容器204電連接至一各自緩衝放大器210以儲存來自電容器204之電荷且使在該等電容器204上之信號與局域匯流排212隔離。該等緩衝放大器210係透過開關214電連接至局域匯流排212且經由開關218最終電連接至全域匯流排216。

使用結合圖1所描述之相同方法從像素陣列200中讀出聚積電荷。在圖2中之該等緩衝放大器210係以與一像素行的寬度相同的寬度構建，該寬度通常係極小。由於熟習放大器雜訊與電晶體大小係逆相關，故此等緩衝器所需之極小的大小嚴重折衷其等雜訊及速度效能。例示一N個像素陣列之一2*N個緩衝器所需的空間係此方法之另一缺點。

在一影像感測器中之一像素陣列包含以列及行配置之多個像素，其中各像素行電連接至一行輸出線。一取樣及保持電路電連接至各行輸出線。在根據本發明之一實施例中，各取樣及保持電路包含用於接收且儲存一信號電壓之一電容器及用於接收且儲存一重設電壓之一第二電容器。

該等取樣及保持電路被劃分成相異群組，其中各群組包含兩個或兩個以上取樣及保持電路。一對緩衝器電連接至各相異群組。一全域匯流排接收來自緩衝器之至少一部分之該等信號電壓且另一全域匯流排接收來自其他緩衝器之至少一部分之該等重設電壓。該等全域匯流排可包含一或多個信號線。

該影像感測器可包含於一影像擷取裝置中。

參考下列圖式更好地理解本發明之實施例。該等圖式之元件未必係相對於彼此按比例繪製。

在整個說明書及申請專利範圍中，下列術語採用與本文明確相關聯之意義，除非上下文有明確指示。「一」、「一個」及「該」的意義包含複數引用，「在...中」的意義包含「在...中」及「在...上」。術語「連接」意謂已連接項之間之一直接電連接，或透過一或多個被動或主動中間裝置之一間接連接。術語「電路」意謂一單一組件或複數個組件。術語「信號」意謂至少一電流、電壓或資料信號。

參考圖式，在全部視圖中相同數字指示相同部件。

圖3為根據本發明之一實施例中之一影像擷取裝置之一簡化方塊圖。影像擷取裝置300係實施為圖3中之一數位相機。熟悉此項技術者應認知數位相機僅為影像擷取裝置之一實例，其可利用合併本發明的一影像感測器。其他類型之影像擷取裝置(舉例而言諸如蜂巢式電話相機、掃描器及數位視訊攝錄影機)可與本發明一起使用。

在數位相機300中，來自一主場景之光302係輸入至一成像台304。成像台304可包含諸如一透鏡、一中性密度濾光器、一光圈及一快門之習知元件。光302係藉由成像台304聚焦以在影像感測器306上形成一影像。影像感測器306藉由將入射光轉換為電信號而擷取一或多個影像。數位相機300進一步包含處理器308、記憶體310、顯示器312及一或多個額外輸入/輸出(I/O)元件314。雖然在圖3之該實施例中顯示為個別元件，但是成像台304可與影像感測器306及可能地數位相機300之一或多個額外元件整合，以形成一相機模組。舉例而言，一處理器或一記憶體可在根據本發明之實施例中與一相機模組中之影像感測器306整合。

舉例而言，處理器308可實施為一微處理器、一中央處理單元(CPU)、一特殊應用積體電路(ASIC)、一數位信號處理器(DSP)，或其他處理裝置，或多個此等裝置之組合。成像台304及影像感測器306之多種元件可由自處理器308供應之時序信號或其他信號控制。

記憶體310可經組態為任一類型之記憶體，舉例而言諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、快閃記憶體、基於磁碟之記憶體、可抽換式記憶體、或以任一組合之其他類型的儲存元件。由影像感測器306擷取之一給定影像可藉由處理器308而儲存於記憶體310中且呈現於顯示器312上。顯示器312通常係一主動矩陣彩色液晶顯示器(LCD)，然而可使用其他類型之顯示器。該等額外I/O元件314可包含(例如)多種螢幕上控制項、按鈕或其他使用者介面、網路介面或記憶卡介面。

應明白，展示於圖3中之數位相機可包括熟悉此項技術者所知類型的諸額外或替代元件。本文中未特定展示或描述之元件可能係選自此項技術中已知的元件。如先前所注意，本發明可在很多種影像擷取裝置中實施。本文所描述之該等實施例之某些態樣亦可至少部分以由一影像擷取裝置之一或多個處理元件所執行之軟體的形式實施。熟悉此項技術者將明白；在本文所提供之教示下，此軟體可以一簡單方式實施。

現在參考圖4，其展示在根據本發明之一實施例中之一影像感測器之一俯視圖之一方塊圖。影像感測器306包含通常以列及行配置、形成一像素陣列402之若干像素400。影像感測器306進一步包含行解碼器404、列解碼器406、數位邏輯408、多個類比或數位輸出電路410，及時序產生器412。在像素陣列402中之各像素行400電連接至一輸出電路410。時序產生器412產生自像素陣列402讀出信號所需之信號。如稍後將結合圖6至圖8之描述，可在兩個或兩個以上像素行之間共用該輸出電路之部分。

在根據本發明之一實施例中，影像感測器306係實施為一x-y可定址影像感測器，舉例而言諸如一互補金屬氧化物半導體(CMOS)影像感測器。因此，行解碼器404、列解碼器406、數位邏輯408、類比或數位輸出通道410及時序產生器412係實施為操作性地連接至像素陣列400之標準CMOS電子電路。

與像素陣列402之取樣及讀出以及對應影像資料的處理相關聯之功能性可至少部分以儲存於記憶體310(見圖3)中且由處理器308執行之軟體的形式實施。該取樣及讀出電路之部分可配置於影像感測器306外部或(舉例而言)連同像素陣列402成一體地形成於具有該像素陣列之光偵測器及其他元件的一共同積體電路上。熟悉此項技術者將認知可在根據本發明之其他實施例中實施其他周邊電路組態或架構。

圖5係在根據本發明之一實施例中適用於影像感測器306中之一像素及行輸出電路之一示意圖。像素400包含光偵測器500、轉移閘極502、電荷轉電壓轉換機構504、放大器506、重設電晶體508、電位V_DD 510及列選擇電晶體512。列選擇電晶體512之一源極/汲極連接至放大器506之一源極/汲極且列選擇電晶體512之另一源極/汲極連接至行輸出線514。重設電晶體508之一源極/汲極及放大器506之一源極/汲極係維持在電位V_DD 510處。重設電晶體508之另一源極/汲極及放大器506之閘極連接至電荷轉電壓轉換機構504。

光偵測器500回應於光照射像素陣列402(圖4)而收集電荷載子。使用轉移閘極502來將該等聚積電荷載子自光偵測器500轉移至電荷轉電壓轉換機構504。電荷轉電壓轉換機構504將電荷轉換為一電壓信號。電荷轉電壓轉換機構504在根據本發明之一實施例中係經組態為一浮動擴散。

放大器506放大在電荷轉電壓轉換機構504中之電壓。放大器506在根據本發明之一實施例中係實施為一源極隨耦電晶體。在讀出像素之前，使用重設電晶體508來重設電荷轉電壓轉換機構504至電位V_DD 510。使用列選擇電晶體512以在像素陣列402中選擇一像素列。當列選擇電晶體512為作用中時，在放大器506上之電壓被轉移至行輸出線514且傳輸至取樣及保持電路516。

當該電荷轉電壓轉換機構504被重設至一已知電位時，閉合開關S1，自電荷轉電壓轉換機構504讀取一重設電壓且將該重設電壓儲存於電容器518上。其後，由光偵測器500聚積之電荷被轉移至電荷轉電壓轉換機構504。斷開開關S1，閉合開關S2且自電荷轉電壓轉換區域504讀取一信號電壓。該信號電壓係儲存於電容器520上。接著斷開開關S2以使取樣及保持電路516與像素400電隔離。此讀出程序對於在像素陣列402(圖4)中之一像素列中之所有像素而言通常係同時發生。

接著該等電壓可用於從取樣及保持電路516中讀出，一次一個取樣及保持電路(亦即，一串列讀出)。在讀出一給定行之前，閉合開關S7及S8接著將其等斷開以將小的局域匯流排寄生電容預充電至一參考電壓以防止「記憶體」效應而免於讀出該前一行。接著閉合開關S3及S4且儲存於電容器518、520上之電壓被轉移至局域匯流排522。在圖5實施例中，局域匯流排522包含兩個信號線，其中開關S3電連接至一信號線且開關S4電連接至另一信號線。因此，連接至開關S3之信號線接收信號電壓，而連接至開關S4之信號線接收重設電壓。

緩衝放大器524、526係各連接至局域匯流排522中之該等信號線之一者。緩衝放大器524接收來自電容器518之電壓且緩衝放大器526接收來自電容器520之電壓。緩衝放大器524、526經由開關S5、S6將該等電壓傳遞至全域匯流排528上。在圖5實施例中，全域匯流排528包含兩個信號線，其中緩衝放大器524電連接至一信號線且緩衝放大器526電連接至另一信號線。緩衝放大器524、526在根據本發明之一實施例中係實施為單位增益放大器。

時序產生器412(圖4)可在根據本發明之一實施例中產生信號，以用於在該像素陣列402中選擇像素400，用於將電荷自該光偵測器500轉移至該電荷轉電壓轉換區域504，以用於重設像素且用於斷開並閉合開關S1至S8。在根據本發明之其他實施例中，此等信號之一些或全部可在一影像擷取裝置中產生且經傳輸至影像感測器306。僅以實例的方式，可使用圖3中之處理器308來提供此等信號之一些或全部至影像感測器306。

雖然圖5僅描繪一像素400及取樣及保持電路516，熟悉此項技術者將認知多個像素(例如，一像素行)連接至行輸出線514，且一典型影像感測器包含用於各行輸出線514之一取樣及保持電路。此外，可在根據本發明之其他實施例中不同地實施像素400。僅以實例的方式，像素400可經組態為一個三電晶體(3T)像素或可利用一共用像素架構。

現在參考圖6，其展示在根據本發明之一實施例中之多個行輸出電路412之一配置之一示意圖。一像素陣列(圖6中未展示)之行輸出線514連接至取樣及保持電路516a、516b。各取樣及保持電路包含開關S1、S2、S3、S4且如圖5所示而組態之電容器518、520。

在圖6所示之實施例中，局域匯流排522包含四個信號線，其中緩衝放大器524、526電連接至在局域匯流排522中之各自信號線。該等取樣及保持電路516a、516b之各輸出係電連接至該等信號線之一各別者。因此，連接至緩衝放大器524之該兩個信號線之一者接收該等信號電壓，而連接至緩衝放大器524之另一信號線接收來自連接至緩衝放大器524之該等取樣及保持電路之該等重設電壓。類似地，連接至緩衝放大器526之該兩個信號線之一者接收該等信號電壓，而連接至緩衝放大器526之另一信號線接收來自連接至緩衝放大器526之該等取樣及保持電路之該等重設電壓。

取樣及保持電路516a、516b被劃分成諸群組600。在圖6所示之該實施例中，在各群組600中之該等取樣及保持電路516a電連接至緩衝放大器526，而取樣及保持電路516b電連接至緩衝放大器524。

全域匯流排528a、528b各包含兩個信號線。各取樣及保持電路516a、516b之該等輸出係經由開關602連接至全域匯流排528a、528b中之各別信號線。在圖6所示之該實施例中，緩衝放大器526之該等輸出電連接至全域匯流排528a中之該等信號線，而緩衝放大器524之該等輸出電連接至全域匯流排528b中之該等信號線。

差動放大器604、606分別電連接至全域匯流排528a、528b。在根據本發明之一實施例中，各差動放大器604、606計算來自一取樣及保持電路之該信號電壓與該重設電壓之間之一差值信號。可使用任一類型之差動放大器實施差動放大器604、606。可在根據本發明之一實施例中使用之一例示性差動放大器係一可程式化增益放大器。

圖5之該行輸出電路比先前技術行輸出電路(諸如圖2所繪示之該等行電路)具有更少雜訊及更高空間效率。對於M個行電路僅需一緩衝放大器524、526，其中M係大於1之一整數。僅以實例的方式，在根據本發明之一實施例中，M等於64。在根據本發明之其他實施例中，M可等於一不同值。

圖5之該行輸出電路由于需要較少緩衝放大器，藉此允許該等緩衝放大器更大且具有較高雜訊效能，而比圖2先前技術行電路具有更少雜訊。圖5之該行輸出電路比圖1之先前技術行電路具有更少雜訊，此係因為該等局域緩衝器524及526使該等全域匯流排528之相對較大之寄生電容與該等全域匯流排528隔離。如先前所述，在圖1之先前技術行電路中，已恢復之信號之增益係藉由該等全域匯流排之寄生電容而衰減。必須施加增益以補償此衰減，其增加該已恢復之信號中之雜訊。

圖7係在根據本發明之一實施例中適用於影像感測器306中之一第二行輸出電路之一示意圖。來自像素陣列702之行輸出線700連接至取樣及保持電路1、2、3、...、126、127、...、n。在根據本發明之一實施例中，各取樣及保持電路係經組態類似於展示於圖5中之取樣及保持電路516。

在展示於圖7中之該實施例中，緩衝放大器704、706、708、710之一輸入電連接至局域匯流排712。為簡潔起見，局域匯流排712係描繪為單端。全域匯流排714、716、718、720分別電連接至緩衝放大器704、706、708、710之一輸出。為簡潔起見，全域匯流排714、716、718、720亦係描繪為單端。全域匯流排714、716電連接至類比轉數位通道722，而全域匯流排718、720電連接至類比轉數位通道724。類比轉數位通道722、724在全域匯流排714、716、718、720上接收該等類比電壓信號且轉換該等信號為數位信號。

圖8係在根據本發明之一實施例中之第二行輸出電路之一更詳細示意圖。代表性取樣及保持電路63、64、65、66係各連接至一行輸出線(圖8中未展示)及局域匯流排712a、712b。在根據本發明之一實施例中，各取樣及保持電路係經組態類似於展示於圖5中之取樣及保持電路516。

取樣及保持電路63、64、65、66分別電連接至緩衝放大器704、706、708、710。緩衝放大器704之輸出係經由全域匯流排714a、714b電連接至差動放大器800，而緩衝放大器706之輸出係經由全域匯流排716a、716b電連接至差動放大器800。緩衝放大器708之輸出係經由全域匯流排718a、718b電連接至差動放大器802，而緩衝放大器710之輸出係經由全域匯流排720a、720b電連接至差動放大器802。在展示於圖8中之該實施例中，差動放大器800、802接收來自各取樣及保持電路之一重設電壓及一信號電壓且自該信號電壓減去該重設電壓。在根據本發明之一實施例中，差動放大器800、802係經組態為具有雙重取樣電容器之可程式化增益放大器。

差動放大器800、802之輸出分別電連接至放大器804、806。在根據本發明之一實施例中，放大器804、806係經組態為可程式化增益放大器。放大器804、806之輸出電連接至類比轉數位轉換器(ADC)808。在根據本發明之一實施例中，ADC 808係實施為具有兩個通道810、812及一單一時脈相位。且最終，ADC 808之輸出電連接至選擇器電路814。在根據本發明之一實施例中，選擇器電路814係經組態為一數位多工器。

兩個類比轉數位通道722、724及選擇器電路814的使用提供串列讀出相位之平行(並列轉串列轉換)，藉此增加該影像感測器之讀出速度。在根據本發明之一實施例中，兩個類比轉數位通道722、724及一選擇器電路814係定位於一像素陣列之頂部及底部。因此，各類比轉數位通道自在該像素陣列中之該等像素之四分之一像素接收該等電壓信號。根據本發明之其他實施例可使用任意數目之差動放大器、放大器或選擇器電路以自一像素陣列接收信號。

展示於圖7及圖8中之該等實施例可使用一相對短之預充電相位(PC)及一較長讀出相位。在此情況下，各放大器800、802具有更多可用時間以安定於該讀出相位中，故減小各放大器所需之頻寬。此允許減小功率消耗及雜訊。圖9繪示放大器800之一例示性時序圖。相對於一40兆赫茲50%作用時間循環單一通道放大器，該可用取樣及保持電路設定時間在圖9實施例中係增至三倍。此產生放大器800所需之頻寬之一三分之二的減小。熟習一放大器所需之供應電流按所需頻寬的面積定大小。因此，在此實施例中以1/3頻寬操作之放大器相較於以先前技術全頻寬操作之一放大器需要1/9電流。因此，用於雙通道差動放大器800、802之總電流係一先前技術40兆赫茲50%作用時間循環單一通道放大器所需之電流之2/9或22%。

現在參考圖10，其展示描繪在根據本發明之一實施例中用於自一像素陣列讀出信號之一方法之一流程圖。在根據本發明之一實施例中，一取樣及保持電路電連接至該像素陣列之各行輸出線。該等取樣及保持電路被劃分成M個群組，其中各群組包含兩個或兩個以上取樣及保持電路。M係大於1之一整數。

首先，來自在該像素陣列中之一像素列之電壓信號或影像信號被傳輸至該等取樣及保持電路，如方塊1000所示。在根據本發明之一實施例中，該等取樣及保持電路係經組態為展示於圖5中之取樣及保持電路516。

其次，在方塊1002選擇在取樣及保持電路之各群組中之一取樣及保持電路。該等局域匯流排係經預充電且將該等信號自該等已選擇之取樣及保持電路傳輸至連接至取樣及保持電路之各群組之該緩衝放大器(方塊1004)。將該等信號自該等取樣及保持電路傳輸至連接至該等取樣及保持電路之一或多個差動放大器(方塊1006)。該等信號可串列地或並列地傳輸至該等緩衝放大器，其中當並列傳輸時同時傳輸該等信號之一些或全部。圖7及圖8繪示一輸出結構，其可用來並列地傳輸來自該等緩衝放大器之信號。

接著在方塊1008作出來自全部像素或全部所需像素之信號是否已被讀出之一判定。若否，則處理程序通過至方塊1010，其中在各群組中選擇一新取樣及保持電路。接著該方法回到方塊1004且重複直至從該像素陣列中讀出全部所需信號。

0、1、2、3．．．取樣及保持電路

30、31、32、33、34、35．．．取樣及保持電路

62、63、64、65、66、67．．．取樣及保持電路

94、95、96、97、98、99．．．取樣及保持電路

100．．．像素陣列

102．．．取樣及保持電路

104．．．電容器

106．．．行輸出線

108．．．開關

110．．．局域匯流排

112．．．開關

114．．．全域匯流排

116．．．開關

118．．．放大器

126、127．．．取樣及保持電路

200．．．像素陣列

202．．．取樣及保持電路

204．．．電容器

206．．．行輸出線

208．．．開關

210．．．放大器

212．．．局域匯流排

214．．．開關

216．．．全域匯流排

218．．．開關

300．．．影像擷取裝置

302．．．光

304．．．成像台

306．．．影像感測器

308．．．處理器

310．．．記憶體

312．．．顯示器

314．．．額外輸入/輸出(I/O)元件

400．．．像素

402．．．像素陣列

404．．．行解碼器

406．．．列解碼器

408．．．數位邏輯

410．．．多個類比或數位輸出電路

412．．．時序產生器

500．．．光偵測器

502．．．轉移閘極

504．．．電荷轉電壓轉換機構

506．．．放大器

508．．．重設電晶體

510．．．電位V_DD

512．．．列選擇電晶體

514．．．行輸出線

516．．．取樣及保持電路

518．．．電容器

520．．．電容器

522．．．局域匯流排

524．．．緩衝放大器

526．．．緩衝放大器

528．．．全域匯流排

600．．．取樣及保持電路群組

602．．．開關

604．．．差動放大器

606．．．差動放大器

700．．．行輸出線

702．．．像素陣列

704．．．緩衝放大器

706．．．緩衝放大器

708．．．緩衝放大器

710．．．緩衝放大器

712．．．局域匯流排

714．．．全域匯流排

716．．．全域匯流排

718．．．全域匯流排

720．．．全域匯流排

722．．．類比轉數位通道

724．．．類比轉數位通道

800．．．差動放大器

802．．．差動放大器

804．．．放大器

806．．．放大器

808．．．類比轉數位轉換器

810．．．通道

812．．．通道

814．．．選擇器電路

圖1係根據先前技術之一第一行輸出電路之一示意圖；

圖2係根據先前技術之一第二行輸出電路之一示意圖；

圖3係在根據本發明之一實施例中之一影像擷取裝置之一簡化方塊圖；

圖4係在根據本發明之一實施例中之一影像感測器之一俯視圖之一方塊圖；

圖5係適用於在根據本發明之一實施例中之影像感測器306之一像素及第一行輸出電路之一示意圖；

圖6係在根據本發明之一實施例中之多個行輸出電路之一示意圖；

圖7係適用於在根據本發明之一實施例中之影像感測器306之一第二行輸出電路之一示意圖；

圖8係在根據本發明之一實施例中之第二行輸出之一更詳細示意圖；

圖9繪示圖8中之放大器800之一例示性時序圖；及

圖10係描繪根據本發明之一實施例中之用於自一像素陣列讀出信號之一方法之一流程圖。

514．．．行輸出線

516a．．．取樣及保持電路

516b．．．取樣及保持電路

522．．．局域匯流排

524．．．緩衝放大器

526．．．緩衝放大器

528a．．．全域匯流排

528b．．．全域匯流排

600．．．取樣及保持電路群組

602．．．開關

604．．．差動放大器

606．．．差動放大器

Claims (14)

1. 一種影像感測器，其包括：一像素陣列，其包含以列及行配置之複數個像素，其中在各行中之該等像素電連接至一行輸出線；複數個取樣及保持電路，各取樣及保持電路電連接至一各別行輸出線，其中各取樣及保持電路包含用於接收一信號電壓之一第一電容器及用於接收一重設電壓之一第二電容器；複數對緩衝放大器，其中各對緩衝放大器電連接至兩個或兩個以上取樣及保持電路之一相異群組；用於接收來自該等緩衝放大器之至少一部分之信號電壓及重設電壓之一第一全域匯流排；及用於接收來自其他緩衝放大器之至少一部分之信號電壓及重設電壓之一第二全域匯流排。
2. 如請求項1之影像感測器，其進一步包括至少一差動放大器，該至少一差動放大器電連接至該第一全域匯流排及該第二全域匯流排，該差動放大器用於接收一信號電壓及一重設電壓且用於判定該信號電壓與該重設電壓之間之一差值。
3. 如請求項1之影像感測器，其中該第一全域匯流排及該第二全域匯流排各包括兩個信號線。
4. 如請求項3之影像感測器，其中至少一差動放大器連接至在該第一全域匯流排及該第二全域匯流排中之該四個信號線且經組態以提供一並列轉串列轉換。
5. 如請求項1之影像感測器，其進一步包括用於接收來自該複數對緩衝放大器中之一緩衝放大器之至少一部分之影像信號之一第三全域匯流排，及用於接收來自該複數對緩衝放大器中之其他緩衝放大器之至少一部分之重設信號之一第四全域匯流排。
6. 如請求項1之影像感測器，其中：各對緩衝放大器電連接至兩個或兩個以上取樣及保持電路之一相異群組，使得該對緩衝放大器中之一第一緩衝放大器電連接至該群組中之該等取樣及保持電路之一第一部分，且使得該對緩衝放大器中之一第二緩衝放大器電連接至該群組中之該等取樣及保持電路之一第二部分；該第一全域匯流排係用於接收來自各對緩衝放大器中之該第一緩衝放大器之信號電壓及重設電壓；及該第二全域匯流排係用於接收來自各對緩衝放大器中之該第二緩衝放大器之信號電壓及重設電壓。
7. 如請求項6之影像感測器，其進一步包括電連接至該第一全域匯流排之一第一差動放大器及電連接至該第二全域匯流排之一第二差動放大器，其中該第一差動放大器用於接收來自該第一全域匯流排之一信號電壓及一重設電壓且用於判定來自該第一全域匯流排之該信號電壓與該重設電壓之間之一差值，及其中該第二差動放大器用於接收來自該第二全域匯流排之一信號電壓及一重設電壓且用於判定來自該第二全域匯流排之該信號電壓與該 重設電壓之間之一差值。
8. 一種影像擷取裝置，其包括如請求項1之影像感測器。
9. 如請求項8之影像擷取裝置，其進一步包括至少一差動放大器，該至少一差動放大器電連接至用於接收一信號電壓及一重設電壓且用於判定該信號電壓與該重設電壓之間之一差值之該第一全域匯流排及該第二全域匯流排。
10. 如請求項8之影像擷取裝置，其中該第一全域匯流排及該第二全域匯流排各包括兩個信號線。
11. 如請求項10之影像擷取裝置，其中至少一差動放大器連接至在該第一全域匯流排及該第二全域匯流排中之該四個信號線且經組態以提供一並列轉串列轉換。
12. 如請求項8之影像擷取裝置，其進一步包括用於接收來自該複數對緩衝放大器中之一緩衝放大器之至少一部分之影像信號之一第三全域匯流排，及用於接收來自該複數對緩衝放大器中之其他緩衝放大器之至少一部分之重設信號之一第四全域匯流排。
13. 一種用於自在一影像感測器中之一像素陣列讀出信號之方法，其中取樣及保持電路接收來自該像素陣列中之像素之一部分之該等信號且該等取樣及保持電路被劃分成M個群組，其中M係大於1之一整數，該方法包括：將信號自像素之該部分傳輸至該等取樣及保持電路；在各群組中選擇一取樣及保持電路；將信號電壓及重設電壓自該等已選擇之取樣及保持電 路傳輸至電連接至各群組之一緩衝放大器；及將該等信號電壓及重設電壓自該等緩衝放大器傳輸至一或多個差動放大器。
14. 如請求項13之方法，其進一步包括：判定是否已將來自所需數目之像素的該等信號電壓及重設電壓傳輸至該一個或多個差動放大器；若還未將所有的該等信號電壓及重設電壓傳輸至該一或多個差動放大器，則在各群組中重複選擇一個取樣及保持電路，將信號電壓及重設電壓自該等已選擇之取樣及保持電路傳輸至電連接至各群組之一緩衝放大器，且將該等信號電壓及重設電壓自該等緩衝放大器傳輸至一或多個差動放大器直至已將來自所有的該等像素之信號電壓及重設電壓傳輸至該一或多個差動放大器。