TWI497318B - 辨識刀鋒式裝置之記憶體供包括此刀鋒式裝置之分區的作業系統用之技術 - Google Patents

辨識刀鋒式裝置之記憶體供包括此刀鋒式裝置之分區的作業系統用之技術 Download PDF

Info

Publication number
TWI497318B
TWI497318B TW103110306A TW103110306A TWI497318B TW I497318 B TWI497318 B TW I497318B TW 103110306 A TW103110306 A TW 103110306A TW 103110306 A TW103110306 A TW 103110306A TW I497318 B TWI497318 B TW I497318B
Authority
TW
Taiwan
Prior art keywords
processor
sfw
memory
blade device
blade
Prior art date
Application number
TW103110306A
Other languages
English (en)
Other versions
TW201502805A (zh
Inventor
Derek Schumacher
Sylvia K Myer
Russ W Herrell
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201502805A publication Critical patent/TW201502805A/zh
Application granted granted Critical
Publication of TWI497318B publication Critical patent/TWI497318B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)

Description

辨識刀鋒式裝置之記憶體供包括此刀鋒式裝置之分區的作業系統用之技術
本發明係有關於辨識刀鋒式裝置之記憶體供包括此刀鋒式裝置之分區的作業系統用之技術。
 發明背景
刀鋒式系統可包括安裝於一刀鋒式殼體中的多個刀鋒式裝置。例如該等刀鋒式裝置各自可具有一刀鋒式伺服器。於若干實施例中，一使用者可設定該刀鋒式系統之一分區包括安裝於該刀鋒式殼體中的該等刀鋒式裝置中之一者、數者、或全部。於此等實施例中，該分區可跑一作業系統(OS)及可以該OS跑應用程式。
依據本發明之一實施例，係特地提出一種以包含指令之一系統韌體(SFW)案例編碼之非過渡機器可讀取儲存媒體，該等指令可由一刀鋒式系統之一第一刀鋒式裝置的一第一邏輯處理器執行以：針對該刀鋒式系統之一分區存取分區組態資訊，該分區以執行一作業系統(OS)且包括 該第一刀鋒式裝置，及包括一第二邏輯處理器之一第二刀鋒式裝置，其中該等第一及第二邏輯處理器係操作為不同SFW域之部分；辨識與該第一邏輯處理器相聯結的該第一刀鋒式裝置之可用記憶體給該第二刀鋒式裝置，其中該第二刀鋒式裝置係將使得該第一刀鋒式裝置之該經識別的記憶體為由該OS所可利用；及應答於一決定該分區組態資訊指示該第一刀鋒式裝置為一擴充刀鋒式裝置，將該第一邏輯處理器置於一SFW執行模式，其中當該OS係藉至少該第二邏輯處理器執行時，該第一邏輯處理器係執行該SFW案例之指令。
100、200、300‧‧‧刀鋒式系統
108、208、308‧‧‧分區
110‧‧‧分區管理器
115‧‧‧作業系統(OS)
120、280‧‧‧機器可讀取儲存媒體
121、281、321、381‧‧‧系統韌體(SFW)案例
122、124、126、322、324、326、328、329、372、374、382、384、386、388‧‧‧指令
130、140、230、240、330、340、390‧‧‧刀鋒式裝置
132、142、232、242、332、342‧‧‧邏輯處理器
134、144、234、244、334、344‧‧‧記憶體
135、145、235、245、335、345‧‧‧經辨識的記憶體、可用的記憶體
150、170、250、270、350、370‧‧‧服務處理器
152、172、252、272、352、372‧‧‧服務記憶體
154、254、274、354、374‧‧‧分區組態資訊
160、162、360、362‧‧‧系統韌體(SFW)域
205、305‧‧‧刀鋒式殼體
233、243‧‧‧節點控制器
256、356‧‧‧描述
258‧‧‧路由資訊
330‧‧‧擴充刀鋒式裝置
331、341‧‧‧記憶體控制器
340‧‧‧運算刀鋒式裝置
365‧‧‧記憶體區域
366‧‧‧高階組態及功率介面(ACPI)表
380‧‧‧韌體記憶體
400、500‧‧‧方法
405-430、505-555‧‧‧操作
後文詳細說明部分參考附圖，附圖中：圖1為將一第一邏輯處理器置於一系統韌體(SFW)執行模式同時一作業系統(OS)係藉至少一第二邏輯處理器執行之刀鋒式系統實施例之方塊圖；圖2為將一分區之多個邏輯處理器置於一SFW執行模式同時一OS係藉該分區之另一個邏輯處理器執行之刀鋒式系統實施例之方塊圖；圖3為將該系統之一分區之一邏輯處理器置於一SFW執行模式且使得與該邏輯處理器相聯結的記憶體為由該分區之一OS所可利用之一系統實施例之方塊圖；圖4為於使用一第二邏輯處理器執行一OS期間，保持一第一邏輯處理器於一系統管理模式(SMM)之方法實施例之流程圖；及 圖5為使得一分區之組配成於不同SFW域操作的第一及第二邏輯處理器之記憶體為由該分區之一OS所可利用之方法實施例之流程圖。
 較佳實施例之詳細說明
如前記，刀鋒式系統之一分區可跑作業系統(OS)及使用OS跑應用程式。執行該OS之該分區可包括多個刀鋒式裝置，各自包括邏輯處理器及記憶體。各個邏輯處理器可包括於一積體電路(IC)(例如晶片)上。包括至少一個中央處理單元(CPU)之一IC於此處可稱作為一「CPU IC」。於若干實施例中，除了邏輯處理器之外，一CPU IC可包括至少一個集積式記憶體控制器以管理該刀鋒式裝置之記憶體。於此等實施例中，一CPU IC之一記憶體控制器能夠管理相當有限量的記憶體，其可限制於一刀鋒式裝置上可用的記憶體量，及如此限制分區中之記憶體量。
藉增加額外刀鋒式裝置至一分區，可增加更多記憶體至該分區。但針對由該OS跑的某些應用程式，授權成本可能根據該應用程式可用的邏輯處理器之數目運算。如此，增加刀鋒式裝置至一分區由於該增加的刀鋒式裝置之邏輯處理器之可利用性，可能實質上增加了某些應用程式的授權成本。
為了解決此等問題，此處描述之實施例可有關於一刀鋒式系統之一分區，於該處該分區係執行一OS，且包含擴充及運算刀鋒式裝置分別地包括第一及第二邏輯處理 器，其中該等第一及第二邏輯處理器係於不同系統韌體(SFW)域操作。此處描述之實施例可將該擴充刀鋒式裝置之第一邏輯處理器置於SFW執行模式，其中該第一邏輯處理器係將執行該SFW案例之指令，而該OS係藉該運算刀鋒式裝置之至少第二邏輯處理器執行。此處描述之實施例可進一步使得與該第一邏輯處理器相聯結的該擴充刀鋒式裝置之記憶體為由該OS所可利用。
藉將該等第一及第二邏輯處理器置於不同SFW域，及不識別該第一邏輯處理器給該OS，此處描述之實施例可使得該分區之該OS利用該擴充刀鋒式裝置之記憶體，而不會將該擴充刀鋒式裝置之該第一邏輯處理器暴露於該OS或由該OS跑的應用程式。如此，此處描述之實施例可允許一分區使用一擴充刀鋒式裝置之記憶體跑一OS及應用程式，而該擴充刀鋒式裝置之邏輯處理器不會增加應用程式的授權成本。
於此處描述的實施例中，於藉該分區執行該OS期間，將一擴充刀鋒式裝置之邏輯處理器置於一SFW執行模式，該(等)邏輯處理器可維持可用以執行一SFW案例之指令以例如，收集於該擴充刀鋒式裝置之錯誤資訊，或否則在該SFW案例之指令之控制之下管理該擴充刀鋒式裝置的資源，同時維持為由該OS所不可利用。
此外，藉由於不同SFW域操作該等擴充及運算刀鋒式裝置之邏輯處理器，此處描述之實施例可允許該分區利用具有不同設計的邏輯處理器之擴充及運算刀鋒式裝 置。於此等實施例中，擴充刀鋒式裝置可包括比一運算刀鋒式裝置之邏輯處理器更廉價的邏輯處理器。藉此方式，此處描述之實施例可使得一分區之記憶體可由比較該運算刀鋒式裝置更價廉的一擴充刀鋒式裝置提供的記憶體加以補充。
現在參考附圖，圖1為將一第一邏輯處理器132置於一系統韌體(SFW)執行模式同時一作業系統(OS)係藉至少一第二邏輯處理器142執行之刀鋒式系統100實施例之方塊圖。於此處描述的實施例中，一刀鋒式系統可為包含一刀鋒式殼體及架設於該刀鋒式殼體中之至少一個刀鋒式裝置的一運算系統。於圖1之實施例中，刀鋒式系統100包含各自架設於刀鋒式系統100之一刀鋒式殼體中的刀鋒裝置130及140。刀鋒式系統100可使用刀鋒裝置130及140各自之資源跑一OS 115。舉例言之，OS 115可由刀鋒式系統100包括至少刀鋒裝置130及140的一分區108跑。
如此處使用，「刀鋒式裝置」可為包含記憶體及至少一個邏輯處理器且可安裝至一刀鋒式殼體之一實體運算裝置。於若干實施例中，刀鋒式裝置可能模組運算裝置，其為實體上可安裝至一刀鋒式殼體用於操作，其包括某些核心運算資源(例如CPU IC及記憶體)，及排除某些實體周邊運算資源(例如電源供應器、冷卻扇、外部網路埠等或其組合)。如此處使用，「刀鋒式殼體」可為一機架以容納多個刀鋒式裝置，及提供針對所容納刀鋒式裝置之至少一個周邊資源。舉例言之，一刀鋒式殼體可包括風扇以冷卻所 安裝的刀鋒式裝置，至少一個電源供應器以供電給所安裝的刀鋒式裝置，針對所安裝的刀鋒式裝置之外部網路埠等或其組合。
於圖1之實施例中，刀鋒式裝置130可包括一邏輯處理器132及與邏輯處理器132相聯結的記憶體134。於此處描述的實施例中，邏輯處理器132於此處可稱作「擴充」邏輯處理器132，及刀鋒式裝置130於此處可稱作「擴充」刀鋒式裝置130。於若干實施例中，刀鋒式裝置130可包括多個邏輯處理器，其中部分或全部具有相聯結的記憶體。刀鋒式裝置140可包括一邏輯處理器142。於若干實施例中，刀鋒式裝置140可包括與邏輯處理器142相聯結的記憶體。於此處描述的實施例中，邏輯處理器142於此處可稱作「運算」邏輯處理器142，及刀鋒式裝置140於此處可稱作「運算」刀鋒式裝置140。於若干實施例中，刀鋒式裝置140可包括多個邏輯處理器，其中部分或全部具有相聯結的記憶體。如此處使用，「邏輯處理器」可為一CPU IC、一CPU IC之一CPU(例如在一多核心CPU IC上的多個核心中之一者)、或一CPU IC之一CPU(或核心)上之一執行緒。
此處描述的任何擴充刀鋒式裝置或運算刀鋒式裝置可為如前文描述之刀鋒式裝置。於此處描述的實施例中，一擴充刀鋒式裝置可為一刀鋒式裝置被指定以提供記憶體，但非邏輯處理器，以供由含該刀鋒式裝置之一分區的一OS使用。於此處描述的實施例中，一運算刀鋒式裝置可為一刀鋒式裝置被指定以提供記憶體及邏輯處理器以供 由含該刀鋒式裝置之一分區的一OS使用。於若干實施例中，在描述一分區之組態的面向之分區組態資訊中，該分區的各個刀鋒式裝置可被指定為一擴充或運算刀鋒式裝置。此外，此處描述的任何擴充邏輯處理器或運算邏輯處理器可為如前文描述之邏輯處理器。於此處描述的實施例中，一擴充邏輯處理器可為一擴充刀鋒式裝置之一邏輯處理器，及一運算邏輯處理器可為一運算刀鋒式裝置之一邏輯處理器。
如此處使用，與一邏輯處理器「相聯結的」記憶體(或邏輯處理器之「相聯結的」記憶體)乃由集積在含或組成該邏輯處理器之CPU IC上的一記憶體控制器管理的記憶體。舉例言之，含與一邏輯處理器相聯結的記憶體之一刀鋒式裝置可包含至少一個記憶體模組，及一CPU IC包括至少一個邏輯處理器(例如CPU或核心)及至少一個整合式記憶體控制器以管理該(等)記憶體模組。於若干實施例中，一刀鋒式裝置可包括多個CPU IC，各自包括至少一個整合式記憶體控制器以管理該刀鋒式裝置之記憶體模組。如此處使用，一記憶體模組可為例如雙排型記憶體模組(DIMM)、單排型記憶體模組(SIMM)、或包括多個記憶體裝置之任何其它型別的記憶體模組。
於圖1之實施例中，刀鋒式裝置130包括以含指令122、124及126的SFW案例121編碼的一機器可讀取儲存媒體120。於若干實施例中，SFW案例121可包括額外指令。如此處使用，「機器可讀取儲存媒體」可為任何電子、磁性、 光學、或其它物理儲存裝置以含有或儲存資訊，諸如可執行指令、資料等。舉例言之，此處描述的任何機器可讀取儲存媒體可為隨機存取記憶體(RAM)、唯讀記憶體(ROM)、依電性記憶體、非依電性記憶體、快閃記憶體、儲存裝置驅動器(例如硬碟機)、固態驅動器、任一型儲存碟(例如光碟-唯讀記憶體(CD-ROM)、任何其它型別之光碟、DVD等)等或其組合中之任一者。又，此處描述的任何機器可讀取儲存媒體可為非過度。此處描述的任何「記憶體」可為至少一個機器可讀取儲存媒體的至少一部分。
於圖1之實施例中，SFW案例121之指令可藉邏輯處理器132執行以從事關聯SFW案例121之後述功能。邏輯處理器132可提取、解碼、及執行儲存在儲存媒體120上的指令以執行後述功能。於圖1之實施例中，儲存媒體120可為儲存SFW案例121之一ROM。於若干實施例中，儲存媒體120可包括於安裝在刀鋒式系統100之刀鋒式裝置殼體內的另一刀鋒式裝置上。如此處使用，「系統韌體案例」(或「SFW案例」)可為機器可執行指令之一集合以啟動與管理一刀鋒式裝置資源。舉例言之，於復置之後，一刀鋒式裝置之邏輯處理器可開始執行一SFW案例之指令以啟動邏輯處理器之操作，及啟動刀鋒式裝置之其它資源，諸如與邏輯處理器相聯結的記憶體。於若干實施例中，邏輯處理器及相聯結的記憶體之此種啟動可包括由SFW案例具現的一開機自檢(POST)。
SFW案例之指令當由邏輯處理器執行時也可組 配邏輯處理器以於與SFW案例相聯結的SFW域中操作。如此處使用，與一SFW案例相聯結的「系統韌體域」(或「SFW域」)可為於啟動後當執行SFW案例之指令時，其中可操作可由SFW案例啟動之一邏輯處理器的一環境。於若干實施例中，一SFW域可包括多個SFW資源，包括例如SFW資料結構及SFW碼(亦即機器可執行指令)。如此處使用，操作為SFW域之部分的一邏輯處理器可為具有存取SFW域之SFW資源的一邏輯處理器。於若干實施例中，SFW域之SFW資源(例如SFW資料結構及SFW碼)可儲存於針對SFW域之一系統管理記憶體區域(例如SMRAM)。於此等實施例中，操作為SFW域部分的一邏輯處理器可為具有存取儲存於針對SFW域之該系統管理記憶體區域中之SFW資源的一邏輯處理器。操作為SFW域部分的一邏輯處理器可能不隨時存取於該系統管理記憶體區域中之SFW資源。反而，該邏輯處理器可於某些時間(例如啟動期間)於某個(某些)模式(例如系統管理模式(SMM))等存取。於此處描述的實施例中，具有如此有限存取的一邏輯處理器仍可視為於該系統管理記憶體區域中具有存取該等SFW資源。於若干實施例中，該系統管理記憶體區域可為安裝於一刀鋒式殼體中的至少一個刀鋒式裝置之一機器可讀取儲存媒體之至少一部分，及包括具有存取該區的邏輯處理器。
SFW資料結構例如可包括高階組態及功率介面(ACPI)表、系統管理BIOS(SMBIOS)表、記憶體資料結構、中斷向量、號誌等或其組合。SFW資料結構可藉執行SFW 案例指令之邏輯處理器而生成及儲存於該系統管理記憶體區域中。SFW碼可包括具現中斷服務常式之可執行指令，諸如系統管理中斷(SMI)處理器等。SFW碼可包括具現錯誤處理器之可執行指令。SFW碼可為複製入系統管理記憶體區域內的SFW案例之指令。
於圖1之實施例中，邏輯處理器132及142可經組配以分別地操作為不同SFW域160及162之一部分。於此處描述的實施例中，組配以操作為不同SFW域之一部分的邏輯處理器可為經組配以存取在不同系統管理記憶體區域(例如不同SMRAM區域)內之不同SFW資源的邏輯處理器。於此等實施例中，組配以操作為第一SFW域之一部分的邏輯處理器可不存取第二SFW域之任何SFW資源。舉例言之，組配以操作為SFW域160之一部分的邏輯處理器132可存取(例如於SMM)儲存在第一系統管理記憶體區域(例如SMRAM)內針對SFW域160之第一SFW資源，及可不存取(例如於SMM)儲存在第二系統管理記憶體區域(例如SMRAM)內針對SFW域162之第二SFW資源。於此等實施例中，組配以操作為SFW域162之一部分的邏輯處理器142可存取(例如於SMM)儲存在第二系統管理記憶體區域內針對SFW域162之第二SFW資源，及可不存取(例如於SMM)儲存在第一系統管理記憶體區域內針對SFW域162之第一SFW資源。
於若干實施例中，邏輯處理器可經組配以藉使用不同SFW案例啟動各個邏輯處理器而操作為不同SFW域之 一部分。於圖1之實施例中，邏輯處理器132及142可經組配以藉使用SFW案例121之指令啟動邏輯處理器132及藉使用與SFW案例121相異之另一SFW案例之指令啟動邏輯處理器142而操作為不同SFW域之一部分。
於圖1之實施例中，在復置刀鋒式系統100之至少一部分(例如分區108之復置)之後，SFW案例121之指令122當藉邏輯處理器132執行時可組配邏輯處理器132以操作為與SFW案例121相聯結的SFW域160之一部分。例如，指令122可組配邏輯處理器132之硬體位址對映圖，使得邏輯處理器132將存取儲存在第一系統管理記憶體區域(例如SMRAM)內針對SFW域160之第一SFW資源。於此等實施例中，第一SFW資源可包括SFW碼(例如SMI處理器等)及針對SFW域160的狀態資訊(例如有關擱置中斷、負載驅動器、負載ACPI表等)。於若干實施例中，第一系統管理記憶體區域可為刀鋒式裝置130之記憶體(例如RAM)之一區域(例如記憶體134之一區域)或分區108之另一刀鋒式裝置之區域。
也於復置之後，邏輯處理器142可執行另一SFW案例之指令以組配邏輯處理器142操作為與SFW域160不同的且與另一SFW案例相聯結的SFW域162之部分。例如，指令可組配邏輯處理器142之硬體位址對映圖，使得邏輯處理器142將存取儲存在與第一系統管理記憶體區域不同的第二系統管理記憶體區域(例如SMRAM)內針對SFW域162之第二SFW資源。於此等實施例中，與第一SFW資源不同的第二SFW資源可包括SFW碼(例如SMI處理器等)及針對 SFW域162的狀態資訊(例如有關擱置中斷、負載驅動器、負載ACPI表等)。於若干實施例中，第二系統管理記憶體區域可為刀鋒式裝置140之記憶體(例如RAM)之一區域或分區108之另一刀鋒式裝置之區域。
於圖1之實施例中，當由邏輯處理器132執行時，指令124可對刀鋒式裝置140辨識與邏輯處理器132相聯結的刀鋒式裝置130之可用記憶體135。於若干實施例中，由指令124辨識的記憶體135可為決定為由刀鋒式系統100之OS諸如OS 115所可利用。舉例言之，邏輯處理器132可執行指令124以辨識在與邏輯處理器132相聯結的記憶體134中之可用記憶體135。於若干實施例中，邏輯處理器132可執行指令124作為復置之後啟動過程之一部分。於此等實施例中，指令124可決定與邏輯處理器132相聯結的記憶體134量，及然後測試記憶體134以決定記憶體134的哪個部分為有用(亦即有功能)。於若干實施例中，指令124可辨識決定為由OS 115所可利用的記憶體135(亦即可用記憶體135)為有用的記憶體134之至少一部分。舉例言之，邏輯處理器132可保留有用的記憶體134之一部分由邏輯處理器132使用(例如當執行SFW案例121指令時)，及辨識有用的記憶體134之其餘部分作為OS 115所可利用的記憶體135。
執行指令124的邏輯處理器132也可儲存經識別的可用記憶體135之一描述於刀鋒式裝置130之一服務記憶體，使得刀鋒式裝置130之一服務處理器可提供描述給負責協調分區108的啟動以運轉OS 115的一主宰邏輯處理器(例 如自我啟動邏輯處理器)。經識別的可用記憶體135之該描述可呈任何合宜格式、資料結構等(例如一表等)。於若干實施例中，邏輯處理器142可為主宰邏輯處理器。於此等實施例中，藉將可用記憶體135之描述儲存於刀鋒式裝置130之服務記憶體，刀鋒式裝置130之一服務處理器可存取該描述，及提供給含邏輯處理器142的刀鋒式裝置140。於此等實施例中，邏輯處理器132可藉將該描述儲存於刀鋒式裝置130之服務記憶體而辨識可用記憶體。刀鋒式裝置140可使得刀鋒式裝置130之經識別的記憶體135為OS 115所可利用，容後詳述。
於圖1之實施例中，邏輯處理器132執行SFW案例121之指令122可針對刀鋒式裝置130存取分區組態資訊154。於此處描述的實施例中，針對一刀鋒式裝置之分區組態資訊可描述一分區之組態的與該刀鋒式裝置有關的至少若干面向。舉例言之，分區組態資訊154可指示(例如透過旗標等)刀鋒式裝置130是否被指定為針對分區108的擴充或運算刀鋒式裝置。邏輯處理器132可存取於刀鋒式裝置130之服務記憶體中的分區組態資訊154，或於分區組態資訊154例如從該服務記憶體複製之後，存取針對SFW域160之第一系統管理記憶體區域內的分區組態資訊154。
應答於決定分區組態資訊154指示刀鋒式裝置130為一擴充刀鋒式裝置，由邏輯處理器132執行的指令126可隱藏刀鋒式裝置130之經識別的記憶體135為邏輯處理器132所不可見，且將邏輯處理器132置於SFW執行模式。舉 例言之，當由邏輯處理器132執行時，藉設定邏輯處理器132之來源位址解碼器，指令126可隱藏經識別的記憶體135，使得邏輯處理器132無法存取任何經識別的記憶體135中之任一者。於此等實施例中，指令126可設定邏輯處理器132之來源位址解碼器，使得解碼器不含針對記憶體134之經識別的記憶體135中的任何位址之位址平移。藉此方式，指令126可對OS 115所可利用的經識別的記憶體135建防火牆隔開邏輯處理器132。於若干實施例中，指令126可接收經識別的記憶體135之將為OS 115所可利用的一選定部分之指示，且可隱藏該選定部分為邏輯處理器132所不可見，但其餘部分則否。
又應答於決定分區組態資訊154指示刀鋒式裝置130為擴充刀鋒式裝置，由邏輯處理器132執行的指令126可將邏輯處理器132置於一SFW執行模式，其中邏輯處理器132係執行SFW案例121之指令，而OS 115係由刀鋒式裝置140之至少邏輯處理器142執行。於若干實施例中，該SFW執行模式可為SMM。例如，指令126當藉邏輯處理器132執行時可使得邏輯處理器132進入SMM且留在SMM，而OS 115係由至少邏輯處理器142執行。於此處描述的實施例中，系統管理模式(SMM)可為一模式，其中邏輯處理器執行其中該邏輯處理器係組配以操作的一SFW域之SFW碼。於SMM中，邏輯處理器132可存取與SFW案例121相聯結的SFW域160之第一系統管理記憶體區域(例如SMRAM)，且可執行儲存於第一系統管理記憶體區域的SFW碼(例如 SFW案例121之指令)。於SMM中，例如邏輯處理器132無法由OS 115利用以跑OS 115之任何部分或在OS 115中跑的應用程式之任何部分。
又復，於SMM中，邏輯處理器132仍然可用以執行SFW案例121之指令，諸如應答於SMI之偵測一SMI處理器之指令，及例如應答於錯誤指示一錯誤處理器之指令。於此等實施例中，SMI處理器之指令及錯誤處理器之指令可為SFW案例121之指令，且可為啟動過程期間已經複製於第一系統管理記憶體區域。於此等實施例中，於SMM中，邏輯處理器132可執行第一系統管理記憶體區域之此等指令。
於其它實施例中，SFW執行模式可為任何合宜狀態，其中一分區之一邏輯處理器係執行一SFW案例之碼，同時該分區之其它邏輯處理器正在執行OS。舉例言之，指令126可使得邏輯處理器132執行一迴圈，該迴圈由SFW案例121之指令具現使得如前文描述，當該分區之其它邏輯處理器正在執行OS時，邏輯處理器132維持執行SFW案例121之指令，及使得邏輯處理器132可離開迴圈以執行其它SFW碼，諸如SMI或錯誤處理器。
如前記，於若干實施例中，藉儲存可用記憶體135的描述於刀鋒式系統100之分享記憶體區，由邏輯處理器132執行的指令124可辨識邏輯處理器142可用的記憶體135。於此等實施例中，邏輯處理器142可為主宰邏輯處理器，且可使得刀鋒式裝置130之經識別的記憶體135為OS 115所可利用。舉例言之，邏輯處理器142可以任何合宜格 式或資料結構(例如表等)提供刀鋒式裝置130之經識別的記憶體135資訊給OS 115。舉例言之，邏輯處理器142可以儲存於刀鋒式系統100之記憶體中為OS 115可存取的一區中的至少一個ACPI表，提供此項資訊給OS 115。於若干實施例中，邏輯處理器142也藉辨識儲存於OS 115可存取的該記憶體區域內的ACPI表中之其它資源，諸如刀鋒式裝置140及邏輯處理器142之可用記憶體而使得分區108之該等其它資源為OS 115所可利用。
於圖1之實施例中，該主宰邏輯處理器可不辨識邏輯處理器132為由OS 115所可利用。舉例言之，因邏輯處理器132及142係經組配以分別地於不同SFW域160及162操作，故邏輯處理器132可不為邏輯處理器142所可見。又，邏輯處理器132可不識別其本身給邏輯處理器142為由OS 115所可利用。如此，其中邏輯處理器142為主宰邏輯處理器之實施例中，邏輯處理器142可不辨識邏輯處理器132為由OS 115所可利用。舉例言之，由邏輯處理器142提供給OS 115的ACPI表可包括邏輯處理器142之ID、刀鋒式裝置130之可用記憶體135、及刀鋒式裝置140之可用記憶體，且可排除邏輯處理器132之任何ID。於此等實施例中，如前文描述，邏輯處理器132可為由OS 115所無法利用，及為由OS 115所可利用的經識別的記憶體135可變成為由OS 115所無法利用。
於刀鋒式裝置130及140之邏輯處理器142及經識別的記憶體(含記憶體135)為OS 115所可用之後，利用針對 OS 115識別的資源(例如於ACPI表中)，OS 115可在分區108上執行。舉例言之，OS 115可使用刀鋒式裝置130及140之邏輯處理器142及經識別的可用記憶體而執行且跑應用程式，同時邏輯處理器132為由OS 115或藉OS 115跑的任何應用程式所無法利用。於若干實施例中，關聯圖1於此處描述的功能可組合關聯圖2-5中之任一者於此處描述的功能提供。
圖2為刀鋒式系統200之實施例之方塊圖，該系統係當一OS藉一分區208中之另一邏輯處理器執行時，使得該分區的多個邏輯處理器置於一SFW執行模式。於圖2之實施例中，刀鋒式系統200包含一刀鋒式殼體205及安裝於刀鋒式殼體205內的刀鋒式裝置230及240。刀鋒式裝置230於此處可稱為擴充刀鋒式裝置230，及刀鋒式裝置240於此處可稱為運算刀鋒式裝置240。如前文參考圖1所述，刀鋒式系統200可以刀鋒式裝置230及240各自的資源跑OS 115。舉例言之，OS 115可由刀鋒式系統200之一分區208跑，該分區208包括至少刀鋒式裝置230及240。
於圖2之實施例中，如前文關聯圖1描述，擴充刀鋒式裝置230可包括一邏輯處理器132及與邏輯處理器132相聯結的記憶體134。擴充刀鋒式裝置230也可包括與刀鋒式裝置230之記憶體234相聯結的一邏輯處理器232。於其它實施例中，刀鋒式裝置230可包括多於兩個邏輯處理器，其中部分或全部具有相聯結的記憶體。邏輯處理器132及232各自於此處可稱作為擴充邏輯處理器。如前文關聯圖1描 述，運算刀鋒式裝置240可包括一邏輯處理器142及與邏輯處理器142相聯結的記憶體144。運算刀鋒式裝置240也可包括與刀鋒式裝置240之記憶體244相聯結的一邏輯處理器242。於其它實施例中，刀鋒式裝置240可包括多於兩個邏輯處理器，其中部分或全部具有相聯結的記憶體。邏輯處理器142及242各自於此處可稱作為運算邏輯處理器。
如前文關聯圖1描述，刀鋒式裝置230包括以含指令122、124及136的SFW案例121編碼的機器可讀取儲存媒體120。SFW案例121之指令可由邏輯處理器132及232執行以從事後文關聯SFW案例121描述的功能。刀鋒式裝置240包括以SFW案例281編碼的一機器可讀取儲存媒體280，該SFW案例281包括可由邏輯處理器142及242執行以從事後文關聯SFW案例281描述的功能之指令。
於圖2之實施例中，在刀鋒式系統200之至少一部分(例如分區208)復置之後，如前文關聯圖1之刀鋒式系統100描述，指令122可組配邏輯處理器132及232各自操作為SFW域160的一部分。舉例言之，邏輯處理器132及232各自可以SFW案例121啟動。於此等實施例中，邏輯處理器132及232係經組配以操作為相同SFW域160的一部分。於此處描述的實施例中，組配以操作為單一SFW域(亦即相同SFW域)之部分的邏輯處理器可為各自經組配以存取該SFW域之SFW資源的邏輯處理器。舉例言之，邏輯處理器可各自存取(例如於SMM)儲存針對該SFW域之SFW資源的系統管理記憶體區域。
舉例言之，當由邏輯處理器132及232執行時，指令122可組配邏輯處理器132及232個別的硬體位址對映圖為相同。於若干實施例中，於若干實施例中，指令122可組配硬體位址對映圖使得邏輯處理器132及232各自存取於針對SFW域160的一第一系統管理記憶體區域內之相同SFW資源(亦即SFW域160之資源)。指令122可組配硬體位址對映圖使得邏輯處理器132及232存取針對SFW域160之相同SFW碼及相同狀態資訊。又於復置之後，SFW案例281之指令可組配邏輯處理器142及242各自以操作為與SFW案例281相聯結的SFW域162之部分(亦即作為相同SFW域之部分)，如前文關聯SFW域160之邏輯處理器132及232描述。於圖2之實施例中，SFW域160及162為不同SFW域。
於圖2之實施例中，如前文關聯圖1描述，當由刀鋒式裝置230之多個邏輯處理器執行時，指令124可辨識與多個邏輯處理器中之任一者相聯結的刀鋒式裝置230之可用記憶體。舉例言之，當執行指令124時，邏輯處理器132可辨識記憶體134之可用記憶體135，邏輯處理器232可辨識記憶體234之可用記憶體235。此外，當執行指令124時，該等多個邏輯處理器各自可在可存取刀鋒式裝置230之一服務處理器250之刀鋒式裝置230之一服務記憶體252中儲存經識別的記憶體之描述。舉例言之，當執行指令124時，邏輯處理器132及232可儲存經識別的記憶體135及235之描述256於服務記憶體252。描述256可為藉該等邏輯處理器各自辨識的該記憶體之單一描述，或藉各個邏輯處理器辨識的 該記憶體之記憶體之分開描述。
其中刀鋒式裝置240包括分區208之主宰邏輯處理器之實施例中，服務處理器250可提供描述256給刀鋒式裝置240。舉例言之，若邏輯處理器142為主宰邏輯處理器，則服務處理器250藉從服務記憶體252取回描述256，及提供描述256給刀鋒式裝置240之服務處理器270而可提供描述256給刀鋒式裝置240。服務處理器270可儲存所取回的描述256於刀鋒式裝置240之服務記憶體272，於該處描述256可存取邏輯處理器142。於此處描述的實施例中，一服務處理器可為CPU、以半導體為基礎之微處理器、適用以取回與執行儲存於機器可讀取儲存媒體上的指令之其它電子電路、或其組合中之至少一者。
此外，於圖2之實施例中，如前文關聯刀鋒式裝置230描述，刀鋒式裝置240之多個邏輯處理器可執行SFW案例281之指令以辨識與個別邏輯處理器相聯結的刀鋒式裝置240之可用記憶體。舉例言之，邏輯處理器142可辨識記憶體144之可用記憶體145，及邏輯處理器242可辨識記憶體244之可用記憶體245。
於若干實施例中，主宰邏輯處理器可決定欲提供給OS 115的總記憶體對映圖，其可包括經識別的記憶體135、235、145及245中之至少部分。於此等實施例中，於主宰邏輯處理器決定該記憶體對映圖之後，服務處理器250可接收路由資訊258及儲存於服務記憶體252。於此等實施例中，邏輯處理器132及232執行指令122可利用路由資訊 258以組配刀鋒式裝置230而從OS 115安排記憶體異動路徑，及以刀鋒式裝置230之一節點控制器233靶定刀鋒式裝置230之經識別的記憶體(例如記憶體135及235)於該經識別的記憶體。舉例言之，指令122可設定於節點控制器233中的路由表以路徑安排從OS 115的記憶體異動至刀鋒式裝置230之該經識別的記憶體靶定於經識別的記憶體。
於此等實施例中，藉邏輯處理器142及242執行的SFW案例281之指令也可組配刀鋒式裝置240，透過節點控制器243及233路徑安排記憶體異動靶定至刀鋒式裝置230之該經識別的記憶體。舉例言之，指令可設定於邏輯處理器142及242各自中的路由表，透過節點控制器243路徑安排記憶體異動靶定至刀鋒式裝置230之該經識別的記憶體。且可設定節點控制器243中的路由表而路徑安排通過刀鋒式裝置230之節點控制器233過渡。節點控制器233及243各自的功能可以電子電路形式、以於一機器可讀取儲存媒體上編碼的可執行指令形式或其組合具現。
於圖2之實施例中，邏輯處理器132執行SFW案例121之指令122，可存取刀鋒式裝置230之分區組態資訊254，及基於資訊254(例如基於資訊254上的旗標)決定刀鋒式裝置230是否為擴充或運算刀鋒式裝置。於圖2之實施例中，分區組態資訊254可由服務處理器250接收(例如來自分區208之一分區管理器)及儲存於服務記憶體252。於資訊已經從服務記憶體252複製之後，邏輯處理器132可存取於服務記憶體252中的或針對SFW域160之該第一系統管理記憶 體區域中的分區組態資訊254。於圖2之實施例中，指示刀鋒式裝置240是否為擴充或運算刀鋒式裝置的分區組態資訊274可儲存於服務記憶體272，且可由邏輯處理器142及242存取以決定刀鋒式裝置240是否為擴充或運算刀鋒式裝置。
其中分區組態資訊254指示刀鋒式裝置230為一擴充刀鋒式裝置之實施例中，由刀鋒式裝置230之邏輯處理器執行的指令126可隱藏刀鋒式裝置230之經識別的記憶體的各區為其相聯結的個別邏輯處理器所不可見，及如前文關聯圖1描述，放置刀鋒式裝置230之多個邏輯處理器各自於SFW執行模式。舉例言之，指令126可隱藏經識別的記憶體135為邏輯處理器132所不可見，且將邏輯處理器132置於SFW執行模式(例如SMM)，及指令126可隱藏經識別的記憶體235為邏輯處理器232所不可見，且將邏輯處理器232置於SFW執行模式(例如SMM)。
於若干實施例中，多個邏輯處理器各自可置於SFW執行模式，使得邏輯處理器各自執行SFW案例121之指令，而OS係藉刀鋒式裝置240之至少邏輯處理器142執行。於其它實施例中，刀鋒式裝置230之一個邏輯處理器可置於SFW執行模式，而刀鋒式裝置230的其它邏輯處理器可不維持可運用以執行SFW案例121之指令。舉例言之，其餘邏輯處理器可置於暫存態、啟動態(例如等待啟動處理器間中斷(SIPI))等。於此等實施例中，維持為可資用以執行SFW案例之指令的該一個邏輯處理器可用於刀鋒式裝置的管理。
在刀鋒式裝置230之該等邏輯處理器置於SFW執行模式後，主宰邏輯處理器可使得刀鋒式裝置230之該經識別的記憶體為可由OS 115使用。其中邏輯處理器142為主宰邏輯處理器之實施例中，邏輯處理器142可以任何合宜格式或資料結構(例如表等)提供刀鋒式裝置230之經識別的記憶體135及235的資訊給OS 115。舉例言之，邏輯處理器142可於儲存於可存取OS 115的刀鋒式系統100之記憶體一區域內的至少一個ACPI表提供此項資訊給OS 115。於若干實施例中，藉由也辨識在儲存於可存取OS 115的記憶體區域內的ACPI表中之其它資源，邏輯處理器142也使得分區208之該等其它資源為OS 115所可利用，諸如刀鋒式裝置240之可用記憶體145及245及邏輯處理器142及242。於此等實施例中，主宰邏輯處理器不辨識為OS 115所可利用的邏輯處理器132及232，如前文關聯圖1描述。
在邏輯處理器142及242及刀鋒式裝置230及240之經識別的記憶體變成為OS 115所可利用之後，利用OS 115所識別的資源(例如於ACPI表中)OS 115可在分區208上跑。舉例言之，使用邏輯處理器142及242及刀鋒式裝置230及240之經識別的記憶體，OS 115可執行及跑應用程式，而邏輯處理器132及232為OS 115或藉OS 115跑的任何應用程式所無法利用。於若干實施例中，關聯圖2於此處描述的功能可組合關聯圖1及3-5中之任一者於此處描述的功能提供。
圖3為系統300之一實施例之方塊圖，以將系統 300之一分區的一邏輯處理器置於SFW執行模式，且使得與該邏輯處理器相聯結的記憶體為該分區之一OS所可利用。於圖3之實施例中，系統300(例如刀鋒式系統300)包含一刀鋒式殼體305，及安裝於刀鋒式殼體305內之刀鋒式裝置330、340及390。於其它實施例中，系統300可包括安裝於刀鋒式殼體305中之更多或更少的刀鋒式裝置。刀鋒式裝置330可於此處稱作擴充刀鋒式裝置330，及刀鋒式裝置340可於此處稱作擴充刀鋒式裝置340。
於圖3之實施例中，擴充刀鋒式裝置330包含一邏輯處理器332、與邏輯處理器332相聯結的記憶體334、及管理記憶體334之一記憶體控制器331。邏輯處理器332可於此處稱作擴充邏輯處理器332。記憶體控制器331及擴充邏輯處理器332可集積成單一CPU IC。舉例言之，記憶體控制器331可集積於包含或組成邏輯處理器332的一CPU IC。於若干實施例中，含邏輯處理器332及記憶體控制器331的該CPU IC也可包括額外記憶體控制器以管理刀鋒式裝置330之其它記憶體。於若干實施例中，刀鋒式裝置330可包括多個邏輯處理器，其中部分或全部具有相聯結的記憶體。
運算刀鋒式裝置340包含一邏輯處理器342、與邏輯處理器342相聯結的記憶體344、及管理記憶體344之一記憶體控制器341。邏輯處理器342可於此處稱作運算邏輯處理器342。記憶體控制器341及運算邏輯處理器342可集積成單一CPU IC。舉例言之，記憶體控制器341可集積於包含或組成邏輯處理器342的一CPU IC。於若干實施例中，含邏輯 處理器342及記憶體控制器341的該CPU IC也可包括額外記憶體控制器以管理刀鋒式裝置340之其它記憶體。於若干實施例中，刀鋒式裝置340可包括多個邏輯處理器，其中部分或全部具有相聯結的記憶體。記憶體控制器331及341各自的功能可以電子電路形式、以於一機器可讀取儲存媒體上編碼的可執行指令形式或其組合具現。
如前文關聯圖1描述，以刀鋒式裝置330及340各自之資源刀鋒式系統300可跑一OS 115。舉例言之，OS 115可由藉含至少刀鋒式裝置330及340的刀鋒式系統300之一分區308跑。於圖3之實施例中，分區308可刪除系統300之至少一個刀鋒式裝置，例如刀鋒式裝置390。於其它實施例中，分區308可包括安裝於刀鋒式殼體305的額外刀鋒式裝置。
於圖3之實施例中，刀鋒式裝置330包括以含指令322、324、326、328及329之一SFW案例321編碼的韌體記憶體320。於若干實施例中，SFW案例321可包括額外指令。SFW案例321之指令可由至少邏輯處理器332執行以從事後文描述的關聯SFW案例321之功能。刀鋒式裝置340包括以含指令382、384、386及388之一SFW案例381編碼的韌體記憶體380。於若干實施例中，SFW案例381可包括額外指令。SFW案例381之指令可由至少邏輯處理器342執行以從事後文描述的關聯SFW案例381之功能。於圖3之實施例中，SFW案例381可執行以啟動分區308以執行OS 115。於圖3之實施例中，刀鋒式裝置330包括服務處理器250及服務記憶體 252，及刀鋒式裝置340包括服務處理器270及服務記憶體272，如前文關聯圖2描述。
於圖3之實施例中，於至少分區308之復置之後，如前文關聯圖1描述，指令322當藉邏輯處理器332執行時可組配邏輯處理器332以操作為與SFW案例321相聯結的SFW域360之部分。也於復置之後，如前文關聯圖1描述，指令382當藉邏輯處理器342執行時可組配邏輯處理器342以操作為與SFW案例381相聯結的而與SFW域360不同的SFW域362之部分。於此等實施例中，邏輯處理器332及342可具有不同的硬體設計，原因在於其係藉不同SFW案例啟動且經啟動以於不同的SFW域操作。舉例言之，用以執行OS 115且於OS 115中跑應用程式的運算邏輯處理器342將為比擴充邏輯處理器332為更高效能(及可能地更加昂貴)的邏輯處理器，將為OS 115所無法利用。
於圖3之實施例中，邏輯處理器332可執行指令324以辨識在與邏輯處理器332相聯結的記憶體334中之可用記憶體335，如前文關聯圖1描述。執行指令324之邏輯處理器332也可儲存經識別的可用記憶體335之一描述356於刀鋒式裝置330之服務記憶體252，使得刀鋒式裝置330之服務處理器250可提供該描述給針對分區308的主宰邏輯處理器。其中邏輯處理器342為主宰邏輯處理器之實施例中，服務處理器250可透過服務處理器270從服務記憶體252移轉描述356給刀鋒式裝置340之服務記憶體272。舉例言之，服務處理器250可提供描述356給服務處理器270，其可將所接 收的描述356儲存於服務記憶體272，於該處可存取邏輯處理器342。於此等實施例中，藉將描述356儲存於服務記憶體252，指令324可辨識可用記憶體335給邏輯處理器342。
於圖3之實施例中，執行指令326的邏輯處理器332可針對刀鋒式裝置330存取分區組態資訊354(例如於服務記憶體252，或於針對SFW域360之系統管理記憶體區域)，及基於資訊354，決定刀鋒式裝置330為擴充刀鋒式裝置。應答於決定刀鋒式裝置330為擴充刀鋒式裝置，如前文描述，邏輯處理器332可執行指令328以隱藏經識別的可用記憶體335為邏輯處理器332所不可見。又應答於決定刀鋒式裝置330為擴充刀鋒式裝置，邏輯處理器332可執行指令329以將邏輯處理器332置於SFW執行模式(例如SMM)，如前文關聯圖1描述。於SFW執行模式中，當OS 115藉至少邏輯處理器342執行時，邏輯處理器332可執行SFW案例321之指令。
於圖3之實施例中，藉邏輯處理器342執行的指令384可辨識與邏輯處理器342相聯結的可用記憶體345，其可為刀鋒式裝置340之記憶體344的至少一部分。此外，邏輯處理器342執行指令386可存取針對刀鋒式裝置340之分區組態資訊374(例如於服務記憶體272或於針對SFW域362之系統管理記憶體區域)，及基於資訊374決定刀鋒式裝置340為運算刀鋒式裝置。
應答於決定刀鋒式裝置340為運算刀鋒式裝置，由邏輯處理器342執行的指令386可決定不以邏輯處理器 342進入SFW執行模式。於若干實施例中，邏輯處理器342可為主宰邏輯處理器。於此等實施例中，邏輯處理器342可執行指令388以使得邏輯處理器342、刀鋒式裝置330之經識別的記憶體(例如記憶體335)、及刀鋒式裝置340之經識別的記憶體(例如記憶體345)為由OS 115所可利用。
於若干實施例中，藉辨識該等資源給OS 115，指令388可使得此等資源為由OS 115所可利用。舉例言之，藉邏輯處理器342執行的指令388可於至少一個ACPI表366中指示邏輯處理器342及經識別的記憶體335及345為由OS 115所可利用。於此等實施例中，ACPI表可各自排除有關邏輯處理器332之任何資訊，使得邏輯處理器332非為由OS 115所可利用。指令388可儲存ACPI表366於可存取115的刀鋒式系統300之一記憶體區域365內。記憶體區域365可為刀鋒式裝置340之記憶體之至少一部分，或分區308之另一刀鋒式裝置之部分記憶體。然後利用於ACPI表366中給OS 115辨識的該等資源，OS 115及任何應用程式可在分區308上跑。於若干實施例中，關聯圖3於此處描述的功能可組合關聯圖1-2及4-5中之任一者於此處描述的功能提供。
圖4為用以於使用一第二邏輯處理器執行一OS期間，保持一第一邏輯處理器於SMM之方法400實施例之流程圖。雖然方法400之執行於後文係參考圖3之刀鋒式系統300描述，但可運用其它合宜系統以執行方法400(例如刀鋒式系統100或200)。此外，方法400之具現並不限於此等實施例。
於方法400之405，於至少分區308復置之後，指令322當藉邏輯處理器332執行時可組配邏輯處理器332以操作為與SFW案例321相聯結的SFW域360之部分。又於405，指令382當藉邏輯處理器342執行時可組配邏輯處理器342以操作為與SFW案例381相聯結的SFW域360之部分。於若干實施例中，SFW案例381可包括指令以啟動分區308而執行OS 115。
於410，指令324當藉邏輯處理器332執行時可辨識與邏輯處理器332相聯結的刀鋒式裝置330之可用記憶體335。也於410，指令384當藉邏輯處理器342執行時可辨識與邏輯處理器342相聯結的刀鋒式裝置340之可用記憶體345。於415，指令388當藉邏輯處理器342執行時，如前文描述，邏輯處理器342可使得邏輯處理器342、刀鋒式裝置330之經識別的記憶體335、及刀鋒式裝置340之經識別的記憶體345為由OS 115所可利用。
於420，指令329當藉邏輯處理器332執行時，在開始OS 115之執行之前，可將邏輯處理器332置於SMM內。如前文描述，應答於決定刀鋒式裝置330被指定作為一擴充刀鋒式裝置，指令329可使得邏輯處理器332進入SMM。於425，分區308可以至少邏輯處理器342開始執行OS 115。舉例言之，如前文描述，分區308可以SFW案例381啟動OS 115，及然後藉邏輯處理器342使得分區308之資源為由OS 115所可利用(例如於提供給OS 115的ACPI表，如前文描述)而開始執行OS 115。於此等實施例中，分區308可以至少邏 輯處理器342及經識別的記憶體335及345執行OS 115，而邏輯處理器332非為由OS 115所可利用。於若干實施例中，分區308可以分區308之額外資源執行OS 115。於430，於使用分區308之其它邏輯處理器執行115期間，藉邏輯處理器332執行的指令329可保持邏輯處理器332於SMM內。於此等實施例中，藉保持邏輯處理器332於SMM內，邏輯處理器332可維持可用以執行SFW案例321之指令，而非為由OS 115所可利用。
雖然圖4之流程圖顯示某些功能表現之特定順序，但方法400並不限於該順序。舉例言之，流程圖中依序顯示的功能可以不同順序進行，可併同地或部分同時進行，或其組合。於若干實施例中，關聯圖4於此處描述的功能可組合關聯圖1-3及5中之任一者於此處描述的功能提供。
圖5為使得經組配以於不同SFW域操作的該分區之第一及第二邏輯處理器之記憶體變成為一分區的一OS所可利用之方法500實施例之流程圖。雖然方法500之執行於後文係參考圖3之刀鋒式系統300描述，但可運用其它合宜系統以執行方法500(例如刀鋒式系統100或200)。此外，方法500之具現並不限於此等實施例。
於方法500之505，於至少分區308之復置之後，指令322當藉邏輯處理器332執行時可組配邏輯處理器332操作為與SFW案例321相聯結的SFW域360部分。也於405，指令382當藉邏輯處理器342執行時可組配邏輯處理器342 以操作為SFW域362之部分，該SFW域362係與SFW案例381相聯結而與SFW域360相異。於若干實施例中，SFW案例381可包括指令以啟動分區308而執行OS 115。
於510，指令326當藉邏輯處理器332執行時可基於分區組態資訊354決定邏輯處理器332乃擴充邏輯處理器。也於510，指令386當藉邏輯處理器342執行時可基於分區組態資訊374決定邏輯處理器342乃擴充邏輯處理器。
於515，指令324當藉邏輯處理器332執行時可辨識與邏輯處理器332相聯結的刀鋒式裝置330之可用記憶體335。也於515，指令384當藉邏輯處理器342執行時可辨識與邏輯處理器342相聯結的刀鋒式裝置340之可用記憶體345。於520，指令324可儲存經識別的記憶體335之描述356於可存取刀鋒式裝置330之服務處理器250的刀鋒式裝置330之服務記憶體252。於525，服務處理器250可提供描述356給刀鋒式裝置340之服務處理器270。於530，服務處理器270可儲存描述356於刀鋒式裝置340之服務處理器270，於該處描述356係可存取邏輯處理器342。
於535，如前文描述，指令388當藉邏輯處理器342執行時可使得邏輯處理器342、刀鋒式裝置330之經識別的記憶體335、及刀鋒式裝置340之經識別的記憶體345為由OS 115所可利用。於540，在OS 115之執行開始之前，指令329可將邏輯處理器332置於SMM內。如前文描述，應答於決定刀鋒式裝置330被指定作為一擴充刀鋒式裝置，指令329可使得邏輯處理器332進入SMM。
於545，分區308可以至少邏輯處理器342開始執行OS 115。舉例言之，如前文描述，分區308可以SFW案例381啟動OS 115，及然後開始OS 115之執行，藉邏輯處理器342讓分區308之資源為由OS 115所可利用(例如前文描述，於提供給OS 115之ACPI表中)。於此等實施例中，分區308可以邏輯處理器342及經識別的記憶體335及345執行OS 115，而邏輯處理器332非為由OS 115所可利用。於若干實施例中，分區308也可以分區308之額外資源執行OS 115。於550，於使用分區308之其它邏輯處理器諸如至少邏輯處理器342執行OS 115期間，由邏輯處理器332執行的指令329可維持邏輯處理器332於SMM。於若干實施例中，應答於決定邏輯處理器332為擴充刀鋒式裝置，於OS 115執行期間指令329可維持邏輯處理器332於SMM。
於555，在至少邏輯處理器342上執行的OS 115可於OS 115之主動操作期間(例如前文描述，透過節點控制器243及233)存取刀鋒式裝置330之經識別的記憶體335。於此等實施例中，OS 115可存取經識別的記憶體335而不進入SMM或否則擱置於執行OS 115的該等邏輯處理器中之任一者上的OS 115之操作。
雖然圖5之流程圖顯示某些功能執行之特定順序，但方法500並不限於該順序。例如，流程圖中接續顯示的功能可以不同順序執行，可併同執行或部分併同執行，或其組合。於若干實施例中，關係圖5於此處描述之功能可組合關聯圖1-4中之任一者於此處描述之功能提供。
100‧‧‧刀鋒式系統
108‧‧‧分區
115‧‧‧作業系統(OS)
120‧‧‧機器可讀取儲存媒體
121‧‧‧SFW案例
122、124、126‧‧‧指令
130、140‧‧‧刀鋒式裝置
132、142‧‧‧邏輯處理器
134‧‧‧記憶體
135‧‧‧可用記憶體
154‧‧‧分區組態資訊
160、162‧‧‧SFW域

Claims (15)

  1. 一種以包含指令之一系統韌體(SFW)案例編碼之非過渡機器可讀取儲存媒體，該等指令可由一刀鋒式系統之一第一刀鋒式裝置的一第一邏輯處理器執行以：針對該刀鋒式系統之一分區存取分區組態資訊，該分區以執行一作業系統(OS)且包括該第一刀鋒式裝置，及包括一第二邏輯處理器之一第二刀鋒式裝置，其中該等第一及第二邏輯處理器係操作為不同SFW域之部分；辨識與該第一邏輯處理器相聯結的該第一刀鋒式裝置之可用記憶體給該第二刀鋒式裝置，其中該第二刀鋒式裝置係將使得該第一刀鋒式裝置之該經識別的記憶體為由該OS所可利用；及應答於一決定該分區組態資訊指示該第一刀鋒式裝置為一擴充刀鋒式裝置，將該第一邏輯處理器置於一SFW執行模式，其中當該OS係藉至少該第二邏輯處理器執行時，該第一邏輯處理器係執行該SFW案例之指令。
  2. 如請求項1之儲存媒體，其中該等放置指令包含可藉該第一邏輯處理器執行以當該OS係藉該第二刀鋒式裝置之至少該第二邏輯處理器執行時進入一系統管理模式(SMM)且維持於該SMM之指令。
  3. 如請求項1之儲存媒體，其中該等放置指令包含可藉該第一邏輯處理器執行以隱藏該第一刀鋒式裝置之該經 識別的記憶體為該第一邏輯處理器所不可見之指令。
  4. 如請求項1之儲存媒體，其中：該等辨識指令包含可藉該第一邏輯處理器執行以儲存該經識別的記憶體之一描述於可存取該第一刀鋒式裝置之一服務處理器的該第一刀鋒式裝置之一服務記憶體中之指令，其中該服務處理器係提供該描述給該第二刀鋒式裝置；及該等存取指令包含可藉該第一邏輯處理器執行以存取儲存於該服務記憶體中之該分區組態資訊。
  5. 如請求項1之儲存媒體，其中該等存取指令進一步包含可藉該第一邏輯處理器執行的指令以：存取儲存於該服務記憶體中之針對該分區的記憶體路徑安排資訊；及基於該記憶體路徑安排資訊，組配該第一刀鋒式裝置以安排記憶體異動之路徑，從該OS且靶定該第一刀鋒式裝置之該經識別的記憶體，至具有該第一刀鋒式裝置之一節點控制器之該經識別的記憶體。
  6. 如請求項1之儲存媒體，其中該等辨識指令包含可藉該第一刀鋒式裝置執行的指令以：辨識與該第一刀鋒式裝置之多個邏輯處理器中之任一者相聯結的該第一刀鋒式裝置之可用記憶體，該等多個邏輯處理器包括該第一邏輯處理器；及提供該第一刀鋒式裝置之該經識別的記憶體之一描述給該第二刀鋒式裝置； 其中該等放置指令包含藉該第一刀鋒式裝置可執行以將該等多個邏輯處理器各自置於該SFW執行模式之指令，其中該等邏輯處理器各自係執行該SFW案例之指令，而該OS係藉該第二刀鋒式裝置之至少該第二邏輯處理器執行。
  7. 一種系統，其包含：儲存一第一系統韌體(SFW)案例之第一韌體記憶體；一分區之一第一刀鋒式裝置之一第一邏輯處理器包括該第一刀鋒式裝置及一第二刀鋒式裝置各自安裝於一刀鋒式殼體內；第二韌體記憶體儲存一第二SFW案例以啟動該分區以執行一作業系統(OS)；及該第二刀鋒式裝置之一第二邏輯處理器；其中該第一SFW案例包含藉該第一邏輯處理器可執行之指令以：辨識與該第一邏輯處理器相聯結的該第一刀鋒式裝置之可用記憶體給該第二刀鋒式裝置；及將該第一邏輯處理器置於一SFW執行模式，其中該第一邏輯處理器係執行該第一SFW案例之指令，而該OS係藉至少該第二邏輯處理器執行；及其中該第二SFW案例包含藉該第二邏輯處理器可執行之指令以使得該第二邏輯處理器及該第一刀鋒式裝置之該經識別的記憶體為該OS所可利用。
  8. 如請求項7之系統，其中該第一SFW案例包含可藉該第一邏輯處理器執行的指令以隱藏該第一刀鋒式裝置之該經識別的可用記憶體為該第一邏輯處理器所不可見。
  9. 如請求項7之系統，其中該第一SFW案例之該等辨識指令包含可藉該第一邏輯處理器執行的指令以儲存該經識別的記憶體之一描述於該第一刀鋒式裝置之該第一服務處理器所能存取的該第一刀鋒式裝置之一第一服務記憶體內，其中該第一服務處理器係透過該第二刀鋒式裝置之一第二服務處理器而將該描述從該第一服務記憶體轉移至該第二刀鋒式裝置之一第二服務記憶體。
  10. 如請求項9之系統，其中：該第一SFW案例包含可藉該第一邏輯處理器執行的指令以基於第一分區組態資訊，決定該第一邏輯處理器為一擴充邏輯處理器；該等放置指令包含應答於該決定該第一邏輯處理器為一擴充邏輯處理器，藉該第一邏輯處理器可執行的以將該第一邏輯處理器置於該SFW執行模式之指令；及該第二SFW案例之該等指令包含可藉該第二邏輯處理器執行的指令以：基於第二分區組態資訊，決定該第二刀鋒式裝置為一運算刀鋒式裝置；及應答於決定該第二刀鋒式裝置為一運算刀鋒式裝置，決定不進入該SFW執行模式。
  11. 如請求項10之系統，其中該第二SFW案例之該等指令進 一步包含可藉該第二邏輯處理器執行的指令以：辨識與該第二邏輯處理器相聯結的該第二刀鋒式裝置之可用記憶體；於至少一個高階組態及功率介面(ACPI)表中，指示該運算邏輯處理器及該等第一及第二刀鋒式裝置之該經識別的記憶體為由該OS所可利用；及將各自排除有關該第一邏輯處理器之任何資訊的該至少一個ACPI表儲存於可存取該OS之一記憶體區域。
  12. 如請求項7之系統，其中：該等第一及第二邏輯處理器具有不同設計；該第一SFW案例包括藉該第一邏輯處理器可執行以組配該第一邏輯處理器以操作為一第一SFW域之部分的指令；及該第二SFW案例包括藉該第二邏輯處理器可執行以組配該第二邏輯處理器以操作為與該第一SFW域不同的一第二SFW域之部分之指令。
  13. 一種藉一刀鋒式系統之一分區可執行的方法，該刀鋒式系統包含第一及第二刀鋒式裝置分別地包括第一及第二邏輯處理器，該方法包含：組配該第一邏輯處理器以操作為與一第一系統韌體(SFW)案例相聯結的一第一SFW域之部分及該第二邏輯處理器以操作為與一第二SFW案例相聯結的一第二SFW域之部分，以啟動該分區而執行一作業系統(OS)； 使用該等第一及第二邏輯處理器，辨識與該第一邏輯處理器相聯結的該第一刀鋒式裝置之可用記憶體及與該第二邏輯處理器相聯結的該第二刀鋒式裝置之可用記憶體；使得該第二邏輯處理器及該等第一及第二刀鋒式裝置各自的該經識別的記憶體為該OS所可使用；在該OS之執行開始之前，將該第一邏輯處理器置於一系統管理模式(SMM)；以至少該第二邏輯處理器開始該OS之執行；及於該OS之執行期間，保持該第一邏輯處理器於該SMM內。
  14. 如請求項13之方法，其進一步包含：將該第一刀鋒式裝置之該經識別的記憶體之一描述儲存於可存取該第一刀鋒式裝置之一第一服務處理器的該第一刀鋒式裝置之一第一服務記憶體；從該第一服務處理器提供該描述給該第二刀鋒式裝置之一第二服務處理器；及以該第二服務處理器儲存該描述於該第二刀鋒式裝置之一第二服務記憶體。
  15. 如請求項14之方法，其進一步包含：基於第一分區組態資訊而決定該第一邏輯處理器為一擴充邏輯處理器，其中應答於決定該第一邏輯處理器為一擴充邏輯處理器，該第一邏輯處理器係將該第一邏輯處理器置於且保持於該SMM； 基於第二分區組態資訊而決定該第二邏輯處理器為一運算邏輯處理器；及於該OS之作用態操作期間，使用該OS存取該第一刀鋒式裝置之該經識別的記憶體。
TW103110306A 2013-03-28 2014-03-19 辨識刀鋒式裝置之記憶體供包括此刀鋒式裝置之分區的作業系統用之技術 TWI497318B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/034236 WO2014158153A1 (en) 2013-03-28 2013-03-28 Identifying memory of a blade device for use by an operating system of a partition including the blade device

Publications (2)

Publication Number Publication Date
TW201502805A TW201502805A (zh) 2015-01-16
TWI497318B true TWI497318B (zh) 2015-08-21

Family

ID=51624938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110306A TWI497318B (zh) 2013-03-28 2014-03-19 辨識刀鋒式裝置之記憶體供包括此刀鋒式裝置之分區的作業系統用之技術

Country Status (6)

Country Link
US (1) US9747116B2 (zh)
EP (1) EP2979171A4 (zh)
JP (1) JP6031212B2 (zh)
CN (1) CN105103121B (zh)
TW (1) TWI497318B (zh)
WO (1) WO2014158153A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014158161A1 (en) * 2013-03-28 2014-10-02 Hewlett-Packard Development Company, L.P. Error coordination message for a blade device having a logical processor in another system firmware domain
US9952975B2 (en) * 2013-04-30 2018-04-24 Hewlett Packard Enterprise Development Lp Memory network to route memory traffic and I/O traffic

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608188A (en) * 2004-07-06 2006-03-01 Intel Corp System and method to detect errors and predict potential failures
US20070067432A1 (en) * 2005-09-21 2007-03-22 Toshiaki Tarui Computer system and I/O bridge
TW200723089A (en) * 2005-08-31 2007-06-16 Ibm Heterogenous high availability cluster manager
WO2009154626A1 (en) * 2008-06-19 2009-12-23 Hewlett-Packard Development Company, L.P. Multi-blade interconnector
US20120017077A1 (en) * 2009-12-10 2012-01-19 Jim Darling Managing Hardware Resources For Soft Partitioning
US20130007310A1 (en) * 2010-03-19 2013-01-03 Fujitsu Limited Information processing device and method of collection process of device information in the information processing device

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435001A (en) 1993-07-06 1995-07-18 Tandem Computers Incorporated Method of state determination in lock-stepped processors
US7064376B2 (en) 1996-05-24 2006-06-20 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US6742066B2 (en) 1999-05-17 2004-05-25 Hewlett-Packard Development Company, L.P. System and method for controlling remote console functionality assist logic
US6542926B2 (en) 1998-06-10 2003-04-01 Compaq Information Technologies Group, L.P. Software partitioned multi-processor system with flexible resource sharing levels
US6094699A (en) 1998-02-13 2000-07-25 Mylex Corporation Apparatus and method for coupling devices to a PCI-to-PCI bridge in an intelligent I/O controller
US6631448B2 (en) 1998-03-12 2003-10-07 Fujitsu Limited Cache coherence unit for interconnecting multiprocessor nodes having pipelined snoopy protocol
US6199107B1 (en) 1998-07-22 2001-03-06 Microsoft Corporation Partial file caching and read range resume system and method
US6418525B1 (en) 1999-01-29 2002-07-09 International Business Machines Corporation Method and apparatus for reducing latency in set-associative caches using set prediction
US6279085B1 (en) 1999-02-26 2001-08-21 International Business Machines Corporation Method and system for avoiding livelocks due to colliding writebacks within a non-uniform memory access system
US6453344B1 (en) 1999-03-31 2002-09-17 Amdahl Corporation Multiprocessor servers with controlled numbered of CPUs
US6684343B1 (en) 2000-04-29 2004-01-27 Hewlett-Packard Development Company, Lp. Managing operations of a computer system having a plurality of partitions
US6725317B1 (en) * 2000-04-29 2004-04-20 Hewlett-Packard Development Company, L.P. System and method for managing a computer system having a plurality of partitions
US7096469B1 (en) 2000-10-02 2006-08-22 International Business Machines Corporation Method and apparatus for enforcing capacity limitations in a logically partitioned system
US7603516B2 (en) 2000-12-15 2009-10-13 Stmicroelectronics Nv Disk controller providing for the auto-transfer of host-requested-data from a cache memory within a disk memory system
US6988169B2 (en) 2001-04-19 2006-01-17 Snowshore Networks, Inc. Cache for large-object real-time latency elimination
TWI231424B (en) 2002-06-28 2005-04-21 Quanta Comp Inc Management and preparation system of blade server
US7055071B2 (en) 2003-01-09 2006-05-30 International Business Machines Corporation Method and apparatus for reporting error logs in a logical environment
US7155370B2 (en) * 2003-03-20 2006-12-26 Intel Corporation Reusable, built-in self-test methodology for computer systems
US7222339B2 (en) 2003-06-13 2007-05-22 Intel Corporation Method for distributed update of firmware across a clustered platform infrastructure
US20050015430A1 (en) 2003-06-25 2005-01-20 Rothman Michael A. OS agnostic resource sharing across multiple computing platforms
US7363392B2 (en) * 2003-07-30 2008-04-22 Hewlett-Packard Development Company, L.P. Automatic maintenance of configuration information in a replaceable electronic module
US7363484B2 (en) 2003-09-15 2008-04-22 Hewlett-Packard Development Company, L.P. Apparatus and method for selectively mapping proper boot image to processors of heterogeneous computer systems
US7251746B2 (en) 2004-01-21 2007-07-31 International Business Machines Corporation Autonomous fail-over to hot-spare processor using SMI
US7383461B2 (en) 2004-02-12 2008-06-03 International Business Machines Corporation Method and system to recover a failed flash of a blade service processor in a server chassis
US7512830B2 (en) 2004-05-14 2009-03-31 International Business Machines Corporation Management module failover across multiple blade center chassis
US7873776B2 (en) 2004-06-30 2011-01-18 Oracle America, Inc. Multiple-core processor with support for multiple virtual processors
US7426657B2 (en) 2004-07-09 2008-09-16 International Business Machines Corporation System and method for predictive processor failure recovery
US7404105B2 (en) * 2004-08-16 2008-07-22 International Business Machines Corporation High availability multi-processor system
US7353375B2 (en) * 2004-10-07 2008-04-01 Hewlett-Packard Development Company, L.P. Method and apparatus for managing processor availability using a microcode patch
US7694298B2 (en) 2004-12-10 2010-04-06 Intel Corporation Method and apparatus for providing virtual server blades
KR100699473B1 (ko) 2005-05-19 2007-03-26 삼성전자주식회사 화상형성장치 및 화상형성장치와 연결된 외부 메모리부의파티션 인식방법
US7480747B2 (en) 2005-06-08 2009-01-20 Intel Corporation Method and apparatus to reduce latency and improve throughput of input/output data in a processor
US20070067614A1 (en) 2005-09-20 2007-03-22 Berry Robert W Jr Booting multiple processors with a single flash ROM
US7474623B2 (en) 2005-10-27 2009-01-06 International Business Machines Corporation Method of routing I/O adapter error messages in a multi-host environment
US7814366B2 (en) 2005-11-15 2010-10-12 Intel Corporation On-demand CPU licensing activation
US20070150713A1 (en) * 2005-12-22 2007-06-28 International Business Machines Corporation Methods and arrangements to dynamically modify the number of active processors in a multi-node system
US7552283B2 (en) 2006-01-20 2009-06-23 Qualcomm Incorporated Efficient memory hierarchy management
US7797756B2 (en) * 2006-04-18 2010-09-14 Hewlett-Packard Development Company, L.P. System and methods for managing software licenses in a variable entitlement computer system
US7827387B1 (en) 2006-09-08 2010-11-02 Marvell International Ltd. Communication bus with hidden pre-fetch registers
CN101553791B (zh) * 2006-11-21 2013-03-13 微软公司 用于替换核心系统硬件的驱动程序模型
US20080183626A1 (en) 2007-01-31 2008-07-31 Francisco Romero Software license agreement management based on temporary usage
US20080229049A1 (en) 2007-03-16 2008-09-18 Ashwini Kumar Nanda Processor card for blade server and process.
US7734859B2 (en) 2007-04-20 2010-06-08 Nuon, Inc Virtualization of a host computer's native I/O system architecture via the internet and LANs
US8788750B2 (en) 2007-04-27 2014-07-22 Hewlett-Packard Development Company, L.P. Managing resources in cluster storage systems
US8813080B2 (en) 2007-06-28 2014-08-19 Intel Corporation System and method to optimize OS scheduling decisions for power savings based on temporal characteristics of the scheduled entity and system workload
US8230145B2 (en) 2007-07-31 2012-07-24 Hewlett-Packard Development Company, L.P. Memory expansion blade for multiple architectures
US20090119748A1 (en) 2007-08-30 2009-05-07 Jiewen Yao System management mode isolation in firmware
US7865762B2 (en) 2007-12-04 2011-01-04 Intel Corporation Methods and apparatus for handling errors involving virtual machines
US20090172232A1 (en) 2007-12-28 2009-07-02 Zimmer Vincent J Method and system for handling a management interrupt event
US8069359B2 (en) 2007-12-28 2011-11-29 Intel Corporation System and method to establish and dynamically control energy consumption in large-scale datacenters or IT infrastructures
US7802042B2 (en) 2007-12-28 2010-09-21 Intel Corporation Method and system for handling a management interrupt event in a multi-processor computing device
US8645965B2 (en) * 2007-12-31 2014-02-04 Intel Corporation Supporting metered clients with manycore through time-limited partitioning
US7441135B1 (en) 2008-01-14 2008-10-21 International Business Machines Corporation Adaptive dynamic buffering system for power management in server clusters
US7921179B1 (en) 2008-01-15 2011-04-05 Net App, Inc. Reducing latency of access requests in distributed storage systems having a shared data set
US8180996B2 (en) 2008-05-15 2012-05-15 Calxeda, Inc. Distributed computing system with universal address system and method
US8244918B2 (en) 2008-06-11 2012-08-14 International Business Machines Corporation Resource sharing expansion card
US9286080B2 (en) * 2008-07-02 2016-03-15 Hewlett-Packard Development Company, L.P. Memory management for hypervisor loading
US8144582B2 (en) 2008-12-30 2012-03-27 International Business Machines Corporation Differentiating blade destination and traffic types in a multi-root PCIe environment
US8352710B2 (en) 2009-01-19 2013-01-08 International Business Machines Corporation Off-loading of processing from a processor blade to storage blades
US8140871B2 (en) 2009-03-27 2012-03-20 International Business Machines Corporation Wake on Lan for blade server
US8151027B2 (en) 2009-04-08 2012-04-03 Intel Corporation System management mode inter-processor interrupt redirection
EP2449470A4 (en) 2009-06-29 2013-05-29 Hewlett Packard Development Co MEMORY AGENT FOR ACCESS TO A MEMORY BLADE WITHIN A CACHE COHERENCE DOMAIN
US8880682B2 (en) 2009-10-06 2014-11-04 Emc Corporation Integrated forensics platform for analyzing IT resources consumed to derive operational and architectural recommendations
US9767070B2 (en) 2009-11-06 2017-09-19 Hewlett Packard Enterprise Development Lp Storage system with a memory blade that generates a computational result for a storage device
US8713350B2 (en) 2009-12-08 2014-04-29 Hewlett-Packard Development Company, L.P. Handling errors in a data processing system
US8601128B2 (en) 2009-12-10 2013-12-03 Hewlett-Packard Development Company, L.P. Managing hardware resources for soft partitioning
US8151147B2 (en) 2009-12-17 2012-04-03 Hewlett-Packard Development Company, L.P. Synchronize error handling for a plurality of partitions
US9009384B2 (en) 2010-08-17 2015-04-14 Microsoft Technology Licensing, Llc Virtual machine memory management in systems with asymmetric memory
US9081613B2 (en) 2010-11-02 2015-07-14 International Business Machines Corporation Unified resource manager providing a single point of control
US8966020B2 (en) 2010-11-02 2015-02-24 International Business Machines Corporation Integration of heterogeneous computing systems into a hybrid computing system
US8793427B2 (en) 2011-02-10 2014-07-29 Hewlett-Packard Development Company, L.P. Remote memory for virtual machines
US8880795B2 (en) 2011-04-29 2014-11-04 Comcast Cable Communications, LLC. Intelligent partitioning of external memory devices
US20130073811A1 (en) 2011-09-16 2013-03-21 Advanced Micro Devices, Inc. Region privatization in directory-based cache coherence
US9697008B2 (en) 2012-02-22 2017-07-04 Hewlett Packard Enterprise Development Lp Hiding logical processors from an operating system on a computer
US8954698B2 (en) 2012-04-13 2015-02-10 International Business Machines Corporation Switching optically connected memory
US20150052293A1 (en) 2012-04-30 2015-02-19 Blaine D. Gaither Hidden core to fetch data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608188A (en) * 2004-07-06 2006-03-01 Intel Corp System and method to detect errors and predict potential failures
TW200723089A (en) * 2005-08-31 2007-06-16 Ibm Heterogenous high availability cluster manager
US20070067432A1 (en) * 2005-09-21 2007-03-22 Toshiaki Tarui Computer system and I/O bridge
WO2009154626A1 (en) * 2008-06-19 2009-12-23 Hewlett-Packard Development Company, L.P. Multi-blade interconnector
US20120017077A1 (en) * 2009-12-10 2012-01-19 Jim Darling Managing Hardware Resources For Soft Partitioning
US20130007310A1 (en) * 2010-03-19 2013-01-03 Fujitsu Limited Information processing device and method of collection process of device information in the information processing device

Also Published As

Publication number Publication date
WO2014158153A1 (en) 2014-10-02
CN105103121B (zh) 2018-10-26
CN105103121A (zh) 2015-11-25
US20160055012A1 (en) 2016-02-25
US9747116B2 (en) 2017-08-29
EP2979171A4 (en) 2016-11-23
JP6031212B2 (ja) 2016-11-24
JP2016514874A (ja) 2016-05-23
TW201502805A (zh) 2015-01-16
EP2979171A1 (en) 2016-02-03

Similar Documents

Publication Publication Date Title
US9778844B2 (en) Installation of operating system on host computer using virtual storage of BMC
US10146657B2 (en) Initialization trace of a computing device
US20120266179A1 (en) Dynamic mapping of logical cores
US20160182284A1 (en) System and method of performing high availability configuration and validation of virtual desktop infrastructure (vdi)
JP6321053B2 (ja) ハードウェアベースのデバイス間リソース共有が可能なデバイス
US20160328229A1 (en) System and method of online firmware update for baseboard management controller (bmc) devices
US11099884B2 (en) Dynamic control of halt polling based on receiving a monitoring instruction executed by a guest
US8370618B1 (en) Multiple platform support in computer system firmware
US20170115920A1 (en) Memory channel storage device initialization
US20160316043A1 (en) Impersonating a specific physical hardware configuration on a standard server
TWI526845B (zh) 使運算及擴充刀鋒式裝置之記憶體可供作業系統用之技術
TWI497318B (zh) 辨識刀鋒式裝置之記憶體供包括此刀鋒式裝置之分區的作業系統用之技術
US10289467B2 (en) Error coordination message for a blade device having a logical processor in another system firmware domain
US10592425B2 (en) Virtualizing NVDIMM WPQ flushing with minimal overhead
US10628309B1 (en) Loading a serial presence detect table according to jumper settings
US10838737B1 (en) Restoration of memory content to restore machine state
US11630500B2 (en) Configuring power level of central processing units at boot time
JP6035993B2 (ja) 情報処理装置、装置管理方法および装置管理プログラム
US20230325201A1 (en) Heterogeneous compute domains with an embedded operating system in an information handling system

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees