TWI494989B - An electrochemical etching method for forming a high aspect ratio (HAR) characteristic structure in a semiconductor element - Google Patents

An electrochemical etching method for forming a high aspect ratio (HAR) characteristic structure in a semiconductor element Download PDF

Info

Publication number
TWI494989B
TWI494989B TW101107954A TW101107954A TWI494989B TW I494989 B TWI494989 B TW I494989B TW 101107954 A TW101107954 A TW 101107954A TW 101107954 A TW101107954 A TW 101107954A TW I494989 B TWI494989 B TW I494989B
Authority
TW
Taiwan
Prior art keywords
etching
aspect ratio
har
electrode
etching solution
Prior art date
Application number
TW101107954A
Other languages
English (en)
Other versions
TW201338030A (zh
Inventor
Wei Ping Dow
Chia Fu Hsu
Original Assignee
Nat Univ Chung Hsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Chung Hsing filed Critical Nat Univ Chung Hsing
Priority to TW101107954A priority Critical patent/TWI494989B/zh
Publication of TW201338030A publication Critical patent/TW201338030A/zh
Application granted granted Critical
Publication of TWI494989B publication Critical patent/TWI494989B/zh

Links

Landscapes

  • ing And Chemical Polishing (AREA)

Description

於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法
本發明係關於一種在半導體元件中以電化學蝕刻形成高深寬比特徵結構(High-Aspect-Ratio Feature)的方法，所謂的高深寬比結構在此係指成型於半導體元件的深盲孔(Blind Via)或通孔(Through Hole)。
對更快速、更強力積體電路(IC)之需求已為IC製造技術帶來新的挑戰，可靠地在基材或晶圓上蝕刻高深寬比(HAR)特徵結構業已成為製造半導體元件的關鍵技術。
於半導體元件上形成HAR的習知技術包括濕式蝕刻(wet etching)及乾式蝕刻(dry etching)兩類。相對於乾式蝕刻而言，濕式蝕刻是較早被開發應用的蝕刻技術。
所謂濕式蝕刻，如第一圖所示，是將覆有光阻1的晶片2浸於適當的蝕刻溶液3中，經由溶液與被蝕刻物(薄膜)4間的化學反應，將未覆光阻的區域之薄膜去除。濕蝕刻的反應過程大致包括三個階段：(一)反應物質擴散到欲蝕刻材質的表面；(二)反應物質與欲蝕刻材質產生反應；(三)反應後的產物從蝕刻材質的表面擴散到溶液中。上述三階段是利用與被蝕刻材料匹配的氧化劑及溶劑來進行，氧化劑將被蝕刻材料氧化形成氧化物，再利用另一溶劑來將該氧化物溶解並隨溶液排除，反覆這些步驟，便可達到蝕刻的效果。以矽晶片為例，氧化物可為雙氧水，形成SiO2 氧化物，溶劑為氫氟酸(HF)，將SiO2 溶解，並隨溶液排除。濕式蝕刻是一種『等向性蝕刻』(isotropic etching)』，亦即濕蝕刻不但會在縱向(Z軸)進行蝕刻，也會有X軸和Y軸方向的橫向蝕刻效果，而橫向蝕刻會導致所謂的『底切(undercut)』現象發生。但HAR特徵結構要求精確的深寬比、很好的垂直方向性，濕式蝕刻顯然難以製程控制達到如此的要求。
基於濕式蝕刻不適用於成型HAR特徵結構，因此目前多半依賴乾式蝕刻製程。所謂乾式蝕刻是利用氣體分子或其產生的離子及自由基，對晶圓上未覆光阻的區域進行物理式撞擊、濺蝕或化學反應，使蝕刻材質發生垂直方向(Z軸)的蝕刻。
以源起於德國Rober Bosch公司所開發的非等向性矽深蝕刻製程(Bosch gas-switching technique，簡稱Bosch氣體交替技術)為例，它是係利用具非等向性蝕刻反應之電漿源，與可反應形成高分子蔽覆層(polymeric passivation layer)的另一種電漿源，使兩者反覆地交替進行，往Z軸的方向進行深蝕刻。相對於濕式蝕刻而言，乾式蝕刻較容易控制垂直方向的蝕刻，但是蝕刻速率慢，而且因為在反應性離子電漿中，同時具有蝕刻物質與保護物質，蝕刻側壁部份是藉由保護物質(膜)保護之，因此會蝕刻出貝殼皺紋狀的微結構5(如第二圖)。而傳統的電鍍銅沈積技術，無法在皺紋尖端處產生金屬薄膜，以致出現不連續的電鍍結果。雖然，這個問題可以在電鍍過程中透過沈積之金屬予以離子化，配合外加電場或磁場的方式來提昇側壁沈積的覆蓋率，解決皺紋尖端不連續金屬化的問題，但是貝殼皺紋的TSV，仍非業界所期待的。再者，當TSV的深寬比(AR)變大時，氣體分子不易進入到深盲孔的底部，尤其是底部的側壁之處，因此乾式蝕刻亦無法因應現階段TSV高AR要求。
最近，金屬輔助蝕刻技術(metal-assisted etch)在文獻中被提出，矽晶圓被沈浸在含有HF和氧化劑的蝕刻溶液中，且在蝕刻溶液中更包含有微奈米貴金屬顆粒(metal particals)，例如銀(Ag)顆粒、或金(Au)顆粒、或鉑(Pt)顆粒。藉由金屬顆粒的催化活性，使矽(Si)與金屬顆粒的接觸界面發生蝕刻作用，因而產生非等向性蝕刻。在矽晶圓上所形成的孔的直徑可透過微奈米金屬顆粒的直徑來控制，從nm到μm均可。但是，因為貴金屬顆粒在蝕刻溶液中的活動性方向無法完全掌控，因此，非等向性蝕刻孔可能出現歪斜的或螺旋形的。
為了解決非等向性蝕刻方向控制的問題，研究人員在蝕刻系統中加裝了光源(例如紫外線)，期能藉由光的誘導，控制金屬顆粒的活動方向，但此一應用只限於N型半導體矽晶圓(特定半導體限用性)，且在進行光-電化學蝕刻之前，矽晶圓必需先透過光阻製程給予蝕刻起始凹陷做定位，否則無法正確定出孔洞的位置與大小。
金屬輔助蝕刻技術是基於金屬顆粒在包含氧化劑的HF溶液中提供了正電化學電位(positive electrochemical potential)的作用。據此，以金屬線陽極取代金屬顆粒，理論上是可行的。
2011年ACS(American Chemical Society)公開了一份由Tomohiko Sugita等人提出的文獻「Formation of Through-Holes in Si Wafers by using Anodically Polarized Needle Electrodes in HF Solution」(暫譯為：於氫氟酸溶液中以金屬針為陽極對矽晶圓進行穿孔成型)。該文獻中提到以貴金屬針(Pt、Pd、Ir)為陽極，在氫氟酸(HF)溶液中，以電化學方式對矽晶圓試片(N型或P型)進行HAR深盲孔、通孔之成型。該文獻中的實驗結果顯示，孔的蝕刻速率及孔的形狀與陽極的電位、導電類型、矽晶圓本身的電阻以及電極所採用的金屬有關。以Pt針為陽極，當電位達到2.5V(相對於Ag/AgCl參考電位)時，雖然加速了孔的蝕刻速率，但是Pt電極卻被電化學氧化為白金離子，接觸矽晶圓時又還原成白金原子，以致於在孔口週緣形成不規則沈積。Pt電極、Pd電極在電化學反應中都有這個問題。
從上述文獻中可知，以金屬針為陽極在氫氟酸溶液中進行矽晶圓之高深寬比之深盲孔或通孔之成型是可行的，但是在上述文獻中並沒有提到最適於產業利用性的方案。
本發明之主要目的係在提供一種於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，該方法以上述2011年ACS的公開文獻為實驗架構，並期以最佳化的技術方案實現可靠的及具有高度產業利用價值的矽晶圓電化學鑽孔技術。
一種於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，包括：將一矽晶圓浸置含氟離子之蝕刻溶液中，以一具有增加電催化活性之幾何形狀的鎢電極對應該矽晶圓之一預蝕刻位置，提供定電位予該鎢電極，並配合一蝕刻溶液供餵方法和一矽晶圓氧化物排離方法，將蝕刻液充份餵給該預蝕刻位置，以催化該蝕刻溶液與該矽晶圓之間的電化學反應，並使矽晶圓氧化物排離該預蝕刻位置，據以於該矽晶圓成型一高深寬比特徵結構。
本發明係結合電化學及濕式蝕刻之矽晶圓鑽孔方法，與傳統濕式與乾式化學蝕刻技術相較，本發明省略了光阻塗佈及曝光顯影製程，且蝕刻速 率、Z軸鑽孔垂直性及方向性、鑽孔之深寬比控制均較濕式及乾式為佳。
將本發明進一步與先前技術一欄中提到的2011年ACS(American Chemical Society)公開了一份由Tomohiko Sugita等人提出的文獻「Formation of Through-Holes in Si Wafers by using Anodically Polarized Needle Electrodes in HF Solution」相較，本發明採用鎢電極以及複合材料電極解決了該文獻中所遭遇到電極氧化問題，而且可降低電極材料成本負擔。如此之外，本發明以控制蝕刻溶液中的含氟濃度、電位、電極幾何形狀等技術方案，以及維持電極針端的電催化作用、維持矽晶圓之氧化持續進行、蝕刻溶液順利進入孔中、氟化矽產物能順利離開蝕刻孔等關鍵控制條件，達到最佳化蝕刻速率及蝕刻效果。本發明可用於N型或P型矽晶圓，可做深盲孔以及通孔之電化學蝕刻，且可控制加工表面粗糙度，孔壁平坦，無第二圖所示的扇貝型輪廓，對於後續TSV填孔加工具有增益性。
將一矽晶圓浸置含氟離子濃度為20mol/dm3 之蝕刻溶液中，以一具有增加電催化活性之幾何形狀的鎢電極對應該矽晶圓之一預蝕刻位置，提供1V~7V之定電位予該鎢電極，並配合一蝕刻溶液供餵方法和一矽晶圓氧化物排離方法，將蝕刻液充份餵給該預蝕刻位置，以催化該蝕刻溶液與該矽晶圓之間的電化學反應，並使矽晶圓氧化物排離該預蝕刻位置，據以於該矽晶圓成型一高深寬比特徵結構。
本發明係於三電極體系電解槽(three-electrode cell)中進行矽晶圓的電化學蝕刻鑽孔實驗。如第三圖所示，電解槽包括了工作電極10(Working Electrode)、參考電極11(Reference Electrode)、輔助電極12(Counter Electrode)、含氟蝕刻溶液13(Etching Solution)。矽晶圓試片14(N型或P型，10×10 mm2 )被浸置於該蝕刻溶液中。被浸置之前，矽晶圓試片進行表面清潔程序，例如：浸泡於30%過氧化氫(H2 02 )與97%硫酸(H2 SO4 )1:4的混合溶液中10分鐘、以純水漂洗10分鐘、浸泡於1%氫氟酸(HF)溶液1分鐘、以及再以純水漂洗10分鐘。
<<電極>>
本發明之工作電極10(陽極)為鎢電極，為催化矽晶圓試片與含氟蝕刻溶液之電化學反應，使矽晶圓試片與鎢電極的相對位置產生蝕刻孔。輔助電極為白金薄膜。參考電極為銀/氯化銀電極(Ag/AgCl)，它被設於一充滿飽和KCl溶液的塑膠管中。
依據欲成型蝕刻孔的直徑來定義鎢電極的直徑。在本發明中，鎢電極的直徑小於孔的直徑。以孔直徑200μm為例，鎢電極的直徑為180μm~190μm。一持針器15固定該鎢電極，鎢電極凸出該持針器的長度約1.0mm~1.3mm。該持針器15受一微步進機16控制，微步進機可控制鎢電極對矽晶圓表面的相對接觸力，以平末端的鎢電極為例，相對接觸力可控制在55g～65g左右；以尖錐狀末端(尖端直徑為50μm)的鎢電極為例，相對接觸力可控制在10g~20g左右。除此之外，該微步進機亦可透過持針器而控制鎢電極與矽晶圓表面或蝕刻孔之孔底保持一可形成穿隧效應的間隙。
本發明所採用的鎢電極10具有特定的幾何形狀，如第四圖所示，它是一個圓柱形實心結構體。或如第五圖所示，它是一個圓柱形中心具有導孔101的結構，且導孔貫通鎢電極10的末端。如第六圖，鎢電極10的末端可以為尖錐狀，尖端直徑為20～50μm。如第七圖，鎢電極10亦可為針末端的直徑小於針身的階級狀。如第八圖，鎢電極10亦可為螺旋形。第九圖，鎢電極10末端為橢圓形。第十圖，鎢電極10末端為球狀。鎢電極的幾何形狀包含但不限於圖例所描述者，且幾何形狀與電催化活性、加工表面粗糙度之控制以及矽晶孔的蝕刻速率有關，此部份於后詳述。
一種複合材料電極可取代上述的鎢電極而同樣具有相當好的電催化活性，例如在鈦針的表面披覆氧化銥(IrO2 )層或氧化鉭(Ta2 O4 )層。
本發明採用鎢電極和複合材料電極的主要考量是它們在含氟蝕刻溶液中的抗氧化能力。工作電極在蝕刻反應的過程中，若發生氧化-還原現象，將會在蝕刻孔口或孔壁產生不規則沈積，這個現象是不被允許的，因為它會增加後續填孔加工的複雜性和失敗率。本發明選用鎢電極和複合材料電極，可解決工作電極於HF溶液中氧化的問題，在蝕刻孔口或孔壁上沒有電極還原物之沈積。在上述Tomohiko Sugita等人所提出的文獻中，採用的貴金屬電極Pt和Pd，都有氧化-還原沈積的問題，雖然Ir在文獻的實驗中沒有出現這個問題，但採用Ir之成本太過昂貴，導致電化學蝕刻的成本大幅提昇，造成產業利用之阻礙。
採用鎢電極和複合材料電極的另一個考量是它的導電特性、電催化活性，它們可提供電子以催化矽晶與含氟蝕刻溶液的化學反應，而達到快速蝕刻的目的。
除此之外，工作電極的選用更考量其機械彈性，在電化學蝕刻矽晶孔的過程中，工作電極必需保持垂直性和筆直度，與矽晶接觸時具有不彎曲、不變形的剛性，或者在發生彎曲或變形後具有彈性復回的能力。在上述Tomohiko Sugita等人所提出的文獻中，採用的貴金屬電極Pt、Pd、Ir均不具彈性復回能力，因此，在與矽晶接觸時，貴金屬電極的垂直性和筆直度變得無法控制和預期，這對蝕刻孔的垂直性和方向性有嚴重的影響。本發明採用的鎢電極確具有期待的剛性和彈性復回的能力，結構穩定性高，可以確保蝕刻孔垂直性和方向性。
<<蝕刻溶液>>
本發明之含氟蝕刻溶液包含但不限於氫氟酸(HF)溶液、氟化銨(NH4 F)溶液。在本發明的實驗中係採用20 mol dm-3 HF。本發明的蝕刻溶液中更包含可改善表面張力和黏滯性的添加物，例如：聚乙二醇(PEG400)，濃度為100~600ppm。本發明的蝕刻溶液中更包含其他的添加物，例如：乙醇，濃度1~5%(v/v)，功能為改善蝕刻表面微結構的平整性。改善蝕刻溶液的表面張力和黏滯性，可使蝕刻溶液較容易進入深盲孔的孔底部。
<<電化學蝕刻鑽孔>>
本發明電化學蝕刻鑽孔實驗採用P-Si-12矽晶圓試片10×10 mm2 ；20 mol dm-3 HF為蝕刻溶液；陽極為鎢電極，鎢電極直徑90μm，電極具有50μm尖狀末端，鎢電極直接接觸矽晶圓表面；定電位為1V～7V之間的一個固定值；操作溫度為15℃～25℃之間的一個固定值；蝕刻時間1小時。在初期的實驗中，提供大於7V的定電位時，鎢電極發生剝落現象，故定電位之值在使用鎢電極的情況下，不適合大於7V。
電化學蝕刻完成後，以純水漂洗矽晶圓並靜置乾燥。再以SEM拍攝矽晶圓表面孔口影像，如第十一圖，量測成型孔的孔徑為100μm。之後進行矽晶圓破片及研磨拋光以分析矽晶圓剖面形狀，如第十二圖，Aspect Ratio為11.6。據此推算蝕刻速率為：(1160)μm÷60min≒(19.33)μm/min。將矽晶圓試片改換為N-Si-11得到與上述雷同的蝕刻結果，但是蝕刻速率加快，大約40分鐘的時間可完成上述的蝕刻結果。關於本發明之蝕刻速率可以下列的通式來表達：
電化學蝕刻反應如式(1)
Si+4h+ +6HF->SiF2- 6 +6H+ 　(式1)
式1所描述的電化學反應必需在電化學蝕刻過程中確保其持續的進行，才能確保孔的深寬比、以及加工面的品質。在本發明中，我們是藉由以下的四個關鍵來控制電化學蝕刻反應，達到蝕刻孔高深寬比、z軸垂直深蝕刻、以及控制加工面粗糙度的控制。四個關鍵分別是：(一)維持電極針端的電催化作用；(二)維持矽晶圓之氧化持續進行；(三)蝕刻溶液順利進入孔中；(四)氟化矽產物能順利離開蝕刻孔。
在本發明中是以電極末端的幾何形狀來維持(或促進)電極末端的電催化作用，它可以確保蝕刻孔是沿著Z軸往下產生並防止孔徑外擴。在本發明的實驗中，如第六圖尖錐狀末端，第七圖階級狀末端，第八圖螺旋形末端，第九圖，橢圓形末端，第十圖，球狀末端。採用各種幾何形狀的鎢電極的蝕刻速率均大於平末端之鎢電極，推測是因為電極末端的幾何形狀加速了電催化作用。再者，在鈦電極針的表面披覆氧化銥(IrO2 )層或氧化鉭(Ta2 O4 )層亦有此作用。此外，電極是否接觸矽晶圓也關係著蝕刻速率，在本發明實驗中，將電極接觸矽晶圓的蝕刻速率大於電極與矽晶圓相對一穿隧間隙的蝕刻速率，推測是因為直接接觸的電催化作用大於穿隧效應的電催化作用。
必需確保蝕刻溶液能夠順利的進入孔中，特別是深盲孔的底部，如此才能確保蝕刻部位持續的氧化。在本發明中，我們採用的方法包括：(一)電極直徑小於蝕刻孔之孔徑；(二)將電極的中心設蝕刻溶液導入孔貫通電極的末端；(三)電極末端的幾何形狀助於蝕刻溶易導入孔中；(四)控制電極的垂直往復作動。方法(一)可使蝕刻溶液藉由電極與孔壁的間隙進入蝕刻孔中。方法(二)可使蝕刻溶液直接餵給電催化部位。方法(三)選用螺旋型電極，使蝕刻液經由螺旋路徑進入蝕刻孔中。方法(四)係以微步進機控制電極在蝕刻孔中往復進退位移，藉由進退位移的動作使蝕刻溶液被導入蝕刻孔中。方法(三)及方法(四)也能使矽晶圓在蝕刻過程中所產生的氟化矽加速排離孔洞，避免氟化矽產物阻滯蝕刻孔。
<<結論>>
本發明係結合電化學及濕式蝕刻之矽晶圓鑽孔方法，與傳統濕式與乾式化學蝕刻技術相較，本發明省略了光阻塗佈及曝光顯影製程，且蝕刻速率、Z軸鑽孔垂直性及方向性、鑽孔之深寬比控制均較濕式及乾式為佳。
將本發明進一步與先前技術一欄中提到的2011年ACS(American Chemical Society)公開了一份由Tomohiko Sugita等人提出的文獻「Formation of Through-Holes in Si Wafers by using Anodically Polarized Needle Electrodes in HF Solution」相較，本發明採用鎢電極以及複合材料電極解決了該文獻中所遭遇到電極氧化問題，而且可降低電極材料成本負擔。如此之外，本發明以控制蝕刻溶液中的含氟濃度、電位、電極幾何形狀等技術方案，以及維持電極針端的電催化作用、維持矽晶圓之氧化持續進行、蝕刻溶液順利進入孔中、氟化矽產物能順利離開蝕刻孔等關鍵控制條件，達到最佳化蝕刻速率及蝕刻效果。本發明可用於N型或P型矽晶圓，可做深盲孔以及通孔之電化學蝕刻，且可控制加工表面粗糙度，孔壁平坦，無第二圖所示的扇貝型輪廓，對於後續TSV填孔加工具有增益性。
10．．．工作電極
11．．．參考電極
12．．．輔助電極
13．．．含氟蝕刻溶液
14．．．矽晶圓試片
15．．．持器
16．．．微步進機
第一圖為傳統濕蝕刻反應示意圖。
第二圖為傳統乾式蝕刻於矽晶圓蝕刻孔之孔壁形成貝殼皺紋狀微結構之示意圖。
第三圖為本發明實驗所採用之三電極體系電解槽之示意圖。
第四圖為本發明鎢電極之幾何形狀示意圖之一。
第五圖為本發明鎢電極之幾何形狀示意圖之二。
第六圖為本發明鎢電極之幾何形狀示意圖之三。
第七圖為本發明鎢電極之幾何形狀示意圖之四。
第八圖為本發明鎢電極之幾何形狀示意圖之六。
第九圖為本發明鎢電極之幾何形狀示意圖之七。
第十圖為本發明鎢電極之幾何形狀示意圖之八。
第十一圖為SEM拍攝矽晶圓表面孔口影像。
第十二圖為矽晶圓破片及研磨拋光後SEM影像分析剖面形狀。

Claims (11)

  1. 一種於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，包括：將一矽晶圓浸置含氟離子濃度為20mol/dm3 之蝕刻溶液中，以一具有增加電催化活性之幾何形狀的鎢電極對應該矽晶圓之一預蝕刻位置，提供1V~7V之定電位予該鎢電極，並配合一蝕刻溶液供餵方法和一矽晶圓氧化物排離方法，將蝕刻液充份餵給該預蝕刻位置，以催化該蝕刻溶液與該矽晶圓之間的電化學反應，並使矽晶圓氧化物排離該預蝕刻位置，據以於該矽晶圓成型一高深寬比特徵結構。
  2. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該蝕刻溶液係20mol dm-3 之氫氟酸溶液。
  3. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該蝕刻溶液供餵方法包括於該蝕刻溶液中添加改善該蝕刻溶液表面張力之添加物。
  4. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該蝕刻溶液供餵方法包括於該蝕刻溶液中添加改善該蝕刻溶液黏滯性之添加物。
  5. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該蝕刻溶液供餵方法包括沿著該鎢電極之中心設一貫穿孔，使該蝕刻溶液透過該貫穿孔直達該預蝕刻位置。
  6. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該蝕刻溶液供餵方法包括提供一螺旋形鎢 電極，使該蝕刻溶液透過該鎢電極的螺旋紋到到該預蝕刻位置。
  7. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該蝕刻溶液供餵方法及該矽晶圓氧化物排離方法包括控制該鎢電極相對於該預蝕刻位置垂直往復移動預定距離。
  8. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該鎢電極直接接觸該矽晶圓之預蝕刻位置。
  9. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該鎢電極與該矽晶圓之預蝕刻位置之間保持一可形成穿隧效應之間隙。
  10. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該鎢電極可被一複合材料電極取代，該複合材料電極為在鈦針的表面披覆氧化銥(IrO2 )層或氧化鉭(Ta2 O4 )層。
  11. 如申請專利範圍第1項所述於半導體元件中形成高深寬比(HAR)特徵結構之電化學蝕刻方法，其中，該鎢電極之增加電催化活性之幾何形狀包括尖錐狀末端、橢圓形末端、球狀末端、或階級狀末端。
TW101107954A 2012-03-08 2012-03-08 An electrochemical etching method for forming a high aspect ratio (HAR) characteristic structure in a semiconductor element TWI494989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101107954A TWI494989B (zh) 2012-03-08 2012-03-08 An electrochemical etching method for forming a high aspect ratio (HAR) characteristic structure in a semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101107954A TWI494989B (zh) 2012-03-08 2012-03-08 An electrochemical etching method for forming a high aspect ratio (HAR) characteristic structure in a semiconductor element

Publications (2)

Publication Number Publication Date
TW201338030A TW201338030A (zh) 2013-09-16
TWI494989B true TWI494989B (zh) 2015-08-01

Family

ID=49627987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107954A TWI494989B (zh) 2012-03-08 2012-03-08 An electrochemical etching method for forming a high aspect ratio (HAR) characteristic structure in a semiconductor element

Country Status (1)

Country Link
TW (1) TWI494989B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585841B (zh) 2015-02-06 2017-06-01 國立台灣科技大學 基板及其加工方法與裝置
TWI554649B (zh) * 2015-06-12 2016-10-21 國立臺灣科技大學 電化學蝕刻設備

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034051A1 (de) * 2007-09-10 2009-03-19 Robert Bosch Gmbh Verfahren und vorrichtung zur elektrochemischen bearbeitung
US7892440B1 (en) * 2003-08-15 2011-02-22 University Of South Florida Wet etching process
US20110186443A1 (en) * 2010-02-01 2011-08-04 Tokyo Electron Limited Electrochemical substrate slicing using electromagnetic wave excitation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892440B1 (en) * 2003-08-15 2011-02-22 University Of South Florida Wet etching process
WO2009034051A1 (de) * 2007-09-10 2009-03-19 Robert Bosch Gmbh Verfahren und vorrichtung zur elektrochemischen bearbeitung
US20110186443A1 (en) * 2010-02-01 2011-08-04 Tokyo Electron Limited Electrochemical substrate slicing using electromagnetic wave excitation

Also Published As

Publication number Publication date
TW201338030A (zh) 2013-09-16

Similar Documents

Publication Publication Date Title
US20030216045A1 (en) Hydrogen bubble reduction on the cathode using double-cell designs
US20130105331A1 (en) Nano-precision photo/electrochemical planarization and polishing methods and apparatus therefor
US8795482B1 (en) Selective electrochemical accelerator removal
JPWO2006051727A1 (ja) 結晶基板に孔を形成する方法、及びその方法で孔が形成された結晶基板
US7090763B2 (en) Process for the production of shaped articles of niobium or tantalum by electrochemical etching
JP6627224B2 (ja) アルミニウムまたはアルミニウム合金の表面処理方法、及び表面処理装置
TW201137175A (en) Etching method, method for manufacturing microstructure, and etching apparatus
TWI494989B (zh) An electrochemical etching method for forming a high aspect ratio (HAR) characteristic structure in a semiconductor element
US6723226B1 (en) Method and apparatus for forming electrolytic water and apparatus for washing semiconductor substrate using electrolytic water-forming apparatus
Liu et al. Novel structure of a sidewall-insulated hollow electrode for micro electrochemical machining
TWI606760B (zh) Circuit board processing method and printed circuit board manufactured by the method
JP5613125B2 (ja) 生産性に優れた高耐電圧性を有するアルミニウム陽極酸化皮膜の製造方法
JP2009263177A (ja) ガラスの加工方法およびガラスの加工装置並びに配線基板の製造方法
TW202302921A (zh) 結構體及結構體的製造方法
TW202139352A (zh) 構造體及其製造方法
JP4428074B2 (ja) アルミ電解コンデンサ用電極箔の製造方法及びその製造装置
JP5060365B2 (ja) めっき装置、めっき方法、および電子デバイスの製造方法
CN116670337A (zh) 金属填充微细结构体和金属填充微细结构体的制造方法
JP2000164718A (ja) 導電性構造および半導体装置を形成するためのプロセス
JPH0593300A (ja) 電解エツチング方法
JP2016145382A (ja) アルミニウムまたはアルミニウム合金の封孔処理方法、及び封孔処理装置
Sato et al. Fabrication of high-aspect-ratio arrayed structures using Si electrochemical etching
KR102089868B1 (ko) Cmp 공정용 슬러리 공급 시스템
WO2011016162A1 (ja) ガラスの加工方法、配線基板の製造方法、マイクロチップの製造方法、マイクロレンズアレイ基板の製造方法
CN114438494A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees