TWI489785B

TWI489785B - 管線式類比數位轉換器及其方法

Info

Publication number: TWI489785B
Application number: TW101125062A
Authority: TW
Inventors: Vitali Souchkov
Original assignee: Pixart Imaging Inc
Priority date: 2011-08-31
Filing date: 2012-07-12
Publication date: 2015-06-21
Also published as: CN102970039B; CN102970039A; TW201310917A

Description

管線式類比數位轉換器及其方法

本文所述本發明之各種實施例大體而言係關於類比數位轉換器(analog-to-digital converter；ADC)之領域，且亦關於包含於觸控螢幕、觸控板及/或觸控面板控制器中之ADC之領域。

為提高在用於導航之數位成像應用中(例如，在電容式觸控螢幕整合式控制器中，或在手指導航元件/滑鼠中之整合式光學成像儀中)之位元解析度，通常需要在設計階段期間採取措施來解決因ADC中各整合式組件間之不匹配而造成之問題。管線式ADC架構由於其能夠同時處理成像資料陣列中之多個元而被頻繁使用於成像應用中。在金氧矽(metal oxide silicon；MOS)管線式ADC及包含其之積體電路中，最須匹配之組件通常為各該管線元件之乘法數位類比轉換器(digital-to-analog converter；DAC)中之電容器。電容器(尤其是大電容器)在一積體電路上可佔用大量面積，且當ADC中之有效位元數(effective number of bits；ENOB)等於或超過12時，可能難以設計及實作此等電容器。此外，大電容器會大幅增大ADC之功耗量。

因此，許多誤差校準技術都希望能獲得高的ENOB、同時不耗用過多積體電路面積及ADC功率。其中，基數數位校準(radix digital calibration)技術在數位校準期間通常需要實施大量數位操作及長時間之疊代。另一技術係為主動式及被動式電容器之類比平均化，此技術已用於增大管線式ADC之ENOB，但此技術通常需要額外之放大器及/或額外之電容器。此外，除正常之時脈運作之外，通常亦需要一平均時脈相位(averaging clock phase)。此等要求會增大積體電路之尺寸、設計複雜性，且亦會增大ADC功耗。

論述上述問題之公開文獻包括但不限於：P.Rombouts等人，IEEE電路與系統會刊(IEEE Transactions on Circuits and Systems)，第45卷，第9期，1998年9月；EI-Sankary等人，IEEE電路與系統會刊，第51卷，第10期，2004年10月；Sean Chang等人，IEEE固態電路雜誌(IEEE Journal of Solid State Circuits)，第37卷，第6期，2002年6月；Stephen H.Lewis等人，IEEE固態電路雜誌，第27卷，第3期，1992年3月；John P.Keane等人，IEEE電路與系統雜誌(IEEE Journal on Circuits and systems)，第52卷，第1期，2005年1月；O.Bernal等人，2006年IMTC技術會議(IMTC 2006 Technology Conference)，意大利，索倫托，2006年4月24日至27日；Ion P.Opris等人，IEEE固態電路雜誌，第33卷，第12期，1998年12月；Dong-Young Chang等人，IEEE電路與系統會刊，第51卷，第11期，2004年11月；Yun Chiu等人，IEEE固態電路雜誌，第39卷，第12期，2004年12月，以及Hsin-Shu Chen，IEEE固態電路雜誌，第36卷，第6期，2001年6月。各該上述參考文獻分別以引用方式全文併入本文中。

因此，需要一種具有減少之電容器不匹配誤差、更小之電容器及更低之ADC功耗之管線式ADC。

在一實施例中，提供一種管線式類比數位轉換器(analog-to-digital converter；ADC)，其包含：複數個管線元件電路，各該管線元件電路對應於該管線式ADC之一給定位元並包含一放大器電路，該放大器電路可切換地用以以一第一A電容器配置及一第二B電容器配置運作，該第一A電容器配置及該第二B電容器配置分別對應於一第一A電容器及一第二B電容器，一第一管線元件電路包含一與其可操作地連接之校準取樣保持(sample-and-hold)電路，該第一管線元件電路用以將複數類比A電容器不匹配誤差校準電壓及複數類比B電容器不匹配誤差校準電壓數位化，其中當該管線式ADC運作於一電容器不匹配校準階段(phase)時，由該第一管線元件電路及該等管線元件電路之其餘部分產生該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓，該第一管線元件電路更用以提供數位表示(digital representation)作為其輸出，該等數位表示對應於在該電容器不匹配校準階段期間各該管線元件電路之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓；一輸出移位暫存器及加法電路，用以接收並處理該等數位表示，以提供對應於各該位元及管線元件電路之電容器不匹配誤差校正碼；以及一記憶體，該記憶體用以接收並在其中儲存對應於該管線式ADC之各該位元及管線元件電路之該等電容器不匹配誤差校正碼；其中在完成輸入至該管線式ADC之類比訊號之轉換後，將該等電容器不匹配誤差校正碼應用於該管線式ADC之每一位元權重(bit weight)。

在另一實施例中，提供一種用於減少一管線式類比數位轉換器(ADC)中之電容器不匹配誤差之方法，該管線式ADC包含：複數個管線元件電路，各該管線元件電路對應於該管線式ADC之一給定位元並包含一放大器電路，該放大器電路可切換地用以以一第一A電容器配置及一第二B電容器配置運作，該第一A電容器配置及該第二B電容器配置分別對應於一第一A電容器及一第二B電容器，一第一管線元件電路包含一與其可操作地連接之校準取樣保持電路，該第一管線元件電路用以將複數類比A電容器不匹配誤差校準電壓及複數類比B電容器不匹配誤差校準電壓數位化，其中當該管線式ADC運作於一電容器不匹配校準階段時，由該第一管線元件電路及該等管線元件電路之其餘部分產生該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓，該第一管線元件電路更用以提供數位表示作為其輸出，該等數位表示對應於在該電容器不匹配校準階段期間各該管線元件電路之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓，該方法包含：將由該等管線元件電路產生之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓數位化；產生對應於各該管線元件電路之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓之該等數位表示；以及產生對應於各該位元及管線元件電路之A電容器不匹配誤差校正碼及B電容器不匹配誤差校正碼。

本文將揭示其他實施例，或於熟習此項技術者閱讀並理解本說明書及附圖之後，其他實施例將變得一目了然。

如第1圖所示，一電容式觸控螢幕系統110通常由以下組成：一下層的LCD(Liquid Crystal Display)(或OLED；Organic Light-Emitting Diode)顯示器112、一觸控螢幕(或觸碰感測面板)90、一設置於觸控螢幕90上方之介電板(或保護罩)95、以及一觸控螢幕控制器(或微處理器、應用專用積體電路(application specific integrated circuit；ASIC))、中央處理裝置(CPU))100。應注意，觸控螢幕90下方除LCD顯示器或OLED顯示器之外亦可設置其他影像顯示器。

第2圖顯示一觸控螢幕控制器100之一實施例之方塊圖。在一實施例中，觸控螢幕控制器100可係為根據本文之教示內容而修改之一Avago Technologies^TM AMRI-5000 ASIC或晶片100。在一實施例中，觸控螢幕控制器係為一低功率電容式觸控面板控制器，其被設計成為一觸控螢幕系統提供高精確度之螢幕導航。

第3圖及第4圖所示之電容式觸控螢幕(或觸控面板)90可藉由對一介電板之一或多個表面塗敷例如氧化銦錫(Indium Tin Oxide；ITO)等導電材料而形成，該介電板通常包含玻璃、塑膠或另一適宜之電絕緣材料且為光學透射性材料較佳，且該介電板通常被配置成呈一電極網格(grid)之形狀。該網格之電容保持一電荷，且當使用一手指觸碰觸控面板90時會出現通往使用者身體之一電路通道，此會引起該電容之一變化。

觸控螢幕控制器100感測並分析電容之此等變化之座標。當觸控螢幕90固定至具有一圖形使用者介面之一顯示器時，可藉由追蹤該等觸碰座標而達成螢幕導航。通常螢幕導航需要偵測多個觸碰而達成。該網格之尺寸係根據該等觸碰所需之解析度而被導出。通常存在一額外罩板95來保護觸控螢幕90之頂部ITO層，進而形成一完整之觸控螢幕解決方案(例如，第1圖)。

一種形成一觸控螢幕90之方式係僅於一介電板或基板之一側上塗敷一ITO網格。當觸控螢幕90與一顯示器配合時，將不需要一額外之保護罩。此具有形成一透射率得到改良(>90%)之更薄顯示系統之益處，進而能夠達成更亮且更輕之手持式裝置。觸控螢幕控制器100之應用包括但不限於：智慧型電話(smart phone)、可攜式媒體播放器(portable media player)、行動網際網路裝置(Mobile Internet Device；MID)、及全球定位系統(GPS)裝置。

請參照第3圖及第4圖，在一實施例中，觸控螢幕控制器100包含一類比前端(analog front end)。該類比前端具有16條驅動訊號線及9條感測線連接至一觸控螢幕上之一ITO網格。觸控螢幕控制器100對該等驅動電極施加一激發(excitation)，例如一方波(square wave)、一彎折線訊號(meander signal)或其他適宜類型之驅動訊號，且該等訊號之頻率可選自約40千赫茲至約200千赫茲的範圍。交流(AC)訊號經由互電容而耦合至該等感測線。使用一手指觸碰觸控螢幕(或觸控面板)90會改變該觸碰位置處之電容。觸控螢幕控制器100可同時解析並追蹤多個觸碰。高的更新率(refresh rate)容許主機無明顯延遲地追蹤快速觸碰及任何其他移動。嵌入的處理器對資料進行濾波、辨識觸碰座標並將該等觸碰座標報告至主機。嵌入之韌體可經由下載修補程式(patch)來更新。亦可考慮其他數目之驅動線及感測線，例如8×12陣列及12×20陣列。

觸控螢幕控制器100可具有不同功耗位準之多個運作模式。在休息模式中，控制器100可依據休息速率暫存器(register)所程式化之一速率來週期性地搜尋觸碰。可具有多個休息模式，各休息模式依次地具有較小之功耗。當不存在觸碰的情況達某一時間間隔時，控制器100可用以自動地切換至較小(next-lowest)功耗模式。

於一實施例中，及如第4圖所示，觸控螢幕90上之一ITO網格或其他電極配置可包含：感測行20a至20p及驅動列10a至10i，其中感測行20a至20p係可操作地連接至對應之感測電路且列10a至10i係可操作地連接至對應之驅動電路。第4圖中顯示一種將ITO線或其他驅動及感測電極拉線至通往觸控螢幕控制器100之線路配置。

在不背離本發明各實施例之範圍或精神之條件下，所屬技術領域中俱有通常知識者可理解除了修改後之AMRI-5000晶片或觸控螢幕控制器100外，在觸控螢幕系統110中亦可採用其他觸控螢幕控制器、微處理器、ASIC或CPU，且除本文明確所示者之外，亦可採用不同數目之驅動線及感測線、及不同數目及不同配置之驅動電極及感測電極。

參照第5圖及第6圖，其所示之每一管線元件電路150僅係一管線式ADC中複數個類似管線元件電路之其中之一，其中各該等管線元件電路用以提供複數個類比電壓及複數個數位表示。該等數位表示對應自多個管線元件電路之一位元以及對應的複數個位元，且其中該等位元形成一由管線式ADC輸出之數位字(digital word)。此外，同時參照第5圖及第6圖，為避免管線元件電路150之類比電路元件不清楚，管線元件電路150相關聯之數位電路之所有細節係未顯示於圖中。舉例而言，熟習管線式ADC架構之技術者將立即理解及領會，第5圖中未顯示由比較器170及比較器180提供至與其相關聯之各個暫存器之標準數位輸出。此外，第5圖所示輸入電壓Vin係由一資料採集取樣保持電路(圖未繪示)提供。然而，僅第6圖所示之第一管線元件電路150a如此；其餘之管線元件電路150b至150k則接收由前面的管線元件電路提供之輸出作為其輸入。此外，所屬技術領域中具有通常知識者可理解，該等圖中未顯示管線式類比數位轉換器(ADC)155之所有部分。

在第5圖中，單一管線元件電路150形成管線式ADC 155之一部分，且具有電容器不匹配誤差平均功能。應注意，在美國專利申請案13/208,318(下簡稱‘318專利申請案)中將會找到關於第5圖所示電路150之運作之進一步細節。如在‘318專利申請案中所述，電路150能夠在一乘法階段期間交換電容器C1(電容器A)與電容器C2(電容器B)之功能。藉由閉合開關φ_2A ，電容器C2(電容器B)連接至放大器240之負回饋迴路，而電容器C1(電容器A)端視由多工器所選擇之D值(其又基於由比較器170及比較器180所偵測到之輸入訊號大小)而連接至參考電壓-Vref、0、Vref其中之一。管線元件電路150之上述連接配置，在本文中被稱為階段2A。在一乘法階段(階段2B)期間，開關φ_2B 使電容器 C1(電容器A)連接至放大器240之負回饋迴路中，而使電容器C2(電容器B)經由多工器190而連接至參考電壓-Vref、0、Vref其中之一。

在階段2A及階段2B配置期間，與第5圖之管線元件電路150之運作相關之訊號轉換表示如下：V _outA =V _in (δ +2)-DV _ref (δ +1) (1A )

其中，藉由引入一電容不匹配參數δ來描述電容器C1(電容器A)與電容器C2(電容器B)之電容值之不匹配如下：

上述數值D對應於由比較器170及比較器180所偵測到之輸入訊號值V_in ，且表示如下：D=1，若Vin>Vref>-Vref D=0，若Vref>Vin>-Vref D=-1，若Vin<-Vref<Vref

第6圖顯示一校準電路160之方塊圖，校準電路160用以校準一11位元管線式ADC 155之管線元件電路8(150d)。下文所述校準電路160之運作原理對於管線式ADC 155之各該管線元件電路150a至150k(包括第6圖所示之第一管線元件電路11(150a)) 而言皆類似。第7圖顯示數位轉換器電路285連同與第5圖之電路160之其餘部分分開之支援開關及開關控制。第8圖中顯示用於支援第6圖及第7圖所例示之校準電路及運作之控制訊號協定。

在校準階段期間，校準參考電壓源290連接至所校準之管線元件電路之輸入，同時此管線元件電路被配置成針對階段2A的運作。在校準階段期間，所校準之管線元件電路更自管線式ADC 155中之相鄰管線元件電路斷開。由校準參考電壓源290提供之電壓大小被選擇成使所校準之管線元件電路以一高邏輯位準提供對應於其最高有效位元之一數位輸出(如第6圖所示，於本實施例中，該電壓大小被設定為3/2Vref)。接著，所校準之管線元件電路之類比輸出被饋入至管線式ADC 155之一最高有效位元管線元件輸入，其中管線元件電路150a(11)執行數位化處理，且對應於所校準之管線元件電路之數位輸出被饋入至輸出移位暫存器及加法電路320中。在所校準之管線電路元件之殘留類比訊號被傳遞至數位轉換器電路285之後，該管線電路元件自電路160之其餘部分斷開。

數位轉換器電路285(其包含最高有效第11位元之管線元件電路150a以及取樣保持電路295)用以在乘法階段2B中操作，其中取樣保持電路295連接至數位轉換器電路285之輸出，取樣保持電路295儲存數位轉換器電路之乘法階段2B之殘留類比訊號。當數位轉換器電路285隨後被切換成在一採集階段中運作(不應與在電容器不匹配誤差校準完成後在一正常類比訊號採集及轉換階段中運作之管線式ADC 155混淆)時，如第7圖所示，取樣保持電路295中來自前一數位轉換器電路285之處理循環之殘留類比訊號自取樣保持電路295提供至數位轉換器電路285之輸入。

第8圖所示控制校準協定，假設第8圖之開關係為常開的，控制訊號之一高位準狀態會使該等開關閉合。由數位轉換器電路285所提供之一位元數位化(one bit digitization)之數位結果隨後被轉換成二進制碼並被提供至第6圖之移位暫存器A/A11。相較於主要ADC轉換碼之二進制位元數目，此轉換能夠儲存更多位元之資料。

當數位轉換器電路285遞送所規定之位元數目而完成對所校準之管線元件電路之數位化循環之後，終止將資料收集至暫存器A/A11中。接著，數位轉換器電路285在階段2B中運作以重複該數位化循環，而所校準之管線元件電路則保持於一階段2A配置中。然後，由數位轉換器電路285將數位化資料提供至暫存器A/B11，其中所採用數位化循環長度與暫存器A/A11中相同。

藉由將上述方程式1A所示管線元件電路之轉換功能應用於第8位元管線元件誤差δ₈ 之數位化(其中該第8元件被用作數位化鏈之第一元件)，且更假設數位轉換器電路285被配置成在階段2A中運作，則在計數中使用參考源電壓碼可被表示為：其中N_countA/A11 為轉換碼，且係為一變數，其整數表示校準源之第k位元數位化轉換碼，δ₈ 及δ₁₁ 係為第8位元管線元件電路及數位轉換器電路285中之電容器不匹配。類似地，藉由使用上述方程式1B，可將校準源之轉換碼N_countA/B11 表示為：

其中，N_countA/B11 為轉換碼。藉由採用儲存於暫存器A/A11及暫存器A/B11中之轉換碼之計數平均值而獲得結果如下：

其中，<N_{A_8} >為平均計數A(A_out )。類似地，在乘法階段期間，對用以於階段2B中運作之管線元件電路重複進行對所校準之相同管線元件電路所採用之校準程序。接著將對應產生之轉換碼儲存於暫存器B/A11及暫存器B/B11中，並獲得如下經平均之計數表示：

其中，<N_{B_8} >為平均計數B(B_out )，N_countB/A11 及N_countB/B11 為轉換碼。由於方程式3與方程式4中之最高有效位元權重不同，因此對應於方程式3與方程式4之D_k 至D₁ 之數位狀態集合亦不同。假設δ₈ 及δ₁₁ 之值為小，則藉由考量方程式3與方程式4之最高有效位元權重之不同而獲得校準碼計數乘以2之一估算值如下：

其中，N_cor8 為校準碼。根據方程式5得出，在數位轉換器電路285之輸出提供一足夠數目之位元時，藉由對任何用以在階段2A及階段2B中運作之管線元件電路使用平均計數A與平均計數B之差值而獲得管線元件電路150a至150k之電容不匹配之精確數位表示。方程式5更顯示，藉由對在數位轉換器電路285在二個暫存器B/A11及A/A11獲得之轉換碼進行平均，可實質上排除數位轉換器電路285中之任何不精確。

如第6圖所示，利用平均計數A與平均計數B之差值而獲得之各個管線元件電路之數位的校正碼被儲存在校正碼記憶體340，且可使用恆定或可變之數位化位元數目來表示。

第9圖繪示在每一主要ADC類比訊號轉換循環期間，具有原始轉換碼校正之管線式ADC 155之管線元件電路150a至150k之方塊圖。乘法器310將原始轉換碼(D11、D10、D9、D8...)乘以2之冪，該等冪代表誤差數位化位元數目(k)與主要ADC轉換碼位元數目(m)間之差值。校正碼減法器330將自上述乘法處理之結果減去校正碼(N_cor8 ，N_cor11 )，該校正碼可為一向量表示。若確定由數位轉換器電路285提供之校正碼具有恆定之位元數目，則在減法之前須根據數位轉換器電路285之恆定位元數目與所校正管線元件電路之位元數目間之差值之冪而將校正向量之每一分量(component)除以2。隨後，除法器335根據誤差數位化位元數目與主要ADC轉換碼位元數目間之差值之冪而將校正碼向量之減法結果除以2之冪。接著將上述除法處理之結果作為經校正之ADC轉換碼提供至輸出(D_out )。第9圖所例示之原始碼校正係為對應於一11位元主要ADC之一實例。用於減法之校正係數對應於作為其被減數之原始碼之二進制加權係數之位元數目。

第10圖繪示用於係數校正後處理之更詳細之方法及電路，其保持數位轉換器電路285之精確度並提供較第9圖所示實施例具有更高解析度之不匹配誤差估算值。如第10圖所示，首先根據由數位轉換器電路285所提供之位元數目與欲被校正電容器不匹配誤差之最低位元管線元件電路之對應位元數目間之差值之冪而將原始碼乘以2。逐一減去校正碼且在每一減去校正碼之後將結果除以2，以提供一用於高位階管線元件電路位元之校正之輸入碼。

第11(a)圖至第11(c)圖繪示使用上述數位化及電容器不匹配誤差校正方法及電路而獲得之模擬主要ADC轉換功能校正。在校準前(第11(a)圖)、在經4位元校準後(第11(b)圖)、以及在經5位元校準後(第11(c)圖)管線式ADC 155之管線元件電路中之誤差被數位化，隨後實施原始轉換碼之校正。於管線式ADC設計及效能模擬中使用與給定之電容器尺寸之電容器不匹配相對應之製造廠測試結構資料。

第12(a)圖及第12(b)圖繪示管線式ADC 155在一模擬線性擬合之轉換功能的絕對偏差之模擬ADC效能，該管線式ADC 155具有與第14圖之直方圖對應之電容器不匹配分佈。第12(a)圖及第12(b)圖中所示比較對應於經5個最高有效位元校準及未經5個最高有效位元校準之ADC轉換功能。

第13圖繪示對於未經校準及使用一14位元數位轉換器而經5個最高有效位元校準之ADC轉換功能在一線性擬合為最大偏差情況下對第12(a)圖及第12(b)圖中所獲得結果之結果累積分佈。

第14圖繪示以一14位元數位轉換器獲得之模擬直方圖，其中對一模擬ADC設計之4個管線元件電路中之不同電容器係使用製造廠提供之電容器不匹配誤差資料。

參考第5圖至第14圖，可以看出，本文闡述了管線式ADC 155之各種實施例，管線式ADC 155包含複數個管線元件電路150a至150k，其中各該管線元件電路對應於管線式ADC 155之一給定位元。各該管線元件電路150包含一放大器電路240，放大器電路240可切換地用以以一第一A電容器配置及一第二B電容器配置運作，該第一A電容器配置及該第二B電容器配置分別對應於一第一A電容器(C1)及一第二B電容器(C2)。第一管線元件電路(150a)包含一與其可操作地連接之校準取樣保持電路295，且第一管線元件電路150a用以將複數類比A電容器不匹配誤差校準電壓及複數類比B電容器不匹配誤差校準電壓數位化，其中當管線式ADC 155運作於一電容器不匹配校準階段時，由第一管線元件電路150a及其餘之管線元件電路150b至150k產生該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓。第一管線元件電路150a更用以提供數位表示作為其輸出，該等數位表示對應於在電容器不匹配校準階段期間各該管線元件電路150a至150k之該等A電容器不匹配誤差校準電壓及該等B電容器不匹配誤差校準電壓。輸出移位暫存器及加法電路320用以接收並處理該等數位表示，以提供對應於各該位元及管線元件電路之電容器不匹配誤差校正碼。校正碼記憶體340可形成管線式ADC 155之一部分或不形成管線式ADC 155之一部分，校正碼記憶體340並用以接收且儲存對應於管線式ADC 155之各該位元及管線元件電路之電容器不匹配誤差校正碼。在完成輸入至管線式ADC 155之類比訊號之轉換後，將所得之電容器不匹配誤差校正碼應用於管線式ADC 155之每一位元權重。

此外，在校準階段期間，各該管線元件電路150可操作地連接至一校準參考電壓源。如第6圖所示，在校準階段期間，各個管線元件電路150a至150k之運作可由校準狀態機310控制。此外，在校準階段期間，各該管線元件電路150a至150k之A電容器不匹配誤差電壓被提供至第一管線元件電路150a而藉以數位化，隨後各該管線元件電路150a至150k之B電容器不匹配誤差電壓被提供至第一管線元件電路150a而藉以數位化。輸出移位暫存器及加法電路320可用以在計算電容器不匹配誤差校正碼時將對應於各該管線元件電路150a至150k之數位表示進行平均。在對輸入至ADC之類比訊號進行轉換期間，及在校準階段完成之後，一資料採集取樣保持電路可用以在一資料採集階段期間提供一輸入電壓至第一管線元件電路150a。管線式ADC 150可形成一CMOS積體電路、一觸控螢幕或觸控板控制器之一部分，且可更包含於一觸控螢幕裝置、一觸控面板裝置、一行動電話或一成像裝置中。

接著參考第5圖至第14圖，亦可知，本文敘述了用於減少管線式ADC 155中之電容器不匹配誤差之方法之各種實施例，其中由管線元件電路150a至150k產生之電容器不匹配誤差校準電壓被數位化，並產生各該管線元件電路150a至150k所對應之一A電容器不匹配誤差校準電壓及一B電容器不匹配誤差校準電壓之複數數位表示，且該等數位表示被提供至輸出移位暫存器及加法電路320，隨後在移位暫存器及加法電路320中產生對應於各該位元及管線元件電路150a至150k之A電容器不匹配誤差校正碼及B電容器不匹配誤差校正碼。

此等方法可更包含：將該等A電容器不匹配誤差校正碼及該等B電容器不匹配誤差校正碼儲存於一校正碼記憶體340中，以供後續應用於管線式ADC 155之各該對應位元；在完成對輸入至管線式ADC 155之類比訊號之轉換後，將對應於各該位元及管線元件電路150a至150k之該等A電容器不匹配誤差校正碼及該等B電容器不匹配誤差校正碼應用於管線式ADC 155之各個對應之位元權重。

此等方法可更包含：在校準階段期間將各該管線元件電路150a至150k可操作地連接至至少一個校準參考電壓源290；在校準階段期間在校準狀態機310之控制下操作管線元件電路150a至 150k；在校準階段期間，將各該管線元件電路150a至150k之A電容器不匹配誤差電壓提供至第一管線元件電路150a，藉以數位化；隨後將各該管線元件電路150a至150k之B電容器不匹配誤差電壓提供至第一管線元件電路150a而藉以數位化。在校準階段期間，當產生對應於各該管線元件電路150a至150k之A電容器不匹配誤差電壓及B電容器不匹配誤差電壓時，各該管線元件電路150a至150k可切換地自相鄰之管線元件將電路斷開。當計算電容器不匹配誤差校正碼時，該等數位表示被提供至各該管線元件電路150a至150k之輸出暫存器及加法電路320。

更應注意，輸出移位暫存器及加法電路320可位於管線式ADC 155之外部，校正碼記憶體340亦可位於管線式ADC 155之外部。

上述實施例應被視為本發明之實例，而非對本發明範圍之限制。除本發明之上述實施例外，在閱讀本詳細說明及附圖後將知，本發明亦存在其他實施例。因此，本文未明確闡述之本發明上述實施例之許多組合、排列、改變及潤飾將仍然歸屬於本發明範圍內。

8‧‧‧管線元件電路

11‧‧‧第一管線元件電路

20a~20p‧‧‧感測行

10a~10i‧‧‧驅動列

90‧‧‧觸控螢幕

95‧‧‧介電板

100‧‧‧觸控螢幕控制器

110‧‧‧電容式觸控螢幕系統

112‧‧‧LCD顯示器

150‧‧‧管線元件電路

150a‧‧‧第一管線元件電路

150b‧‧‧管線元件電路

150c‧‧‧管線元件電路

150d‧‧‧管線元件電路

150e‧‧‧管線元件電路

150k‧‧‧管線元件電路

155‧‧‧管線式ADC

160‧‧‧校準電路

170‧‧‧比較器

180‧‧‧比較器

190‧‧‧多工器

240‧‧‧放大器

285‧‧‧數位轉換器電路

290‧‧‧校準參考電壓源

295‧‧‧取樣保持電路

310‧‧‧校準狀態機

320‧‧‧輸出移位暫存器及加法電路

340‧‧‧校正碼記憶體

A/A11‧‧‧移位暫存器

A/B11‧‧‧暫存器

B/A11‧‧‧暫存器

B/B11‧‧‧暫存器

C1‧‧‧電容器

C2‧‧‧電容器

φ₁ ‧‧‧開關

φ₂ ‧‧‧開關

φ_2A ‧‧‧開關

φ_2B ‧‧‧開關

Vin‧‧‧輸入電壓

Vref‧‧‧參考電壓

-Vref‧‧‧參考電壓

第1圖係為一電容式觸控螢幕系統之一實施例之剖視圖；第2圖係為一電容式觸控螢幕控制器之方塊圖；第3圖係為一電容式觸控螢幕系統及一主機控制器之一方塊圖之一實施例；第4圖係為一電容式觸控螢幕系統之一實施例之示意圖；第5圖係為根據管線式類比數位轉換器(ADC)之一實施例之一單一管線元件電路之一實施例；第6圖係為管線式ADC之校準電路之一實施例；第7圖係為數位轉換器電路之一實施例；第8圖係為第7圖之數位轉換器電路之一控制訊號協定之一實施例；第9圖係為管線元件電路以及輸出移位暫存器及加法電路之一實施例；第10圖係為管線元件電路以及輸出移位暫存器及加法電路之另一實施例；第11(a)圖至第11(c)圖係為因使用誤差校正碼之電容器不匹配而引起之相對於一理想ADC轉換功能之模擬偏差；第12(a)圖及第12(b)圖係為未經校準之ADC及經校準之ADC相對於一理想ADC轉換功能之偏差之直方圖結果；第13圖係為未經校準之ADC及經校準之ADC之ADC轉換誤差之模擬累積分佈；以及第14圖係為一引導ADC設計之校正碼分佈。

90‧‧‧觸控螢幕

95‧‧‧介電板

100‧‧‧觸控螢幕控制器

110‧‧‧電容式觸控螢幕系統

112‧‧‧LCD顯示器

Claims

一種管線式類比數位轉換器(analog-to-digital converter；ADC)，包含：複數個管線元件電路，各該管線元件電路對應於該管線式ADC之一給定位元並包含一放大器電路，該放大器電路可切換地用以以一第一A電容器配置及一第二B電容器配置運作，該第一A電容器配置及該第二B電容器配置分別對應於一第一A電容器及一第二B電容器，一第一管線元件電路包含一與其可操作地連接之校準取樣保持(sample-and-hold)電路，該第一管線元件電路用以將複數類比A電容器不匹配誤差校準電壓及複數類比B電容器不匹配誤差校準電壓數位化，當該管線式ADC在一電容器不匹配校準階段(phase)期間運作時，由該第一管線元件電路及該等管線元件電路之其餘部分產生該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓，該第一管線元件電路更用以提供複數數位表示(digital representation)作為其輸出，該等數位表示對應於在該電容器不匹配校準階段期間各該管線元件電路之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓；一輸出移位暫存器及加法電路，用以接收並處理該等數位表示，以提供對應於各該位元及管線元件電路之複數電容器不匹配誤差校正碼；以及一記憶體，用以接收及儲存對應於該管線式ADC之各該位元及各該管線元件電路之該等電容器不匹配誤差校正碼；其中，在完成輸入至該管線式ADC之類比訊號之轉換後，將該等電容器不匹配誤差校正碼應用於該管線式ADC之每一位元權重(bit weight)。
如請求項1所述之管線式ADC，其中該記憶體形成該管線式ADC之一部分或不形成該管線式ADC之一部分。
如請求項1所述之管線式ADC，其中在該電容器不匹配校準階段期間，各該管線元件電路係可操作地連接至一校準參考電壓源。
如請求項1所述之管線式ADC，其中在該電容器不匹配校準階段期間，該等管線元件電路之運作係由一校準狀態機控制。
如請求項1所述之管線式ADC，其中在該電容器不匹配校準階段期間，各該管線元件電路之該等A電容器不匹配誤差校準電壓被提供至該第一管線元件電路以藉此而數位化，隨後各該管線元件電路之該等B電容器不匹配誤差校準電壓被提供至該第一管線元件電路以藉此而數位化。
如請求項1所述之管線式ADC，其中在該電容器不匹配校準階段期間，當產生對應於各該管線元件電路之該等A電容器不匹配誤差電壓及該等B電容器不匹配誤差電壓時，各該管線元件電路可切換地自相鄰之管線元件電路斷開。
如請求項1所述之管線式ADC，其中該輸出移位暫存器及加法電路用以在計算該等電容器不匹配誤差校正碼時將對應於各該管線元件電路之該等數位表示進行平均運算。
如請求項1所述之管線式ADC，更包含一資料採集取樣保持電路，該資料採集取樣保持電路用以在一資料採集階段期間提供一輸入電壓至該第一管線元件電路。
如請求項8所述之管線式ADC，其中各該管線元件電路包含：一第一比較器，包含一第一負輸入端子及一第一正輸入端子，該第一負輸入端子可操作地連接至一第一參考電壓，該第一正輸入端子可操作地連接至該輸入電壓，該第一比較器提供一第一比較器輸出；一第二比較器，包含一第二負輸入端子及一第二正輸入端子，該第二負輸入端子可操作地連接至一第二參考電壓，該第二正輸入端子可操作地連接至該輸入電壓，該第二比較器提供一第二比較器輸出。
如請求項9所述之管線式ADC，其中各該管線元件電路更包含一多工器，該多工器用以接收該第一比較器輸出、該第二比較器輸出、該第一參考電壓、該第二參考電壓、以及一接地電位作為其輸入，該多工器提供一多工器輸出，該多工器輸出代表該第一參考電壓、該第二參考電壓、以及該接地電位其中之一，該多工器輸出係根據由該第一比較器及該第二比較器提供之輸出而提供。
如請求項10所述之管線式ADC，其中各該管線元件電路之該放大器電路用以接收該輸入電壓及該多工器輸出作為其輸入，各該管線元件電路之該放大器電路更包含一放大器，該放大器具有一輸出以及一正放大器輸入及一負放大器輸入，該正放大器輸入連接至該接地電位，該放大器電路更包含一第一組開關、一第二組開關以及一第三組開關。
如請求項11所述之管線式ADC，其中在一第一階段期間，該第一組開關閉合，該第二組開關及該第三組開關斷開，該第一A電容器與該第二B電容器相對於彼此並聯排列且經由該第一組開關而被該輸入電壓充電；在一第二階段期間，該第一A電容器與該第二B電容器相對於彼此串聯排列，該第二組開關閉合且該第一組開關及該第三組開關斷開，且該第二B電容器經由該第二組開關而置於該負放大器輸入與該放大器輸出間之一負回饋迴路中，該第一A電容器被向該第一A電容器提供之該多工器輸出充電，且在該放大器輸出處提供代表該第二B電容之一第二輸出電壓；在一第三階段期間，該第一組開關閉合，該第二組開關及該第三組開關斷開，該第一A電容器與該第二B電容器相對於彼此並聯排列且經由該第一組開關而被與該第一階段中相同之該輸入電壓再次充電；在一第四階段期間，該第一A電容器與該第二B電容器相對於彼此串聯排列，該第三組開關閉合且該第一組開關及該第二組開關斷開，且該第一A電容器經由該第三組開關而置於該負回饋迴路中，該第二B電容器被向該第二B電容器提供之該多工器輸出充電，且在該放大器輸出處提供表示該第一A電容之一第一輸出電壓。
如請求項12所述之管線式ADC，其中該第一組開關包含一第一開關、一第二開關及一第三開關，該第二組開關包含一第四開關及一第五開關，且該第三組開關包含一第六開關及一第七開關。
如請求項13所述之管線式ADC，其中在該第一階段期間，該第一開關、該第二開關及該第三開關閉合，該第四開關、該第五開關、該第六開關及該第七開關斷開，該第一A電容器經由該第一A電容器之高側上之該第一開關及經由該第一A電容器之低側上連接至該接地電位之該第三開關而被該輸入電壓充電至一第一電荷，而該第二B電容器則經由該第二B電容器之高側上之該第二開關及經由該第二B電容器之低壓側上連接至該接地電位之該第三開關而被該輸入電壓充電至一第二電荷。
如請求項13所述之管線式ADC，其中在該第三階段期間，該第一開關、該第二開關及該第三開關閉合，該第四開關、該第五開關、該第六開關及該第七開關斷開，該第一A電容器經由該第一A電容器之該高側上之該第一開關及經由該第一A電容器之該低側上連接至該接地電位之該第三開關而被該輸入電壓充電至一第一電荷，而該第二B電容器則經由該第二B電容器之該高側上之該第二開關及經由該第二B電容器之該低側上連接至該接地電位之該第三開關而被該輸入電壓充電至一第二電荷。
如請求項13所述之管線式ADC，其中在該第二階段期間，該第一開關、該第二開關、該第三開關、該第六開關及該第七開關斷開，該第四開關及該第五開關閉合，該第二B電容器經由該第五開關而被置於該負放大器輸入與該放大器輸出間之該負回饋迴路中，且該第一A電容器經由該第四開關而被向該第一A電容器提供之該多工器輸出充電。
如請求項13所述之管線式ADC，其中在該第四階段期間，該第一開關、該第二開關、該第三開關、該第四開關及該第五開關斷開，該第六開關及該第七開關閉合，該第一A電容器經由該第七開關而被置於該負回饋迴路中，且該第二B電容器經由該第六開關而被向該第二B電容器提供之該多工器輸出充電。
如請求項13所述之管線式ADC，其中該資料採集取樣保持電路在該第四階段期間提供一經更新之輸入電壓。
如請求項13所述之管線式ADC，其中該第一輸出電壓及該第二輸出電壓係經一換算因數D換算。
如請求項19所述之管線式ADC，其中該輸入電壓係為Vin，該第一參考電壓係為Vref，且該第二參考電壓係為-Vref。
如請求項20所述之管線式ADC，其中當Vin>Vref>-Vref時，該換算因數D=1，當Vref>Vin>-Vref時，該換算因數D=0，且當Vin<-Vref<Vref時，該換算因數D=-1。
如請求項1所述之管線式ADC，其中該管線式ADC之一有效位元數(effective number of bits；ENOB)至少係為10。
如請求項1所述之管線式ADC，其中該管線式ADC為一CMOS積體電路之一部分。
如請求項1所述之管線式ADC，其中該管線式ADC為一觸控螢幕或一觸控板控制器之一部分。
如請求項1所述之管線式ADC，其中該管線式ADC為一觸控螢幕裝置、一觸控面板裝置、一行動電話及一成像裝置其中之一之一部分。
一種用於減少一管線式類比數位轉換器(ADC)中之電容器不匹配誤差之方法，該管線式ADC包含：複數個管線元件電路，各該管線元件電路對應於該管線式ADC之一給定位元並包含一放大器電路，該放大器電路可切換地用以以一第一A電容器配置及一第二B電容器配置運作，該第一A電容器配置及該第二B電容器配置分別對應於一第一A電容器及一第二B電容器，一第一管線元件電路包含一與該第一管線元件電路可操作地連接之校準取樣保持電路，該第一管線元件電路用以將複數類比A電容器不匹配誤差校準電壓及複數類比B電容器不匹配誤差校準電壓數位化，該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓係當該管線式ADC在一電容器不匹配校準階段中運作時由該第一管線元件電路及該等管線元件電路之其餘部分產生，該第一管線元件電路更用以提供複數數位表示(digital representation)作為其輸出，該等數位表示對應於在該電容器不匹配校準階段期間各該管線元件電路之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓，該方法包含：將由該等各個管線元件電路產生之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓數位化；產生對應於各該管線元件電路之該等類比A電容器不匹配誤差校準電壓及該等類比B電容器不匹配誤差校準電壓之該等數位表示；以及產生對應於各該位元及各該管線元件電路之一A電容器不匹配誤差校正碼及一B電容器不匹配誤差校正碼。
如請求項26所述之方法，其中該等A電容器不匹配誤差校正碼及該等B電容器不匹配誤差校正碼係產生於一輸出移位暫存器及加法電路中。
如請求項26所述之方法，更包含將該等A電容器不匹配誤差校正碼及該等B電容器不匹配誤差校正碼儲存於一記憶體中，以供後續使用於該管線式ADC之各該對應位元。
如請求項28所述之方法，更包含在完成對輸入至該管線式ADC之類比訊號之轉換後，將對應於各該位元及各該管線元件電路之該等A電容器不匹配誤差校正碼及該等B電容器不匹配誤差校正碼使用於該管線式ADC之該等各個對應之位元。
如請求項26所述之方法，更包含在該電容器不匹配校準階段期間將各該管線元件電路可操作地連接至至少一個校準參考電壓源。
如請求項26所述之方法，更包含在電容器不匹配該校準階段期間在一校準狀態機之控制下操作該等管線元件電路。
如請求項26所述之方法，其中在該電容器不匹配校準階段期間，各該管線元件電路之類比A電容器不匹配誤差電壓被提供至該第一管線元件電路而藉以數位化，隨後各該管線元件電路之類比B電容器不匹配誤差電壓被提供至該第一管線元件電路而藉以數位化。
如請求項26所述之方法，其中在該電容器不匹配校準階段期間，當產生對應於各該管線元件電路之該等類比A電容器不匹配誤差電壓及該等類比B電容器不匹配誤差電壓時，各該管線元件電路可切換地自相鄰之管線元件電路斷開。
如請求項26所述之方法，更包含在計算該等電容器不匹配誤差校正碼時將各該管線元件電路之該等數位表示進行平均運算。
如請求項26所述之方法，更包含將該管線式ADC包含於一CMOS積體電路中。
如請求項26所述之方法，更包含將該管線式ADC包含於一觸控螢幕或觸控板控制器中。
如請求項26所述之方法，更包含將該管線式ADC包含於一觸控螢幕裝置、一觸控面板裝置、一行動電話及一成像裝置其中之一中。