TWI488438B - 偵測時脈來源型式的方法及其偵測裝置 - Google Patents
偵測時脈來源型式的方法及其偵測裝置 Download PDFInfo
- Publication number
- TWI488438B TWI488438B TW101125325A TW101125325A TWI488438B TW I488438 B TWI488438 B TW I488438B TW 101125325 A TW101125325 A TW 101125325A TW 101125325 A TW101125325 A TW 101125325A TW I488438 B TWI488438 B TW I488438B
- Authority
- TW
- Taiwan
- Prior art keywords
- input signal
- signal
- input
- port
- clock source
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
本發明係有關於一種時脈偵測方法及其裝置,特別是有關於一種偵測時脈來源型式偵測方法及其偵測裝置,用以自動偵測外部的時脈訊號源之型式。
傳統上,在許多的電子系統中,例如同步數位電路的應用,時脈訊號經常用於做為觸發訊號之參考基準,以使電子系統中多個電路彼此之間可以協調運作或是使觸發電路產生各種運作模式。在某些特別的應用下,使用者被允許採用不同的時脈訊號源型式,習知技術中係使用外部的接腳(pin)以手動方式預先設定電子系統晶片的時脈來源,以產生上述運作所需要之時脈訊號。如第1圖所示,其繪示習知技術中時脈來源型式偵測裝置100之方塊圖。時脈來源型式偵測裝置100包括振盪訊號處理電路102、差動訊號處理電路104、選擇器106以及外部接腳108。差動訊號處理電路102處理來自外部訊號源102a的差動訊號,振盪訊號處理電路104處理石英振盪器104a產生的振盪訊號,差動訊號處理電路102與振盪訊號處理電路104分別連接選擇器106,當外部接腳108接收使用者的指令之後,觸發該選擇器106以選擇該振盪訊號或是差動訊號作為時脈訊號,使時脈來源型式偵測裝置100輸出該時脈訊號110至電子系統(未圖示)。然而,上述之偵測方式僅能由使用者透過外部接腳108以手動方式來選擇時脈訊號的來源,使用上相當不方便。因此,需要提出一種新式的偵測時脈來源型式偵測方法及其偵測裝置,以解決上述之問題。
本發明之一目的在於提供一種偵測時脈來源型式偵測方法及其偵測裝置,藉由偵測第一連接埠以及第二連接埠的觸發轉態,以自動判斷時脈來源型式。
依據上述之目的,本發明之一實施例揭露一種偵測時脈來源型式偵測裝置,包括訊號處理電路以及偵測邏輯單元。訊號處理電路具有第一連接埠以及第二連接埠,其中該第一連接埠以及該第二連接埠分別相對應一第一輸入訊號以及一第二輸入訊號。偵測邏輯單元設定該第一連接埠以及該第二連埠處於一輸入模式;當該偵測邏輯單元偵測相對應於該第一輸入訊號以及該第二輸入訊號的一輸出訊號處於一觸發轉態時,該第一輸入訊號以及該第二輸入訊號係為一對差動輸入時脈來源,當該偵測邏輯單元設定該第二連接埠處於一輸出模式時,該訊號處理電路輸出反相的第一輸入訊號至該第二連接埠,並且當該偵測邏輯單元偵測反相的第一輸入訊號處於該觸發轉態時,該第一連接埠的第一輸入訊號以及該第二連接埠的第二輸入訊號係來自於一石英振盪時脈來源。
在一實施例中,當該偵測邏輯單元偵測該第一輸入訊號以及該第二輸入訊號處於該互斥狀態時,並且偵測第一輸入訊號處於該觸發轉態以及該第二輸入訊號處於該低準位時,該第一連接埠的第一輸入訊號係為一單端輸入時脈來源。當該偵測邏輯單元偵測該第二輸入訊號處於該觸發轉態以及該第二輸入訊號處於該高準位時,該第二連接埠的第二輸入訊號係為該單端輸入時脈來源。
本發明之另一實施例揭露一種偵測時脈來源型式偵測方法,包括下列
步驟:(a)執行電源啟動或重置之步驟;(b)設定一第一連接埠及一第二連接埠處於一輸入模式,其中該第一連接埠以及該第二連接埠分別相對應一第一輸入訊號以及一第二輸入訊號;(c)偵測該第一輸入訊號以及該第二輸入訊號是否為一對差動輸入時脈來源,若是,執行步驟(g),若否,則執行步驟(d);(d)偵測該第一輸入訊號以及該第二輸入訊號是否為一單端輸入時脈來源,若是,偵測該第一輸入訊號及該第二輸入訊號何者為該單端輸入時脈來源,並且執行步驟(g),若否,則執行步驟(e);(e)致能一輸出致能訊號(SOE),設定該第二連接埠處於一輸出模式,並且反相該第一輸入訊號,以使該第二連接埠輸出反相之該第一輸入訊號;(f)偵測該第一輸入訊號是否為一石英振盪時脈來源,若是,則進行步驟(g),若否,則返回步驟(b);以及(g)相對應選擇步驟(c)的對差動輸入時脈來源、步驟(d)的單端輸入時脈來源以及步驟(f)的石英振盪時脈來源其中之一者作為時脈來源訊號,並決定是否輸出該時脈來源訊號。
本發明之又一實施例揭露一種偵測時脈來源型式偵測方法,包括下列步驟:(a)執行電源啟動或重置之步驟;(b)設定一第一連接埠處於一輸入模式,並且當一輸出致能訊號(SOE)處於解除狀態時,設定一第二連接埠處於該輸入模式,其中該第一連接埠以及該第二連接埠分別相對應一第一輸入訊號以及一第二輸入訊號;
(c)偵測相對應於該第一輸入訊號以及該第二輸入訊號的一輸出訊號是否處於一觸發轉態,當該輸出訊號處於該觸發轉態時,該第一輸入訊號以及該第二輸入訊號係為一對差動輸入時脈來源,並且該輸出訊號係為相對應於該對差動輸入時脈來源之一時脈訊號,否則執行步驟(d);(d)偵測該第一輸入訊號以及該第二輸入訊號是否為互斥狀態,當處於該互斥狀態時,執行步驟(e),否則執行步驟(g);(e)偵測該第一輸入訊號是否處於該觸發轉態,並且偵測該第二輸入訊號是否處於一低準位,當該第一輸入訊號處於該觸發轉態以及該第二輸入訊號處於該低準位時,該第一連接埠的第一輸入訊號係為一單端輸入時脈來源,並且該第一連接埠的輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號,否則執行步驟(f);(f)偵測該第二輸入訊號是否處於該觸發轉態,並且偵測該第一輸入訊號是否處於一高準位,當該第二輸入訊號處於該觸發轉態以及該第二輸入訊號處於該高準位時,該第二連接埠的第二輸入訊號係為該單端輸入時脈來源,並且該第二連接埠的輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號,否則執行步驟(g);(g)當該輸出致能訊號(SOE)處於啟動狀態時,設定該第二連接埠處於一輸出模式;(h)對該第一連接埠的第一輸入訊號執行反相步驟;(i)輸出反相的第一輸入訊號至該第二連接埠;以及(i)偵測反相的第一輸入訊號是否處於該觸發轉態,當處於該觸發轉態時,該第一連接埠的第一輸入訊號以及該第二連接埠的第二輸入訊號係來
自於一石英振盪器,並且反相的第一輸入訊號係為相對應於該石英振盪器之該時脈訊號,否則返回步驟(b)。
本發明之偵測時脈來源型式偵測方法及其偵測裝置,藉由偵測第一連接埠以及第二連接埠的觸發轉態,以自動判斷時脈來源型式。
第2A圖繪示本發明實施例中連接一對差動輸入時脈來源202a的時脈來源型式偵測裝置200之方塊圖。時脈來源型式偵測裝置200包括訊號處理電路204以及偵測邏輯單元206,訊號處理電路204接收該對差動輸入時脈來源202a。偵測邏輯單元206耦接訊號處理電路204,偵測邏輯單元206透過偵測訊號SD來偵測該訊號處理電路204的觸發轉態(toggle mode),以自動判斷時脈來源型式係為該對差動輸入時脈來源202a。亦即該對差動輸入時脈來源202a透過正輸入端(V+)以及負輸入端(V-)分別輸入至訊號處理電路204,以產生相對應於該對差動輸入時脈來源202a之時脈訊號SCout。
第2B圖繪示本發明實施例中連接外部石英振盪器202b的時脈來源型式偵測裝置200之方塊圖。時脈來源型式偵測裝置200包括訊號處理電路204以及偵測邏輯單元206,訊號處理電路204接收該石英振盪器202b。偵測邏輯單元206耦接訊號處理電路204,偵測邏輯單元206透過偵測訊號SD來偵測該訊號處理電路204的觸發轉態(toggle mode),以自動判斷時脈來源型式係為該石英振盪器202b。亦即透過負輸入端(V-)輸入一驅動電壓至該石英振盪器202b,並且石英振盪器202b透過正輸入端(V+)輸入一振盪訊號至訊號處理電路204,以產生相對應於該石英振盪器202b之時脈訊號SCout。
第2C圖繪示本發明實施例中連接單端輸入時脈來源202c的時脈來源型式偵測裝置200之方塊圖。時脈來源型式偵測裝置200包括訊號處理電路204以及偵測邏輯單元206,訊號處理電路204的正輸入端(V+)接收該單端輸入時脈來源202c。偵測邏輯單元206耦接訊號處理電路204,偵測邏輯單元206透過偵測訊號SD來偵測該訊號處理電路204的觸發轉態(toggle mode),以自動判斷時脈來源型式係為該單端輸入時脈來源202c。亦即該單端輸入時脈來源202c透過正輸入端(V+)輸入至訊號處理電路204,以產生相對應於該單端輸入時脈來源202c之時脈訊號SCout。
第2D圖繪示本發明實施例中連接另一單端輸入時脈來源202c的時脈來源型式偵測裝置200之方塊圖。時脈來源型式偵測裝置200包括訊號處理電路204以及偵測邏輯單元206,訊號處理電路204的負輸入端(V-)接收該單端輸入時脈來源202c。偵測邏輯單元206耦接訊號處理電路204,偵測邏輯單元206透過偵測訊號SD來偵測該訊號處理電路204的觸發轉態(toggle mode),以自動判斷時脈來源型式係為該單端輸入時脈來源202c。亦即該單端輸入時脈來源202c透過負輸入端(V-)輸入至訊號處理電路204,以產生相對應於該單端輸入時脈來源202c之時脈訊號SCout。
在上述之第2A-2D圖中,該觸發轉態係指訊號處理電路204的訊號準位由高準位轉變為低準位或是由該低準位轉變為該高準位,亦即偵測邏輯單元206偵測該時脈訊號SCout由高準位轉變為低準位或是由該低準位轉變為該高準位。
參考第2A圖、第2B圖以及第3圖,第3圖繪示本發明實施例中時脈來源型式偵測裝置200之功能方塊圖。時脈來源型式之偵測裝置200包括
訊號處理電路204以及偵測邏輯單元206,訊號處理電路204選擇性接收一對差動輸入時脈來源202a或是石英振盪器202b之時脈訊號。具體來說,訊號處理電路204具有第一連接埠208a以及第二連接埠208b,其中該第一連接埠208a以及該第二連接埠208b分別相對應第一輸入訊號Spos以及第二輸入訊號Sneg,第一連接埠208a與第二連接埠208b例如是相對應於正輸入端(V+)與負輸入端(V-)。
偵測邏輯單元206用以設定該第一連接埠208a以及該第二連埠208b處於一輸入模式(input mode);當該偵測邏輯單元206偵測相對應於該第一輸入訊號Spos以及該第二輸入訊號Sneg的一輸出訊號Spos處於一觸發轉態時,該第一輸入訊號Spos以及該第二輸入訊號Sneg係為一對差動輸入時脈來源202a,當該偵測邏輯單元206設定該第二連接埠208b處於一輸出模式(output rmode)時,該訊號處理電路204輸出反相的第一輸入訊號Sxtl至該第二連接埠208b,並且當該偵測邏輯單元206偵測反相的第一輸入訊號Spos處於該觸發轉態時,該第一連接埠208a的第一輸入訊號Spos以及該第二連接埠208b的第二輸入訊號Sneg係來自於石英振盪器202b。
在一實施例中,當該偵測邏輯單元206偵測該第一輸入訊號Spos以及該第二輸入訊號Sneg處於該互斥(exclusive,XOR)狀態時,並且偵測第一輸入訊號Spos處於該觸發轉態以及該第二輸入訊號Sneg處於該低準位時,該第一連接埠208a的第一輸入訊號Spos係為一單端輸入時脈來源。在另一實施例中,當該偵測邏輯單元206偵測該第二輸入訊號Sneg處於該觸發轉態以及該第二輸入訊號Sneg處於該高準位時,該第二連接埠208b的第二輸入訊號Sneg係為該單端輸入時脈來源202c。
根據上述,本發明之時脈來源型式的偵測裝置利用偵測邏輯單元偵測訊號處理電路204之第一連接埠208a以及第二連接埠208b的觸發轉態,自動判斷時脈來源型式,其時脈來源型式包括一對差動輸入時脈來源202a、單端輸入時脈來源202c以及石英振盪器202b作為輸出訊號之時脈訊號SCout,以解決習知技術中僅能由使用者透過外部接腳以手動方式來選擇時脈訊號的來源之問題。
繼續參考第3圖,該訊號處理電路204更包括第一緩衝器210a、第二緩衝器210b、反相器212、差動放大器214、選擇器216、邏輯控制元件218、上拉(pull high)電路220a以及下拉(pull low)電路220b。偵測邏輯單元206分別耦接第二緩衝器210b、反相器212、差動放大器214、選擇器216以及邏輯控制元件218。該第一緩衝器210a以及第二緩衝器210b分別耦接該第一連接埠208a以及第二連接埠208b,上拉電路220a耦接於該第一連接埠208a與第一緩衝器210a之間,下拉電路220b耦接於該第二連接埠208b與第二緩衝器210b之間。反相器212的輸入端耦接於該第一緩衝器210a且反相器212的輸出端耦接該第二緩衝器210b。差動放大器214的第一輸入端214a耦接該第一緩衝器210a以及反相器212的輸入端,差動放大器214的第二輸入端214b耦接該第二緩衝器210b。選擇器216的輸入端耦接第一緩衝器210a、第二緩衝器210b、反相器212的輸入端與輸出端、差動放大器214的第一輸入端214a、第二輸入端214b及輸出端214c,選擇器216的輸出端耦接邏輯控制元件218的輸入端,邏輯控制元件218的輸出端用以輸出時脈訊號Scout。
第一緩衝器210a用以調整該第一輸入訊號Spos的振幅。第二緩衝器
210b用以調整該第二輸入訊號Sneg以及反相的第一輸入訊號Spos之振幅。反相器212用以對該第一連接埠208a的第一輸入訊號Spos作反相,並且輸出反相的第一輸入訊號Spos至該第二連接埠208b。差動放大器214接收該第一輸入訊號Spos以及該第二輸入訊號Sneg,以產生輸出端214c的差動輸出訊號Sdiff。偵測邏輯單元206控制該選擇器216以選擇相對應於該對差動輸入時脈來源202a、該石英振盪器202b以及該單端輸入時脈來源202c其中之一輸出訊號SCout,並且偵測邏輯單元206利用控制該選擇器216控制訊號作為時脈來源型式的輸出指示217,以通知使用者偵測裝置200目前所偵測到的時脈來源型式。在一實施例中,偵測邏輯單元206輸出一完成訊號219,以表示外部電路(未圖示)可以接收正確的時脈訊號;選擇器216例如多工器(multilexer)。偵測邏輯單元206控制邏輯控制元件218,以決定是否令邏輯控制元件218輸出該時脈訊號;邏輯控制元件218例如是及閘(AND gate)或是邏輯閘的組合。
參考第3圖以及第4A圖,第4A圖繪示本發明第一實施例中時脈來源型式偵測方法之流程圖,時脈來源型式偵測方法適用於時脈來源型式偵測裝置200,時脈來源型式之偵測裝置200包括訊號處理電路204以及偵測邏輯單元206。時脈來源型式之偵測裝置200包括訊號處理電路204以及偵測邏輯單元206,訊號處理電路204選擇性接收一對差動輸入時脈來源202a或是石英振盪器202b之時脈訊號。訊號處理電路204具有第一連接埠208a以及第二連接埠208b,其中該第一連接埠208a以及該第二連接埠208b分別相對應第一輸入訊號Spos以及第二輸入訊號Sneg。該訊號處理電路204更包括第一緩衝器210a、第二緩衝器210b、反相器212、差動放大器214、
選擇器216、邏輯控制元件218、上拉電路220a以及下拉電路220b。上述時脈來源型式偵測方法包括下列步驟:
在步驟S401中,執行電源啟動或重置之步驟。
在步驟S403中,設定一第一連接埠及一第二連接埠處於一輸入模式,其中該第一連接埠以及該第二連接埠分別相對應一第一輸入訊號以及一第二輸入訊號。
在步驟S405中,偵測該第一輸入訊號以及該第二輸入訊號是否為一對差動輸入時脈來源,若是,執行步驟S413,若否,則執行步驟S407。在一實施例中,偵測相對應於該第一輸入訊號以及該第二輸入訊號的一輸出訊號是否處於一觸發轉態,當該輸出訊號處於該觸發轉態時,該第一輸入訊號以及該第二輸入訊號係為該對差動輸入時脈來源,並且該輸出訊號係為相對應於該對差動輸入時脈來源之該時脈來源訊號。在一實施例中,係以差動放大器接收該對差動輸入時脈來源以產生該時脈來源訊號。
在步驟S407中,偵測該第一輸入訊號以及該第二輸入訊號是否為一單端輸入時脈來源,若是,偵測該第一輸入訊號及該第二輸入訊號何者為該單端輸入時脈來源,並且執行步驟S413,若否,則執行步驟S409。在一實施例中,偵測該第一輸入訊號是否處於一觸發轉態,並且偵測該第二輸入訊號是否處於一低準位,當該第一輸入訊號處於該觸發轉態以及該第二輸入訊號處於該低準位時,該第一連接埠的第一輸入訊號係為一單端輸入時脈來源,並且該第一連接埠的一輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號。在另一實施例中,偵測該第二輸入訊號是否處於一觸發轉態,並且偵測該第一輸入訊號是否處於一高準位,當該第二輸入訊號處
於該觸發轉態以及該第二輸入訊號處於該高準位時,該第二連接埠的第二輸入訊號係為該單端輸入時脈來源,並且該第二連接埠的一輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號。
在步驟S409中,致能一輸出致能訊號(SOE),設定該第二連接埠處於一輸出模式,並且反相該第一輸入訊號,以使該第二連接埠輸出反相之該第一輸入訊號。在一實施例中,係以反相器接收該第一輸入訊號以產生反相的第一輸入訊號,使反相的第一輸入訊號作為一輸出訊號。
在步驟S411中,偵測該第一輸入訊號是否為一石英振盪時脈來源,若是,則進行步驟S413,若否,則返回步驟S403。在一實施例中,偵測反相的第一輸入訊號是否處於一觸發轉態,當處於該觸發轉態時,該第一連接埠的第一輸入訊號以及該第二連接埠的第二輸入訊號係來自於該石英振盪時脈來源,並且反相的第一輸入訊號係為相對應於該石英振盪時脈來源。
在步驟S413中,相對應選擇步驟S405的對差動輸入時脈來源、步驟S407的單端輸入時脈來源以及步驟S411的石英振盪時脈來源其中之一者作為時脈來源訊號,並決定是否輸出該時脈來源訊號。
在一實施例中,上述之觸發轉態持續至少一預定時間。
參考第3圖以及第4B圖,第4B圖繪示本發明第二實施例中時脈來源型式偵測方法之流程圖,時脈來源型式偵測方法適用於時脈來源型式偵測裝置200,時脈來源型式之偵測裝置200包括訊號處理電路204以及偵測邏輯單元206。時脈來源型式之偵測裝置200包括訊號處理電路204以及偵測邏輯單元206,訊號處理電路204選擇性接收一對差動輸入時脈來源202a或是石英振盪器202b之時脈訊號。訊號處理電路204具有第一連接埠208a
以及第二連接埠208b,其中該第一連接埠208a以及該第二連接埠208b分別相對應第一輸入訊號Spos以及第二輸入訊號Sneg。該訊號處理電路204更包括第一緩衝器210a、第二緩衝器210b、反相器212、差動放大器214、選擇器216、邏輯控制元件218、上拉電路220a以及下拉電路220b。上述時脈來源型式偵測方法包括下列步驟:
在步驟S400中,執行電源啟動或重置之步驟,使時脈來源型式之偵測裝置200開始運作。
在步驟S402中,偵測邏輯單元206設定第一連接埠208a處於輸入模式,並且當輸出致能訊號(SOE)處於禁能(de-assert)狀態時,設定第二連接埠208b處於該輸入模式,如Ain所示,使該第一連接埠208a以及該第二連接埠208b分別相對應第一輸入訊號Spos以及第二輸入訊號Sneg。
在步驟S404中,偵測邏輯單元206偵測相對應於該第一輸入訊號Spos以及該第二輸入訊號Sneg的差動輸出訊號Sdiff是否處於觸發轉態,當該差動輸出訊號Sdiff處於該觸發轉態時,該第一輸入訊號Spos以及該第二輸入訊號Sneg係為一對差動輸入時脈來源202a,如步驟S404-1,並且該差動輸出訊號Sdiff係為相對應於該對差動輸入時脈來源202a之一時脈訊號Scout;否則當該差動輸出訊號Sdiff處於非觸發轉態時,則執行步驟S406。其中該觸發轉態係指由高準位轉變為低準位或是由該低準位轉變為該高準位。在一實施例中,係以差動放大器214接收該對差動輸入時脈來源202a以產生該輸出訊號SCout。該觸發轉態持續至少一預定時間,以於該預定時間令該偵測邏輯單元206可穩定且正確地偵測該差動輸出訊號Sdiff。
在步驟S406中,偵測邏輯單元206偵測該第一輸入訊號Spos以及該
第二輸入訊號Sneg是否為互斥(XOR)狀態,亦即第一輸入訊號Spos以及該第二輸入訊號Sneg的準位相反,例如第一輸入訊號Spos為高準位,而該第二輸入訊號Sneg為低準位,反之亦然,當處於該互斥狀態時,執行步驟S408,否則執行步驟S412。
在步驟S408中,偵測該第一輸入訊號Spos是否處於該觸發轉態,並且偵測該第二輸入訊號Sneg是否處於一低準位,當該第一輸入訊號Spos處於該觸發轉態以及該第二輸入訊號Sneg處於該低準位時,該第一連接埠208a的第一輸入訊號Spos係為一單端輸入時脈來源202c,如步驟S408-1,並且該第一連接埠208a的輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號;否則當該第一輸入訊號Spos處於非觸發轉態,並且該第二輸入訊號Sneg並非處於低準位,則執行步驟S410。
在步驟S410中,偵測該第二輸入訊號Sneg是否處於該觸發轉態,並且偵測該第一輸入訊號Spos是否處於一高準位,當該第二輸入訊號Sneg處於該觸發轉態以及該第二輸入訊號Sneg處於該高準位時,該第二連接埠208b的第二輸入訊號Sneg係為該單端輸入時脈來源202c,如步驟S410-1,並且該第二連接埠208b的輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號;否則當該第二輸入訊號Sneg處於非觸發轉態,並且該第一輸入訊號Spos並非處於高準位,則執行步驟S412。
在步驟S412中,當該輸出致能訊號(SOE)處於致能(assert)狀態時,設定該第二連接埠208b處於一輸出模式,如Aout所示。
在步驟S414中,對該第一連接埠208a的第一輸入訊號Spos執行反相步驟。在一實施例中,係以反相器212接收該第一輸入訊號Spos以產生反
相的第一輸入訊號Sxtl,使反相的第一輸入訊號Sxtl作為該輸出訊號。
在步驟S416中,輸出反相的第一輸入訊號Sxtl至該第二連接埠208b。
在步驟S418中,偵測反相的第一輸入訊號Spos是否處於該觸發轉態,當處於該觸發轉態時,該第一連接埠208a的第一輸入訊號Spos以及該第二連接埠208b的第二輸入訊號Sneg係來自於一石英振盪器202b,如步驟S418-1,並且反相的第一輸入訊號Sxtl係為相對應於該石英振盪器之時脈訊號;否則當反相的第一輸入訊號Spos處於非觸發轉態時,則返回步驟S402。
綜上所述,本發明之偵測時脈來源型式偵測方法及其偵測裝置,藉由偵測訊號處理電路的第一連接埠以及第二連接埠的觸發轉態作為判斷基準,以自動判斷時脈來源型式。
雖然本發明已用較佳實施例揭露如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧時脈來源型式偵測裝置
102‧‧‧振盪訊號處理電路
102a‧‧‧石英振盪器
104‧‧‧差動訊號處理電路
104a‧‧‧外部訊號源
106‧‧‧選擇器
108‧‧‧外部接腳
110‧‧‧時脈訊號
200‧‧‧時脈來源型式偵測裝置
202a‧‧‧差動輸入時脈來源
202b‧‧‧石英振盪器
202c‧‧‧單端輸入時脈來源
204‧‧‧訊號處理電路
206‧‧‧偵測邏輯單元
208a‧‧‧第一連接埠
208b‧‧‧第二連接埠
210a‧‧‧第一緩衝器
210b‧‧‧第二緩衝器
212‧‧‧反相器
214‧‧‧差動放大器
214a‧‧‧第一輸入端
214b‧‧‧第二輸入端
214c‧‧‧輸出端
216‧‧‧選擇器
217‧‧‧輸出指示
218‧‧‧邏輯控制元件
219‧‧‧完成訊號
220a‧‧‧上拉電路
220b‧‧‧下拉電路
S400~S418‧‧‧步驟
S401~S413‧‧‧步驟
第1圖繪示習知技術時脈來源型式偵測裝置之方塊圖。
第2A圖繪示本發明實施例中連接一對差動輸入時脈來源的時脈來源型式偵測裝置之方塊圖。
第2B圖繪示本發明實施例中連接外部石英振盪器的時脈來源型式偵測裝置之方塊圖。
第2C圖繪示本發明實施例中連接單端輸入時脈來源的時脈來源型式
偵測裝置之方塊圖。
第2D圖繪示本發明實施例中連接另一單端輸入時脈來源的時脈來源型式偵測裝置之方塊圖。
第3圖繪示本發明實施例中時脈來源型式偵測裝置之功能方塊圖。
第4A圖繪示本發明第一實施例中時脈來源型式偵測方法之流程圖。
第4B圖繪示本發明第二實施例中時脈來源型式偵測方法之流程圖。
S400~S418‧‧‧步驟
Claims (18)
- 一種偵測時脈來源型式的方法,適用於時脈來源型式偵測裝置,該方法包括下列步驟:(a)執行電源啟動/或重置之步驟;(b)設定一第一連接埠及一第二連接埠處於一輸入模式,其中該第一連接埠以及該第二連接埠分別相對應一第一輸入訊號以及一第二輸入訊號;(c)偵測該第一輸入訊號以及該第二輸入訊號是否為一對差動輸入時脈來源,若是,執行步驟(g),若否,則執行步驟(d);(d)偵測該第一輸入訊號以及該第二輸入訊號是否為一單端輸入時脈來源,若是,偵測該第一輸入訊號及該第二輸入訊號何者為該單端輸入時脈來源,並且執行步驟(g),若否,則執行步驟(e);(e)致能一輸出致能訊號(SOE),設定該第二連接埠處於一輸出模式,並且反相該第一輸入訊號,以使該第二連接埠輸出反相之該第一輸入訊號;(f)偵測該第一輸入訊號是否為一石英振盪時脈來源,若是,則進行步驟(g),若否,則返回步驟(b);以及(g)相對應選擇步驟(c)的該對差動輸入時脈來源、步驟(d)的該單端輸入時脈來源以及步驟(f)的該石英振盪時脈來源其中之一者作為時脈來源訊號,並決定是否輸出該時脈來源訊號。
- 如申請專利範圍第1項所述之偵測時脈來源型式的方法,其中在步驟(c)中,偵測相對應於該第一輸入訊號以及該第二輸入訊號的一輸出訊號是否處於一觸發轉態,當該輸出訊號處於該觸發轉態時,該第一輸入訊號以及該第二輸入訊號係為該對差動輸入時脈來源,並且該輸出訊號係為相 對應於該對差動輸入時脈來源之該時脈來源訊號。
- 如申請專利範圍第1項所述之偵測時脈來源型式的方法,其中在步驟(d)中,偵測該第一輸入訊號是否處於一觸發轉態,並且偵測該第二輸入訊號是否處於一低準位,當該第一輸入訊號處於該觸發轉態以及該第二輸入訊號處於該低準位時,該第一連接埠的該第一輸入訊號係為一單端輸入時脈來源,並且該第一連接埠的一輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號。
- 如申請專利範圍第1項所述之偵測時脈來源型式的方法,其中在步驟(d)中,偵測該第二輸入訊號是否處於一觸發轉態,並且偵測該第一輸入訊號是否處於一高準位,當該第二輸入訊號處於該觸發轉態以及該第二輸入訊號處於該高準位時,該第二連接埠的該第二輸入訊號係為該單端輸入時脈來源,並且該第二連接埠的一輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號。
- 如申請專利範圍第1項所述之偵測時脈來源型式的方法,其中在步驟(f)中,偵測反相的該第一輸入訊號是否處於一觸發轉態,當處於該觸發轉態時,該第一連接埠的該第一輸入訊號以及該第二連接埠的該第二輸入訊號係來自於該石英振盪時脈來源,並且反相的該第一輸入訊號係為相對應於該石英振盪時脈來源。
- 如申請專利範圍第2至5項之任一項所述之偵測時脈來源型式的方法,該觸發轉態持續至少一預定時間。
- 如申請專利範圍第1項所述之偵測時脈來源型式的方法,其中在步驟(c)中,係以差動放大器接收該對差動輸入時脈來源以產生該時脈來源訊 號。
- 如申請專利範圍第1項所述之偵測時脈來源型式的方法,其中在步驟(e)中,係以反相器接收該第一輸入訊號以產生反相的該第一輸入訊號,使反相的該第一輸入訊號作為一輸出訊號。
- 一種偵測時脈來源型式的方法,適用於時脈來源型式偵測裝置,該方法包括下列步驟:(a)執行電源啟動或重置之步驟;(b)設定一第一連接埠處於一輸入模式,並且禁能一輸出致能訊號(SOE),設定一第二連接埠處於該輸入模式,其中該第一連接埠以及該第二連接埠分別相對應一第一輸入訊號以及一第二輸入訊號;(c)偵測相對應於該第一輸入訊號以及該第二輸入訊號的一輸出訊號是否處於一觸發轉態,當該輸出訊號處於該觸發轉態時,該第一輸入訊號以及該第二輸入訊號係為一對差動輸入時脈來源,並且該輸出訊號係為相對應於該對差動輸入時脈來源之一時脈訊號,否則執行步驟(d);(d)偵測該第一輸入訊號以及該第二輸入訊號是否為互斥狀態,當處於該互斥狀態時,執行步驟(e),否則執行步驟(g);(e)偵測該第一輸入訊號是否處於該觸發轉態,並且偵測該第二輸入訊號是否處於一低準位,當該第一輸入訊號處於該觸發轉態以及該第二輸入訊號處於該低準位時,該第一連接埠的該第一輸入訊號係為一單端輸入時脈來源,並且該第一連接埠的該輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號,否則執行步驟(f);(f)偵測該第二輸入訊號是否處於該觸發轉態,並且偵測該第一輸入訊 號是否處於一高準位,當該第二輸入訊號處於該觸發轉態以及該第二輸入訊號處於該高準位時,該第二連接埠的該第二輸入訊號係為該單端輸入時脈來源,並且該第二連接埠的該輸出訊號係為相對應於該單端輸入時脈來源之該時脈訊號,否則執行步驟(g);(g)致能該輸出致能訊號(SOE),設定該第二連接埠處於一輸出模式;(h)對該第一連接埠的該第一輸入訊號執行反相步驟;(i)輸出反相的該第一輸入訊號至該第二連接埠;以及(j)偵測反相的該第一輸入訊號是否處於該觸發轉態,當處於該觸發轉態時,該第一連接埠的該第一輸入訊號以及該第二連接埠的該第二輸入訊號係來自於一石英振盪時脈來源,並且反相的該第一輸入訊號係為相對應於該石英振盪時脈來源,否則返回步驟(b)。
- 如申請專利範圍第9項所述之偵測時脈來源型式的方法,其中在步驟(d)中,該觸發轉態持續至少一預定時間。
- 如申請專利範圍第9項所述之偵測時脈來源型式的方法,其中在步驟(c)中,係以差動放大器接收該對差動輸入時脈來源以產生該輸出訊號。
- 如申請專利範圍第9項所述之偵測時脈來源型式的方法,其中在步驟(h)中,係以反相器接收該第一輸入訊號以產生反相的該第一輸入訊號,使反相的該第一輸入訊號作為該輸出訊號。
- 一種時脈來源型式之偵測裝置,包括:一訊號處理電路,具有一第一連接埠以及一第二連接埠,其中該第一連接埠以及該第二連接埠分別相對應一第一輸入訊號以及一第二輸入訊號;以及 一偵測邏輯單元,耦接該訊號處理電路,設定該第一連接埠以及該第二連埠處於一輸入模式;當該偵測邏輯單元偵測相對應於該第一輸入訊號以及該第二輸入訊號的一輸出訊號處於一觸發轉態時,該第一輸入訊號以及該第二輸入訊號係為一對差動輸入時脈來源,當該偵測邏輯單元設定該第二連接埠處於一輸出模式時,該訊號處理電路輸出反相的該第一輸入訊號至該第二連接埠,並且當該偵測邏輯單元偵測反相的該第一輸入訊號處於該觸發轉態時,該第一連接埠的該第一輸入訊號以及該第二連接埠的該第二輸入訊號係來自於一石英振盪時脈來源。
- 如申請專利範圍第13項所述之偵測裝置,其中該觸發轉態係指由一高準位轉變為一低準位或是由該低準位轉變為該高準位。
- 如申請專利範圍第13項所述之偵測裝置,其中當該偵測邏輯單元偵測該第一輸入訊號以及該第二輸入訊號處於該互斥狀態時,並且偵測第一輸入訊號處於該觸發轉態以及該第二輸入訊號處於該低準位時,該第一連接埠的該第一輸入訊號係為一單端輸入時脈來源。
- 如申請專利範圍第15項所述之偵測裝置,其中當該偵測邏輯單元偵測該第二輸入訊號處於該觸發轉態以及該第二輸入訊號處於該高準位時,該第二連接埠的該第二輸入訊號係為該單端輸入時脈來源。
- 如申請專利範圍第16項所述之偵測裝置,其中該訊號處理電路更包括:一第一緩衝器,耦接該第一連接埠,用以調整該第一輸入訊號的振幅;一第二緩衝器,耦接該第二連接埠,用以調整該第二輸入訊號以及反相的該第一輸入訊號之振幅; 一反相器,耦接該第一緩衝器以及該第二緩衝器,用以對該第一連接埠的該第一輸入訊號作反相,並且輸出反相的該第一輸入訊號至該第二連接埠;以及一差動放大器,耦接該第一緩衝器以及該第二緩衝器,接收該第一輸入訊號以及該第二輸入訊號,以產生該輸出訊號。
- 如申請專利範圍第17項所述之偵測裝置,其中該訊號處理電路更包括一選擇器,耦接該第一緩衝器、該第二緩衝器、該反相器以及該差動放大器,該偵測邏輯單元控制該選擇器以選擇相對應於該對差動輸入時脈來源、該石英振盪時脈來源以及該單端輸入時脈來源其中之一的該輸出訊號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101125325A TWI488438B (zh) | 2012-07-13 | 2012-07-13 | 偵測時脈來源型式的方法及其偵測裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101125325A TWI488438B (zh) | 2012-07-13 | 2012-07-13 | 偵測時脈來源型式的方法及其偵測裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201404043A TW201404043A (zh) | 2014-01-16 |
TWI488438B true TWI488438B (zh) | 2015-06-11 |
Family
ID=50345709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101125325A TWI488438B (zh) | 2012-07-13 | 2012-07-13 | 偵測時脈來源型式的方法及其偵測裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI488438B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI316329B (en) * | 2006-04-26 | 2009-10-21 | Realtek Semiconductor Corp | Phase selector, data receiving device, data transmitting device utilizing phase selector and clock-selecting method |
-
2012
- 2012-07-13 TW TW101125325A patent/TWI488438B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI316329B (en) * | 2006-04-26 | 2009-10-21 | Realtek Semiconductor Corp | Phase selector, data receiving device, data transmitting device utilizing phase selector and clock-selecting method |
Also Published As
Publication number | Publication date |
---|---|
TW201404043A (zh) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8552781B2 (en) | Digital quadrature phase correction | |
US20190103861A1 (en) | Skew sensor with enhanced reliability | |
TWI548886B (zh) | 老化偵測電路及其方法 | |
US6560716B1 (en) | System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit | |
TWI531163B (zh) | 電壓轉換器 | |
JP5096469B2 (ja) | 集積回路内の信号パスの非対称信号遅延を決定する方法 | |
JP6673823B2 (ja) | 回路入出力タイミングを制御するための方法及びシステム | |
US9664737B2 (en) | Method for providing an on-chip variation determination and integrated circuit utilizing the same | |
JP2008042367A (ja) | 半導体装置 | |
JP2002251227A (ja) | クロック監視回路、データ処理装置、データ処理システム | |
JP2003316736A (ja) | Usb回路およびデータ構造 | |
US8008907B2 (en) | Delay line calibration circuit comprising asynchronous arbiter element | |
TWI488438B (zh) | 偵測時脈來源型式的方法及其偵測裝置 | |
US7332978B2 (en) | Glitch free controlled ring oscillator and associated methods | |
JP2014202532A (ja) | ラッチ回路、スキャンテスト対象回路、半導体集積回路、及びラッチ回路の制御方法 | |
CN109799450B (zh) | 一种逻辑电路延迟差异比较装置和方法 | |
US9310423B2 (en) | Detecting operating conditions | |
US20100204934A1 (en) | Semiconductor device, power supply current measuring device and method of measuring power supply | |
JP2017059185A (ja) | スキャンテスト回路及びスキャンテスト装置 | |
US20050138510A1 (en) | Scan test circuit | |
JP2009047480A (ja) | 半導体試験装置 | |
US20130193986A1 (en) | Delay line scheme with no exit tree | |
WO2013076799A1 (ja) | 電子回路の遅延測定装置、方法、プログラム及び媒体 | |
JP6165076B2 (ja) | 特定用途向け集積回路 | |
TWI401571B (zh) | 外部電源供應裝置及其電源供應方法 |