TWI483242B - 控制連接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置 - Google Patents

控制連接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置 Download PDF

Info

Publication number
TWI483242B
TWI483242B TW101108697A TW101108697A TWI483242B TW I483242 B TWI483242 B TW I483242B TW 101108697 A TW101108697 A TW 101108697A TW 101108697 A TW101108697 A TW 101108697A TW I483242 B TWI483242 B TW I483242B
Authority
TW
Taiwan
Prior art keywords
display
gpu
pixel data
self
video
Prior art date
Application number
TW101108697A
Other languages
English (en)
Other versions
TW201246179A (en
Inventor
David Wyatt
David Matthew Stears
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201246179A publication Critical patent/TW201246179A/zh
Application granted granted Critical
Publication of TWI483242B publication Critical patent/TWI483242B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Power Sources (AREA)
  • Digital Computer Display Output (AREA)

Description

控制連接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置
本發明概略關於一種顯示系統，尤指一種用於控制耦接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置。
電腦系統基本上包括某種顯示器，例如耦接至圖形控制器的液晶顯示器(LCD,“Liquid crystal display”)。在正常作業期間，圖形控制器依據內部產生的時序資訊，藉由掃描完來自一訊框緩衝器的像素資料來產生要傳送至該顯示器的視訊信號。一些新設計的顯示器具有自更新能力，其中該顯示器包括一局部控制器，設置成由獨立於該圖形控制器的數位視訊的一靜態快取訊框來產生視訊信號。當在這種自更新模式中，該等視訊信號由該局部控制器驅動，藉以允許該圖形控制器的某些部份被關閉，以降低該電腦系統的整體電力消耗。一旦在自更新模式，當要顯示的影像需要被更新時，控制權可被移轉至該圖形控制器，以允許新的視訊信號基於一組新的像素資料來產生。
當在自更新模式時，該圖形控制器可被置於一省電狀態下，例如深度休眠狀態。此外，可關閉一中央處理單元(CPU,“Central processing unit”)與該圖形控制器之間的主要通訊通道來節省能源。當該影像需要被更新時，該電腦系統「喚醒」該圖形控制器及任何關聯的通訊通道。然後該圖形控制器可以處理新的影像資料，並傳送該處理過的影像資料至該顯示器進行顯示。
更新該影像的一個缺點是「喚醒」該圖形控制器與關聯的通訊通道可能耗用一段長時間。例如，喚醒PCIe匯流排可花費70-100毫秒或更多。這種延遲造成CPU嘗試要更新一影像的時間與該處理過的影像經由該顯示器來顯示的時間之間會 存在等待時間。當經常進入與離開一自更新模式時，這種延遲會使該電腦系統使用者分心。另外，該電腦系統可能消耗不必要的能量而來對於相對較不重要的工作來初始化該圖形控制器與關聯的通訊通道。
如上所述，本技術中需要一種改良的技術來在一自更新顯示器中更新視訊資料之快取的訊框。
本發明一具體實施例提供一種用於控制具有自更新能力之顯示器的方法。該方法包括以下步驟：離開一省電狀態、執行一快速恢復程序(其包括有被包括在一完整初始化程序的該等作業之一部份)、基於經由一輔助通訊通道接收的命令與資料來產生要在該顯示器上顯示之更新像素資料，傳送該更新像素資料至該顯示器，並恢復到該省電狀態。
所揭示技術之一種好處為該GPU以及高速通訊通道的初始化可以最小化。該技術利用的事實為當在一稀疏更新模式中操作時，傳送命令與資料至一圖形控制器所需要的頻寬較小。因此，高速通訊通道可被略過，而使用較少時間與能量來設置的低速通訊通道。藉此，可以降低更新儲存在該顯示器中少量影像資料所需要的時間，以及該電腦系統之整體電力消耗。
在以下的說明中，許多特定細節即被提出來提供對於本發明之更為完整的瞭解。但是本技術專業人士將可瞭解到本發明可不利用一或多個這些特定細節來實施。在其它實例中，並未說明熟知的特徵，藉以避免混淆本發明。
系統概述
第1圖為實作本發明一或多種態樣之電腦系統100的方塊圖。電腦系統100包括一中央處理單元(CPU)102與一系統記 憶體104，其經由包括一記憶體橋接器105的互連接路徑進行通訊。記憶體橋接器105可為一北橋晶片，其經由一匯流排或其它通訊路徑106(例如HyperTransport聯結)連接到一I/O(輸入/輸出)橋接器107連接。I/O橋接器107可為一南橋晶片，其接收來自一或多個使用者輸入裝置108(例如鍵盤、滑鼠)的使用者輸入，並經由路徑106及記憶體橋接器105轉送該輸入到CPU 102。一平行處理子系統112經由一匯流排或其它通訊路徑113(例如PCI Express，加速繪圖埠、或HyperTransport聯結)耦合至記憶體橋接器105；在一具體實施例中，平行處理子系統112為一繪圖子系統，其傳遞像素到一顯示器110(例如一習用CRT或LCD式的監視器)。一繪圖驅動器103可設置成在通訊路徑113之上傳送圖形基元，使得平行處理子系統112能產生要在顯示器110上顯示的像素資料。一系統碟114亦連接至I/O橋接器107。一開關116提供I/O橋接器107與其它像是網路轉接器118與多種嵌入卡120、121之其它組件之間的連接。其它組件(未明確顯示)包括有USB或其它埠連接、CD驅動器、DVD驅動器、電影記錄裝置及類似者，其亦可連接至I/O橋接器107。互連接於第1圖中該等多種組件的通訊路徑可使用任何適當的協定來實施，例如PCI(周邊組件互連，Peripheral Component Interconnect)、PCI Express(PCI，快速，PCI-E)、AGP(加速繪圖埠，Accelerated Graphics Port)、HyperTransport(超輸送)、或任何其他匯流排或點對點通訊協定，且不同裝置之間的連接皆可使用如本技術中所知的不同協定。
在一具體實施例中，平行處理子系統112加入針對圖形及視訊處理最佳化的電路，其包括例如視訊輸出電路，並構成一圖形處理單元(GPU,“Graphics processing unit”)。在另一具體實施例中，平行處理子系統112加入針對一般性處理最佳化的電路，而可保留底層的運算架構，對此會有更為詳細的說明。在 又另一具體實施例中，平行處理子系統112可被整合於一或多個其它系統元件，例如記憶體橋接器105、CPU 102、及I/O橋接器107而形成一系統上晶片(SoC,“System on chip”)。
將可瞭解到此處所示的系統僅為例示性，其有可能有多種變化及修正。該連接拓樸，包括橋接器的數目與配置，CPU 102的數目及平行處理子系統112的數目皆可視需要修改。例如，在一些具體實施例中，系統記憶體104直接連接至CPU 102而非透過一橋接器耦接，而其它裝置透過記憶體橋接器105及CPU 102與系統記憶體104進行通訊。在其它可替代的拓樸中，平行處理子系統112連接至I/O橋接器107或直接連接至CPU 102，而非連接至記憶體橋接器105。在又其它具體實施例中，I/O橋接器107及記憶體橋接器105可被整合到一單一晶片當中。大型具體實施例可包括兩個或更多的CPU 102，及兩個或更多的平行處理子系統112。此處所示的該等特定組件為選擇性的，例如可支援任何數目的嵌入卡或周邊裝置。在一些具體實施例中，開關116被省略，且網路轉接器118及嵌入卡120、121直接連接至I/O橋接器107。
第2A圖為本發明一具體實施例之一平行處理子系統112，其耦接至具備自更新能力的顯示器110。如所示，平行處理子系統112包括一圖形處理單元(GPU)240，其經由一DDR3匯流排介面連接至一圖形記憶體242。圖形記憶體242包括一或多個訊框緩衝器244(0)、244(1)...244(N-1)，其中N為實作在平行處理子系統112中之訊框緩衝器的總數。平行處理子系統112設置成基於儲存在訊框緩衝器244中的像素資料來產生視訊信號，並經由通訊路徑280傳送該等視訊信號至顯示器110。通訊路徑280可為本技術中已知的任何視訊介面，例如一嵌入式顯示埠(eDP,“embedded Display Port”)介面或一低電壓差動信號(LVDS,“Low voltage diffferential signal”)介面。
GPU 240可設置成經由通訊路徑113來從CPU 102接收 圖形基元，例如經由PCIe匯流排。GPU 240處理該等圖形基元以產生要在顯示器110上顯示的一像素資料訊框，並將該像素資料訊框存入訊框緩衝器244中。在正常作業下，GPU 240設置成掃描完來自訊框緩衝器244的像素資料，以產生視訊信號在顯示器110上做顯示。在一具體實施例中，GPU 240設置成產生一數位視訊信號，並經由一數位視訊介面傳送該數位視訊信號至顯示器110，例如經由LVDS、DVI、HDMI或DisplayPort(DP)介面。在另一具體實施例中，GPU 240可置成產生一類比視訊信號，並經由一類比視訊介面傳送該類比視訊信號至顯示器110，例如經由VGA或DVI-A介面。在通訊路徑280採用一類比視訊介面的具體實施例中，顯示器110可利用一或多個類比到數位轉換器來取樣該類比視訊信號，以將該接收的類比視訊信號轉換為一數位視訊信號。
亦如第2A圖所示，顯示器110包括一時序控制器(TCON,“Timing controller”)210、自更新控制器(SRC,“Self-refresh controller”)220、一液晶顯示器(LCD,“Liquid crystal display”)裝置216、一或多個行驅動器212、一或多個列驅動器214、及一或多個局部訊框緩衝器224(0)、224(1)...224(M-1)，其中M為在顯示器110中局部訊框緩衝器之總數。TCON 210產生視訊時序信號用於經由行驅動器212與列驅動器來驅動LCD裝置216。行驅動器212、列驅動器214與LCD裝置216可為本技術中已知的任何習用的行驅動器、列驅動器與LCD裝置。亦如所示，TCON 210可經由一通訊介面傳送像素資料至行驅動器212與列驅動器214，例如經一迷你LVDS介面。
SRC 220設置成基於儲存在局部訊框緩衝器224中的像素資料來產生要在LCD裝置216上顯示的視訊信號。在正常作業中，顯示器110基於在通訊路徑280之上自平行處理子系統112接收的該等視訊信號來驅動LCD裝置216。相反地，當顯示器110在一面板自更新模式中操作時，顯示器110基於自 SRC 220接收的該等視訊信號來驅動LCD裝置216。
GPU 240可設置成管理顯示器110轉換成一面板自更新模式或轉換離開一面板自更新模式。理想上，在圖形靜止時段期間將顯示器110操作在一面板自更新模式中，可降低電腦系統100的整體電力消耗。在一具體實施例中，為了使得顯示器110進入一面板自更新模式，GPU 240可使用一頻帶內發信方法來傳送一訊息至顯示器110，例如嵌入一訊息在該等數位視訊信號中再經由通訊路徑280來傳送。在其它具體實施例中，GPU 240可使用一側頻帶發信方法來傳送該訊息，例如使用一輔助通訊頻道傳送該訊息。第2B至2D圖說明了用於發信給顯示器110來進入或離開一面板自更新模式的多種發信方法。
現在請回到第2A圖，在接收該訊息來進入該自更新模式之後，顯示器110快取在通訊路徑280之上接收的下一個像素資料訊框在局部訊框緩衝器224中。基於儲存在局部訊框緩衝器224中的該像素資料，顯示器110將驅動LCD裝置216的控制權由GPU 240產生的該等視訊信號轉換至SRC 220產生的視訊信號。當顯示器110在該面板自更新模式中，SRC 220對於一或多個連續的視訊訊框產生代表儲存在局部訊框緩衝器224中的該快取的像素資料之重複視訊信號。
為了使得顯示器110離開該面板自更新模式，GPU 240可傳送一類似訊息至顯示裝置110，如同前述使得顯示器110進入該面板自更新模式之類似方法。在接收該訊息來離開該面板自更新模式之後，針對相關於GPU 240所產生之該等視訊信號的該等像素位置和相關於目前在該面板自更新模式中用於驅動LCD裝置216之SRC 220所產生之該等視訊信號的該等像素位置，顯示器110可被設置成確保兩者之間互相對準。一旦該等像素位置被對準，顯示器可將驅動LCD裝置216的控制權由SRC 220產生的該等視訊信號轉換至由GPU 240產生的該等視訊信號。
實作一自更新能力所需要的儲存量可根據用於連續地更新顯示器110上該影像的未壓縮視訊訊框大小而定。在一具體實施例中，顯示器110包括一單一局部訊框緩衝器224(0)，其大小可容納要在LCD裝置216上顯示之一未壓縮像素資料訊框。訊框緩衝器224(0)之大小可基於儲存要在LCD裝置216上顯示的一未壓縮像素資料訊框所需位元組之最小數目，其為將LCD裝置216的本身解析度之色彩深度乘以寬度乘以高度的結果。例如，訊框緩衝器224(0)的大小可用於設置成一WUXGA解析度(1920 x 1200像素)與每個像素24位元(bpp)之色彩深度的一LCD裝置216。在此例中，局部訊框緩衝器224(0)中可用於自更新像素資料快取的儲存量必須至少有6750 kB的可定址記憶體(1920＊ 1200＊ 24 bpp；其中1 kb等於1024或210 位元組)。
在另一具體實施例中，局部訊框緩衝器224(0)之大小可小於儲存要在LCD裝置216上顯示的一未壓縮像素資料訊框所需要的位元組數目。在此例中，該未壓縮像素資料訊框可由SRC 220壓縮，例如藉由編碼該未壓縮像素資料的運行長度，並儲存在訊框緩衝器224(0)中做為壓縮像素資料。在這種具體實施例中，SRC 220可設置成在產生用於驅動LCD裝置216的該等視訊信號之前解碼該壓縮像素資料。在其它具體實施例中，GPU 240可先壓縮該像素資料訊框，再編碼壓縮後的像素資料以將該等數位視訊信號中傳送至顯示器110。例如GPU 240可設置成使用一MPEG-2格式編碼該像素資料。在這種具體實施例中，SRC 220可以該壓縮格式將該壓縮像素資料儲存在局部訊框緩衝器224(0)中，並在產生用於驅動LCD裝置216的該等視訊信號之前解碼該壓縮像素資料。
顯示器110能夠顯示3D視訊資料，例如立體視訊資料。立體視訊資料包括每個3D視訊的訊框之未壓縮像素資料的一左視圖與一右視圖。每個視圖是從不同的攝影機位置針對相同 場景大約同時補捉的畫面。一些顯示器能夠同時顯示三個或更多的視圖，例如在某些種類的自動立體顯示器中。
在一具體實施例中，顯示器110可包括配合於立體視訊資料的一自更新能力。立體視訊資料的每個訊框包括要在LCD裝置216上顯示的兩個未壓縮像素資料訊框。每一未壓縮像素資料訊框可包含LCD裝置216的完整解析度與色彩深度下的像素資料。在這種具體實施例中，局部訊框緩衝器224(0)之大小可保存立體視訊資料的一個訊框。例如，為了儲存WUXGA解析度與24 bpp色彩深度下的未壓縮立體視訊資料，局部訊框緩衝器224(0)的大小必須至少有13500 kB的可定址記憶體(2＊ 1920＊ 1200＊ 24 bpp)。另外，局部訊框緩衝器224可包括兩個訊框緩衝器224(0)與224(1)，其每一者的大小可儲存要在LCD裝置216上顯示的未壓縮像素資料之一單一視圖。
在又其它具體實施例中，SRC 220可設置成壓縮該立體視訊資料，並將該壓縮立體視訊資料儲存在局部訊框緩衝器224中。例如，SRC 220可使用在H.264/MPEG-4 AVC視訊壓縮標準中規定的多視圖視訊編碼(MVC,“Multiview Video Coding”)來壓縮該立體視訊資料。另外，GPU 240可先壓縮該立體視訊資料，再編碼用於傳輸至顯示器110之該數位視訊信號中的該壓縮視訊資料。
在一具體實施例中，顯示裝置110可包括一擾動(dithering)能力。擾動可允許顯示裝置110顯示超出LCD裝置216之硬體顯示規格的更多可感知色彩。時間性擾動在LCD裝置216可使用的彩色調色板中兩個近似色彩之間快速地交替一像素的色彩，使得該像素被感知為未包括在LCD裝置216的可使用彩色調色板中的一種不同色彩。例如，藉由在白色與黑色之間快速地交替一像素，觀視者可感知為灰色。在一正常操作狀態下，GPU 240可設置成交替在連續的視訊訊框中的像素資料，使得由顯示器110顯示的該影像中該等感知的色彩係 在LCD裝置216的可利用彩色調色板範圍之外。在一自更新模式中，顯示器110可設置成快取像素資料之兩個連續訊框在局部訊框緩衝器224中。然後，SRC 220可設置成以一交替方式掃描所有來自局部訊框緩衝器224的兩個像素資料訊框，以產生要在LCD裝置216上顯示的該等視訊信號。
第2B圖例示根據本發明一具體實施例實作一嵌入式DisplayPort介面的通訊路徑280。嵌入式DisplayPort(eDP)為一種內部顯示器的標準數位視訊介面，例如在一膝上型電腦中一內部LCD裝置。通訊路徑280包括一主要聯結(eDP)，其包括用於高頻寬資料傳輸的1、2或4個差動配對(路線)。該eDP介面亦包括一面板致能信號(VDD)、一背光致能信號(Backlight_EN)、一背光pwm信號(Backlight_PWM)、及一熱插拔偵測信號(HPD,“Hot-plug detect”)以及一單一差動配對輔助通道(Aux)。該主聯結為由GPU 240到顯示器110的一單向通訊通道。在一具體實施例中，GPU 240可設置成在該eDP主聯結之一單一路線之上傳送自儲存在訊框緩衝器244中像素資料所產生的視訊信號。在其它具體實施例中，GPU 240可設置成在該eDP主聯結之2或4條路線之上傳送該等視訊信號。
該面板致能信號VDD可自GPU連接至顯示器110來開啟顯示器110中的電源。該等背光致能與背光pwm信號於正常作業期間控制顯示器110中該背光的強度。但是，當顯示器110在一面板自更新模式下操作時，這些信號之控制權必須由TCON 210管理，且由SRC 220依據在該輔助通訊通道(Aux)上接收的控制信號來改變。本技術專業人士將可瞭解到，藉由依據該背光pwm信號(Backlight_PWM)來脈衝寬度調變一信號可控制該背光強度。在一些具體實施例中，通訊路徑280亦可包括一訊框鎖定信號(FRAME_LOCK)，其代表在由SRC 220產生的該等視訊信號中的一垂直同步。該FRAME_LOCK信 號可用於重新同步由GPU 240產生的該等視訊信號與由SRC 220產生的該等視訊信號。
該熱插拔偵測信號HPD可為由顯示器110連接至GPU 240的一信號，用於偵測一熱插拔事件或用於由顯示器110傳遞一中斷要求至GPU 240。為了代表一熱插拔事件，顯示器將熱插拔偵測信號HPD設為高電位來代表一顯示器已經連接至通訊路徑280。在顯示器連接至通訊路徑280之後，顯示器110可在0.5與1微秒之間快速地將熱插拔偵測信號HPD設為低電位以發出一中斷要求。
該輔助通道Aux為一低頻寬雙向半雙工資料通訊通道，用於自GPU 240傳送命令與控制信號至顯示器110以及由顯示器110至GPU 240。在一具體實施例中，代表顯示器110必須進入或離開一面板自更新模式的訊息可於該輔助通道之上傳遞。在該輔助通道上，GPU 240為一主控裝置，而顯示器110為一從屬裝置。在這種組態中，資料或訊息可使用以下的技術由顯示器110傳送至GPU 240。首先，顯示器110指示給GPU 240：顯示器110藉由在該熱插拔偵測信號HPD之上啟始一中斷要求而要在該輔助通道之上傳送訊息。當GPU 240偵測到一中斷要求時，GPU 240傳送一交易要求訊息至顯示器110。一旦顯示器110收到該交易要求訊息，顯示器110即回應一知會訊息。一旦GPU 240收到該知會訊息，GPU 240可在顯示器110中讀取一或多個暫存器值來於該輔助通道之上取得該資料或訊息。
本技術專業人士將可瞭解到通訊路徑280可實作一不同的視訊介面來於GPU 240與顯示器110之間傳送視訊信號。例如，通訊路徑280可實作一高解析度多媒體介面(HDMI,“High definition multimedia interface”)或一低電壓差動信號(LVDS)視訊介面，例如open-LDI。本發明的範圍並不限於一嵌入式DisplayPort視訊介面。
第2C圖為根據本發明一具體實施例由GPU 240產生的數位視訊信號250在通訊路徑280上傳輸之概念圖。如所示，數位視訊信號250被格式化以在一eDP視訊介面之主聯結的四條路線(251,252,253與254)之上傳輸。該eDP視訊介面的主聯結可用三種鏈結符號時脈速率之一來操作，其由該eDP規格所規定(162 MHz,270 MHz或540 MHz)。在一具體實施例中，當一顯示器110連接至通訊路徑280時，GPU 240基於被執行來設置該主聯結的一聯結訓練作業來設定該聯結符號時脈速率。對於每一聯結符號時脈循環255，使用8b/10b編碼來編碼該資料或控制資訊的一位元組之一10-位元符號並在該eDP介面的每一啟用路線上傳送。
數位視訊信號250的格式使得次級資料封包能被直接嵌入到傳送至顯示器110的數位視訊信號250當中。在一具體實施例中，該等次級資料封包可包括自GPU 240傳送至顯示器110的訊息，其要求顯示器110進入或離開一面板自更新模式。這些次級資料封包使得本發明一或多種態樣能於該eDP介面的既有實體層之上實施。然而，此種嵌入式訊號傳遞亦可實作在其它封包式視訊介面中，且不限於實作一eDP介面的具體實施例。
次級資料封包可於由數位視訊信號250所代表之該視訊訊框的該等垂直或水平空白時段期間被嵌入到數位視訊信號250當中。如第2C圖所示，數位視訊信號250一次被包裝一水平線的像素資料。對於每一條水平線的像素資料，數位視訊信號250於一第一聯結時脈循環255(00)期間包括一空白開始(BS,“Blanking start”)訊框化符號，而於一後續聯結時脈循環255(05)期間包括一相對應空白結束(BE,“Blanking end”)訊框化符號。數位視訊信號250在聯結符號時脈循環255(00)處的該BS符號與聯結符號時脈循環255(5)處的該BE符號之間的該部份對應於該水平空白時段。
控制符號與次級資料封包可於該水平空白時段期間被嵌入到數位視訊信號250當中。例如，將一VB-ID符號被插入在第一聯結符號時脈循環255(01)中該BS符號之後。該VB-ID符號提供了顯示器110資訊，例如該主要視訊流是否在該垂直空白時段或該垂直顯示時段中，該主視訊流是否為一交錯式或循序式掃描，且該主要視訊流是否在該交錯式視訊的該雙數範圍或奇數範圍中。在該VB-ID符號正後方，一視訊時間標記(Mvid7：0)與一音頻時間標記(Maud7：0)可個別地被嵌入在聯結符號時脈循環255(02)與255(03)處。於該水平空白時段期間內，可將虛擬符號嵌入該等聯結符號時脈循環255(04)剩餘期間。虛擬符號可為一特別保留的符號，代表於該聯結符號時脈循環期間該嵌入資料為虛擬資料。聯結符號時脈循環255(04)可具有一些聯結符號時脈循環的持續時間，使得通訊路徑280之上數位視訊信號250的該訊框速率等於顯示器110的該更新速率。
在聯結符號時脈循環255(04)期間，一次級資料封包可取代複數虛擬符號而被嵌入到數位視訊信號250當中。一次級資料封包由該特別次級開始(SS,“Secondary start”)與次級結束(SE,“Secondary end”)訊框化符號所訊框化。次級資料封包可包括一音頻資料封包、聯結組態資訊、或是要求顯示器110進入或離開一面板自更新模式的一訊息。
該BE訊框化符號被嵌入在數位視訊信號250中以代表該目前視訊訊框一水平線之啟用像素資料的開始。如所示，像素資料P0...PN具有8位元的每個通道位元深度(bpc,“per channel bit depth”)的RGB格式。關聯於該視訊之水平線的該第一像素的像素資料P0被包裝到該BE符號正後方聯結符號時脈循環255(06)到255(08)處第一路線251當中。關聯於該紅色通道的像素資料P0之第一部份於聯結符號時脈循環255(06)處被插入到第一路線251中，關聯於該綠色通道的像素資料P0之第二 部份於聯結符號時脈循環255(07)處被插入到第一路線251中，且關聯於該藍色通道的像素資料P0之第三部份於聯結符號時脈循環255(08)處被插入到第一路線251中。關聯於該視訊之水平線的第二像素之像素資料P1於聯結符號時脈循環255(06)到255(08)處被包裝到第二路線252中，關聯於該視訊之水平線的第三像素之像素資料P2於聯結符號時脈循環255(06)到255(08)處被包裝到第三路線253中，且關聯於該視訊之水平線的第四像素之像素資料P3於聯結符號時脈循環255(06)到255(08)處被包裝到第四路線254中。該視訊的水平線之後續的像素資料以類似的方式被插入到路線251-254當中至像素資料P0到P3。在包括有效的像素資料之最後的聯結符號時脈循環中，任何未填滿的路線可用零來填滿。如所示，第三路線253與第四路線254於聯結符號時脈循環255(13)處用零填滿。
由最上方水平線的像素資料開始，對於在該視訊訊框中每一水平線的像素資料重複地呈現前述資料序列。一視訊訊框可包括在該訊框上方處的一些水平線，其並未包括要在顯示器110上顯示的啟用像素資料。這些水平線包含該垂直空白時段，且藉由設定在該VB-ID控制符號中一位元來於數位視訊信號250中指明。
第2D圖為根據本發明一具體實施例中在第2C圖之數位視訊信號250之水平空白時段中嵌入一次級資料封包260的概念圖。一次級資料封包260可取代在數位視訊信號250中該等複數虛擬符號的一部份而被嵌入到數位視訊信號250當中。例如，第2D圖顯示於聯結符號時脈循環265(00)與265(04)處的複數虛擬符號。GPU 240可於聯結符號時脈循環265(01)處嵌入一次級開始(SS)訊框化符號來指明一次級資料封包260的開始。關聯於次級資料封包260的該資料被嵌入於聯結符號時脈循環265(02)處。關聯於次級資料封包260的該資料(SB0...SBN) 之每一位元組被嵌入在數位視訊信號250之該等路線251-254之一中。任何未填有資料的時槽可用零來填滿。然後GPU 240將一次級結束(SE)訊框化符號嵌入於聯結符號時脈循環265(03)處。
在一具體實施例中，次級資料封包260可包括一標頭與資料以指明顯示器110必須進入或離開一自更新模式。例如，次級資料封包260可包括一保留的標頭碼，以指明該封包為一面板自更新封包。該次級資料封包亦可包括有資料來指明顯示器110是否必須進入或離開一面板自更新模式。
如上所述，GPU 240可經由一頻帶內發信方法來傳送訊息至顯示器110，其使用既有通訊通道來傳送數位視訊信號250至顯示器110。在其它具體實施例中，GPU 240可經由一側頻帶方法來傳送訊息至顯示器110，例如藉由使用通訊路徑280中該輔助通訊通道。其它具體實施例可另包含一專屬的通訊路徑，例如一額外的纜線，用來提供發信至顯示器110以進入或離開該面板自更新模式。
第3圖例示根據本發明一具體實施例中電腦系統100之平行處理子系統112與多個組件之間的通訊信號。如所示，電腦系統100包括一嵌入式控制器(EC,“Embedded controller”)310、一SPI快閃裝置320、一系統基本輸入/輸出系統(SBIOS,“System basic input/output system”)330、及一驅動器340。EC 310可為一嵌入式控制器，採用一進階組態與電源介面(ACPI,“Advanced configuration and power interface”)，其允許在CPU 102上執行的一作業系統能設置與控制電腦系統100之多種組件的電源管理。在一具體實施例中，即使在當PCIe匯流排為關閉時，EC 310允許在CPU 102上執行的該作業系統經由驅動器340連接於GPU 240。例如，如果GPU 240與PCIe匯流排在一省電模式中被關閉，在CPU 102上執行的該作業系統可透過驅動器340傳送一通知ACPI事件至EC 310， 以指示EC310去喚醒GPU 240。
電腦系統100亦可包括多個顯示器110，例如一內部顯示面板110(0)與一或多個外部顯示面板110(1)...110(N)。該等一或多個顯示器110之每一者可經由通訊路徑280(0)...280(N)連接至GPU 240。在一具體實施例中，包括在通訊路徑280中每一HPD信號亦連接至EC 310。當一或多個顯示器110在一面板自更新模式中操作時，如果EC 310偵測到一熱插拔事件或來自該等顯示器110其中之一的一中斷要求時，EC 310可負責監視HPD與喚醒GPU 240。
在一具體實施例中，一FRAME_LOCK信號被包括在內部顯示器110(0)與GPU 240之間。FRAME_LOCK由顯示器110(0)傳送一同步化信號至GPU 240。例如，GPU 240可將由訊框緩衝器244中像素資料產生的視訊信號與該FRAME_LOCK信號同步化。FRAME_LOCK可指明該啟用訊框的開始，例如藉由傳送TCON 210用來驅動LCD裝置216的該垂直同步信號至GPU 240。
EC 310傳送該等GPU_PWR與FB_PWR信號至電壓穩壓器，其可分別提供一供應電壓至GPU 240與訊框緩衝器244。EC 310亦傳送該等WARMBOOT、SELF_REF與RESET信號至GPU 240，並接收來自GPU 240的一GPUEVENT信號。最後，EC 310可經由一I2C或SMBus資料匯流排與GPU 240進行通訊。這些信號之功能性說明如下。
該GPU_PWR信號控制該電壓穩壓器來提供GPU 240一供應電壓。當顯示器110進入一自更新模式時，在CPU 102上執行的一作業系統可指示EC 310來對驅動器340進行呼叫，使其停止供電至GPU 240。然後驅動器340將驅動該GPU_PWR信號為低來停止供電至GPU 240，進而降低電腦系統100的整體電力消耗。同樣地，該FB_PWR信號控制該電壓穩壓器來提供訊框緩衝器244一供應電壓。當顯示器110進 入該自更新模式時，電腦系統100亦可停止供電至訊框緩衝器244，藉以進一步降低電腦系統100的整體電力消耗。該FB_PWR信號以類似於該GPU_PWR信號的方式被控制。於GPU 240的喚醒期間，該RESET信號可被設定以保持GPU 240在一重置狀態中，而提供電力至GPU 240與訊框緩衝器244的該等電壓穩壓器被允許來穩定化。
該WARMBOOT信號由EC 310來設定，以指明GPU 240必須由SPI快閃裝置320來恢復一操作狀態，而非執行一完整的冷啟動序列。在一具體實施例中，當顯示器110進入一面板自更新模式時，GPU 240在被關電之前可將一目前狀態儲存在SPI快閃裝置320中。在被喚醒時，GPU 240可自SPI快閃裝置320載入該儲存的狀態資訊以恢復至一操作狀態。相對於執行一完整的冷開機序列，載入該儲存的狀態資訊可減少喚醒GPU 240所需要的時間。減少喚醒GPU 240所需要的時間於高頻率地進入與離開一面板自更新模式期間有好處。
當顯示器110正在一面板自更新模式中操作時，該SELF_REF信號由EC 310來設定。該SELF_REF信號指示給GPU 240：顯示器110目前正在一面板自更新模式中操作，且通訊路徑280必須被隔離以防止暫態中斷儲存在局部訊框緩衝器224中的資料。在一具體實施例中，當該SELF_REF信號被設定時，GPU 240可經由弱化下拉電阻器將通訊路徑280連接至接地。
即使當PCIe匯流排為關閉時，該GPUEVENT能信號允許GPU 240指明給CPU 102已經發生一事件。GPU 240可設定該GPUEVENT來警示系統EC 310，使其設置該I2C/SMBUS以啟動GPU 240與系統EC 310之間的通訊。該I2C/SMBUS為一雙向通訊匯流排，其設置成一I2C、SMBUS或其它雙向通訊匯流排以在GPU 240與系統EC 310之間提供通訊。在一具體實施例中，當顯示器110在一面板自更新模式中操作時， 該PCIe匯流排可被關閉。即使當該PCIe匯流排為關閉，該作業系統可經由系統EC 310通知GPU 240發生事件，例如游標更新或一螢幕更新的事件。
第4圖為根據本發明一具體實施例中具有一自更新能力的顯示器110之狀態圖400。如所示，顯示器110開始於一正常狀態410。在正常狀態410下，顯示器自GPU 240接收視訊信號。TCON 210使用自GPU 240接收的該等視訊信號來驅動LCD裝置216。在該正常操作狀態下，顯示器110監視通訊路徑280來決定GPU 240是否已經發出一面板自更新進入要求。如果顯示器110收到該面板自更新進入要求，則顯示器110轉換至一喚醒訊框緩衝器狀態420。
在喚醒訊框緩衝器狀態420中，顯示器110喚醒局部訊框緩衝器224。如果顯示器110無法初始化局部訊框緩衝器224，則顯示器110可以傳送一中斷要求至GPU 240指明顯示器110無法進入該面板自更新模式，且顯示器110回到正常狀態410。在一具體實施例中，在於通訊路徑280之上收到下一個視訊訊框之前(即在由GPU 240產生的該VSync信號的下一個上升邊緣之前)，顯示器110會需要初始化局部訊框緩衝器224。一旦顯示器110已經完成初始化局部訊框緩衝器224，顯示器110轉換至一快取訊框狀態430。
在快取訊框狀態430中，在由GPU 240產生的該VSync信號的下一個下降邊緣時。顯示器110開始快取一或多個視訊訊框在局部訊框緩衝器224中。在一具體實施例中，GPU 240可寫入一數值到顯示器110中一控制暫存器，來指明有多少連續視訊訊框要儲存在局部訊框緩衝器224中。在顯示器已經儲存該等一或多個視訊訊框在局部訊框緩衝器224之後，顯示器110轉換至一自更新狀態440。
在自更新狀態440中，顯示器110進入一面板自更新模式，其中TCON 210基於儲存在局部訊框緩衝器224中的像素 資料利用由SRC 220所產生的視訊信號來驅動LCD裝置216。顯示器110基於由GPU 240產生的該等視訊信號停止驅動LCD裝置216。然後，GPU 240與通訊路徑280可被置於一省電模式中來降低電腦系統100的整體電力消耗。當在自更新狀態440中時，顯示器110可以監視通訊路徑280來偵測來自GPU 240的一面板自更新模式離開要求。如果顯示器110收到一面板自更新離開要求，則顯示器110轉換至一重新同步狀態450。
在重新同步狀態450中，顯示器110嘗試重新同步化由GPU 240產生的該等視訊信號與由SRC 220產生的該等視訊信號。用於重新同步化該等視訊信號的多種技術配合第9A~9C圖及第10~13圖說明如下。當顯示器110已經完成重新同步化該等視訊信號時，則顯示器110轉換回到一正常狀態410。在一具體實施例中，顯示器110將使得局部訊框緩衝器224轉換到一局部訊框緩衝器休眠狀態460中，其中供應至局部訊框緩衝器224的電力被關閉。
在一具體實施例中，當收到一離開面板自更新離開要求，顯示器110可設置成快速地離開喚醒訊框緩衝器狀態420與快取訊框狀態430。在這兩種狀態中，顯示器110仍同步於由GPU 240產生的該等視訊信號。因此，顯示器110可快速地轉換回到正常狀態410而不需要進入重新同步狀態450。一旦進入自更新狀態440中，顯示器110即需要在回到正常狀態410之前需進入重新同步狀態450。
第5圖為根據本發明一具體實施例中設置來控制一顯示器110進入與離開一面板自更新模式的GPU 240之狀態圖500。在經由一冷開機序列的初始組態之後，GPU 240進入一正常狀態510。在該正常狀態下，GPU 240基於儲存在訊框緩衝器244中的像素資料來產生傳輸至顯示器110之視訊信號。在一具體實施例中，GPU 240監視在訊框緩衝器244中的像素 資料，以偵測在該像素資料中閒置性的一或多個進行性等級。例如，GPU 240可以比較訊框緩衝器244中目前像素資料訊框與訊框緩衝器244中先前像素資料訊框，以偵測在該像素資料中任何圖形活動。如果該像素資料在該等兩個訊框之間不同，圖形活動可被偵測到。在其它具體實施例中，GPU 240可基於訊框緩衝器244中連續的像素資料訊框之比較之外的一個因素來偵測閒置性的進行性等級。如果GPU 240無法在儲存於訊框緩衝器244中該像素資料中偵測到任何圖形活動，則GPU 240可以遞增一計數器，以指明不具有任何圖形活動之連續視訊訊框的數目。如果該計數器到達一第一臨界值，則GPU 240轉換至一深度閒置狀態520。
在深度閒置狀態520中，GPU 240仍產生視訊信號在顯示器110上進行顯示。但是，GPU 240在一省電模式中操作，例如藉由時脈閘控或電力閘控GPU 240的某些處理部份，而保持GPU 240的該等部份負責產生該等啟用的視訊信號。此外，GPU 240可傳送一訊息至顯示器110，要求顯示器110以一較低的更新速率驅動LCD裝置216。例如，GPU 240可要求顯示器110將該更新速率由75 Hz降低至30 Hz，且GPU 240可基於該較低更新速率來產生與傳送視訊信號。當在深度閒置狀態520下操作時，GPU 240可繼續監視訊框緩衝器244中像素資料之圖形活動。如果GPU 240偵測到圖形活動，GPU 240轉換回到正常狀態510。在深度閒置狀態520下，GPU 240可繼續遞增該計數器以決定不具有任何圖形活動的連續視訊訊框的數目。如果該計數器到達大於該第一臨界值的一第二臨界值，則GPU 240轉換至一面板自更新狀態530。
在一些具體實施例中，狀態圖500並不包括深度閒置狀態520。在這些具體實施例中，當該計數器到達該第二臨界值時，GPU 240可直接由正常狀態510轉換至面板自更新狀態530。在又其它具體實施例中，EC 310、繪圖驅動器103或一些其它 專屬監視單元可監視訊框緩衝器244中該像素資料，並於該I2C/SMBUS之上傳送一訊息至GPU 240，以指明已經偵測到閒置性的該等進行性等級之一。
在面板自更新狀態530中，GPU 240於該面板自更新模式期間傳送要顯示的該等一或多個視訊訊框至顯示器110。GPU 240可以監視通訊路徑280，以偵測顯示器110是否無法成功地進入自更新模式。在一具體實施例中，GPU 240監視該HPD信號以偵測由顯示器110發出的一中斷要求。如果GPU 240偵測到來自顯示器110的一中斷要求，則GPU 240可設置通訊路徑280的該輔助通道以接收來自顯示器110的通訊。如果顯示器110指明進入到自更新模式並不成功，則GPU 240可轉換回到正常狀態510。否則，GPU 240轉換到一更深度閒置狀態540。在另一具體實施例中，GPU 240可拒絕轉換到更深度閒置狀態540，且直接轉換到GPU電源關閉狀態550。在這些具體實施例中，GPU 240將被完全關機，不論顯示器110是否進入一面板自更新模式。
在更深度閒置狀態540中，GPU 240可被置於一休眠狀態，且通訊路徑280的該傳送器側可被關閉。GPU 240的部份可被時脈閘控或電源閘控，藉以降低電腦系統100的整體電力消耗。顯示器110負責更新顯示器110顯示的該影像。在一具體實施例中，GPU 240可繼續監視訊框緩衝器244中的該像素資料，以偵測一第3級閒置。例如，當無法更新訊框緩衝器244中的該像素資料時，GPU 240可繼續遞增每一視訊訊框之計數器。如果GPU 240偵測到圖形活動，例如藉由在I2C/SMBUS之上自EC 310接收一信號或在該PCIe匯流排之上自繪圖驅動器103接收一信號，則GPU 240轉換至重新同步狀態560。相反地，如果GPU 240偵測到在該像素資料中一第3級閒置，則GPU 240轉換至一GPU電源關閉狀態550。
在GPU電源關閉狀態550中，EC 310可關閉供應電力至 GPU 240的該穩壓器，進而關閉GPU 240。EC 310可驅動該GPU_PWR信號為低來關閉該穩壓器供應GPU 240。在一具體實施例中，GPU 240可儲存該目前操作內容在SPI快閃裝置320中，藉以在喚醒時執行一暖開機程序。在GPU電源關閉狀態550中，供應電力至圖形記憶體242的一穩壓器亦被關閉。EC 310可驅動該FB_PWR信號為低來關閉該穩壓器供應圖形記憶體242。
當GPU 240在更深度閒置狀態540或GPU電源關閉狀態550中時，GPU 240可被指示由EC 310喚醒來更新正在顯示器110上顯示的該影像。例如，電腦系統100的使用者可開始鍵入到一應用程式當中，其要求GPU 240更新在該顯示器上顯示的該影像。在一具體實施例中，驅動器340可指示EC 310設定該GPU_PWR與FB_PWR信號來開啟該等穩壓器供應GPU 240與訊框緩衝器244。當GPU 240被開啟時，GPU 240將基於該WARMBOOT信號與該RESET信號之狀態而執行一開機序列。如果EC 310設定該WARM_BOOT信號，則GPU 240可自SPI快閃裝置320載入一儲存的內容。否則GPU 240可執行一冷開機序列。GPU 240亦可基於儲存在SPI快閃裝置320中的資訊來設置通訊路徑280的該傳送器側。在執行完該開機序列之後，GPU 240可傳送一面板自更新離開要求至顯示器110。然後GPU 240轉換至一重新同步狀態560。
在重新同步狀態560中，GPU 240基於儲存在訊框緩衝器244中的像素資料開始產生視訊信號。該等視訊信號於通訊路徑280之上被傳送至顯示器110，且顯示器110嘗試重新同步化由GPU 240產生的該等視訊信號與由SRC 220產生的該等視訊信號。在重新同步化該等視訊信號完成之後，GPU 240轉換回到正常狀態510。
稀疏更新
在一種作業模式中，GPU 240很少需要更新儲存在訊框緩 衝器224中的該像素資料。此種在一自更新顯示器中像素資料可能很少被更新的作業模式中被稱之為「稀疏更新」(sparse refresh)。在這種作業期間，延長的圖形靜止時段散佈在需要更新正在被顯示的該影像之短時段之間。例如，一閃爍文字克拉(blinking text carat)或是回應一使用者捲動一網頁或文件皆需要進行更新。在這些案例中，GPU 240與任何相關的通訊通道(例如一PCIe匯流排)可被喚醒。一旦所有需要的組件皆被初始化，新的像素資料可由該GPU處理，且一新的視訊訊框可被傳送至顯示器110，且GPU 240與任何相關的通訊通道可回到一省電模式。
在一習用系統中，CPU 102經由繪圖驅動器103傳送命令與資料至GPU 240。這些命令與資料可於通訊路徑113之上被傳送，例如耦合在記憶體橋接器105與平行處理子系統112之間的一PCIe匯流排。當在一面板自更新模式中操作時，GPU 240與任何相關聯的通訊通道可被置於一省電模式中。為了處理命令與資料來產生要在顯示器110上顯示的更新像素資料，CPU 102可使得GPU 240與相關聯的通訊通道被「喚醒」。喚醒GPU 240與通訊通道的該程序可耗用100毫秒或更多。於稀疏更新期間，這種程序可以每秒或更久一次的層級來重複。為了執行正在被顯示的該影像之微小更新，重複地使得顯示器110離開與重新進入一面板自更新模式來可能浪費能量以及在該顯示器的更新過程中造成遲滯。
第6A至6D圖例示根據本發明一具體實施例中當在一稀疏更新模式中操作時由顯示器110所顯示之視訊的多個訊框600。如第6A圖所示，一視訊訊框600a包括游標610以及圖形物件612與614。在稀疏更新模式中，GPU 240已經呈現視訊訊框600a，要求顯示器110進入一面板自更新模式，傳送視訊訊框600a至顯示器110而被快取在局部訊框緩衝器224中，並進入一省電模式，例如GPU電源關閉狀態550。顯示 器110設置成掃描所有要在LCD裝置216上顯示來自局部訊框緩衝器224的視訊訊框600a。然後GPU 240可在一稀疏更新模式中操作，由於不頻繁的更新基本上僅需要將少量的資料由CPU 102傳送至GPU 240，因此可降低整體電力消耗。例如，一閃爍游標610僅需要視訊訊框600a被游標610覆蓋的該部份以0.5 Hz的頻率來更新。因此，命令與資料可經由一低頻寬輔助通訊路徑而非高頻寬通訊路徑113來傳送至GPU 240。在一具體實施例中，命令與資料可於連接EC 310至GPU 240的該輔助I2C/SMBUS之上被傳送。在其它具體實施例中，命令與資料可於包括在該PCIe介面的備用腳位上的一SMBUS之上被傳送。
如第6B圖所示，視訊訊框600b包括圖形物件612與614以及游標610。視訊訊框600b類似於視訊訊框600a，除了游標610的顯示有改變。在一具體實施例中，游標610可被灰化。在其它具體實施例中，游標可以閃爍，例如一秒可見到而下一秒則隱藏，或是改變形狀。例如，當一使用者在一文書處理器應用程式中選擇一文件時，游標610可改變成一閃爍文字克拉，以指明來自該鍵盤的輸入被插入在該文件中的位置。像素620代表該等更新的像素，藉以改變視訊訊框600a為視訊訊框600b。包括在像素620中的像素數目相較於在整個視訊訊框600b中的像素總數而言為少。
為了更新在局部訊框緩衝器224中該快取的視訊訊框，繪圖驅動器103使得EC 310喚醒GPU 240並離開面板自更新模式。繪圖驅動器103亦可傳送命令與資料至EC 310，其經由一低頻寬通訊通道被傳送至GPU 240。當執行時該命令與資料時，GPU 240產生被包括在像素620中的該等更新的像素資料。藉由將GPU_PWR與FB_PWR設定為高，EC 310可喚醒GPU 240以開啟該等穩壓器來分別供應電力至GPU 240與該等訊框緩衝器244。EC 310亦可保持該WARMBOOT與RESET 信號為高一段短時間，直到自該等穩壓器供應的該電壓穩定為止。然後，EC 310將該RESET信號設定為低，且GPU 240執行來自一晶片上記憶體以及SPI快閃裝置320的微碼，該微碼被設置成執行一初始化作業。為了回應於由EC 310設定的該WARMBOOT信號，GPU 240執行一「快速恢復」程序。在一具體實施例中，該「快速恢復」程序設置成執行GPU 204的一完整冷開機序列的子集合。內容或處理器狀態可自儲存在SPI快閃裝置320中的資料載入來降低初始化GPU 240的時間。一旦GPU 240已經初始化，GPU 240向EC 310詢問被帶離該省電狀態的原因。如果該原因為執行一稀疏更新作業，例如更新在局部訊框緩衝器224中一單一視訊訊框，則GPU 240可在執行該「快速恢復」程序之後完成初始化。如果該原因係要恢復正常作業，則GPU 240可執行額外的設置作業。在一具體實施例中，EC 310與GPU 240可經由一輔助通訊通道進行通訊，例如連接GPU 240與EC 310的該I2C/SMBUS。一旦GPU 240已經被初始化，GPU 240即預備好產生更新被快取在局部訊框緩衝器224中的該視訊訊框所需要的像素資料。
在一具體實施例中，EC 310經由該I2C/SMBUS傳送自繪圖驅動器103接收的該等命令與資料至GPU 240。在收到該等命令與資料之後，GPU 240設定一顯示模式及喚醒通訊路徑280，例如藉由自SPI快閃裝置寫入資料到關聯於通訊路徑280的一傳送介面之暫存器當中。GPU 240產生該等更新的像素資料並儲存該資料在訊框緩衝器244中。當GPU 240預備好傳送該等更新的像素資料至顯示器110時，GPU 240使得顯示器110離開面板自更新模式，例如藉由傳送一面板自更新離開要求至顯示器110。在一具體實施例中，GPU 240傳送像素620至顯示器110，其被載入到關聯於像素620的該等像素位置之局部訊框緩衝器224的該等相對應位址當中。在其它具體實施例中，GPU 240可傳送包括像素620中至少一像素的視訊訊框 600b之每一水平線。在又其它具體實施例中，GPU 240可傳送視訊訊框600b的一部份，例如該第一水平線到包括像素620中至少一像素的該最後水平線，或是所有的視訊訊框600b。例如，如第6C圖所示，圖形物件612的色彩在視訊訊框600c中被改變。在這種案例中，GPU 240可以傳送視訊訊框600b中對應於像素630的該部份。如第6D圖所示，一新的圖形物件616被包括在視訊訊框600d中。在這種案例中，GPU 240可傳送對應於像素640的整個視訊訊框600d。
在一具體實施例中，GPU 240可設置成更新在顯示器110中的像素資料，而不需要使得顯示器110離開面板自更新模式。例如，如果少量的像素資料要被更新，例如像素620，顯示器110可設置成由自更新狀態440轉換成快取訊框狀態430。一旦顯示器110在快取訊框狀態430中操作，GPU 240傳送該等更新的像素資料至顯示器110，且該等更新的像素資料被儲存至局部訊框緩衝器224中相對應的記憶體位址。顯示器110可轉換回到自更新狀態440，且顯示器110可再度利用SRC 220基於局部訊框緩衝器224中該等更新的像素資料所產生的視訊信號來驅動LCD 216。
在一具體實施例中，GPU 240可經由一高頻寬視訊介面傳送該等更新的視訊資料，例如於通訊路徑280的該主聯結之一或多條路線之上。在其它具體實施例中，GPU 240可經由一低頻寬通訊通道傳送該等更新的視訊資料，例如通訊路徑280的該輔助通訊通道。
第7圖提供根據本發明一具體實施例中當在一稀疏更新模式中操作時用於在一顯示器110中更新視訊訊框600的一種方法700之流程圖。雖然該等方法步驟係配合第1、2A~2D、3~5及6A~6D圖之該等系統做說明，本技術專業人士將可瞭解到設置成以任何順序執行該等方法步驟的任何系統皆在本發明之範圍內。
該方法開始於步驟710，其中GPU 240被重新初始化來由GPU電源關閉狀態550或某種其它省電模式中轉換出來。在一具體實施例中，GPU 240執行一「快速恢復」程序來恢復在一稀疏更新模式中作業。在步驟712中，GPU 240自EC 310接收命令與資料，使得GPU 240產生要在顯示器110上顯示的該等更新的像素資料。在步驟714中，GPU 240使得顯示器110離開一面板自更新模式。在一具體實施例中，GPU 240傳送一面板自更新離開要求至顯示器110。
在步驟716中，GPU 240傳送該等更新的像素資料至顯示器110來在顯示器110上顯示。在一具體實施例中，僅有一視訊訊框的一部份被傳送至顯示器110。在其它具體實施例中，一或多個完整視訊訊框被傳送至顯示器110。在步驟718中，GPU 240使得顯示器110重新進入該面板自更新模式。在一具體實施例中，GPU 240傳送一面板自更新進入要求至顯示器110。在步驟720中，GPU 240決定顯示器110是否進入一面板自更新模式，且掃描完該等更新的視訊訊框至LCD裝置216。在一具體實施例中，GPU 240等待一或多個訊框來偵測顯示器110是否傳送一中斷要求，例如藉由雙態觸變通訊路徑280的該HPD信號。如果顯示器110尚未進入面板自更新模式，則GPU 240回到步驟716，其中GPU 240可以重新傳送該等更新的像素資料，並傳送另一面板自更新進入要求。但是，如果顯示器110已經進入面板自更新模式，則於步驟722中，GPU 240被置於一省電模式中，例如GPU電源關閉狀態550，且方法700終止。
總而言之，該揭示的技術使得該GPU與關連的通訊通道於一稀疏更新模式期間使用僅為一冷開機序列期間執行的該初始化程序之一子集合的另一初始化程序來進行重新初始化。一旦利用一快速恢復程序進行初始化，該GPU可使得該顯示器離開一面板自更新模式，傳送更新的像素資料至該顯示器而被快 取在一或多個局部訊框緩衝器中，並使得該顯示器重新進入該面板自更新模式，其中該等更新的像素資料用於產生驅動一LCD裝置的該等視訊信號。
所揭示技術之一種好處為該GPU以及高速通訊通道的初始化可以最小化。該技術利用的事實為當在一稀疏更新模式中操作時，傳送命令與資料至一圖形控制器所需要的頻寬較小。因此，高速通訊通道可被略過，而使用較少時間與能量來設置的低速通訊通道。藉此，可以降低更新儲存在該顯示器中少量影像資料所需要的時間，以及該電腦系統之整體電力消耗。
前述係關於本發明之具體實施例，本發明之其它及進一步的具體實施例皆可進行，而並不背離其基本範圍。例如，本發明之態樣可實作成硬體或軟體，或是硬體及軟體的組合當中。本發明一具體實施例可以實作成由一電腦系統使用的一程式產品。該程式產品的程式定義該等具體實施例的功能(包括此處所述的方法)，並可包含在多種電腦可讀取儲存媒體上。例示性的電腦可讀取儲存媒體包括但不限於：(i)不可寫入儲存媒體(例如在一電腦內唯讀記憶體裝置，例如可由CD-ROM驅動器讀取的CD-ROM碟片，快閃記憶體，ROM晶片，或任何其它種類的固態非揮發性半導體記憶體)，其上可永久儲存資訊；及(ii)可寫入儲存媒體(例如在一磁碟機內的軟碟片、或硬碟機、或任何種類的固態隨機存取半導體記憶體)，其上可儲存可改變的資訊。這些電腦可讀取儲存媒體當承載關於本發明之該等功能的電腦可讀取指令時為本發明之具體實施例。
基於前述內容，本發明之範圍係由以下的該等申請專利範圍所決定。
100‧‧‧電腦系統
102‧‧‧中央處理單元
103‧‧‧繪圖驅動器
104‧‧‧系統記憶體
105‧‧‧記憶體橋接器
106‧‧‧匯流排或其它通訊路徑
107‧‧‧輸入/輸出橋接器
108‧‧‧使用者輸入裝置
110‧‧‧顯示器
110(0)‧‧‧內部顯示面板
110(1)..110(N)‧‧‧外部顯示面板
112‧‧‧平行處理子系統
113‧‧‧匯流排或其它通訊路徑
114‧‧‧系統碟
116‧‧‧開關
118‧‧‧網路轉換器
120,121‧‧‧嵌入卡
210‧‧‧時序控制器
212‧‧‧行驅動器
214‧‧‧列驅動器
216‧‧‧液晶顯示器裝置
220‧‧‧自更新控制器
224‧‧‧局部訊框緩衝器
240‧‧‧圖形處理單元
242‧‧‧圖形記憶體
244‧‧‧訊框緩衝器
250‧‧‧數位視訊信號
251,252,253,254‧‧‧路線
255‧‧‧聯結符號時脈循環
260‧‧‧次級資料封包
265‧‧‧聯結符號時脈循環
280‧‧‧通訊路徑
310‧‧‧嵌入式控制器
320‧‧‧SPI快閃裝置
330‧‧‧系統基本輸入/輸出系統
340‧‧‧驅動器
400‧‧‧狀態圖
410‧‧‧正常狀態
420‧‧‧喚醒訊框緩衝器狀態
430‧‧‧快取訊框狀態
440‧‧‧自更新狀態
450‧‧‧重新同步化狀態
460‧‧‧局部訊框緩衝器休眠狀態
500‧‧‧狀態圖
510‧‧‧正常狀態
520‧‧‧深度閒置狀態
530‧‧‧面板自更新狀態
540‧‧‧更深度閒置狀態
550‧‧‧GPU電源關閉狀態
560‧‧‧重新同步化狀態
600a,600b,600c,600d‧‧‧視訊訊框
610‧‧‧游標
612,614,616‧‧‧圖形物件
620,630,640‧‧‧像素
700‧‧‧方法
所以，可以詳細瞭解本發明上述特徵之方式當中，本發明之一更為特定的說明簡述如上，其可藉由參照到具體實施例來 進行，其中一些例示於所附圖式中。但是應要注意到，該等附屬圖式僅例示本發明的典型具體實施例，因此其並非要做為本發明之範圍的限制，其可允許其它同等有效的具體實施例。
第1圖例示設置成實作本發明一或多種態樣之電腦系統的方塊圖；第2A圖例示根據本發明一具體實施例連接至包括一自更新能力的顯示器之一平行處理子系統；第2B圖例示根據本發明一具體實施例實作一嵌入式DisplayPort介面的通訊路徑；第2C圖為根據本發明一具體實施例由一GPU產生的數位視訊信號在通訊路徑上傳輸之概念圖；第2D圖為根據本發明一具體實施例中嵌入在第2C圖之該等數位視訊信號之水平空白時段中的一次級資料封包的概念圖；第3圖例示根據本發明一具體實施例中電腦系統之平行處理子系統與多個組件之間的通訊信號；第4圖為根據本發明一具體實施例中具有一自更新能力的顯示器之狀態圖；第5圖為根據本發明一具體實施例中設置來控制一顯示器轉換成與轉換離開一面板自更新模式的GPU之狀態圖；第6A至6D圖例示根據本發明一具體實施例中當在一稀疏更新模式中操作時由顯示器所顯示之視訊的多個訊框；及第7圖提供根據本發明一具體實施例中當在一稀疏更新模式中操作時用於在一顯示器中更新視訊訊框的一種方法之流程圖。

Claims (10)

  1. 一種控制具有自更新能力之顯示器的方法，該方法包括：離開一省電狀態；執行一快速恢復程序，其包括有被包括在一完整初始化程序之該等作業的一部份；基於經由一輔助通訊通道接收的命令與資料，由一圖形處理單元產生要在該顯示器上顯示的更新像素資料；傳送該等更新的像素資料至該顯示器；及回到該省電狀態。
  2. 如申請專利範圍第1項所述之方法，另包含在該等命令與資料經由該輔助通訊通道被收到之後，使得該顯示器離開一面板自更新模式。
  3. 一種控制具有自更新能力的顯示器之系統，該系統包含連接至該顯示器的一圖形處理單元(GPU)，並設置成：離開一省電狀態；執行一快速恢復程序，其包括有被包括在一完整初始化程序之該等作業的一部份；基於經由一輔助通訊通道，由一嵌入式控制器接收的命令與資料來產生要在該顯示器上顯示的更新像素資料；傳送該等更新的像素資料至該顯示器；及回到該省電狀態。
  4. 如申請專利範圍第3項所述之系統，其中該等更新像素資料包含一視訊訊框的一部份。
  5. 如申請專利範圍第3項所述之系統，其中該等更新像素資料包含一或多個完整視訊訊框。
  6. 如申請專利範圍第3項所述之系統，該GPU另設置成：在該等命令與資料經由該輔助通訊通道被收到之後，使 得該顯示器離開一面板自更新模式。
  7. 如申請專利範圍第6項所述之系統，該GPU另設置成：一旦該等更新的像素資料已經被傳送至該顯示器，使得該顯示器重新進入該面板自更新模式。
  8. 如申請專利範圍第3項所述之系統，其中該回到該省電狀態的步驟包含使得提供一供應電壓至該GPU的一穩壓器被關閉。
  9. 如申請專利範圍第3項所述之系統，其中該執行該快速恢復程序的步驟包含執行儲存在連接至該GPU的一非揮發性記憶體中的一或多個指令。
  10. 如申請專利範圍第9項所述之系統，其中該非揮發性記憶體包含經由一序列匯流排連接至該GPU的一專屬快閃記憶體。
TW101108697A 2011-03-14 2012-03-14 控制連接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置 TWI483242B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/047,642 US9047085B2 (en) 2011-03-14 2011-03-14 Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display

Publications (2)

Publication Number Publication Date
TW201246179A TW201246179A (en) 2012-11-16
TWI483242B true TWI483242B (zh) 2015-05-01

Family

ID=46026528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108697A TWI483242B (zh) 2011-03-14 2012-03-14 控制連接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置

Country Status (5)

Country Link
US (1) US9047085B2 (zh)
CN (1) CN102682682B (zh)
DE (1) DE102012203916B4 (zh)
GB (1) GB2489102B (zh)
TW (1) TWI483242B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption
US9092220B2 (en) * 2011-08-22 2015-07-28 Nvidia Corporation Method and apparatus to optimize system battery-life while preventing disruptive user experience during system suspend
US9501200B2 (en) 2011-09-14 2016-11-22 International Business Machines Corporation Smart display
CN103853305B (zh) * 2012-11-28 2016-10-05 联想(北京)有限公司 一种电源管理方法及电子设备
US9007384B2 (en) 2012-12-18 2015-04-14 Apple Inc. Display panel self-refresh entry and exit
US9620064B2 (en) 2013-03-13 2017-04-11 Apple Inc. Compensation methods for display brightness change associated with reduced refresh rate
US9262987B2 (en) 2013-03-13 2016-02-16 Apple Inc. Compensation methods for display brightness change associated with reduced refresh rate
CN105446462B (zh) * 2014-06-27 2020-12-18 联想(北京)有限公司 一种显示方法、装置、电路及电子设备
CN105321477B (zh) * 2014-08-05 2018-12-11 元太科技工业股份有限公司 电子纸装置及其驱动方法
US10043490B2 (en) 2014-12-24 2018-08-07 Synaptics Incorporated Requesting display frames from a display source
US9666108B2 (en) 2014-12-24 2017-05-30 Synaptics Incorporated Opportunistic compression for display self refresh
US10262624B2 (en) 2014-12-29 2019-04-16 Synaptics Incorporated Separating a compressed stream into multiple streams
CN104538000B (zh) * 2015-01-08 2018-03-02 北京集创北方科技股份有限公司 一种面板显示系统的视频流数据传输方法
US9871967B2 (en) * 2015-01-22 2018-01-16 Huddly As Video transmission based on independently encoded background updates
US10237548B2 (en) * 2015-01-22 2019-03-19 Huddly As Video transmission based on independently encoded background updates
CN105070220B (zh) * 2015-09-11 2017-11-10 京东方科技集团股份有限公司 一种显示面板的显示方法、显示器件及显示装置
KR20170091436A (ko) * 2016-02-01 2017-08-09 삼성전자주식회사 영상 표시 장치 및 그 동작방법
CN105825801B (zh) * 2016-03-21 2021-02-19 联想(北京)有限公司 一种显示控制方法及电子设备
KR102529261B1 (ko) * 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10403242B2 (en) * 2016-07-01 2019-09-03 Intel Corporation Semi-self-refresh for non-self-research displays
US20180121213A1 (en) * 2016-10-31 2018-05-03 Anthony WL Koo Method apparatus for dynamically reducing application render-to-on screen time in a desktop environment
US20180130443A1 (en) * 2016-11-04 2018-05-10 Nausheen Ansari Techniques for managing transmission and display of a display data stream
CN107689218B (zh) * 2017-08-29 2018-09-25 惠科股份有限公司 一种显示装置的控制方法及控制电路
CN110663036B (zh) 2017-12-04 2023-04-25 谷歌有限责任公司 使用片上系统的数据的同步处理
US10650791B2 (en) * 2017-12-28 2020-05-12 Texas Instruments Incorporated Display system
CN110191536B (zh) 2019-05-24 2021-11-12 亿信科技发展有限公司 驱动控制电路、驱动控制芯片、集成封装器件、显示系统和稀疏驱动的方法
US11062674B2 (en) 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods
CN113031746B (zh) * 2019-12-09 2023-02-28 Oppo广东移动通信有限公司 显示屏区域刷新方法、存储介质及电子设备
US11495195B2 (en) * 2020-07-31 2022-11-08 Alphascale Technologies, Inc. Apparatus and method for data transfer in display images unto LED panels
US11620968B2 (en) * 2020-07-31 2023-04-04 Alphascale Technologies, Inc. Apparatus and method for displaying images unto LED panels
KR20220023464A (ko) * 2020-08-21 2022-03-02 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
JP2022040705A (ja) * 2020-08-31 2022-03-11 ブラザー工業株式会社 画像処理システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067790A (zh) * 2006-05-04 2007-11-07 Qnx软件操作系统德国有限公司 执行快速启动唤醒的系统
CN101292278A (zh) * 2005-12-29 2008-10-22 英特尔公司 用于高效节能显示的方法、显示器、图形系统及计算机系统
US20090061918A1 (en) * 2007-08-29 2009-03-05 Ati Technologies Ulc Method and Apparatus for Managing Power Consumption Relating to a Differential Serial Communication Link
US20100050003A1 (en) * 2002-09-05 2010-02-25 Gateway, Inc. Monitor power management
US20110060928A1 (en) * 2009-09-09 2011-03-10 Ati Technologies Ulc Method and Apparatus for Disabling a Device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
JP2003066938A (ja) 2001-08-24 2003-03-05 Sharp Corp 表示コントローラ、表示制御方法、および画像表示システム
US7268755B2 (en) * 2003-03-25 2007-09-11 Intel Corporation Architecture for smart LCD panel interface
JP2005049665A (ja) 2003-07-30 2005-02-24 Nec Plasma Display Corp 映像信号処理回路、表示装置及びその映像信号処理方法
JP4923863B2 (ja) 2005-10-07 2012-04-25 セイコーエプソン株式会社 画像表示システム、画像表示装置、画像補正処理プログラム
US20070285428A1 (en) 2006-03-23 2007-12-13 One Laptop Per Child Association, Inc. Self-refreshing display controller for a display device in a computational unit
CN101154329A (zh) 2006-09-29 2008-04-02 精工爱普生株式会社 显示装置、图像处理方法及电子设备
US20080143695A1 (en) 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh
US20090219932A1 (en) * 2008-02-04 2009-09-03 Stmicroelectronics, Inc. Multi-stream data transport and methods of use
US20090204837A1 (en) * 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
CN101588512B (zh) * 2009-01-07 2011-06-08 深圳市掌网立体时代视讯技术有限公司 一种立体摄像装置及方法
US9052902B2 (en) 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US8854344B2 (en) * 2010-12-13 2014-10-07 Ati Technologies Ulc Self-refresh panel time synchronization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100050003A1 (en) * 2002-09-05 2010-02-25 Gateway, Inc. Monitor power management
CN101292278A (zh) * 2005-12-29 2008-10-22 英特尔公司 用于高效节能显示的方法、显示器、图形系统及计算机系统
CN101067790A (zh) * 2006-05-04 2007-11-07 Qnx软件操作系统德国有限公司 执行快速启动唤醒的系统
US20090061918A1 (en) * 2007-08-29 2009-03-05 Ati Technologies Ulc Method and Apparatus for Managing Power Consumption Relating to a Differential Serial Communication Link
US20110060928A1 (en) * 2009-09-09 2011-03-10 Ati Technologies Ulc Method and Apparatus for Disabling a Device

Also Published As

Publication number Publication date
GB2489102B (en) 2013-11-20
CN102682682A (zh) 2012-09-19
TW201246179A (en) 2012-11-16
CN102682682B (zh) 2015-09-09
DE102012203916B4 (de) 2024-05-23
US20120236013A1 (en) 2012-09-20
US9047085B2 (en) 2015-06-02
GB201204498D0 (en) 2012-04-25
DE102012203916A1 (de) 2012-09-20
GB2489102A (en) 2012-09-19

Similar Documents

Publication Publication Date Title
TWI483242B (zh) 控制連接至圖形控制器的自更新顯示器的稀疏更新的方法和裝置
TWI466099B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
TWI465907B (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
US9165537B2 (en) Method and apparatus for performing burst refresh of a self-refreshing display device
US20120207208A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US20120206461A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
KR101574047B1 (ko) 타겟 디바이스로 명령을 전송하기 위한 기술
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
KR102251701B1 (ko) 다중 디스플레이 시스템을 구성하는 디스플레이 장치 및 그 제어 방법
JP5748761B2 (ja) ディスプレイ出力スタッタのための方法及び装置
TWI443576B (zh) 圖像顯示系統及方法
CN103853305A (zh) 一种电源管理方法及电子设备
TWI309349B (en) Transmitter, computer system and frame displaying method