TWI483183B - 混洗浮點或整數值的裝置與方法 - Google Patents

混洗浮點或整數值的裝置與方法 Download PDF

Info

Publication number
TWI483183B
TWI483183B TW101148089A TW101148089A TWI483183B TW I483183 B TWI483183 B TW I483183B TW 101148089 A TW101148089 A TW 101148089A TW 101148089 A TW101148089 A TW 101148089A TW I483183 B TWI483183 B TW I483183B
Authority
TW
Taiwan
Prior art keywords
data
data element
register
field
processor
Prior art date
Application number
TW101148089A
Other languages
English (en)
Other versions
TW201344567A (zh
Inventor
Robert Valentine
Elmoustapha Ould-Ahmed-Vall
Jesus Corbal
Tal Uliel
Bret Toll
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201344567A publication Critical patent/TW201344567A/zh
Application granted granted Critical
Publication of TWI483183B publication Critical patent/TWI483183B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Description

混洗浮點或整數值的裝置與方法
本發明一般係有關電腦系統之領域。更明確地，本發明之實施例係有關用以混洗浮點或整數值於電腦處理器內之設備及方法。
指令集，或指令集架構(ISA)，為關於編程之電腦架構的部分，並可包括本機資料類型、指令、暫存器架構、定址模式、記憶體架構、中斷和例外處置、及外部輸入和輸出(I/O)。術語「指令」一般於文中指的是巨集指令-其為提供給處理器(或指令轉換器，其翻譯(例如，使用靜態二元翻譯、包括動態編譯之動態二元翻譯)、編輯、仿真、或轉換指令為一或更多其他指令以供由該處理器所處理)以供執行-相對於微指令或微操作(micro-ops)-其為處理器之解碼器解碼巨集指令的結果。
ISA係不同於微架構，其為實施指令集之處理器的內部設計。具有不同微架構之處理器可共用一共同指令集。例如，Intel® Pentium 4處理器、Intel® CoreTM 處理器、及來自Advanced Micro Devices,Inc.of Sunnyvale CA之處理器係實施x86指令集之幾乎完全相同的版本(具有已被加入有新版本之某些擴充)，但具有不同的內部設計。例如，ISA之相同的暫存器架構可被實施以不同方式於使用眾所周知技術之不同微架構中，包括專屬實體暫存器、 使用暫存器重新命名機構之一或更多動態配置的實體暫存器(例如，使用暫存器混疊表(RAT)、記錄器緩衝器(ROB)、及收回(retirement)暫存器檔案；使用多數映圖及暫存器池)，等等。除非另有指明，片語暫存器架構、暫存器檔案、及暫存器於文中被用以指稱軟體/編程器可見者及其中指令指明暫存器之方式。當想要明確性時，形容詞邏輯、架構、或軟體可見將被用以指示暫存器架構中之暫存器/檔案，而不同的形容詞將被用以指定一既定微架構中之暫存器(例如，實體暫存器、記錄器緩衝器、收回暫存器、暫存器池)。
指令集包括一或更多指令格式。既定的指令格式係界定各種欄位(位元之數目、位元之位置)，以指明(除了別的以外)將履行之操作(運算碼)及該操作所將履行之運算元。某些指令格式係透過指令模板(template)(或子格式)之定義而被進一步分解。例如，一既定指令格式之指令模板可被界定以具有指令格式之欄位的不同子集(所包括之欄位通常為相同順序，但至少某些具有不同的位元位置，因為有較少的欄位包括在內)及/或被界定以具有不同地解讀之既定欄位。因此，ISA之各指令係使用既定指令格式(及，假如已界定的話，以該指令格式之指令模板的一既定者)來表達，並包括用以指明操作及運算元之欄位。例如，一範例ADD指令具有一特定運算碼及一指令格式，其包括用以指明該運算碼之運算碼欄位及用以選擇運算元之運算元欄位(來源1/目的地及來源2)；而一指令流中之此ADD指 令的出現將具有特定內容於其選擇特定運算元之運算元欄位中。
科學的、金融的、自動向量化的一般用途，RMS(識別、採礦、及合成)，及視覺和多媒體應用(例如，2D/3D圖形、影像處理、視頻壓縮/解壓縮、聲音識別演算法及音頻調處)經常需要對大量資料項目履行相同的操作(稱之為「資料平行化」)。單一指令多重資料(SIMD)指的是一種致使處理器對多重資料項目履行操作之指令的類型。SIMD技術特別適於其可將暫存器中之位元邏輯地劃分為數個固定大小的資料元件之處理器，每一資料元件代表分離的值。例如，256位元暫存器中之位元可被指明為來源運算元以便操作為四個分離的64位元緊縮資料元件(四字元(Q)大小資料元件)、八個分離的32位元緊縮資料元件(雙字元(D)大小資料元件)、十六個分離的16位元緊縮資料元件(字元(W)大小資料元件)、或三十二個分離的8位元緊縮資料元件(位元組(B)大小資料元件)。此資料之類型被稱為緊縮資料類型或向量資料類型，而此資料類型之運算元被稱為緊縮資料運算元或向量運算元。換言之，緊縮資料項目或向量指的是緊縮資料元件之序列，而緊縮資料運算元或向量運算元為SIMD指令之來源或目的地運算元(亦稱為緊縮資料指令或向量指令)。
舉例而言，SIMD指令之一類型係指明單一向量操作以供用垂直方式履行於兩來源向量運算元來產生相同大小的目的地向量運算元(亦稱為結果向量運算元)，具有相同 的資料元件數，且依相同的資料元件順序。來源向量運算元中之資料元件被稱為來源資料元件，而目的地向量運算元中之資料元件被稱為目的地或結果資料元件。這些來源向量運算元為相同大小且含有相同寬度的資料元件，而因此其含有相同的資料元件數。兩來源向量運算元中之相同位元位置中的來源資料元件形成資料元件對(亦稱為相應的資料元件；亦即，各來源運算元之資料元件位置0中的資料元件相應、各來源運算元之資料元件位置1中的資料元件相應，依此類推)。由SIMD指令所指明之操作被分離地履行於這些來源資料元件對之每一者，以產生匹配的結果資料元件數，而因此各來源資料元件對具有一相應的結果資料元件。因為操作是垂直的且因為結果向量運算元為相同的大小、具有相同的資料元件數、且結果資料元件依相同的資料元件順序被儲存為來源向量運算元，所以結果資料元件係位於如來源向量運算元中之其相應的來源資料元件對之結果向量運算元的相同位元位置中。除了SIMD指令之此範例類型外，有多種SIMD指令之其他類型(例如，僅具有一個或具有大於二個來源向量運算元者、以水平方式操作者、產生其為不同大小的結果向量運算元者、具有不同大小的資料元件者、及/或具有不同的資料元件順序者)。應理解術語「目的地向量運算元」(或目的地運算元)被定義為履行由指令所指明之操作的直接結果，包括將該目的地運算元儲存於某一位置(可為一暫存器或者於該指令所指明之記憶體位址上)以致其可由另一指令存 取為來源運算元(藉由另一指令之該相同位置的指明)。
SIMD技術，諸如由具有包括x86、MMXTM 、串流SIMD擴充(SSE),SSE2,SSE3,SSE4.1及SSE4.2指令之指令集的Intel® CoreTM 處理器所使用者，以達成了應用程式性能之顯著的增進。已釋出及/或公開了SIMD擴充之一額外組，其被稱為先進向量擴充(AVX)(AVX1及AVX2)並使用向量擴充(VEX)編碼技術(例如，參見Intel® 64及IA-32架構軟體開發者手冊，2011年十月；亦參見Intel®先進向量擴充編程參考，2011年六月)。
混洗指令被用於當前的處理器架構以從二或更多來源暫存器選擇資料元件並將那些資料元件複製至目的地暫存器內之不同資料元件部分。然而，當前的混洗指令尚未被實施以配合文中所述之條件性遮蔽功能而使用且尚未被實施以如文中所述之256位元粒度。
 範例處理器架構及資料類型
圖1A為一方塊圖，其說明依據本發明之實施例的範例依序的管線及範例暫存器重新命名的、失序的發出/執行管線兩者。圖1B為一方塊圖，其說明包括於一依據本發明之實施例的處理器中之依序架構核心之範例實施例及範例暫存器重新命名的、失序的發出/執行架構核心兩者。圖1A-B中之實線方塊係說明依序管線及依序核心，而虛線方塊之選配性加入則說明暫存器重新命名的、失序 的發出/執行管線及核心。假設依序形態為失序形態之子集，則將描述失序形態。
於圖1A中，處理器管線100包括提取級102、長度解碼級104、解碼級106、配置級108、重新命名級110、排程(亦已知為調度(dispatch)或發出)級112、暫存器讀取/記憶體讀取級114、執行級116、寫回/記憶體寫入級118、異常處置級122、及確定(commit)級124。
圖1B顯示處理器核心190，其包括耦合至執行引擎單元150之前端單元130，兩者均耦合至記憶體單元170。核心190可為精簡指令集計算(RISC)核心、複雜指令集計算(CISC)核心、極長指令字元(VLIW)核心、或者混合或替代核心型。當作又另一選項，核心190可為特殊用途核心，諸如(例如)網路或通訊核心、壓縮引擎、共處理器核心、通用計算圖形處理單元(GPGPU)核心、圖形核心，等等。
前端單元130包括一耦合至指令快取單元134之分支預測單元132，指令快取單元134係耦合至指令翻譯旁看緩衝器(TLB)136，指令翻譯旁看緩衝器(TLB)136係耦合至指令提取單元138，指令提取單元138係耦合至解碼單元140。解碼單元140(或解碼器)可解碼指令，並產生下列之一者或更多者以當作輸出：微操作、微碼進入點、微指令、其他指令、或其他控制信號，其係解碼(或者反射、或被衍生)自原始指令。解碼單元140可使用各種不同機制而被實施。適當機制之範例包括(但不限定於)查找表、 硬體實施、可編程邏輯陣列(PLA)、微碼唯讀記憶體(ROM)，等等。於一實施例中，核心190包括微碼ROM或其他媒體，其係儲存某些微指令之微碼(例如，於解碼單元140中或者另外於前端單元130內)。解碼單元140係耦合至執行引擎單元150中之重新命名/配置器單元152。
執行引擎單元150包括重新命名/配置器單元152，其係耦合至收回單元154及一組一或更多排程器單元156。排程器單元156代表任何數目的不同排程器，包括保留站、中央指令視窗，等等。排程器單元156被耦合至實體暫存器檔案單元158。實體暫存器檔案單元158之每一者代表一或更多實體暫存器檔案，其各不同者係儲存一或更多不同的資料類型，諸如純量整數、純量浮點、緊縮整數、緊縮浮點、向量整數、向量浮點、狀態(例如，其為待執行之下一指令的位址之指令指針)，等等。於一實施例中，實體暫存器檔案單元158包含向量暫存器單元、寫入遮罩暫存器單元、及純量暫存器單元。這些暫存器單元可提供架構向量暫存器、向量遮罩暫存器、及通用暫存器。實體暫存器檔案單元158被收回單元154疊置以說明各種方式，其中暫存器重新命名及失序執行可被實施(例如，使用記錄器緩衝器及收回暫存器檔案；使用未來檔案、歷史緩衝器、及收回暫存器檔案；使用暫存器映圖及一群暫存器，等等)收回單元154及實體暫存器檔案單元158被耦合至執行叢集160。執行叢集160包括一組一或 更多執行單元162及一組一或更多記憶體存取單元164。執行單元162可履行各種操作(例如，位移、相加、相減、相乘)並針對各種類型的資料(例如，純量浮點、緊縮整數、緊縮浮點、向量整數、向量浮點)。雖然某些實施例可包括專用於特別功能或功能集的數個執行單元，而其他實施例可包括僅有一個執行單元或者多個均履行所有功能之執行單元。排程器單元156、實體暫存器檔案單元158、執行叢集160被顯示為可能多數的，因位某些實施例係產生分離的管線給某些類型的資料/操作(例如，純量整數管線；純量浮點/緊縮整數/緊縮浮點/向量整數/向量浮點管線；及/或各具有其本身的排程器單元、實體暫存器檔案單元、及/或執行叢集的記憶體存取管線一而於分離記憶體存取管線之情況下，實施某些實施例，其中僅有此管線之執行叢集具有記憶體存取單元164)。亦應理解其中使用分離管線時，一或更多這些管線可為失序發出/執行而其他的為依序。
該組記憶體存取單元164被耦合至記憶體單元170，其包括資料TLB單元172，其耦合至資料快取單元174，其耦合至第二階(L2)快取單元176。於一範例實施例中，記憶體存取單元164可包括載入單元、儲存位址單元、及儲存資料單元，其每一者係耦合至記憶體單元170中之資料TLB單元172。指令快取單元134被進一步耦合至記憶體單元170中之第二階(L2)快取單元176。L2快取單元176被耦合至一或更多其他階的快取且最終耦合至主記憶 體。
舉例而言，範例暫存器重新命名、失序發出/執行核心架構可實施管線100如下：1)指令提取138履行提取和長度解碼級102和104；2)解碼單元140履行解碼級106；3)重新命名/配置器單元152履行配置級108和重新命名級110；4)排程器單元156履行排程級112；5)實體暫存器檔案單元158和記憶體單元170履行暫存器讀取/記憶體讀取級114；執行叢集160履行執行級116；6)記憶體單元170和實體暫存器檔案單元158履行寫回/記憶體寫入級118；7)各種單元可被關聯於異常處置級122；及8)收回單元154和實體暫存器檔案單元158履行確定級124。
核心190可支援一或更多指令集(例如，x86指令集(具有某些已隨著較新版本而加入之擴充)；MIPS Technologies of Sunnyvale,CA之MIPS指令集；ARMHoldings of Sunnyvale,CA之ARM指令集(具有諸如NEON等選擇性額外擴充))，包括文中所述之指令。於一實施例中，核心190包括邏輯以支援緊縮資料指令集擴充(例如，AVX1、AVX2，及/或一般性向量友善指令格式(U=0及/或U=1)之某形式，如以下所描述)，藉此容許由許多多媒體應用程式所使用之操作得以使用緊縮資料來履行。
應理解其核心可支援多執行緒(multi-threading)(指令二或更多組的操作或執行緒)，及可用包括時間切割多執 行緒、同時多執行緒(其中單一實體核心提供邏輯核心給其實體核心正在同時多執行緒之每一線程)、或其組合之各種方式來進行(例如，時間切割的提取和解碼以及之後的同時多執行緒，諸如於Intel的超執行緒技術)。
雖然暫存器重新命名被描述於失序執行之情境，應理解其暫存器重新命名可被使用於依序架構。雖然處理器之例示實施例亦包括分離指令和資料快取單元134/174以及共用的第二階(L2)快取單元176，但替代實施例可具有用於指令和資料之單一內部快取，諸如(例如)第一階(L1)內部快取、或多階的內部快取。於某些實施例中，系統可包括內部快取與核心及/或處理器外之外部快取的組合。替代地，所有快取可於核心及/或處理器之外。
圖2為依據本發明之實施例的處理器200之方塊圖，該處理器可具一個以上的核心、可具有一集成記憶體控制器、且可具有集成圖形。圖2中之實線方塊係說明一具有單一核心202A、系統代理器210、一組一或更多匯流排控制器單元216之處理器200，而虛線方塊之額外加入則說明一具有多個核心202A~N、系統代理器210中之一組一或更多集成記憶體控制器單元214、及特殊用途邏輯208之處理器200。
因此，處理器200之不同實施方式可包括：1)具有特殊用途邏輯208之CPU為集成圖形及/或科學(通量)邏輯(其可包括一或更多核心)，而核心202A~N為一或更多通用核心(例如，通用依序核心、通用失序核心、兩者之組 合)；2)具有核心202A~N之共處理器為主要用於圖形及/或科學(通量)之大量特殊用途核心；及3)具有核心202A~N之共處理器為大量通用依序核心。因此，處理器200可為通用處理器、共處理器或特殊用途處理器，諸如(例如)網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU(通用圖形處理單元)、高通量多集成核心(MIC)共處理器(包括30或更多核心)嵌入處理器，等等。處理器可被實施於一或更多晶片上。處理器200可為一或更多基底之一部分及/或可被實施於一或更多基底上，使用數種製程科技之任一種，諸如(例如)BiCMOS、CMOS、或NMOS。
記憶體階層包括核心內之一或更多階的快取、一組或者一或更多共用快取單元206、及耦合至該組集成記憶體控制器單元214之外部記憶體(未顯示)。該組共用快取單元206可包括一或更多中階快取，諸如第二階(L2)、第三階(L3)、第四階(L4)、或其他階的快取、最後階快取、及/或其組合。雖然於一實施例中，一種環狀為基的互連單元212係互連集成圖形邏輯208、該組共用快取單元206、以及系統代理器單元210/集成記憶體控制器單元214，但替代實施例可使用任何眾所周知的技術來互連此等單元。於一實施例中，相干性被維持於一或更多快取單元206與核心202A~N之間。
於某些實施例中，一或更多核心202A~N能夠進行多執行緒。系統代理器210包括那些協調及操作核心 202A~N之組件。系統代理器單元210可包括(例如)電力控制單元(PCU)及顯示單元。PCU可為或者可包括用以調節核心202A~N和集成圖形邏輯208之電力狀態所需的邏輯和組件。顯示單元係用以驅動一或更多外部連接的顯示。
就架構指令集而言，核心202A~N可為同質的或異質的；亦即，二或更多核心202A~N能夠執行相同的指令集，而其他者能夠執行該指令集之僅僅一子集或者一不同指令集。
圖3-6為範例電腦架構之方塊圖。用於筆記型電腦、桌上型電腦、手持式PC、個人數位助理、工程工作站、伺服器、網路裝置、網路集線器、開關、嵌入式處理器、數位信號處理器(DSP)、圖形裝置、視頻遊戲裝置、機上盒、微處理器、行動電話、可攜式媒體播放器、手持式裝置、及各種其他電子裝置之習知技術中已知的其他系統設計和組態亦為適當的。一般而言，能夠結合處理器及/或其他執行邏輯之多種系統或電子裝置(如文中所揭示者)通常為適當的。
現在參考圖3，其顯示依據本發明之一實施例的系統300之方塊圖。系統300可包括一或更多處理器310、315，其被耦合至控制器集線器320。於一實施例中，控制器集線器320包括一圖形記憶體控制器集線器(GMCH)390及一輸入/輸出集線器(IOH)350(其可於分離的晶片上)；GMCH 390包括記憶體和圖形控制器，其係耦合記憶體 340和共處理器345；IOH 350將輸入/輸出(I/O)裝置360耦合至GMCH 390。替代地，記憶體和圖形控制器之一或兩者被集成於處理器內(如文中所述者)，記憶體340和共處理器345被直接耦合至處理器310、以及一具有IOH 350之單一晶片中的控制器集線器320。
額外處理器315之選擇性本質係以虛線被標示於圖3中。各處理器310、315可包括文中所述之一或更多處理核心並可為某版本的處理器200。
記憶體340可為(例如)動態隨機存取記憶體(DRAM)、相位改變記憶體(PCM)、或兩者之組合。針對至少一實施例，控制器集線器320通連與處理器310、315，經由諸如前側匯流排(FSB)等多點(multi-drop)匯流排、諸如快速路徑互連(QPI)等點對點介面、或類似連接395。
於一實施例中，共處理器345為特殊用途處理器，諸如(例如)高通量MIC處理器、網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU、嵌入處理器，等等。於一實施例中，控制器集線器320可包括一集成圖形加速器。
有多種差異於實體資源310、315之間，關於包括架構、微架構、熱、電力耗損特性等等重要量度之波譜。
於一實施例中，處理器310執行其控制一般類型之資料處理操作的指令。共處理器指令可嵌入指令之內。處理器310識別這些共處理器指令為應由附加共處理器345所執行之類型。因此，處理器310將共處理器匯流排或其他互連上之這些共處理器指令(或代表共處理器指令之控制 信號)發出至共處理器345。共處理器345接受並執行所接收的共處理器指令。
現在參考圖4，其顯示依據本發明之一實施例的第一更特定範例系統400之方塊圖。如圖4中所示，多處理器系統400為點對點互連系統，並包括經由點對點互連450而耦合之第一處理器470和第二處理器480。處理器470與480之每一者可為相同版本的處理器200。於本發明之一實施例中，處理器470和480個別為處理器310和315，而共處理器438為共處理器345。於另一實施例中，處理器470和480個別為處理器310和共處理器345。
處理器470和480被顯示為個別地包括集成記憶體控制器(IMC)單元472和482。處理器470亦包括點對點(P-P)介面476和478為其匯流排控制器單元之部分；類似地，第二處理器480包括P-P介面486和488。處理器470、480可使用P-P介面電路478、488而經由點對點(P-P)介面450以交換資訊。如圖4中所示，IMC 472和482將處理器耦合至個別記憶體，亦即記憶體432和記憶體434，其可為局部地裝附至個別處理器之主記憶體的部分。
處理器470、480可各使用點對點介面電路476、494、486、498而經由個別P-P介面452、454與晶片組490交換資訊。晶片組490可選擇性地經由高性能介面439而與共處理器438交換資訊。於一實施例中，共處理器438為特殊用途處理器，諸如(例如)高通量MIC處理 器、網路或通訊處理器、壓縮引擎、圖形處理器、GPGPU、嵌入處理器，等等。
共用快取(未顯示)可被包括於任一處理器中或者於兩處理器之外部，而經由P-P互連與處理器連接，以致處理器之局部快取資訊的任一者或兩者可被儲存於共用快取中，假如處理器被置於低電力模式下的話。
晶片組490可經由介面496而被耦合至第一匯流排416。於一實施例中，第一匯流排416可為周邊組件互連(PCI)匯流排，或者諸如PCI Express匯流排或另一第三代I/O互連匯流排之匯流排，雖然本發明之範圍不因此受限。
如圖4中所示，各種I/O裝置414可被耦合至第一匯流排416，連同一將第一匯流排416耦合至第二匯流排420之匯流排橋418。於一實施例中，諸如共處理器、高通量MIC處理器、GPGPU、加速器(諸如，例如，圖形加速器或數位信號處理(DSP)單元)、場可編程閘極陣列、或任何其他處理器等一或更多額外處理器415被耦合至第一匯流排416。於一實施例中，第二匯流排420為低接腳數(LPC)匯流排。各種裝置可被耦合至第二匯流排420，包括(例如)鍵盤及/或滑鼠422、通訊裝置427及儲存單元428，諸如碟片驅動器或其他大量儲存裝置，可包括指令/碼及資料430，於一實施例中。再者，聲頻I/O 424可被耦合至第二匯流排420。注意：其他架構是可能的。例如，取代圖4之點對點架構，系統可實施多點匯流排其他 此類架構。
現在參考圖5，其顯示依據本發明之一實施例的第二更特定範例系統500之方塊圖。圖4和5中之類似元件係使用類似的參考數字，且圖5已省略了圖4之某些形態以避免混淆圖5之其他形態。
圖5顯示其處理器470、480可個別地包括集成記憶體和I/O控制邏輯(「CL」)472和482。因此，CL 472、482包括集成記憶體控制器單元並包括I/O控制邏輯。圖5顯示其不僅記憶體432、434耦合至CL 472、482，同時I/O裝置514亦耦合至控制邏輯472、482。傳統I/O裝置515被耦合至晶片組490。
現在參考圖6，其顯示依據本發明之一實施例的SoC 600之方塊圖。與圖2類似的元件係使用類似參考數字。同時，虛線方塊為更先進的SoC上之選擇性特徵。於圖6中，互連單元602被耦合至：應用程式處理器610，其包括一組一或更多核心202A~N及共用快取單元206；系統代理器單元210；匯流排控制器單元216；集成記憶體控制器單元214；一組一或更多共處理器620，其可包括集成圖形邏輯、影像處理器、聲頻處理器、和視頻處理器；靜態隨機存取記憶體(SRAM)單元630；直接記憶體存取(DMA)單元632；及顯示單元640，用以耦合至一或更多外部顯示。於一實施例中，共處理器620包括特殊用途處理器，諸如(例如)網路或通訊處理器、壓縮引擎、GPGPU、高通量MIC處理器、嵌入處理器，等等。
文中所揭露之機構的實施例可被實施以硬體、軟體、韌體、或此類實施方式之組合。本發明之實施例可被實施為電腦程式或程式碼，其係執行在包括至少一處理器、儲存系統(包括揮發性和非揮發性記憶體及/或儲存元件)、至少一輸入裝置、及至少一輸出裝置之可編程系統上。
程式碼(諸如圖4中所示之碼430)可被應用於輸入指令，以履行文中所述之功能並產生輸出資訊。輸出資訊可被以已知方式應用於一或更多輸出裝置。為了本申請案，處理系統包括任何系統，其具有一處理器，諸如(例如)數位信號處理器(DSP)、微控制器、特殊應用積體電路(ASIC)、或微處理器。
程式碼可被實施以高階程序或物件導向的編程語言來與處理系統通連。程式碼亦可被實施以組合或機械語言(假如需要的話)。事實上，文中所描述之機構對於任何特定編程語言並無範圍上之限制。於任何情況下，該語言可為編譯的或解讀的語言。
至少一實施例之一或更多形態可由機器可讀取媒體上所儲存之代表性指令來實施，該媒體代表處理器內之各種邏輯，當由機器所讀取時其致使機器製造用以履行文中所述之技術的邏輯。此類表示(已知為「IP核心」可被儲存於有形的、機器可讀取的媒體上且被供應至各個消費者或製造商，以供載入其實際上製造該邏輯或處理器之製造機器內。
此類機器可讀取儲存媒體可包括(無限制地)由機器或 裝置所製造或形成之物件之非暫態的、有形的配置，包括：諸如硬碟、包括軟碟、光碟、微型碟片唯讀記憶體(CD-ROM)、微型碟片可寫入(CD-RW)和磁光碟之任何類型碟片等儲存媒體；諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)，諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、可抹除可編程唯讀記憶體(EPROM)、快閃記憶體、電可抹除可編程唯讀記憶體(EEPROM)、相位改變記憶體(PCM)等半導體裝置；磁或光學卡；或者適於儲存電子指令之任何其他類型的媒體。
因此，本發明之實施例亦包括非暫態的、有形的機器可讀取媒體，其含有指令或含有設計資料，諸如硬體描述語言(HDL)，其定義文中所述之結構、電路、設備、處理器及/或系統特徵。此類實施例亦可被稱為程式產品。
於某些情況下，指令轉換器可被用以將來自來源指令集之指令轉換為目標指令集。例如，指令轉換器可將指令翻譯(例如，使用靜態二元翻譯、包括動態編譯之動態二元翻譯)、編輯、仿真、或者轉換為一或更多其他指令以供由核心所處理。指令轉換器可被實施以軟體、硬體、韌體、或其組合。指令轉換器可位於處理器上、處理器外、或部分於處理器上部分於處理器外。
圖7為方塊圖，其對比軟體指令轉換器之使用，以將來源指令集中之二元指令轉換為目標指令集中之二元指令，依據本發明之實施例。於例示之實施例中，指令轉換器為軟體指令轉換器，雖然替代地該指令轉換器可被實施 以軟體、韌體、硬體、或其各種組合。圖7顯示高階語言702之程式可使用x86編譯器704來編譯以產生x86二元碼706，其可由一具有至少一x86指令集核心之處理器716所本機地執行。具有至少一x86指令集核心之處理器716代表任何可履行如具有至少一x86指令集核心之Intel處理器的實質上相同功能之處理器，藉由相容地執行或者處理(1)Intel x86指令集核心之指令集的基本部分或(2)用來運行於具有至少一x86指令集核心之Intel處理器上的應用程式或其他軟體的物件碼版本，以便達成如具有至少一x86指令集核心之Intel處理器的實質上相同結果。x86編譯器704代表一種能夠產生x86二元碼706(例如，物件碼)之編譯器，x86二元碼706可(具有或不具有額外鏈路處理)被執行於具有至少一x86指令集核心之處理器716上。類似地，圖7顯示高階語言702之程式可使用替代指令集編譯器708而被編譯以產生替代的指令集二元碼710，其可由一不具有至少一x86指令集核心之處理器714所本機地執行(例如，具有執行MIPS Technologies of Sunnyvale,CA之MIPS指令集及/或ARM Holdings of Sunnyvale,CA之ARM指令集的核心之處理器)。指令轉換器712被用以將x86二元碼706轉換為可由不具有至少一x86指令集核心之處理器714所本地執行的碼。此轉換的碼不太可能相同於替代的指令集二元碼710，因為能夠執行此操作之指令轉換器是難以製造的；然而，該轉換的碼將完成一般操作並由來自替代指令集之指令所組成。因 此，指令轉換器712代表軟體、韌體、硬體、或其組合，其(透過仿真、模擬或任何其他程序)容許不具有X 86指令集處理器或核心之處理器或其他電子裝置來執行x86二元碼706。
用於履行混洗操作之本發明的實施例
以下所述之本發明的實施例係提供從來源暫存器至目的地暫存器之浮點或整數資料元件的混洗，使用具有128位元或256位元粒度之條件性遮蔽。雖然這些實施例係描述於特定遮罩暫存器值及輸出向量暫存器大小的背景內，但本發明之重要原理並不限於這些實施方式。
圖8顯示依據本發明之一實施例以履行混洗操作於具有128位元緊縮資料元件A-D之256位元運算元802-803上的混洗邏輯805。明確地，於本實施例中，混洗邏輯805選擇128位元的資料元件(A或B)以便複製至目的地暫存器(DST)804之第一128位元位置，及選擇第二128位元的資料元件(C或D)以便複製至目的地暫存器804之第二128位元位置，根據2位元即刻值805。於一實施例中，即刻值之第一位元指明A或是B被混洗入目的地暫存器之第一半(例如，0=A、1=B)而即刻值之第二位元指明C或是D被混洗入目的地暫存器之第二半(例如，0=C、1=D)。
於一實施例中，遮罩位元亦可被指明於每一目的地暫存器資料元件之遮罩資料結構870內。假如與目的地暫存 器中之一特定資料元件相關的遮罩位元被設為真，則混洗邏輯805便混洗資料元件直至如上所述之目的地暫存器。假如遮罩位元被設為偽，則(於一實施例中)混洗邏輯將所有的零寫至相關的目的地暫存器項目。例如，假如與目的地暫存器位元0：127相關的遮罩位元被設為偽值，則(於一實施例中)混洗邏輯805便將所有的零寫至位元0：127。回應於遮罩值以將零寫至目的地資料元件的前述技術於文中被稱為「歸零遮蔽」。替代地，本發明之一實施例係使用「合併遮蔽」，其中儲存於目的地暫存器中之先前資料元件值被維持。因此，回到上述範例，假如「合併遮蔽」被使用，則位元0：127將維持其先前的值。當然，上述之遮蔽位元可被反轉而仍符合本發明之重要原理(例如，真=遮蔽；偽=無遮蔽)。
如圖8中所示，於一實施例中，混洗邏輯805係存取暫存器以藉由控制多工器810-811來履行上述操作。用以實施多工器所需的邏輯是那些熟悉本項技術人士所熟知的且將不被詳細地描述於此。
圖9顯示混洗邏輯805之另一實施例，其混洗兩個512位元來源暫存器902-903中所儲存之四個128位元資料元件(A-D及E-F)。混洗邏輯805根據一即刻值imm8 905之首四個位元的值以選擇資料元件A-D之任兩個並根據即刻值imm8 905之後四個位元的值以選擇資料元件E-H之任兩個。更明確地，於一實施例中，即刻值之首兩個位元指明目的地暫存器904之資料元件0：127的選擇； 即刻值之次兩個位元指明目的地暫存器904之資料元件128：255的選擇；即刻值之次兩個位元指明目的地暫存器904之資料元件256：383的選擇；及即刻值之末兩個位元指明目的地暫存器904之資料元件384：511的選擇。
於一實施例中，遮罩暫存器結構870可被指明以提供如上所述之遮蔽操作。例如，假如「歸零遮蔽」被使用，則混洗邏輯805將資料元件之所有零寫入與偽遮罩位元相關的目的地904中，並針對與真遮罩位元相關的目的地904中之資料元件履行如上所述之混洗操作。替代地，假如「合併遮蔽」被使用，則混洗邏輯805將資料元件之先前值維持於與偽遮罩位元相關的目的地904中，並針對與真遮罩位元相關的目的地904中之資料元件履行如上所述之混洗操作。
一種依據本發明之一實施例的方法被顯示於圖10中。此方法可被執行於圖8-9中所示之架構的背景內，但不限定於任何特定架構。
於1002，控制變數N被設為零；而於1003，即刻值被讀取以判斷如何混洗資料元件。於1004，資料元件N被選擇以更新於目的地暫存器中。假如寫入遮罩條件被設為偽值(亦即，「是」以如在圖中所說明的「Y」進行遮罩)(於1005判定)，則目的地暫存器中之資料元件N係根據特定遮蔽類型而被更新。例如，假如歸零遮蔽被使用，則所有零被寫入至目的地資料元件N。
假如寫入條件被設為真值(亦即，「否」以如在圖中 所說明的「N」進行遮罩)，則於1007，根據N之目前值而選擇SRC1或者SRC2。例如，假如資料元件N係於目的地暫存器之第一半中，則SRC1可被選擇；而假如資料元件N係於目的地暫存器之第二半中，則SRC2可被選擇。於1008，資料元件被選自來源暫存器並儲存為目的地暫存器中之資料元件N，根據即刻值(例如，如上所述)。假如最後資料元件已被更新於目的地中(於1010判定)，則該程序終止。否則，目的地暫存器中之下個資料元件N被選擇以更新於1011，且該程序回到1003。
描述本發明之一實施例的實施方式之虛擬碼被提出如下。然而，應理解的是本發明之重要原理並不限於虛擬碼中所述之特定實施方式。
範例指令格式
文中所述之指令的實施例可被實施以不同格式。此外，範例系統、架構、及管線被詳述於下。指令之實施例可被執行於此等系統、架構、及管線之上，但不限定於那些詳述者。
向量友善指令格式是一種適於向量指令之指令格式(例如，有專屬於向量操作之某些欄位)。雖然描述了其中向量和純量操作兩者均透過向量友善指令格式而被支援的實施例，但其他實施例僅使用向量操作於向量友善指令格式。
圖11A-11B為方塊圖，其說明依據本發明之實施例的一般性向量友善指令格式及其指令模板。圖11A為說明依據本發明之實施例的一般性向量友善指令格式及其類別A指令模板之方塊圖；而圖11B為說明依據本發明之實施例的一般性向量友善指令格式及其類別B指令模板之方塊圖。明確地，一般性向量友善指令格式1100係定義類別A及類別B指令模板，其兩者包括無記憶體存取1105指令模板和記憶體存取1120指令模板。在向量友善指令格式之背景下的術語「一般性」指的是未連結任何特定指令集之指令格式。
雖然本發明之實施例將描述其中該向量友善指令格式支援下列：具有32位元(4位元組)或64位元(8位元組)資料元件寬度(或大小)之64位元組向量運算元長度(或大小)(而因此，64位元組係由16個雙字元大小的元件或替 代地8個四字元大小的元件所構成)；具有16位元(2位元組)或8位元(1位元組)資料元件寬度(或大小)之64位元組向量運算元長度(或大小)；具有32位元(4位元組)、64位元(8位元組)、16位元(2位元組)、或8位元(1位元組)資料元件寬度(或大小)之32位元組向量運算元長度(或大小)；及具有32位元(4位元組)、64位元(8位元組)、16位元(2位元組)、或8位元(1位元組)資料元件寬度(或大小)之16位元組向量運算元長度(或大小)；但是替代實施例可支援具有更多、更少、或不同資料元件寬度(例如，128位元(16位元組)資料元件寬度)之更多、更少及/或不同向量運算元大小(例如，256位元組向量運算元)。
圖11A中之類別A指令模板包括：1)於無記憶體存取1105指令模板內顯示有無記憶體存取、全捨入(full round)控制類型操作1110指令模板及無記憶體存取、資料轉變類型操作1115指令模板；以及2)於記憶體存取1120指令模板內顯示有記憶體存取、暫時1125指令模板及記憶體存取、非暫時1130指令模板。圖11B中之類別B指令模板包括：1)於無記憶體存取1105指令模板內顯示有無記憶體存取、寫入遮罩控制、部分捨入控制類型操作1112指令模板及無記憶體存取、寫入遮罩控制、vsize類型操作1117指令模板；以及2)於記憶體存取1120指令模板內顯示有記憶體存取、寫入遮罩控制1127指令模板。
一般性向量友善指令格式1100包括依圖11A-11B中所示之順序所列出於下的如下欄位。
格式欄位1140-此欄位中之特定值(指令格式識別符值)獨特地識別向量友善指令格式，而因此識別指令流中之向量友善指令格式的指令之發生。如此一來，此欄位是選擇性的，因為其對於僅具有一般性向量友善指令格式之指令集是不需要的。
基礎操作欄位1142-其內容係分辨不同的基礎操作。
暫存器指標欄位1144-其內容(直接地或透過位址產生)指明來源及目的地運算元之位置，任其於暫存器中或記憶體中。這些包括足夠的位元數以從PxQ(例如，32x512、16x128、32x1024、64x1024)暫存器檔案選擇N暫存器。雖然於一實施例中，N可高達三個來源及一個目的地暫存器，但替代實施例可支援更多或更少來源及目的地暫存器(例如，可支援高達兩個來源，其中這些來源之一亦作用為目的地；可支援高達三個來源，其中這些來源之一亦作用為目的地；可支援高達兩個來源及一個目的地)。
修飾符欄位1146-其內容係從那些不指明記憶體存取者分辨其指明記憶體存取之一般性向量指令格式中的指令之發生；亦即，介於無記憶體存取1105指令模板與記憶體存取1120指令模板之間。記憶體存取操作係讀取及/或寫入至記憶體階層(於某些情況下使用暫存器中之值以指明來源及/或目的地位址)，而無記憶體存取操作則不(例如，來源及目的地為暫存器)。雖然於一實施例中，此欄位亦於三個不同方式之間選擇以履行記憶體位址計算，但 替代實施例可支援更多、更少、或不同方式以履行記憶體位址計算。
擴增(augmentation)操作欄位1150-其內容係分辨除了基礎操作之外的多種不同操作之何者應被履行。此欄位是背景特定的。於本發明之一實施例中，此欄位被劃分為類別欄位1168、阿爾發欄位1152、及貝他欄位1154。擴增操作欄位1150容許共同族群的操作被履行於單一指令而非2、3或4個指令。
比率欄位1160-其內容容許指標欄位之內容的定標(scaling)以供記憶體位址產生(例如，用於使用2scale *index+base之位址產生)。
置換欄位1162A-其內容被使用為記憶體位址產生之部分(例如，用於使用2scale *index+base+displacement之位址產生)。
置換因數欄位1162B(注意其直接於置換因數欄位1162B上方的置換欄位1162A之並列指示一者或另一者被使用)-其內容被使用為位址產生之部分；其指明將由記憶體存取之大小(N)所定標的置換因數-其中N為記憶體存取中之位元組數(例如，用於使用2scale *index+base+scaled displacement之位址產生)。多餘的低階位元被忽略而因此，置換因數欄位之內容被乘以記憶體運算元總大小(N)以產生最終置換來被用於計算有效位址。N之值係根據全運算碼欄位1174(文中所描述)及資料調處欄位1154C而由處理器硬體判定於運行時間。置換欄位1162A及置換因數 欄位1162B是選擇性的，因為其並未用於無記憶體存取1105指令模板及/或不同的實施例可僅實施兩者之一或無。
資料元件寬度欄位1164-其內容係分辨數個資料元件寬度之何者應被使用(於某些實施例用於所有指令；於其他實施例中僅用於部分指令)。此欄位是選擇性的，因為其是不需要的假如僅有一資料元件寬度被支援及/或資料元件寬度係使用運算碼之某形態而被支援。
寫入遮罩欄位1170-其內容控制，以每資料元件位置為基，目的地向量運算元中之資料元件位置是否反應基礎操作及擴增操作之結果。類別A指令模板支援合併-寫入遮蔽，而類別B指令模板支援合併-和歸零-寫入遮蔽兩者。當合併時，向量遮罩容許目的地中之任一組元件被保護不被更新於任何操作之執行期間(由基礎操作及擴增操作所指明)；於另一實施例中，保存目的地之各元件的舊值，其中相應的遮罩位元具有0。反之，當歸零時，向量遮罩容許目的地中之任一組元件被歸零於任何操作之執行期間(由基礎操作及擴增操作所指明)；於另一實施例中，當相應的遮罩位元具有0值時目的地之一元件被設為0。此功能之一子集為控制其正履行中之操作的向量長度之能力(亦即，元件之跨距被修改，從第一至最後者)；然而，當被修改之元件為連續時則其為不需要的。因此，寫入遮罩欄位1170容許部分向量操作，包括載入、儲存、算術、邏輯，等等。雖然本發明之實施例係描述其中寫入遮 罩欄位1170之內容選擇含有待使用之寫入遮罩的數個寫入遮罩暫存器之一(而因此寫入遮罩欄位1170之內容間接地識別其應履行之遮蔽)，但替代實施例取代地或額外地容許寫入遮罩欄位1170之內容直接地指明應履行之遮蔽。
即刻欄位1172-其內容容許一即刻之指明。此欄位是選擇性的，因為在不支援即刻之一般性向量友善指令格式的實施中其並不存在以及在不使用即刻之指令中其並不存在。
類別欄位1168-其內容係分辨於不同類別的指令之間。參考圖11A-B，此欄位之內容係選擇於類別A與類別B指令之間。於圖11A-B中，圓角的方塊係用以指示一特定值出現在一欄位中(例如，個別於圖11A-B中的類別欄位1168之類別A 1168A及類別B 1168B)。
類別A之指令模板
於類別A之無記憶體存取1105指令模板的情況下，阿爾發欄位1152被解讀為RS欄位1152A，其內容係分辨不同擴增操作類型之何者應被履行(例如，捨入1152A.1及資料轉變1152A.2被個別地指明給無記憶體存取、捨入類型操作1110及無記憶體存取、資料轉變類型操作1115指令模板)，而貝他欄位1154係分辨已指明類型之操作的何者應被履行。於無記憶體存取1105指令模板中，比率欄位1160、置換欄位1162A、及置換比率欄位1162B並未 出現。
無記憶體存取指令模板-全捨入控制類型操作
於無記憶體存取全捨入控制類型操作1110指令模板中，貝他欄位1154被解讀為捨入控制欄位1154A，其內容提供靜態捨入。雖然於本發明之已描述實施例中捨入控制欄位1154A包括一抑制所有浮點例外(SAE)欄位1156及一捨入操作控制欄位1158，但替代實施例可支援將這些觀念編碼入相同欄位中或者僅具有這些觀念/欄位之一或另一(例如，可僅具有捨入操作控制欄位1158)。
SAE欄位1156-其內容係分辨是否使例外事件報告失效；當SAE欄位1156之內容指示抑制啟用時，則一既定指令不會報告任何種類的浮點例外旗標且不會提出任何浮點例外處置器。
捨入操作控制欄位1158-其內容係分辨捨入操作之族群的何者應履行(例如，捨進、捨去、朝零捨入及捨入至最接近)。因此，捨入操作控制欄位1158容許以每指令為基之捨入模式的改變。於其中處理器包括一用以指明捨入模式之控制暫存器的本發明之一實施例中，捨入操作控制欄位1150之內容係置換該暫存器值。
無記憶體存取指令模板-資料轉變類型操作
於無記憶體存取資料轉變類型操作1115指令模板中，貝他欄位1154被解讀為資料轉變欄位1154B，其內 容係分辨數個資料轉變之何者應被履行(例如，無資料轉變、拌和、廣播)。
於類別A之記憶體存取1120指令模板的情況下，阿爾發欄位1152被解讀為逐出(eviction)暗示欄位1152B，其內容係分辨逐出暗示之何者應被使用(於圖11A中，暫時1152B.1及非暫時1152B.2被個別地指明給記憶體存取、暫時1125指令模板及記憶體存取、非暫時1130指令模板)，而貝他欄位1154被解讀為資料調處欄位1154C，其內容係分辨數個資料調處操作(亦已知為基元)之何者應被履行(例如，無調處；廣播；來源之上轉換；及目的地之下轉換)。記憶體存取1120指令模板包括比率欄位1160、及選擇性地置換欄位1162A或置換比率欄位1162B。
向量記憶體指令履行向量載入自及向量儲存至記憶體，具有轉換支援。如同普通向量指令，向量記憶體指令以資料元件式方式將資料轉移自/至記憶體，其中被實際地轉移之元件係由其被選擇為寫入遮罩之向量遮罩的內容所支配。
記憶體存取指令模板-暫時
暫時資料為可能夠快地被再使用而受益自快取的資料。然而，此為暗示，且不同處理器可用不同方式來實施之，包括完全忽略暗示。
記憶體存取指令模板-非暫時
非暫時資料為不太可能夠快地被再使用而受益自第一階快取中之快取且應被提供逐出之優先權的資料。然而，此為暗示，且不同處理器可用不同方式來實施之，包括完全忽略暗示。
類別B之指令模板
於類別B之指令模板的情況下，阿爾發欄位1152被解讀為寫入遮罩控制(Z)欄位1152C，其內容係分辨其由寫入遮罩欄位1170所控制之寫入遮蔽是否應為合併或歸零。
於類別B之無記憶體存取1105指令模板的情況下，貝他欄位1154之部分被解讀為RL欄位1157A，其內容係分辨不同擴增操作類型之何者應被履行(例如，捨入1157A.1及向量長度(VSIZE)1157A.2被個別地指明給無記憶體存取、寫入遮罩控制、部分捨入控制類型操作1112指令模板及無記憶體存取、寫入遮罩控制、VSIZE類型操作1117指令模板)，而貝他欄位1154之剩餘者係分辨已指明類型之操作的何者應被履行。於無記憶體存取1105指令模板中，比率欄位1160、置換欄位1162A、及置換比率欄位1162B並未出現。
於無記憶體存取、寫入遮罩控制、部分捨入控制類型操作1110指令模板中，貝他欄位1154之剩餘者被解讀為捨入操作欄位1159A並使例外事件報告失效(一既定指令 不會報告任何種類的浮點例外旗標且不會提出任何浮點例外處置器)。
捨入操作控制欄位1159A-正如同捨入操作控制欄位1158，其內容係分辨捨入操作之族群的何者應履行(例如，捨進、捨去、朝零捨入及捨入至最接近)。因此，捨入操作控制欄位1159A容許以每指令為基之捨入模式的改變。於其中處理器包括一用以指明捨入模式之控制暫存器的本發明之一實施例中，捨入操作控制欄位1150之內容係置換該暫存器值。
於無記憶體存取、寫入遮罩控制、VSIZE類型操作1117指令模板中，貝他欄位1154被解讀為向量長度欄位1159B，其內容係分辨數個資料向量長度之何者應被履行(例如，128、256、或512位元組)。
於類別B之記憶體存取1120指令模板的情況下，貝他欄位1154之部分被解讀為廣播欄位1157B，其內容係分辨廣播類型資料調處操作是否應被履行，而貝他欄位1154之剩餘者被解讀為向量長度欄位1159B。記憶體存取1120指令模板包括比率欄位1160、及選擇性的置換欄位1162A、或置換比率欄位1162B。
針對一般性向量友善指令格式1100，一全運算碼欄位1174顯示為包括格式欄位1140、基礎操作欄位1142、及資料元件寬度欄位1164。雖然一實施例係顯示全運算碼欄位1174包括所有這些欄位，但於其不支援這些所有的實施例中全運算碼欄位1174可包括少於所有這些欄位。全 運算碼欄位1174提供運算碼(opcode)。
擴增操作欄位1150、資料元件寬度欄位1164、及寫入遮罩欄位1170容許這些特徵以每指令為基被指明於一般性向量友善指令格式中。
寫入遮罩欄位與資料元件寬度欄位之組合產生定型的指令，由於其容許遮罩根據不同資料元件寬度而被應用。
於類別A和類別B中所發現的各種指令模板於不同情況下是有利的。於本發明之某些實施例中，不同處理器或一處理器內之不同核心可支援唯獨類別A、唯獨類別B、或兩個類別。例如，用於通用計算之高性能通用失序核心可支援唯獨類別B；主要用於圖形及/或科學(通量)計算之核心可支援唯獨類別A；而用於上述兩者之核心可支援兩類別(當然，具有來自兩類別之模板與指令的某種混合但非來自兩類別之所有模板和指令的核心仍於本發明之範圍內)。同時，單一處理器可包括多個核心，其所有均支援相同類別或者其中不同核心支援不同類別。例如，於具有分離的圖形和通用核心之處理器中，主要用於圖形及/或科學計算的圖形核心之一可支援唯獨類別A，而通用核心之一或更多可為高性能通用核心，其具有用於支援唯獨類別B之通用計算的失序執行和暫存器重新命名。不具有分離圖形核心之另一處理器可包括其支援類別A與類別B兩者之一或更多通用依序或失序核心。當然，來自一類別之特徵亦可被實施於本發明之不同實施例中的其他類別中。以高階語言所寫的程式將被輸入(例如，僅於時間編譯或 靜態編譯)多種不同的可執行形式，包括：1)僅具有由用於執行之目標處理器所支援之類別的指令；或2)具有使用所有類別之指令的不同組合所寫的替代常式並具有其根據由目前正執行碼之處理器所支援的指令以選擇供執行之常式的控制流程碼的形式。
圖12A-D為方塊圖，其說明依據本發明之實施例的範例特定向量友善指令格式。圖12顯示一特定向量友善指令格式1200，其係由於指明欄位之位置、大小、解讀、和順序、以及那些欄位之部分的值而為特定的。特定向量友善指令格式1200可用以擴充x86指令集，而因此某些欄位係類似於或相同於現有的x86指令集及其擴充(例如，AVX)中所使用的那些欄位。此格式保持為與具有擴充之現有的x86指令集之前綴編碼欄位、真實運算碼位元組欄位、MOD R/M欄位、SIB欄位、置換欄位、及即刻欄位一致。映射入來自圖12之欄位的來自圖11之欄位被顯示。
應理解：雖然本發明係參考於一般性向量友善指令格式1100之背景下的特定向量友善指令格式1200來描述以利說明之目的，但本發明除了所請求的範圍之外並不限於特定向量友善指令格式1200。例如，一般性向量友善指令格式1100係考量針對各種欄位之多種可能的大小，而特定向量友善指令格式1200則顯示為具有特定大小的欄位。藉由特定範例，雖然資料元件寬度欄位1164被顯示為特定向量友善指令格式1200中之一位元欄位，但本發明並未如此受限(亦即，一般性向量友善指令格式1100係 考量資料元件寬度欄位1164之其他大小)。
一般性向量友善指令格式1100包括依圖12A所示之順序的如下欄位。
EVEX前綴(位元組0-3)1202-被編碼以四位元組之形式。
格式欄位1140(EVEX位元組0，位元[7：0])-第一位元組(EVEX位元組0)為格式欄位1140且其含有0x62(用於分辨本發明之一實施例中的向量友善指令格式之獨特值)。
第二-第四位元組(EVEX位元組1-3)包括提供特定能力之數個位元欄位。
REX欄位1205(EVEX位元組1，位元[7-5])-由EVEX.R位元欄位(EVEX位元組1，位元[7]-R)、EVEX.X位元欄位(EVEX位元組1，位元[6]-X)、及1157BEX位元組1，位元[5]-B所組成。EVEX.R、EVEX.X及EVEX.B位元欄位係提供如相應VEX位元欄位之相同的功能，且係使用1補數形式來編碼，亦即，ZMM0被編碼為1111B；ZMM15被編碼為0000B。指令之其他欄位將暫存器指標之較低三個位元編碼，如本技術中所已知者(rrr,xxx及bbb)，以致Rrrr、Xxxx、及Bbbb可藉由加入EVEX.R、EVEX.X及EVEX.B而形成。
REX’欄位1110-此為REX’欄位1110之第一部分且為用以將擴充的32暫存器集之上16或下16個編碼的EVEX.R’位元欄位(EVEX位元組1，位元[4]-R’)。於本發 明之一實施例中，此位元(連同以下所指出之其他位元)被儲存以位元反轉格式來分辨(以眾所周知的x86 32位元模式)自BOUND指令，其真實運算碼位元組為62，但於MOD R/M欄位(如下所述)中並未接受MOD欄位中之11的值；本發明之替代實施例並未以反轉格式儲存此及以下所指示的位元。1之值被用以編碼下16暫存器。換言之，R’Rrrr係藉由組合EVEX.R’、EVEX.R、及來自其他欄位之其他RRR而形成。
運算碼映圖欄位1215(EVEX位元組1，位元[3：0]-mmmm)-其內容係編碼一隱含的前導(leading)運算碼位元組(0F、0F 38或0F 3)。
資料元件寬度欄位1164(EVEX位元組2，位元[7]-W)-係由記法EVEX.W所表示。EVEX.W係用以定義資料位元組(32位元資料元件或64位元資料元件)之粒度(大小)。
EVEX.vvvv 1220(EVEX位元組2，位元[6：3]-vvvv)-EVEX.vvvv之角色可包括下列：1)EVEX.vvvv編碼第一來源暫存器運算元，以反轉(1補數)形式指明且針對具有二或更多來源運算元之指令是有效的；2)EVEX.vvvv編碼目的地暫存器運算元，以1補數形式指明於某些向量位移；或3)EVEX.vvvv未編碼任何運算元，該欄位被保留且應含有1111b。因此，EVEX.vvvv 1220編碼其以反轉(1補數)形式所儲存之第一來源暫存器指明符的4個低階位元。根據該指令，一額外的不同EVEX位元欄位被用以擴充指明 符大小至32暫存器。
EVEX.U 1168類別欄位(EVEX位元組2，位元[2]-U)-假如EVEX.U=0，其指示類別A或EVEX.U0；假如EVEX.U=1，其指示類別B或EVEX.U1。
前綴編碼欄位1225(EVEX位元組2，位元[1：0]-pp)-提供基礎操作欄位之額外位元。除了提供EVEX前綴格式之傳統SSE指令的支援以外，此亦具有壓縮SIMD前綴之優點(取代需要一位元組來表達SIMD前綴，EVEX前綴僅需要2位元)。於一實施例中，為了支援其使用SIMD前綴(66H,F2H,F3H)之傳統SSE指令於傳統格式和EVEX前綴格式兩者，這些傳統SIMD前綴被編碼入SIMD前綴編碼欄位；且於運行時間被擴充為傳統SIMD前綴，在被提供至解碼器之PLA以前(因此PLA可執行這些傳統指令之傳統和EVEX格式而無修改)。雖然較新的指令可使用EVEX前綴編碼欄位之內容為運算碼擴充，但某些實施例以類似方式擴充一致性而容許由這些傳統SIMD前綴指明不同意義。一替代實施例可重新設計PLA以支援2位元SIMD前綴編碼，而因此不需要擴充。
阿爾發欄位1152(EVEX位元組3，位元[7]-EH；亦已知為EVEX.EH、EVEX.rs、EVEX.RL、EVEX.寫入遮罩控制、及EVEX.N；亦以α顯示)-如先前所述，此欄位為背景特定的。
貝他欄位1154(EVEX位元組3，位元[6：4]-SSS，亦已知為EVEX.s2-0 、EVEX.r2-0 、EVEX.rr1、EVEX.LL0、 EVEX.LLB；亦以β β β顯示)-如先前所述，此欄位為背景特定的。
REX’欄位1110-此為REX’欄位之剩餘者且為可用以將擴充的32暫存器集之上16或下16個編碼的EVEX.V’位元欄位(EVEX位元組3，位元[3]-V’)。此位元被儲存以位元反轉格式。1之值被用以編碼下16暫存器。換言之，V’VVVV係藉由組合EVEX.V’、EVEX.vvvv而形成。
寫入遮罩欄位1170(EVEX位元組3，位元[2：0]-kkk)-其內容係指明寫入遮罩暫存器中之暫存器的指標，如先前所述者。於本發明之一實施例中，特定值EVEX.kkk=000具有一特殊行為，其隱含無寫入遮罩被用於特定指令(此可被實施於多種方式，包括使用固線至所有電路之寫入遮罩或者其旁通遮蔽硬體之硬體)。
真實運算碼欄位1230(位元組4)亦已知為運算碼位元組。運算碼之部分被指明於此欄位中。
Mod R/M欄位1240(位元組5)包括MOD欄位1242、Reg欄位1244、及R/M欄位1246。如先前所述，MOD欄位1242之內容係分辨於記憶體存取與非記憶體存取操作之間。Reg欄位1244之角色可被概述為兩種情況：編碼目的地暫存器運算元或來源暫存器運算元之任一者、或者被視為運算碼擴充且不被用於編碼任何指令運算元。R/M欄位1246之角色可包括下列：編碼其參照記憶體位址之指令運算元、或者編碼目的地暫存器運算元或來源暫存器運算元之任一者。
比率、指標、基礎(SIB)位元組(位元組6)-如先前所述，比率欄位1150之內容被用於記憶體位址產生。SIB.xxx 1254及SIB.bbb 1256-這些欄位之內容先前已針對暫存器指標Xxxx及Bbbb而被提及。
置換欄位1162A(位元組7-10)-當MOD欄位1242含有10時，位元組7-10為置換欄位1162A，且其工作相同於傳統32位元置換(disp32)且工作於位元組粒度。
置換因數欄位1162B(位元組7)-當MOD欄位1242含有01時，位元組7為置換因數欄位1162B。此欄位之位置係相同於傳統x86指令集8位元置換(disp8)，工作於位元組粒度。因為disp8為符號擴充，所以其僅可定址於-128與127位元組偏移之間；針對64位元組快取線，disp8使用其僅可被設為四個實際有用值-128、-64、0、及64之8個位元；因為常需要較大的範圍，所以disp32被使用；然而，disp32需要4個位元組。相反於disp8及disp32，置換因數欄位1162B為disp8之再解讀；當使用置換因數欄位1162B時，實際置換係由置換因數欄位乘以記憶體運算元存取之大小(N)的內容所決定。此類型的置換被稱為disp8*N。此係減少平均指令長度(用於置換但具有大得多的範圍之單一位元組)。此壓縮的置換係基於假設其有效置換為記憶體存取之粒度的倍數，而因此，位址偏移之多餘的低階位元無須被編碼。換言之，置換因數欄位1162B取代傳統x86指令集8位元置換。因此，置換因數欄位1162B被編碼以如x86指令集8位元置換之相同方 式(因此ModRM/SIB編碼規則並無改變)，唯一例外為disp8被超載至disp8*N。換言之，編碼規則或編碼長度並無改變，而僅於藉由硬體之置換值的解讀(其需由記憶體運算元之大小定標該置換以獲得位元組式的位址偏移)。
即刻欄位1172係操作如先前所述。
全運算碼欄位
圖12B為方塊圖，其說明組成全運算碼欄位1174之特定向量友善指令格式1200的欄位，依據本發明之一實施例。明確地，全運算碼欄位1174包括格式欄位1140、基礎操作欄位1142、及資料元件寬度(W)欄位1164。基礎操作欄位1142包括前綴編碼欄位1225、運算碼映圖欄位1215、及真實運算碼欄位1230。
暫存器指標欄位
圖12C為方塊圖，其說明組成暫存器指標欄位1144之特定向量友善指令格式1200的欄位，依據本發明之一實施例。明確地，暫存器指標欄位1144包括REX欄位1205、REX’欄位1210、MODR/M.reg欄位1244、MODR/M.r/m欄位1246、VVVV欄位1220、xxx欄位1254、及bbb欄位1256。
擴增操作欄位
圖12D為方塊圖，其說明組成擴增操作欄位1150之 特定向量友善指令格式1200的欄位，依據本發明之一實施例。當類別(U)欄位1168含有0時，其表示EVEX.U0(類別A 1168A)；當其含有1時，其表示EVEX.U1(類別B 1168B)。當U=0且MOD欄位1242含有11(表示無記憶體存取操作)時，阿爾發欄位1152(EVEX位元組3，位元[7]-EH)被解讀為rs欄位1152A。當rs欄位1152A含有一個1(捨入1152A.1)時，貝他欄位1154(EVEX位元組3，位元[6：4]-SSS)被解讀為捨入控制欄位1154A。捨入控制欄位1154A包括一位元SAE欄位1156及二位元捨入操作欄位1158。當rs欄位1152A含有0(資料轉變1152A.2)時，貝他欄位1154(EVEX位元組3，位元[6：4]-SSS)被解讀為三位元資料轉變欄位1154B。當U=0且MOD欄位1242含有00、01、或10(表示記憶體存取操作)時，阿爾發欄位1152(EVEX位元組3，位元[7]-EH)被解讀為逐出暗示(EH)欄位1152B而貝他欄位1154(EVEX位元組3，位元[6：4]-SSS)被解讀為三位元資料調處欄位1154C。
當U=1時，阿爾發欄位1152(EVEX位元組3，位元[7]-EH)被解讀為寫入遮罩控制(Z)欄位1152C。當U=1且MOD欄位1242含有11(表示無記憶體存取操作)時，貝他欄位1154之部分(EVEX位元組3，位元[4]-S0 )被解讀為RL欄位1157A；當其含有1(捨入1157A.1)時，貝他欄位1154之剩餘者(EVEX位元組3，位元[6-5]-S2-1 )被解讀為捨入操作欄位1159A；而當RL欄位1157A含有0(VSIZE 1257.A2)時，貝他欄位1154之剩餘者(EVEX位元組3，位 元[6-5]-S2-1 )被解讀為向量長度欄位1159B(EVEX位元組3，位元[6-5]-L1-0 )。當U=1且MOD欄位1242含有00、01、或10(表示記憶體存取操作)時，貝他欄位1154(EVEX位元組3，位元[6：4]-SSS)被解讀為向量長度欄位1159B(EVEX位元組3，位元[6-5]-L1-0 )及廣播欄位1157B(EVEX位元組3，位元[4]-B)。
圖13為依據本發明之一實施例的暫存器架構1300之方塊圖。於所示之實施例中，有32個512位元寬之向量暫存器1310；這些暫存器被稱為zmm0至zmm31。較低的16個zmm暫存器之較低階256位元被疊置在暫存器ymm0-16之上。較低的16個zmm暫存器之較低階128位元(ymm暫存器之較低階128位元)被疊置在暫存器xmm0-15之上。特定向量友善指令格式1200係操作於這些疊置的暫存器檔案上，如下表所示。
換言之，向量長度欄位1159B選擇於最大長度與一或更多其他較短長度之間，其中每一此較短長度為先前長度之長度的一半；而無向量長度欄位1159B之指令模板係操 作於最大向量長度上。此外，於一實施例中，特定向量友善指令格式1200之類別B指令模板係操作於緊縮或純量單/雙精確浮點資料上以及緊縮或純量整數資料上。純量操作為履行在zmm/ymm/xmm暫存器中之較低階資料元件位置上的操作；較高階資料元件位置係根據實施例而被保留如執行前之相同者或被歸零。
寫入遮罩暫存器1315-於所示之實施例中，有8個寫入遮罩暫存器(k0至k7)，大小各為64位元。於一替代實施例中，寫入遮罩暫存器1315之大小為16位元。如先前所述，於本發明之一實施例中，向量遮罩暫存器k0無法被使用為寫入遮罩；當其通常將指示k0之編碼被用於寫入遮罩時，其選擇0xFFFF之固線式(hardwired)寫入遮罩，有效地除能該指令之寫入遮蔽。
通用暫存器1325-於所示之實施例中，有十六個64位元的通用暫存器，其係配合現有的x86定址模式而使用以定址記憶體運算元。這些暫存器被稱為下列名稱：RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP、及R8至R15。
純量(scalar)浮點堆疊暫存器檔案(x87堆疊)1345，於其上係混疊MMX緊縮整數平坦暫存器檔案1350-於所示之實施例中，x87堆疊為八元件的堆疊，用以對其使用x87指令集擴充之32/64/80位元的浮點資料履行純量浮點操作；而MMX暫存器被用以對64位元的緊縮整數資料履行操作，以及保留運算元給某些於MMX與XMM暫存器 之間所履行的操作。
本發明之替代實施例可使用較寬的或較窄的暫存器。此外，本發明之替代實施例可使用更多的、更少的、或不同的暫存器檔案及暫存器。
圖14A-B說明更特定的範例依序核心架構之方塊圖，該核心將為一晶片中之數個邏輯區塊(包括相同類型及/或不同類型的其他核心)之一。邏輯區塊透過高頻寬互連網路(例如，環狀網路)而通連與某固定功能邏輯、記憶體I/O介面、及其他必要的I/O邏輯，根據應用而定。
圖14A為依據本發明之實施例的單一處理器核心之方塊圖，連同其連接至晶粒上互連網路1402且具有其第二階(L2)快取之局部子集1404。於一實施例中，指令解碼器1400支援具有緊縮資料指令集擴充之x86指令集。L1快取1406容許針對快取記憶體之低潛時存取進入純量及向量單元。雖然於一實施例中(為了簡化設計)，純量單元1408和向量單元1410係使用分離的暫存器組(個別地，純量暫存器1412和向量暫存器1414)且於其間轉移之資料被寫入至記憶體並從第一階(L1)快取1406讀回，但本發明之替代實施例亦可使用不同的方式(例如，使用單一暫存器組或包括一通訊路徑，其容許資料被轉移於兩暫存器檔案之間而不被寫入或讀回)。
L2快取之局部子集1404為劃分為分離之局部子集(每一處理器核心一個)的總體L2快取之部分。各處理器核心具有通至L2快取1404之其本身局部子集的直接存取路 徑。由處理器核心所讀取之資料被儲存於其L2快取子集1404中並可被快速地存取，平行與存取其本身局部L2快取子集之其他處理器核心。由處理器核心所寫入之資料被儲存於其本身的L2快取子集1404且被清除自其他子集(假如需要的話)。環狀網路確保共用資料之相干(coherency)。環狀網路為雙向的，以容許諸如處理器核心、L2快取及其他邏輯區塊等代理器於晶片內彼此通連。各環狀資料路徑為1012位元寬於每方向。
圖14B為依據本發明之實施例的圖14A中之處理器核心的部分之擴充視圖。圖14B包括L1快取1404之L1資料快取1406A部分，以及有關向量單元1410及向量暫存器1414之更多細節。明確地，向量單元1410為16寬的向量處理單元(VPU)(參見16寬的ALU 1428)，其執行整數、單一精確浮點與雙精確浮點指令之一或更多者。VPU支援：利用拌和單元1420以拌和暫存器輸入、利用數字轉換單元1422A-B之數字轉換、及利用記憶體輸入上之複製單元1424的複製。寫入遮罩暫存器1426容許闡述所得的向量寫入。
本發明之實施例可包括各種步驟，其已被描述於上。這些步驟可被實施以機器可執行指令，其可被用以致使通用或特殊用途處理器履行該些步驟。替代地，這些步驟可由特定硬體組件(其含有硬線邏輯以履行該些步驟)、或者由編程電腦組件與客製化硬體組件之任何組合來履行。
如文中所述，指令可指稱硬體之特定架構，諸如特殊 應用積體電路(ASIC)，其組態成履行某些操作或者具有預定功能或軟體指令儲存於以非暫態電腦可讀取媒體實施之記憶體中。因此，圖形中所顯示之技術可使用在一或更多電子裝置(例如，終端站、網路元件，等等)上所儲存並執行之碼和資料來實施。此類電子裝置係使用電腦機器可讀取媒體來儲存並傳遞(內部地及/或透過網路而與其他電子裝置)碼和資料，諸如非暫態電腦機器可讀取儲存媒體(例如，磁碟、光碟、隨機存取記憶體、唯讀記憶體、快閃記憶體裝置、相位改變記憶體)及暫態電腦機器可讀取通訊媒體(例如，電、光、聲或其他形式的傳播信號-諸如載波、紅外線信號、數位信號，等等)。此外，此類電子裝置通常包括一組一或更多處理器，其係耦合至一或更多其他組件，諸如一或更多儲存裝置(非暫態機器可讀取儲存媒體)、使用者輸入/輸出裝置(例如，鍵盤、觸控螢幕、及/或顯示)、及網路連接。該組處理器與其他組件之耦合通常係透過一或更多匯流排及橋(亦稱為匯流排控制器)。儲存裝置及攜載網路流量之信號係個別地代表一或更多機器可讀取儲存媒體及機器可讀取通訊媒體。因此，一既定電子裝置之儲存裝置通常係儲存碼及/或資料以供執行在該電子裝置之該組一或更多處理器上。當然，本發明之一實施例的一或更多部分可使用軟體、韌體、及/或硬體之不同組合來實施。涵蓋此詳細說明，為了解釋之目的，提出了數個特定細節以提供本發明之透徹瞭解。然而，熟悉本項技術人士應清楚明白本發明可被實行而無須這些特定細 節的部分。於某些例子中，眾所周知的結構及功能並未被特別詳細地描述，以避免混淆本發明之請求標的。因此，本發明之範圍和精神應由之後的申請專利範圍來判定。
100‧‧‧處理器管線
102‧‧‧提取級
104‧‧‧長度解碼級
106‧‧‧解碼級
108‧‧‧配置級
110‧‧‧重新命名級
112‧‧‧排程級
114‧‧‧暫存器讀取/記憶體讀取級
116‧‧‧執行級
118‧‧‧寫回/記憶體寫入級
122‧‧‧異常處置級
124‧‧‧確定級
130‧‧‧前端單元
132‧‧‧分支預測單元
134‧‧‧指令快取單元
136‧‧‧指令翻譯旁看緩衝器(TLB)
138‧‧‧指令提取單元
140‧‧‧解碼單元
150‧‧‧執行引擎單元
152‧‧‧重新命名/配置器單元
154‧‧‧收回單元
156‧‧‧排程器單元
158‧‧‧實體暫存器檔案單元
160‧‧‧執行叢集
162‧‧‧執行單元
164‧‧‧記憶體存取單元
170‧‧‧記憶體單元
172‧‧‧資料TLB單元
174‧‧‧資料快取單元
176‧‧‧第二階(L2)快取單元
190‧‧‧處理器核心
200‧‧‧處理器
202A~N‧‧‧核心
206‧‧‧共用快取單元
208‧‧‧特殊用途邏輯
210‧‧‧系統代理器
212‧‧‧環狀為基的互連單元
214‧‧‧集成記憶體控制器單元
216‧‧‧匯流排控制器單元
300‧‧‧系統
310,315‧‧‧處理器
320‧‧‧控制器集線器
340‧‧‧記憶體
345‧‧‧共處理器
350‧‧‧輸入/輸出集線器(IOH)
360‧‧‧輸入/輸出(I/O)裝置
390‧‧‧圖形記憶體控制器集線器(GMCH)
395‧‧‧連接
400‧‧‧多處理器系統
414‧‧‧I/O裝置
415‧‧‧額外處理器
416‧‧‧第一匯流排
418‧‧‧匯流排橋
420‧‧‧第二匯流排
422‧‧‧鍵盤及/或滑鼠
424‧‧‧聲頻I/O
427‧‧‧通訊裝置
428‧‧‧儲存單元
430‧‧‧指令/碼及資料
432‧‧‧記憶體
434‧‧‧記憶體
438‧‧‧共處理器
439‧‧‧高性能介面
450‧‧‧點對點互連
452,454‧‧‧P-P介面
470‧‧‧第一處理器
472,482‧‧‧集成記憶體控制器(IMC)單元
476,478‧‧‧點對點(P-P)介面
480‧‧‧第二處理器
486,488‧‧‧P-P介面
490‧‧‧晶片組
494,498‧‧‧點對點介面電路
496‧‧‧介面
500‧‧‧系統
514‧‧‧I/O裝置
515‧‧‧傳統I/O裝置
600‧‧‧SoC
602‧‧‧互連單元
610‧‧‧應用程式處理器
620‧‧‧共處理器
630‧‧‧靜態隨機存取記憶體(SRAM)單元
632‧‧‧直接記憶體存取(DMA)單元
640‧‧‧顯示單元
702‧‧‧高階語言
704‧‧‧x86編譯器
706‧‧‧x86二元碼
708‧‧‧指令集編譯器
710‧‧‧指令集二元碼
712‧‧‧指令轉換器
714‧‧‧不具有至少一x86指令集核心之處理器
716‧‧‧具有至少一x86指令集核心之處理器
802-803‧‧‧運算元
804‧‧‧目的地暫存器(DST)
805‧‧‧混洗邏輯
810‧‧‧多工器
811‧‧‧多工器
870‧‧‧遮罩資料結構
902-903‧‧‧來源暫存器
904‧‧‧目的地暫存器
905‧‧‧即刻值imm8
1100‧‧‧一般性向量友善指令格式
1105‧‧‧無記憶體存取
1110‧‧‧無記憶體存取、全捨入控制類型操作
1112‧‧‧無記憶體存取、寫入遮罩控制、部分捨入控制類型操作
1115‧‧‧無記憶體存取、資料轉變類型操作
1117‧‧‧無記憶體存取、寫入遮罩控制、vsize類型操作
1120‧‧‧記憶體存取
1127‧‧‧記憶體存取、寫入遮罩控制
1140‧‧‧格式欄位
1142‧‧‧基礎操作欄位
1144‧‧‧暫存器指標欄位
1146‧‧‧修飾符欄位
1150‧‧‧擴增操作欄位
1152‧‧‧阿爾發欄位
1152A‧‧‧RS欄位
1152A.1‧‧‧捨入
1152A.2‧‧‧資料轉變
1152B‧‧‧逐出暗示欄位
1152B.1‧‧‧暫時
1152B.2‧‧‧非暫時
1154‧‧‧貝他欄位
1154A‧‧‧捨入控制欄位
1154B‧‧‧資料轉變欄位
1154C‧‧‧資料調處欄位
1156‧‧‧SAE欄位
1157A‧‧‧RL欄位
1157A.1‧‧‧捨入
1157A.2‧‧‧向量長度(VSIZE)
1157B‧‧‧廣播欄位
1158‧‧‧捨入操作控制欄位
1159A‧‧‧捨入操作欄位
1159B‧‧‧向量長度欄位
1160‧‧‧比率欄位
1162A‧‧‧置換欄位
1162B‧‧‧置換因數欄位
1164‧‧‧資料元件寬度欄位
1168‧‧‧類別欄位
1168A‧‧‧類別A
1168B‧‧‧類別B
1170‧‧‧寫入遮罩欄位
1172‧‧‧即刻欄位
1174‧‧‧全運算碼欄位
1200‧‧‧特定向量友善指令格式
1202‧‧‧EVEX前綴
1205‧‧‧REX欄位
1210‧‧‧REX’欄位
1215‧‧‧運算碼映圖欄位
1220‧‧‧VVVV欄位
1225‧‧‧前綴編碼欄位
1230‧‧‧真實運算碼欄位
1240‧‧‧Mod R/M位元組
1242‧‧‧MOD欄位
1244‧‧‧Reg欄位
1246‧‧‧R/M欄位
1254‧‧‧SIB.xxx
1256‧‧‧SIB.bbb
1300‧‧‧暫存器架構
1310‧‧‧向量暫存器
1315‧‧‧寫入遮罩暫存器
1325‧‧‧通用暫存器
1345‧‧‧純量浮點堆疊暫存器檔案
1350‧‧‧MMX緊縮整數平坦暫存器檔案
1400‧‧‧指令解碼器
1402‧‧‧晶粒上互連網路
1404‧‧‧第二階(L2)快取之局部子集
1406‧‧‧L1快取
1406A‧‧‧L1資料快取
1408‧‧‧純量單元
1410‧‧‧向量單元
1412‧‧‧純量暫存器
1414‧‧‧向量暫存器
1420‧‧‧拌和單元
1422A-B‧‧‧數字轉換單元
1424‧‧‧複製單元
1426‧‧‧寫入遮罩暫存器
1428‧‧‧16寬的ALU
圖1A為一方塊圖，其說明依據本發明之實施例的範例依序的管線及範例暫存器重新命名的、失序的發出/執行管線兩者；圖1B為一方塊圖，其說明依據本發明之實施例的處理器中所包括的範例依序的架構核心及範例暫存器重新命名的、失序的發出/執行架構核心兩者；圖2為依據本發明之實施例的具有集成記憶體控制器和圖形之單核心處理器及多核心處理器的方塊圖；圖3顯示依據本發明之一實施例的系統之方塊圖；圖4顯示依據本發明之一實施例的第二系統之方塊圖；圖5顯示依據本發明之一實施例的第三系統之方塊圖；圖6顯示依據本發明之一實施例的晶片上系統(SoC)之方塊圖；圖7為方塊圖，其對比軟體指令轉換器之使用，以將來源指令集中之二元指令轉換為目標指令集中之二元指令，依據本發明之實施例；圖8顯示一種依據本發明之一實施例以履行混洗操作 之設備；圖9顯示一種依據本發明之另一實施例以履行混洗操作之設備；圖10顯示一種依據本發明之一實施例以履行混洗操作之方法；圖11A及11B為方塊圖，其說明依據本發明之實施例的一般性向量友善指令格式及其指令模板(template)；圖12A-D為方塊圖，其說明依據本發明之實施例的範例特定向量友善指令格式；及圖13為依據本發明之一實施例的暫存器架構之方塊圖；圖14A為依據本發明之實施例的單一處理器核心之方塊圖，連同其連接至晶粒上互連網路且具有第二階(L2)快取之其局部子集；及圖14B為依據本發明之實施例的圖14A中之處理器核心的部分之擴充視圖。
100‧‧‧處理器管線
102‧‧‧提取級
104‧‧‧長度解碼級
106‧‧‧解碼級
108‧‧‧配置級
110‧‧‧重新命名級
112‧‧‧排程級
114‧‧‧暫存器讀取/記憶體讀取級
116‧‧‧執行級
118‧‧‧寫回/記憶體寫入級
122‧‧‧異常處置級
124‧‧‧確定級
130‧‧‧前端單元
132‧‧‧分支預測單元
134‧‧‧指令快取單元
136‧‧‧指令翻譯旁看緩衝器(TLB)
138‧‧‧指令提取單元
140‧‧‧解碼單元
150‧‧‧執行引擎單元
152‧‧‧重新命名/配置器單元
154‧‧‧收回單元
156‧‧‧排程器單元
158‧‧‧實體暫存器檔案單元
160‧‧‧執行叢集
162‧‧‧執行單元
164‧‧‧記憶體存取單元
170‧‧‧記憶體單元
172‧‧‧資料TLB單元
174‧‧‧資料快取單元
176‧‧‧第二階(L2)快取單元
190‧‧‧處理器核心

Claims (18)

  1. 一種執行一或更多指令以履行下列操作之處理器：讀取遮罩資料結構中所儲存之各遮罩位元，該遮罩資料結構含有與目的地暫存器之資料元件相關的遮罩位元，該等值可用於判定遮蔽操作或是混洗操作是否應被履行於第一來源暫存器及第二來源暫存器內所儲存之資料元件上；針對該目的地暫存器之各資料元件，假如與該資料元件相關之遮罩位元指示其應履行混洗操作，則將來自該第一來源暫存器及該第二來源暫存器之資料元件混洗至該目的地暫存器內之該指定資料元件；及假如該遮罩位元指示其應履行遮蔽操作，則針對該目的地暫存器之該資料元件履行一指定的遮蔽操作，其中該指定的遮蔽操作包含將該目的地暫存器中之該資料元件的位元設為均等於零。
  2. 如申請專利範圍第1項之處理器，其中該指定的遮蔽操作更包含維持先前儲存於該目的地暫存器中之該資料元件中的現存值。
  3. 如申請專利範圍第1項之處理器，其中該目的地暫存器中之各資料元件包含128位元之資料。
  4. 如申請專利範圍第3項之處理器，其中該第一及第二來源暫存器中之各資料元件包含128位元之資料。
  5. 一種用於混洗浮點或整數值的方法，包含：：讀取遮罩資料結構中所儲存之各遮罩位元，該遮罩資 料結構含有與目的地暫存器之資料元件相關的遮罩位元，該等值可用於判定遮蔽操作或是混洗操作是否應被履行於第一來源暫存器及第二來源暫存器內所儲存之資料元件上；針對該目的地暫存器之各資料元件，假如與該資料元件相關之遮罩位元指示其應履行混洗操作，則將來自該第一來源暫存器及該第二來源暫存器之資料元件混洗至該目的地暫存器內之該指定資料元件；及假如該遮罩位元指示其應履行遮蔽操作，則針對該目的地暫存器之該資料元件履行一指定的遮蔽操作，其中該指定的遮蔽操作包含將該目的地暫存器中之該資料元件的位元設為均等於零。
  6. 如申請專利範圍第5項之方法，其中該指定的遮蔽操作更包含維持先前儲存於該目的地暫存器中之該資料元件中的現存值。
  7. 如申請專利範圍第5項之方法，其中該目的地暫存器中之各資料元件包含128位元之資料。
  8. 如申請專利範圍第7項之方法，其中該第一及第二來源暫存器中之各資料元件包含128位元之資料。
  9. 一種處理器，包含：讀取機構，用以讀取遮罩資料結構中所儲存之各遮罩位元，該遮罩資料結構含有與目的地暫存器之資料元件相關的遮罩位元，該等值可用於判定遮蔽操作或是混洗操作是否應被履行於第一來源暫存器及第二來源暫存器內所儲 存之資料元件上；混洗機構，用以將來自該第一來源暫存器及該第二來源暫存器之資料元件混洗至該目的地暫存器內之指定資料元件，其中，針對該目的地暫存器之各資料元件，假如與該資料元件相關之遮罩位元指示其應履行混洗操作，則混洗資料元件；其中假如該遮罩位元指示其應履行遮蔽操作，則針對該目的地暫存器之該資料元件履行一指定的遮蔽操作，其中該指定的遮蔽操作包含將該目的地暫存器中之該資料元件的位元設為均等於零。
  10. 如申請專利範圍第9項之處理器，其中該指定的遮蔽操作更包含維持先前儲存於該目的地暫存器中之該資料元件中的現存值。
  11. 如申請專利範圍第9項之處理器，其中該目的地暫存器中之各資料元件包含128位元之資料。
  12. 如申請專利範圍第11項之處理器，其中該第一及第二來源暫存器中之各資料元件包含128位元之資料。
  13. 一種電腦系統，包含：：記憶體，用以儲存程式指令及資料；處理器，用以執行一或更多該些程式指令來履行下列操作：讀取遮罩資料結構中所儲存之各遮罩位元，該遮罩資料結構含有與目的地暫存器之資料元件相關的遮罩位元，該等值可用於判定遮蔽操作或是混洗操作是否應被履行於第一來源暫存器及第二來源暫存器內所儲存之資料元件 上；針對該目的地暫存器之各資料元件，假如與該資料元件相關之遮罩位元指示其應履行混洗操作，則將來自該第一來源暫存器及該第二來源暫存器之資料元件混洗至該目的地暫存器內之該指定資料元件；及假如該遮罩位元指示其應履行遮蔽操作，則針對該目的地暫存器之該資料元件履行一指定的遮蔽操作，其中該指定的遮蔽操作包含將該目的地暫存器中之該資料元件的位元設為均等於零。
  14. 如申請專利範圍第13項之系統，其中該指定的遮蔽操作更包含維持先前儲存於該目的地暫存器中之該資料元件中的現存值。
  15. 如申請專利範圍第13項之系統，其中該目的地暫存器中之各資料元件包含128位元之資料。
  16. 如申請專利範圍第15項之系統，其中該第一及第二來源暫存器中之各資料元件包含128位元之資料。
  17. 如申請專利範圍第13項之系統，進一步包含：顯示配接器，用以回應於藉由該處理器之程式碼的執行而輸出圖形影像。
  18. 如申請專利範圍第17項之系統，進一步包含：使用者輸入介面，用以接收來自使用者輸入裝置之控制信號，該處理器係回應於該些控制信號而執行程式碼。
TW101148089A 2011-12-23 2012-12-18 混洗浮點或整數值的裝置與方法 TWI483183B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067087 WO2013095610A1 (en) 2011-12-23 2011-12-23 Apparatus and method for shuffling floating point or integer values

Publications (2)

Publication Number Publication Date
TW201344567A TW201344567A (zh) 2013-11-01
TWI483183B true TWI483183B (zh) 2015-05-01

Family

ID=48669251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148089A TWI483183B (zh) 2011-12-23 2012-12-18 混洗浮點或整數值的裝置與方法

Country Status (4)

Country Link
US (1) US9524168B2 (zh)
CN (3) CN104025040B (zh)
TW (1) TWI483183B (zh)
WO (1) WO2013095610A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9563425B2 (en) * 2012-11-28 2017-02-07 Intel Corporation Instruction and logic to provide pushing buffer copy and store functionality
US9823925B2 (en) * 2014-03-28 2017-11-21 Intel Corporation Instruction and logic for a logical move in an out-of-order processor
EP3001307B1 (en) 2014-09-25 2019-11-13 Intel Corporation Bit shuffle processors, methods, systems, and instructions
US10942744B2 (en) 2014-12-24 2021-03-09 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US20160188333A1 (en) * 2014-12-27 2016-06-30 Intel Coporation Method and apparatus for compressing a mask value
US10296489B2 (en) * 2014-12-27 2019-05-21 Intel Corporation Method and apparatus for performing a vector bit shuffle
US10296334B2 (en) * 2014-12-27 2019-05-21 Intel Corporation Method and apparatus for performing a vector bit gather
US10503502B2 (en) 2015-09-25 2019-12-10 Intel Corporation Data element rearrangement, processors, methods, systems, and instructions
US10423411B2 (en) * 2015-09-26 2019-09-24 Intel Corporation Data element comparison processors, methods, systems, and instructions
US20170192781A1 (en) * 2015-12-30 2017-07-06 Robert Valentine Systems, Apparatuses, and Methods for Strided Loads
US20170192783A1 (en) * 2015-12-30 2017-07-06 Elmoustapha Ould-Ahmed-Vall Systems, Apparatuses, and Methods for Stride Load
US10296342B2 (en) * 2016-07-02 2019-05-21 Intel Corporation Systems, apparatuses, and methods for cumulative summation
KR102659495B1 (ko) * 2016-12-02 2024-04-22 삼성전자주식회사 벡터 프로세서 및 그 제어 방법
US9959247B1 (en) 2017-02-17 2018-05-01 Google Llc Permuting in a matrix-vector processor
US10417731B2 (en) * 2017-04-24 2019-09-17 Intel Corporation Compute optimization mechanism for deep neural networks
US10474458B2 (en) * 2017-04-28 2019-11-12 Intel Corporation Instructions and logic to perform floating-point and integer operations for machine learning
US10755469B2 (en) * 2018-12-28 2020-08-25 Intel Corporation Apparatus and method for ray tracing instruction processing and execution
CN112631596B (zh) * 2019-10-09 2024-09-10 安徽寒武纪信息科技有限公司 混洗方法及计算装置
CN112764810B (zh) * 2021-01-20 2022-09-20 重庆邮电大学 一种应用于处理器的寄存器控制simd指令扩展方法
CN114297138B (zh) * 2021-12-10 2023-12-26 龙芯中科技术股份有限公司 向量混洗方法、处理器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW356540B (en) * 1996-10-18 1999-04-21 Samsung Electronics Co Ltd Method for operating a computer program on a computer readable media for execution by a vector processor and by a dual multiprocessor including a vector processor and a RISC processor
US20040054877A1 (en) * 2001-10-29 2004-03-18 Macy William W. Method and apparatus for shuffling data
US7155601B2 (en) * 2001-02-14 2006-12-26 Intel Corporation Multi-element operand sub-portion shuffle instruction execution
US7739319B2 (en) * 2001-10-29 2010-06-15 Intel Corporation Method and apparatus for parallel table lookup using SIMD instructions
TW201140434A (en) * 2009-12-22 2011-11-16 Intel Corp Gathering and scattering multiple data elements

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345380B (zh) * 1995-08-31 2016-05-18 英特尔公司 控制移位分组数据的位校正的装置
US5991531A (en) * 1997-02-24 1999-11-23 Samsung Electronics Co., Ltd. Scalable width vector processor architecture for efficient emulation
WO2001089098A2 (en) * 2000-05-05 2001-11-22 Lee Ruby B A method and system for performing permutations with bit permutation instructions
US7237097B2 (en) * 2001-02-21 2007-06-26 Mips Technologies, Inc. Partial bitwise permutations
US7392368B2 (en) * 2002-08-09 2008-06-24 Marvell International Ltd. Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements
CN100483402C (zh) * 2002-08-28 2009-04-29 思科系统公司 用于执行高速上下文检索和数据模式特征描述的可编程规则处理设备
US7464254B2 (en) * 2003-01-09 2008-12-09 Cisco Technology, Inc. Programmable processor apparatus integrating dedicated search registers and dedicated state machine registers with associated execution hardware to support rapid application of rulesets to data
US7921263B2 (en) * 2006-12-22 2011-04-05 Broadcom Corporation System and method for performing masked store operations in a processor
US20080162522A1 (en) * 2006-12-29 2008-07-03 Guei-Yuan Lueh Methods and apparatuses for compaction and/or decompaction
US9529592B2 (en) * 2007-12-27 2016-12-27 Intel Corporation Vector mask memory access instructions to perform individual and sequential memory access operations if an exception occurs during a full width memory access operation
US8909901B2 (en) * 2007-12-28 2014-12-09 Intel Corporation Permute operations with flexible zero control
US7865698B1 (en) * 2008-03-27 2011-01-04 Xilinix, Inc. Decode mode for an auxiliary processor unit controller in which an opcode is partially masked such that a configuration register defines a plurality of user defined instructions
US8051226B2 (en) * 2008-06-13 2011-11-01 Freescale Semiconductor, Inc. Circular buffer support in a single instruction multiple data (SIMD) data processor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW356540B (en) * 1996-10-18 1999-04-21 Samsung Electronics Co Ltd Method for operating a computer program on a computer readable media for execution by a vector processor and by a dual multiprocessor including a vector processor and a RISC processor
US7155601B2 (en) * 2001-02-14 2006-12-26 Intel Corporation Multi-element operand sub-portion shuffle instruction execution
US20040054877A1 (en) * 2001-10-29 2004-03-18 Macy William W. Method and apparatus for shuffling data
US7739319B2 (en) * 2001-10-29 2010-06-15 Intel Corporation Method and apparatus for parallel table lookup using SIMD instructions
US20110029759A1 (en) * 2001-10-29 2011-02-03 Macy Jr William W Method and apparatus for shuffling data
TW201140434A (en) * 2009-12-22 2011-11-16 Intel Corp Gathering and scattering multiple data elements

Also Published As

Publication number Publication date
CN104025040A (zh) 2014-09-03
CN114721721A (zh) 2022-07-08
WO2013095610A1 (en) 2013-06-27
CN107741861A (zh) 2018-02-27
TW201344567A (zh) 2013-11-01
US9524168B2 (en) 2016-12-20
US20130318328A1 (en) 2013-11-28
CN104025040B (zh) 2017-11-21
CN107741861B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
TWI483183B (zh) 混洗浮點或整數值的裝置與方法
TWI517039B (zh) 用以對緊縮資料執行差異解碼之系統，設備，及方法
TWI582690B (zh) 用於滑動視窗資料存取之設備及方法
TWI475480B (zh) 向量頻率壓縮指令
TWI559220B (zh) 用於向量運算與累加的裝置及方法
TWI524266B (zh) 用以偵測向量暫存器內相等元素之裝置及方法
CN107562444B (zh) 合并相邻的聚集/分散操作
TWI515650B (zh) 用於遮罩暫存器擴充操作之設備及方法
TWI617976B (zh) 用以處理位元流之處理器為基的設備及方法
TWI517041B (zh) 有條件的傳播在單一指令多重資料／向量執行中之評估值的裝置與方法
TWI501147B (zh) 用於從通用暫存器至向量暫存器的廣播之裝置及方法
TWI489383B (zh) 遮蔽排列指令的裝置及方法
TWI473015B (zh) 執行向量頻率擴展指令之方法、處理器核心以及製品
TWI663545B (zh) 執行置換運算的處理器
TWI498815B (zh) 用以響應於單一指令而執行橫向部分和之系統、裝置及方法
TWI575451B (zh) 用於遮罩及向量暫存器之間的可變擴充的方法及裝置
TWI637317B (zh) 用於將遮罩擴充為遮罩值之向量的處理器、方法、系統及裝置
TWI482086B (zh) 用以於緊縮資料元件上執行差分編碼之系統、裝置及方法
WO2013095616A1 (en) Apparatus and method for selecting elements of a vector computation
TWI470541B (zh) 用於滑動視窗資料收集之設備及方法
TWI617977B (zh) 用於執行自旋迴路跳位的裝置及方法
TW201730756A (zh) 用於從鏈結結構取回元件的設備和方法