TWI478051B - 亂數產生裝置 - Google Patents

Description

亂數產生裝置

本發明有關於一種亂數產生裝置，且特別是有關於一種藉由回授來將所產生的亂數訊號呈現白雜訊特性的亂數產生裝置。

請參照圖1A，圖1A係繪示依據習知之亂數產生裝置的一功能方塊圖。如圖1A所示，習知之亂數產生裝置9主要包括高頻產生器90、低頻產生器92以及D型正反器94。在實際的操作中，D型正反器94所產生的亂數訊號RN係透過低頻產生器92所產生的時脈訊號CLK來讀取由高頻產生器90所產生的高頻訊號noise而產生。然而，低頻產生器92所產生的時脈訊號CLK係為一種穩定的低頻訊號，因此高頻訊號noise的特性將決定亂數訊號RN的特性。

為了可以產生一組具有晶片對晶片(die-to-die)之差異性的亂數訊號RN，請參照圖1B，圖1B係繪示依據習知之亂數產生裝置的另一功能方塊圖。如圖1B所示，習知之亂數產生裝置9’包括高頻產生器90、第一低頻產生器96、第二低頻產生器92、D型正反器94以及混合器98。此亂數產生裝置9’透過混合器98，來將高頻產生器90所產生的高頻訊號H_noise與第一低頻產生器96所產生的低頻訊號L_noise進行混合，而據以產生混合訊號Mix_noise。接著，D型正反器94透過第二低頻產生器92所產生的時脈訊號CLK來讀取混合訊號Mix_noise，並由其輸出端輸出亂 數訊號RN。

請參照圖2A與圖2B，圖2A係繪示依據圖1B之亂數產生裝置之混合訊號的頻譜示意圖；圖2B係繪示依據圖1B之亂數產生裝置之亂數訊號的頻譜示意圖。如圖2A與圖2B所示，混合訊號Mix_noise的頻譜仍然具有一定的規律性，而使得亂數訊號RN的頻譜也將呈現變化很少的規律性。因此，藉由習知之亂數產生裝置9’所產生的亂數訊號RN雖然可以達到晶片對晶片之差異的要求，但仍無法使亂數訊號RN呈現白雜訊的特性以及時間對時間(time-to-time)之差異的要求。

本發明在於提供一種亂數產生裝置，此亂數產生裝置透過將亂數訊號回授至輸入端之機制，據以使得亂數訊號具有白雜訊的特性。

本發明實施例提供一種亂數產生裝置，此亂數產生裝置包括第一頻率產生電路、第二頻率產生電路以及正反器。第一頻率產生電路依據由第一頻率產生電路的輸入端所輸入之訊號產生第一頻率訊號，並由第一頻率產生電路的輸出端輸出第一頻率訊號。第二頻率產生電路產生並輸出時脈訊號。正反器具有資料輸入端、時脈輸入端以及資料輸出端，其中資料輸入端與時脈輸入端分別電性連接第一頻率產生電路的輸出端與第二頻率產生電路。正反器依據第一頻率訊號與時脈訊號，據以由資料輸出端輸出亂數訊號，並將亂數訊號回授至第一頻率產生電路的輸入端，據以改變第一頻率訊號的頻率。其中，第一頻率訊號的頻率 高於時脈訊號的頻率。

綜上所述，本發明實施例提供一種亂數產生裝置，此亂數產生裝置藉由將輸出的亂數訊號回授至輸入端之機制，使得之後所產生的亂數訊號不相關於先前所產生的亂數訊號，據以使得亂數產生裝置所產生的亂數訊號呈現白雜訊的特性。藉此，本發明之亂數產生裝置可以使已被人為刻意控制下的外在環境因子(例如電壓與溫度)都能產生不同的亂數訊號。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

請參照圖3，圖3係繪示依據本發明之一實施例之亂數產生裝置的功能方塊圖。如圖3所示，亂數產生裝置1主要包括有一第一頻率產生電路10、一第二頻率產生電路12以及一正反器14。於本發明實施例中，正反器14具有一資料輸入端、一時脈輸入端以及一資料輸出端，其中正反器14的資料輸入端與資料輸出端分別電性連接第一頻率產生電路10的輸出端與輸入端，而正反器14的時脈輸入端則是電性連接第二頻率產生電路12。以下分別就亂數產生裝置1的各部元件作詳細的說明。

第一頻率產生電路10依據由第一頻率產生電路10的輸入端所輸入之訊號(即亂數訊號RN)產生第一頻率 訊號F1，並由第一頻率產生電路10的輸出端輸出第一頻率訊號F1。於實務上，第一頻率產生電路10為一種輸出頻率不穩定(unstable)的高頻產生電路。

第二頻率產生電路12用以產生並輸出時脈訊號CLK。於實務上，第二頻率產生電路12為一種輸出頻率穩定(stable)的低頻產生電路，此種穩定的低頻信號一般是由微控制器(microcontroller unit，MCU)經除頻而獲得，但不以此為限。

值得注意的是，第一頻率產生電路10所產生的第一頻率訊號F1的頻率必須高於第二頻率產生電路12所產生的時脈訊號CLK的頻率，但本發明在此不加以限制第一頻率訊號F1以及時脈訊號CLK的使用頻段。舉例來說，其使用頻段的範圍可以為30KHz~300KHz的低頻頻段、300KHz~3MHz的中頻頻段或是3MHz~30MHz的高頻頻段。當然，於所屬技術領域具通常知識者更可以視情況，而使用3KHz~30KHz的甚低頻頻段至3GHz~30GHz的超高頻頻段，只要第一頻率訊號F1的頻率高於時脈訊號CLK的頻率即為本發明所欲保護之範圍。

正反器(flip-flop，亦稱觸發器或雙穩態多諧振盪器)14依據第一頻率訊號F1與時脈訊號CLK，據以由正反器14的資料輸出端輸出亂數訊號RN，並在輸出亂數訊號RN後將亂數訊號RN回授(feedback，亦稱反饋或回饋)至第一頻率產生電路10的輸入端，據以改變第一頻率訊號F1的頻率。於實務上，正反器14可以為一種D型正反器、RS型正反器、T型正反器或是JK型正反器 ，本發明在此不加以限制。

在實際的操作中，亂數訊號RN回授至第一頻率產生電路10的傳輸路徑為一種正回授路徑。換句話說，本發明之亂數產生裝置1係藉由正回授之方式，使得由亂數產生裝置1所產生的亂數訊號RN會影響到第一頻率產生電路10所產生的第一頻率訊號F1，而造成亂數訊號RN的變動持續加大，進而使得亂數訊號RN呈現白雜訊(white noise)之特性。更詳細來說，當經由回授所產生的亂數訊號RN為白雜訊時，則在亂數訊號RN的任意兩相異時間點進行取樣，其樣本會彼此不相關(即自相關係數為零)。

請參照圖4，圖4係繪示依據本發明之亂數產生裝置之第一頻率產生電路的功能方塊圖。如圖4所示，第一頻率產生電路10更包括一第一頻率產生器100、一第二頻率產生器102以及一第一混合器104，其中第一頻率產生器100與第二頻率產生器102透過第一混合器104而電性連接於正反器14的資料輸入端。

更詳細來說，第一頻率產生器100電性連接於正反器14的資料輸出端與第一混合器104的其中之一輸入端之間，而第一混合器104的另一輸入端則是電性連接第二頻率產生器102，並使第一混合器104的輸出端電性連接至正反器14的資料輸入端。

第一頻率產生器100用以接收並選擇性地儲存指示為一的亂數訊號RN或是指示為零的亂數訊號RN，並依據所儲存的亂數訊號RN產生並輸出第二頻率訊號F2。舉例來說，若系統預設第一頻率產生器100儲存指示為 一的亂數訊號RN，則此第一頻率產生器100即會忽略(即不儲存)指示為零的亂數訊號RN，藉此使得所產生的第二頻率訊號F2僅與指示為一的亂數訊號RN有關，進而拉大與正反器14的資料輸出端所輸出的亂數訊號RN之間的差異。

此外，本發明在此不加以限制第一頻率產生器100其所儲存資料的來源以及儲存的形式或是數量。換句話說，第一頻率產生器100所儲存的資料可以為一種電壓型式之資料或是數位碼型式之資料。

第二頻率產生器102用以產生並輸出第三頻率訊號F3，本發明在此不加以限制其第三頻率訊號F3的產生方式以及來源。

第一混合器(mixer，亦稱混波器或混頻器)104用以混合第二頻率訊號F2與第三頻率訊號F3，以產生第一頻率訊號F1。此外，雖然圖4所示的第一混合器104僅係將第二頻率訊號F2與第三頻率訊號F3進行混合，但本發明在此不加以限制第一混合器104的可混合的訊號數量，換句話說，第一混合器104的輸入端至少可以接收第二頻率訊號F2與第三頻率訊號F3，以產生第一頻率訊號F1。

於實務上，第一混合器104為一種邏輯閘電路，舉例來說，第一混合器104可以是互斥或(XOR)閘、反互斥或(XNOR)閘或是其他邏輯閘，本發明在此不加以限制。值得注意的是，本發明之第一頻率產生器100亦可以分別儲存指示為一的亂數訊號RN以及指示為零的亂數訊號RN。

請一併參照圖4與圖5A，圖5A係繪示依據本發明之第一頻率產生器的一細部功能方塊圖。如圖5A所示，第一頻率產生器100包括有一第一積分單元1000、一第二積分單元1002、一第二混合器1004、一第一電容C1以及一第二電容C2，其中第一積分單元1000與第二積分單元1002的輸入端皆電性連接於正反器14的資料輸出端，第一積分單元1000與第二積分單元1002的輸出端電性連接於第二混合器1004的輸入端，而第一電容C1以及第二電容C2則是分別電性連接於第一積分單元1000與第二混合器1004之間以及第二積分單元1002與第二混合器1004之間。此外，由於第二混合器1004的作動類似於上述的第一混合器104，故不再贅述。

第一積分單元1000用以響應於指示為一的亂數訊號RN，而產生第一電壓訊號V1，而第二積分單元1002則是用以響應於指示為零的亂數訊號RN，而產生第二電壓訊號V2。更詳細來說，第一積分單元1000以及第二積分單元1002分別用以將指示為一的亂數訊號RN以及指示為零的亂數訊號RN進行積分，並將積分後的兩組數值分別轉換成電壓，並將其儲存於第一電容C1以及第二電容C2中。

第一電容C1用以儲存於第一頻率產生器100禁能(disable)時的第一電壓訊號V1所指示之電能，以提供下一次該第一頻率產生器100致能(enable)時輸入第二混合器1004的起始頻率；而第二電容C2用以儲存於第一頻率產生器100禁能時的第二電壓訊號V2所指示之電能，以提供下一次第一頻率產生器100致能時輸入第二 混合器1004的起始頻率。換句話說，由於第一頻率產生器100每一次禁能時，第一電容C1以及第二電容C2都會記錄上一次儲存的電壓，使得第一頻率產生器100於下一次致能時都會有不同的起始頻率，藉此每一次第一頻率產生器100所產生的第二頻率訊號F2皆會不相同。

為了更加清楚地揭露第一積分單元1000以及第二積分單元1002的內部電路設計，請參照圖6A與圖6B，圖6A係繪示依據本發明之第一積分單元的電路示意圖；圖6B係繪示依據本發明之第二積分單元的電路示意圖。如圖6A與圖6B所示，第一積分單元1000與第二積分單元1002皆包括有一個D型正反器FF1、一個反向器(inverter)I1以及四個金氧半場效電晶體(metal oxide semiconductor field effect transistor，MOSFET，亦稱金屬氧化物半導體場效電晶體)M1、M2、M3與M4，透過其組合連接而形成第一積分單元1000與第二積分單元1002。

藉此，使得第一積分單元1000可以只讀取指示為一的亂數訊號RN，而第二積分單元1002則是可以只讀取指示為零的亂數訊號RN。接著，第一積分單元1000以及第二積分單元1002依據讀取到的亂數訊號RN經累加減，而分別產生第一電壓訊號V1與第二電壓訊號V2，並將其以能量的形式儲存至第一電容C1以及第二電容C2中。值得注意的是，圖6A與圖6B所繪示的第一積分單元1000與第二積分單元1002僅是其中一種電路實施方式，並非用以限制本發明之第一積分單元1000 與第二積分單元1002，於所屬技術領域具有通常知識者可以依據實際的使用需求而逕行設計出合理的電路實施方式。

此外，本發明在此亦不限制第一頻率產生器100的實際實施方式。請參照圖5B，圖5B係繪示依據本發明之第一頻率產生器的另一細部功能方塊圖。如圖5B所示，第一頻率產生器100包括有一第一微分單元1000’、一第二微分單元1002’、一第二混合器1004、一第一電感L1以及一第二電感L2。值得注意的是，第一微分單元1000’以及第二微分單元1002’中更可以分別具有一種控制第一電感L1以及第二電感L2儲存或釋放能量的開關元件(未繪示於圖5B)，而其餘圖5B內部元件的相關作動皆類似於上述對於圖5A之敘述，故不再贅述。

請參照圖5C，圖5C係繪示依據本發明之第二頻率產生器的一細部功能方塊圖。如圖5C所示，第二頻率產生器102主要包括有一第一頻率產生單元1020、一第二頻率產生單元1022以及一第三混合器1024，其中第一頻率產生單元1020與第二頻率產生單元1022分別電性連接於第三混合器1024的輸入端，而第三混合器1024的輸出端則是電性連接第一混合器104的其中之一輸入端。

第一頻率產生單元1020用以產生並輸出第四頻率訊號F4，第二頻率產生單元1022用以產生並輸出第五頻率訊號F5。一般來說，第四頻率訊號F4的頻率高於第五頻率訊號F5的頻率，但本發明在此不加以限制第 四頻率訊號F4與第五頻率訊號F5其頻率所使用頻段的範圍以及來源。第三混合器1024依據所接收到的第四頻率訊號F4以及第五頻率訊號F5產生第三頻率訊號F3。

因此，若以圖4為基礎，並將圖5A中的第一頻率產生器100與圖5C中的第二頻率產生器102分別帶入圖4時，可形成一種累積式電容記憶正回授亂數產生裝置，上述之累積式電容記憶正回授亂數產生裝置透過正回授機制，而可以使輸出的亂數訊號RN呈現白雜訊的特性，請參照圖7A與圖7B，圖7A係繪示依據本發明之亂數產生裝置之第一頻率訊號的頻譜示意圖；圖7B係繪示依據本發明之亂數產生裝置之亂數訊號的頻譜示意圖。

如圖7A與圖7B所示，可以明顯的觀察到，第一頻率訊號F1以及亂數訊號RN已不再呈現穩定頻率變化之特性，換句話說，經由正回授所產生的第一頻率訊號F1的頻譜已呈現白雜訊之特性，據以使得由正反器14所輸出的亂數訊號RN亦呈現白雜訊之特性。

此外，累積式電容記憶正回授亂數產生裝置透過累積式的電容記憶之設計，使得第一頻率產生器100於每一次致能時都會有不同的起始頻率，藉此使得所產生的亂數訊號RN具有時間對時間(time-to-time)差異的優點。

除此之外，本發明之亂數產生裝置1更可以於每一次電力開啟時，讀取於電源升壓時間(power rise time)中的資料，以儲存不同的初始電壓於第一電容C1以及第 二電容C2中，或是於第一電感L1以及第二電感L2中。

綜上所述，本發明實施例提供一種亂數產生裝置，此亂數產生裝置藉由將輸出的亂數訊號回授至輸入端之機制，使得之後所產生的亂數訊號不相關於先前所產生的亂數訊號，據以使得亂數產生裝置所產生的亂數訊號呈現白雜訊的特性。此外，本發明之亂數產生裝置更藉由電容來記憶電壓之機制，使得每一次亂數產生裝置致能時都會有不同的起始頻率，據以使得亂數產生裝置所產生的亂數訊號具有時間對時間(time-to-time)差異的優點。藉此，本發明之亂數產生裝置可以使已被人為刻意控制下的外在環境因子(例如電壓與溫度)都能產生不同的亂數訊號，且因為電路實施方式簡單，十分具有實用性。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

1、9、9’‧‧‧亂數產生裝置

10‧‧‧第一頻率產生電路

100‧‧‧第一頻率產生器

1000‧‧‧第一積分單元

1002‧‧‧第二積分單元

1000’‧‧‧第一微分單元

1002’‧‧‧第二微分單元

1004‧‧‧第二混合器

102‧‧‧第二頻率產生器

1020‧‧‧第一頻率產生單元

1022‧‧‧第二頻率產生單元

1024‧‧‧第三混合器

104‧‧‧第一混合器

12‧‧‧第二頻率產生電路

14‧‧‧正反器

90‧‧‧高頻產生器

92、96‧‧‧低頻產生器

94、FF1‧‧‧D型正反器

98‧‧‧混合器

noise、H_noise‧‧‧高頻訊號

L_noise‧‧‧低頻訊號

Mix_noise‧‧‧混合訊號

F1~F5‧‧‧頻率訊號

CLK‧‧‧時脈訊號

RN‧‧‧亂數訊號

V1、V2、V1’、V2’‧‧‧電壓訊號

C1、C2‧‧‧電容

L1、L2‧‧‧電感

I1‧‧‧反向器

M1~M4‧‧‧金氧半場效電晶體

圖1A係繪示依據習知之亂數產生裝置的一功能方塊圖。

圖1B係繪示依據習知之亂數產生裝置的另一功能方塊圖。

圖2A係繪示依據圖1B之亂數產生裝置之混合訊號的頻譜示意圖。

圖2B係繪示依據圖1B之亂數產生裝置之亂數訊號的頻譜示意圖。

圖3係繪示依據本發明之一實施例之亂數產生裝置的功能方塊圖。

圖4係繪示依據本發明之亂數產生裝置之第一頻率產生電路的功能方塊圖。

圖5A係繪示依據本發明之第一頻率產生器的一細部功能方塊圖。

圖5B係繪示依據本發明之第一頻率產生器的另一細部功能方塊圖。

圖5C係繪示依據本發明之第二頻率產生器的一細部功能方塊圖。

圖6A係繪示依據本發明之第一積分單元的電路示意圖。

圖6B係繪示依據本發明之第二積分單元的電路示意圖。

圖7A係繪示依據本發明之亂數產生裝置之第一頻率訊號的頻譜示意圖。

圖7B係繪示依據本發明之亂數產生裝置之亂數訊號的頻譜示意圖。

1‧‧‧亂數產生裝置

10‧‧‧第一頻率產生電路

12‧‧‧第二頻率產生電路

14‧‧‧正反器

F1‧‧‧頻率訊號

CLK‧‧‧時脈訊號

RN‧‧‧亂數訊號

Claims (7)

1. 一種亂數產生裝置，包括：一第一頻率產生電路，依據由該第一頻率產生電路的輸入端所輸入之訊號產生一第一頻率訊號，並由該第一頻率產生電路的輸出端輸出該第一頻率訊號；一第二頻率產生電路，產生並輸出一時脈訊號；以及一正反器，具有一資料輸入端、一時脈輸入端與一資料輸出端，該資料輸入端與該時脈輸入端分別電性連接該第一頻率產生電路的輸出端與該第二頻率產生電路，該正反器依據該第一頻率訊號與該時脈訊號，據以由該資料輸出端輸出一亂數訊號，並將該亂數訊號回授至該第一頻率產生電路的輸入端，據以改變該第一頻率訊號的頻率；其中，該第一頻率訊號的頻率高於該時脈訊號的頻率。
2. 如申請專利範圍第1項所述之亂數產生裝置，其中該第一頻率產生電路更包括：一第一頻率產生器，電性連接該資料輸出端，用以接收並選擇性地儲存指示為一的該亂數訊號或指示為零的該亂數訊號，並依據所儲存的該亂數訊號產生並輸出一第二頻率訊號；一第二頻率產生器，產生並輸出一第三頻率訊號；以及一第一混合器，該第一混合器的輸入端至少接收該第二頻率訊號與該第三頻率訊號，以產生該第一頻 率訊號。
3. 如申請專利範圍第2項所述之亂數產生裝置，其中該第一頻率產生器更包括：一第一積分單元，電性連接該資料輸出端，用以響應於指示為一的該亂數訊號，而產生一第一電壓訊號；一第二積分單元，電性連接該資料輸出端，用以響應於指示為零的該亂數訊號，而產生一第二電壓訊號；一第二混合器，該第二混合器的輸入端至少接收該第一電壓訊號與該第二電壓訊號，該第二混合器的輸出端電性連接該第一混合器的其中之一輸入端；一第一電容，電性連接於第一積分單元與該第二混合器之間，用以儲存於該第一頻率產生器禁能時的該第一電壓訊號所指示之電能，以提供下一次該第一頻率產生器致能時輸入該第二混合器的起始頻率；以及一第二電容，電性連接於第二積分單元與該第二混合器之間，用以儲存於該第一頻率產生器禁能時的該第二電壓訊號所指示之電能，以提供下一次該第一頻率產生器致能時輸入該第二混合器的起始頻率。
4. 如申請專利範圍第2項所述之亂數產生裝置，其中該第一頻率產生器更包括：一第一微分單元，電性連接該資料輸出端，用以響應 於指示為一的該亂數訊號，而產生一第一電壓訊號；一第二微分單元，電性連接該資料輸出端，用以響應於指示為零的該亂數訊號，而產生一第二電壓訊號；一第二混合器，該第二混合器的輸入端至少接收該第一電壓訊號與該第二電壓訊號，該第二混合器的輸出端電性連接該第一混合器的其中之一輸入端；一第一電感，電性連接於第一微分單元與該第二混合器之間，用以儲存於該亂數產生裝置禁能時的該第一電壓訊號所指示之電能，以提供下一次該亂數產生裝置致能時的起始頻率；以及一第二電感，電性連接於第二微分單元與該第二混合器之間，用以儲存於該亂數產生裝置禁能時的該第二電壓訊號所指示之電能，以提供下一次該亂數產生裝置致能時的起始頻率。
5. 如申請專利範圍第2項所述之亂數產生裝置，其中該第二頻率產生器包括：一第一頻率產生單元，產生並輸出一第四頻率訊號；一第二頻率產生單元，產生並輸出一第五頻率訊號；以及一第三混合器，該第三混合器的輸入端電性連接該第一頻率產生單元與該第二頻率產生單元，而該第三混合器的輸出端電性連接該第一混合器的其中之一輸入端，據以使該第三混合器依據所接收 的該第四頻率訊號與第五頻率訊號產生該第三頻率訊號；其中，該第四頻率訊號的頻率高於該第五頻率訊號的頻率。
6. 如申請專利範圍第1項所述之亂數產生裝置，其中該亂數訊號回授至該第一頻率產生電路的傳輸路徑為正回授路徑。
7. 如申請專利範圍第1項所述之亂數產生裝置，其中經由回授所產生的該亂數訊號為一白雜訊。