TWI475835B - 正交碼矩陣產生方法及正交碼矩陣產生電路 - Google Patents

正交碼矩陣產生方法及正交碼矩陣產生電路 Download PDF

Info

Publication number
TWI475835B
TWI475835B TW101135993A TW101135993A TWI475835B TW I475835 B TWI475835 B TW I475835B TW 101135993 A TW101135993 A TW 101135993A TW 101135993 A TW101135993 A TW 101135993A TW I475835 B TWI475835 B TW I475835B
Authority
TW
Taiwan
Prior art keywords
orthogonal code
code matrix
matrix
target
row
Prior art date
Application number
TW101135993A
Other languages
English (en)
Other versions
TW201414231A (zh
Inventor
Shih Lun Huang
Kai Ming Liu
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW101135993A priority Critical patent/TWI475835B/zh
Priority to US13/733,144 priority patent/US20140095569A1/en
Priority to CN201310313702.0A priority patent/CN103716111A/zh
Publication of TW201414231A publication Critical patent/TW201414231A/zh
Application granted granted Critical
Publication of TWI475835B publication Critical patent/TWI475835B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation
    • H04J13/12—Generation of orthogonal codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

正交碼矩陣產生方法及正交碼矩陣產生電路
本發明所揭露之實施例係相關於正交碼矩陣，尤指一種正交碼矩陣當中每一行(column)元素(element)的總和都彼此相等，或彼此之間具有較小差距的正交碼矩陣產生方法以及相關正交碼矩陣產生電路。
正交碼可應用在許多不同的領域當中，例如在無線通訊領域中的分碼多重存取(Code Division Multiple Access,CDMA)標準，該標準中所採用的正交展頻技術可以使在同一個CDMA通道中所有的用戶能在一個細片(chip)同時存在卻又不會互相干擾。最常見的正交碼是華氏碼(Walsh Codes)，一個長度為n的華氏碼由n×n矩陣所組成，其中n是矩陣的維度，而該矩陣中的每一列之間彼此完全正交且內積為0。然而，習知華氏碼所產生的n×n矩陣中的每一行元素的總合彼此之間會有不同的差距，具體地說，該些差距會隨著矩陣的維度增加而跟著線性放大。例如華氏碼所產生的n×n矩陣中的每一行元素的總合彼此之間的一最大差距會隨著矩陣的維度增加而等比例放大，這樣的差距所引發的不平衡會增加接收器設計的成本以及複雜度，舉例來說，接收端的電容尺寸需要相對應地增加。因此，需要一種創新的正交碼矩陣產生方法以及相關正交碼矩陣產生電路來改善上述問題。
本發明的目的之一在於提供一種正交碼矩陣當中每一行元素的總和都彼此相等，或彼此之間具有較小差距的正交碼矩陣產生方法以及相關正交碼矩陣產生電路，來改善上述問題。
根據本發明的一實施例，揭露一種正交碼矩陣產生方法，其包含有：建立一N×N正交碼矩陣，其中該N×N正交碼矩陣之中任兩列(row)的內積為零，以及每一行之和彼此相等，其中N係為4的冪次方；以及使用該N×N正交碼矩陣為基本單元來建立一目標正交碼矩陣。
根據本發明的另一實施例，揭露一種正交碼矩陣產生電路，其包含有一N×N正交碼矩陣產生器以及一目標正交碼矩陣產生器。該N×N正交碼矩陣產生器係用來建立一N×N正交碼矩陣，其中該N×N正交碼矩陣之中任兩列的內積為零，以及每一行之和彼此相等，其中N係為4的冪次方。該目標正交碼矩陣產生器係用來使用該N×N正交碼矩陣為基本單元來建立一目標正交碼矩陣。
相較於傳統華氏碼矩陣，使用本發明所揭示之N×N正交碼矩陣(例如4×4正交碼矩陣)為基本單元所建立之目標正交碼矩陣中每一行的和之間的差距可以至少減少一半(即減少一半或是減少為0)，如此一來，可以降低接收端的複雜度，例如使用積體電路來實作的一正交訊號接收器的電容器尺寸可以因此而縮小，進而降低了晶片面 積與成本。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第1圖，第1圖為本發明正交碼矩陣產生方法的一示範性實施例的流程圖。倘若大體上可達到相同的結果，並不需要一定遵照第1圖所示之流程中的步驟順序來進行，且第1圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中，此外，第1圖中的某些步驟亦可根據不同實施例或設計需求省略之。該方法包含有以下步驟：步驟100：建立一N×N正交碼矩陣(例如4×4正交碼矩陣)，其中該N×N正交碼矩陣之中任兩列(row)的內積為零，以及每一 行之和彼此相等，其中N係為4的冪次方；步驟102：使用該N×N正交碼矩陣為基本單元來建立一目標正交碼矩陣。
請一併參考第2圖，第2圖為本發明正交碼矩陣產生電路的一示範性實施例的示意圖。本實施例中，正交碼矩陣產生電路200係用來產生一4M ×4M 目標矩陣，換句話說，正交碼矩陣產生電路200係用來產生具有階數為4M ×4M 的矩陣，其中M為大於或是等於1的任意正整數，應注意的是，在不影響本發明技術揭露之下，正交碼矩陣產生電路200中係以一4×4正交碼矩陣來作為一基本單元以建立該4M ×4M 目標矩陣，實際上，本發明所揭示的正交碼矩陣產生方法可以使用任何N×N正交碼矩陣來作為該基本單元以建立該目標矩陣(前提是該目標矩陣的階數應大於或是等於該基本單元，即4M 應大於等於N)，其中N係為4的冪次方。
如圖所示，本實施例中，正交碼矩陣產生電路200包含有一4×4正交碼矩陣產生器210以及一目標正交碼矩陣產生器220，其中4×4正交碼矩陣產生器210包含有一第一行產生器212、一第二行產生器214、一第三行產生器216以及一第四行產生器218，其中第一行產生器212係用來以-H、H、H以及H來設定該4×4正交碼矩陣之一行，第二行產生器214係用來以H、-H、H以及H來設定該4×4正交碼矩陣之另一行，第三行產生器216係用來以H、H、-H以及H來設定該4×4正交碼矩陣之另一行，以及第四行產生器218係用 來以H、H、H以及-H來設定該4×4正交碼矩陣之另一行，其中H係為一非零的實數。應注意的是，上述第一行產生器212、第二行產生器214、第三行產生器216以及第四行產生器216僅是說明4×4正交碼矩陣產生器210係用以設定該4×4正交碼矩陣中位於四行上的元素，並不一定要依序對應到該4×4正交碼矩陣中由左到右的第一行、第二行、第三行以及第四行，換句話說，可以任意交換上述四組設定值來設定該4×4正交碼矩陣，共有4！=24種變換方法。舉例來說，該4×4正交碼矩陣可以為或是(第一行與第二行互換)，且可以注意到的是，無論是或是，其中任意兩列的內積都為0，另外，每一行的和都是固定值(即2H)。
目標正交碼矩陣產生器220係用來使用該4×4正交碼矩陣為基本單元來建立該4M ×4M 目標矩陣(其中M為大於或是等於一的任意正整數)，目標正交碼矩陣產生器220包含有一矩陣擴充電路222，矩陣擴充電路222具有一第一輸入端以及一第二輸入端，其中該第一輸入端係用來接收該4M ×4M 目標矩陣的階數的資訊，而該第二輸入端係用來接收該4×4正交碼矩陣基本單元。首先，矩陣擴充電路 222會以該4×4正交碼矩陣來代替該4×4正交碼矩陣中的對應一第一類型之每一元素(例如H)，以及將該4×4矩陣乘上-1來代替該4×4矩陣中對應一第二類型之每一元素(例如-H)，並產生一42 ×42 正交碼矩陣(即一16×16正交碼矩陣)。舉例來說，若以該4×4正交碼矩陣來代替該4×4正交碼矩陣中的H，以及將該4×4矩陣乘上-1來代替該4×4正交碼矩陣中的-H，則會產生一16×16正交碼矩陣，如下所示：
請注意，於一設計變化中，亦可以使用該4×4正交碼矩陣來代替該4×4正交碼矩陣中的對應該第二類型之每一元素，以及將該4×4矩陣乘上-1來代替該4×4矩陣中對應該第一類型之每一元素，也就是說，可以使用該4×4正交碼矩陣來代替該4×4正交碼矩陣中的-H，以及將該4×4矩陣乘上-1來代替該4×4矩陣中的H。
除此之外，應注意的是，和該4×4正交碼矩陣(該基本單元)相同，該16×16正交碼矩陣(M=1)其中任意兩列的內積都為0，另外，每一行的和都係固定值(即4H)。此外，若M為大於1的任意正整數，則重複使用類似上述的方式，便可以遞迴地產生4M ×4M 目標矩陣，例如以該4×4正交碼矩陣來代替該16×16正交碼矩陣中的H，以及將該4×4矩陣乘上-1來代替該16×16矩陣中的-H(或者以該4×4正交碼矩陣來代替該16×16正交碼矩陣中的-H，以及將該4×4矩陣乘上-1來代替該16×16矩陣中的H)，以產生一64×64正交碼矩陣，而經由此方式遞迴產生的正交碼矩陣都會保有其中任意兩列的內積都為0以及每一行的和都係固定值的特性，除此之外，可以任意變換該16×16正交碼矩陣中的每一行的順序，共有16！種變換方法。
請參考第3圖，第3圖為本發明正交碼矩陣產生電路的另一示範性實施例的示意圖。本實施例中，正交碼矩陣產生電路300係用來產生一N×(N*M)目標矩陣，換句話說，正交碼矩陣產生電路300係用來產生具有階數為N×(N*M)的矩陣，其中N係為4的冪次方，M為大於或是等於1的任意正整數，應注意的是，在不影響本發明技術揭露之下，正交碼矩陣產生電路300中係以一4×4正交碼矩陣來作為一基本單元以建立該4×4*M目標矩陣，實際上，本發明所揭示的正交碼矩陣產生方法可以使用任何N×N正交碼矩陣來作為該基本單元以建立該目標矩陣。
如圖所示，本實施例中，正交碼矩陣產生電路300包含有和第 2圖中的正交碼矩陣產生電路200中的相同之4×4正交碼矩陣產生器210，並另包含一目標正交碼矩陣產生器320。由於4×4正交碼矩陣產生器210的詳細操作原理可參照先前的說明書段落，故於此不另贅述以求簡潔。目標正交碼矩陣產生器320中包含有一矩陣擴充電路322，矩陣擴充電路322具有一第一輸入端以及一第二輸入端，其中該第一輸入端係用來接收該4×4*M目標矩陣的階數的資訊，而該第二輸入端係用來接收該4×4正交碼矩陣基本單元。矩陣擴充電路322係用來將該4×4正交碼矩陣附加於該4×4正交碼矩陣之後，以產生一4×(4*2)正交碼矩陣(即一4×8正交碼矩陣)，如下所示：
應注意的是，和該4×4正交碼矩陣(該基本單元)相同，該4×8正交碼矩陣(M=1)其中任意兩列的內積都為0，另外，每一行的和都係固定值(即2H)。此外，若M為大於1的任意正整數，則重複使用類似上述的方式，便可以遞迴地產生4×4*M目標矩陣，例如以該4×4正交碼矩陣來附加於該4×8正交碼矩陣之後，可產生一4×12正交碼矩陣，如下所示： 經由此方式遞迴產生的正交碼矩陣都會保有其中任意兩列的內積都 為0以及每一行的和都係固定值的特性，除此之外，可以任意變換該4×12正交碼矩陣中的每一行的順序，共有12！種變換方法。
請參考第4圖，第4圖為本發明正交碼矩陣產生電路的另一示範性實施例的示意圖。本實施例中，正交碼矩陣產生電路400係用來產生一2M ×2M 目標矩陣，換句話說，正交碼矩陣產生電路400係用來產生具有階數為2M ×2M 的矩陣，其中M為大於或是等於1的任意正整數。應注意的是，在不影響本發明技術揭露之下，正交碼矩陣產生電路400中係以一4×4正交碼矩陣來作為一基本單元以建立該2M ×2M 目標矩陣，實際上，本發明所揭示的正交碼矩陣產生方法可以使用任何N×N正交碼矩陣來作為該基本單元以建立該目標矩陣(前提是該目標矩陣的階數應大於或是等於該基本單元，即2M 應大於等於N)，其中N係為4的冪次方。
如圖所示，本實施例中，正交碼矩陣產生電路400包含有和第2圖中的正交碼矩陣產生電路200中的相同之4×4正交碼矩陣產生器210，以及另包含一目標正交碼矩陣產生器420。由於4×4正交碼矩陣產生器210的詳細操作原理可參照先前的說明書段落，故於此不另贅述以求簡潔。目標正交碼矩陣產生器420係用來使用該4×4正交碼矩陣為基本單元來建立該2M ×2M 目標矩陣(其中M為大於或是等於一的任意正整數)。目標正交碼矩陣產生器420包含有一華氏碼(Walsh code)矩陣產生器422以及一矩陣擴充電路424，華氏碼矩陣產生器422具有一輸入端，用來接收該2M ×2M 目標矩陣的階數的 資訊，其中該2M ×2M 目標矩陣係由複數個4×4的冪次方基本單元所構成之一2的冪次方正交碼矩陣。舉例來說，若M等於3，華氏碼矩陣產生器422會先產生一8×8華氏碼矩陣，如下所示：
該8×8華氏碼矩陣又可以改寫成，其中
矩陣擴充電路424具有一輸入端，用來接收該4×4正交碼矩陣基本單元。矩陣擴充電路424會以該4×4正交碼矩陣基本單元來代替上述之W 4 ，也就是
應注意的是，和該4×4正交碼矩陣(該基本單元)相同，該8×8正交碼矩陣(M=1)其中任意兩列的內積都為0，另外，由於該8×8正交碼矩陣仍保有部份華氏碼的特性，故該8×8正交碼矩陣中每一行的和不會是固定值，舉例來說，在此處由左到右分別是4、4、4、4、0、0、0以及0，然而，相較於傳統8×8華氏碼矩陣每一行的和8、0、0、0、0、0、0以及0，依據本發明之方法以及電路所產生之該8×8正交碼矩陣的每一行之間的最大差距為4，也就是說，從習知作法的最大差距8改善到4，除此之外，亦可以任意變換該8×8正交碼矩陣中的每一行的順序，共有8！種變換方法。
此外，若M為大於1的任意正整數，則可重複使用類似上述的方式，便可以遞迴地產生2M ×2M 目標矩陣，例如以該4×4正交碼矩陣來代替一32×32華氏碼矩陣中的W 4 ，以及將該4×4矩陣乘上-1來代替該32×32華氏碼矩陣中的-W 4 以產生一32×32正交碼矩陣，而經由此方式遞迴產生的正交碼矩陣都會保有其中任意兩列的內積都為0的特性，以及每一行的和之間的最大差距都會是相較於傳統華氏碼矩陣每一行的和之間的最大差距的二分之一。
相較於傳統華氏碼矩陣，使用本發明所揭示之N×N正交碼矩陣(例如4×4正交碼矩陣)為基本單元所建立之目標正交碼矩陣中每一行的和之間的差距可以至少減少一半(即減少一半或是減少為0)，如此一來，可以降低接收端的複雜度，例如使用積體電路來實作的一正交訊號接收器的電容器尺寸可以因此而縮小，進而降低了晶片面 積與成本。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、102‧‧‧流程
200、300、400‧‧‧正交碼矩陣產生電路
210‧‧‧4×4正交碼矩陣產生器
212‧‧‧第一行產生器
214‧‧‧第二行產生器
216‧‧‧第三行產生器
218‧‧‧第四行產生器
220、320、420‧‧‧目標正交碼矩陣產生器
222、322、424‧‧‧矩陣擴充電路
422‧‧‧華氏碼矩陣產生器
第1圖為本發明正交碼矩陣產生方法的一示範性實施例的流程圖。
第2圖為本發明正交碼矩陣產生電路的一示範性實施例的示意圖。
第3圖為本發明正交碼矩陣產生電路的另一示範性實施例的示意圖。
第4圖為本發明正交碼矩陣產生電路的另一示範性實施例的示意圖。
100、102‧‧‧流程

Claims (12)

  1. 一種正交碼矩陣產生方法，包含有：建立一N×N正交碼矩陣，其中該N×N正交碼矩陣之中任兩列(row)的內積為零，以及每一行之和彼此相等，其中N係為4的冪次方；以及使用該N×N正交碼矩陣為基本單元來建立一目標正交碼矩陣。
  2. 如申請專利範圍第1項所述之方法，其中N等於4。
  3. 如申請專利範圍第2項所述之方法，其中建立該N×N正交碼矩陣的步驟包含：以-H、H、H以及H來設定該N×N正交碼矩陣之一行；以H、-H、H以及H來設定該N×N正交碼矩陣之另一行；以H、H、-H以及H來設定該N×N正交碼矩陣之另一行；以及以H、H、H以及-H來設定該N×N正交碼矩陣之另一行，其中H係為一非零的實數。
  4. 如申請專利範圍第1項所述之方法，其中使用N×N正交碼矩陣為基本單元來建立該目標正交碼矩陣的步驟包含有：以該N×N正交碼矩陣來代替該N×N正交碼矩陣中的對應一第一類型之每一元素，以及將該N×N矩陣乘上-1來代替該N×N矩陣中對應一第二類型之每一元素，並產生一N2 ×N2 正交碼矩陣； 其中該目標正交碼矩陣係至少基於該N2 ×N2 正交碼矩陣來產生。
  5. 如申請專利範圍第1項所述之方法，其中使用該N×N正交碼矩陣為基本單元來建立該正交碼矩陣的步驟包含有：將該N×N正交碼矩陣附加於該N×N正交碼矩陣之後以產生一N×(N*2)正交碼矩陣；其中該目標正交碼矩陣係至少基於該N×(N*2)正交碼矩陣來產生。
  6. 如申請專利範圍第1項所述之方法，其中使用該N×N正交碼矩陣為基本單元來建立該目標正交碼矩陣的步驟包含有：依據華氏碼來產生由複數個N×N的冪次方基本單元所構成之一2的冪次方正交碼矩陣；以及以該N×N正交碼矩陣來代替該複數個N×N的冪次方基本單元中的每一N×N的冪次方基本單元，以產生該目標正交碼矩陣。
  7. 一種正交碼矩陣產生電路，包含有：一N×N正交碼矩陣產生器，用來建立一N×N正交碼矩陣，其中該N×N正交碼矩陣之中任兩列(row)的內積為零，以及每一行之和彼此相等，其中N係為4的冪次方；以及一目標正交碼矩陣產生器，用來使用該N×N正交碼矩陣為基本單元來建立一目標正交碼矩陣。
  8. 如申請專利範圍第7項所述之電路，其中N等於4。
  9. 如申請專利範圍第8項所述之電路，其中該N×N正交碼矩陣產生器包含有：一第一行產生器，用來以-H、H、H以及H來設定該N×N正交碼矩陣之一行；一第二行產生器，用來以H、-H、H以及H來設定該N×N正交碼矩陣之另一行；一第三行產生器，用來以H、H、-H以及H來設定該N×N正交碼矩陣之另一行；以及一第四行產生器，用來以H、H、H以及-H來設定該N×N正交碼矩陣之另一行，其中H係為一非零的實數。
  10. 如申請專利範圍第7項所述之電路，其中該目標正交碼矩陣產生器包含有：一矩陣擴充電路，用來以該N×N正交碼矩陣來代替該N×N正交碼矩陣中的對應一第一類型之每一元素，以及將該N×N矩陣乘上-1來代替該N×N矩陣中對應一第二類型之每一元素，並產生一N2 ×N2 正交碼矩陣；其中該矩陣擴充電路係至少基於該N2 ×N2 正交碼矩陣來產生該目標正交碼矩陣。
  11. 如申請專利範圍第7項所述之電路，其中該目標正交碼矩陣產 生器包含有：一矩陣擴充電路，用來將該N×N正交碼矩陣附加於該N×N正交碼矩陣之後以產生一N×(N*2)正交碼矩陣；其中該矩陣擴充電路係至少基於該N×(N*2)正交碼矩陣來產生該目標正交碼矩陣。
  12. 如申請專利範圍第7項所述之電路，其中該目標正交碼矩陣產生器包含有：一華式碼(walsh code)矩陣產生器，用來依據華氏碼來產生由複數個N×N的冪次方基本單元所構成之一2的冪次方正交碼矩陣；以及一矩陣擴充電路，用來以該N×N正交碼矩陣來代替該複數個N×N的冪次方基本單元中的每一N×N的冪次方基本單元，以產生該目標正交碼矩陣。
TW101135993A 2012-09-28 2012-09-28 正交碼矩陣產生方法及正交碼矩陣產生電路 TWI475835B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101135993A TWI475835B (zh) 2012-09-28 2012-09-28 正交碼矩陣產生方法及正交碼矩陣產生電路
US13/733,144 US20140095569A1 (en) 2012-09-28 2013-01-03 Orthogonal code matrix generation method and related circuit thereof
CN201310313702.0A CN103716111A (zh) 2012-09-28 2013-07-24 正交码矩阵产生方法及正交码矩阵产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135993A TWI475835B (zh) 2012-09-28 2012-09-28 正交碼矩陣產生方法及正交碼矩陣產生電路

Publications (2)

Publication Number Publication Date
TW201414231A TW201414231A (zh) 2014-04-01
TWI475835B true TWI475835B (zh) 2015-03-01

Family

ID=50386232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135993A TWI475835B (zh) 2012-09-28 2012-09-28 正交碼矩陣產生方法及正交碼矩陣產生電路

Country Status (3)

Country Link
US (1) US20140095569A1 (zh)
CN (1) CN103716111A (zh)
TW (1) TWI475835B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10020839B2 (en) * 2016-11-14 2018-07-10 Rampart Communications, LLC Reliable orthogonal spreading codes in wireless communications
US10873361B2 (en) 2019-05-17 2020-12-22 Rampart Communications, Inc. Communication system and methods using multiple-in-multiple-out (MIMO) antennas within unitary braid divisional multiplexing (UBDM)
US11641269B2 (en) 2020-06-30 2023-05-02 Rampart Communications, Inc. Modulation-agnostic transformations using unitary braid divisional multiplexing (UBDM)
US10833749B1 (en) 2019-07-01 2020-11-10 Rampart Communications, Inc. Communication system and method using layered construction of arbitrary unitary matrices
US11025470B2 (en) 2019-07-01 2021-06-01 Rampart Communications, Inc. Communication system and method using orthogonal frequency division multiplexing (OFDM) with non-linear transformation
US10917148B2 (en) 2019-07-01 2021-02-09 Rampart Communications, Inc. Systems, methods and apparatus for secure and efficient wireless communication of signals using a generalized approach within unitary braid division multiplexing
US11050604B2 (en) 2019-07-01 2021-06-29 Rampart Communications, Inc. Systems, methods and apparatuses for modulation-agnostic unitary braid division multiplexing signal transformation
US10951442B2 (en) 2019-07-31 2021-03-16 Rampart Communications, Inc. Communication system and method using unitary braid divisional multiplexing (UBDM) with physical layer security
US10735062B1 (en) 2019-09-04 2020-08-04 Rampart Communications, Inc. Communication system and method for achieving high data rates using modified nearly-equiangular tight frame (NETF) matrices
US10965352B1 (en) 2019-09-24 2021-03-30 Rampart Communications, Inc. Communication system and methods using very large multiple-in multiple-out (MIMO) antenna systems with extremely large class of fast unitary transformations
US11159220B2 (en) 2020-02-11 2021-10-26 Rampart Communications, Inc. Single input single output (SISO) physical layer key exchange

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012386A1 (en) * 1998-12-09 2002-01-31 Shanbhag Abhijit G. Method and apparatus for the construction and transmission of binary quasi orthogonal vectors
US6385187B1 (en) * 1997-08-18 2002-05-07 Samsung Electronics Co., Ltd. Device and method for generating spread spectrum signal using pseudo-orthogonal code in CDMA mobile communications system
US6700864B1 (en) * 1998-10-07 2004-03-02 At&T Corp. System and method for generating orthogonal codes
US20110109486A1 (en) * 2009-11-09 2011-05-12 Kim Yongseong Pseudo-orthogonal code generator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3317866B2 (ja) * 1996-12-20 2002-08-26 富士通株式会社 スペクトル拡散通信システム
WO2004036811A2 (en) * 2002-10-15 2004-04-29 Tensorcomm Inc. Method and apparatus for interference suppression with efficient matrix inversion in a ds-cdma system
US20060153283A1 (en) * 2005-01-13 2006-07-13 Scharf Louis L Interference cancellation in adjoint operators for communication receivers
US20110164672A1 (en) * 2010-01-05 2011-07-07 Hong Jiang Orthogonal Multiple Description Coding
US9460052B2 (en) * 2012-12-21 2016-10-04 Inview Technology Corporation Signal reconstruction using total-variation primal-dual hybrid gradient (TV-PDHG) algorithm

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385187B1 (en) * 1997-08-18 2002-05-07 Samsung Electronics Co., Ltd. Device and method for generating spread spectrum signal using pseudo-orthogonal code in CDMA mobile communications system
US6700864B1 (en) * 1998-10-07 2004-03-02 At&T Corp. System and method for generating orthogonal codes
US20020012386A1 (en) * 1998-12-09 2002-01-31 Shanbhag Abhijit G. Method and apparatus for the construction and transmission of binary quasi orthogonal vectors
US20110109486A1 (en) * 2009-11-09 2011-05-12 Kim Yongseong Pseudo-orthogonal code generator

Also Published As

Publication number Publication date
US20140095569A1 (en) 2014-04-03
CN103716111A (zh) 2014-04-09
TW201414231A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
TWI475835B (zh) 正交碼矩陣產生方法及正交碼矩陣產生電路
KR100991957B1 (ko) 광대역 무선통신시스템에서의 스크램블링 코드 생성 장치 및 그 방법
KR101037520B1 (ko) 광대역 무선통신시스템에서 스크램블링 코드 생성 방법 및 그 장치
US8225252B2 (en) Systems, methods, apparatus and computer readable mediums for use in association with systems having interference
US7667530B2 (en) Charge pump down circuit and method for the same
Torii et al. Extension of methods for constructing polyphase asymmetric ZCZ sequence sets
Lee et al. New construction of multiwavelength optical orthogonal codes
WO2000014975A2 (en) Device and method for generating quaternary complex quasi-orthogonal code and spreading transmission signal using quasi-orthogonal code in cdma communication system
CA2357518C (en) Method for generating complex quasi-orthogonal code and apparatus and method for spreading channel data using the quasi-orthogonal code in cdma communication system
Chandra et al. Small set orthogonal Kasami codes for CDMA system
Zhou et al. Fast Latency-Insertion-Method-Based Eye Diagram Simulation Incorporating Crosstalk
Yang et al. New complete complementary codes and their analysis
Parampalli et al. Low correlation zone sequences from interleaved construction
Fennouh et al. Fpga implementation of orthogonal hyperchaotic sequences generator based on the cnn: application in multi-user chaotic communications
Kojima Hadamard-type matrices on finite fields and their applications to sequence generation
Chawla et al. Role of Walsh Codes and pseudorandom noise sequences in CDMA
Goresky et al. Periodicity and correlation properties of d-FCSR sequences
Karrenbauer et al. Network slicing in local non-cellular wireless networks: A MC-CDMA-based approach
CN108259115A (zh) 一种自相关及互相关约束为2的光正交码的构造方法
Chauhan et al. Proposal for one dimensional optical orthogonal codes: Design, analysis, & algorithm
KR101352080B1 (ko) 전압분배장치 및 그 구현방법
Xiuwen et al. New constructions of quaternary low correlation zone sequence sets
Seberry et al. Orthogonal spreading sequences constructed using hall's difference set
Poluri et al. New linear phase orthogonal binary codes for spread spectrum multicarrier communications
Murakami et al. A study on SIK optical CDMA communications using orthogonal binary sequences