TWI473155B - 平坦化半導體裝置的製程方法 - Google Patents

Description

平坦化半導體裝置的製程方法

本發明為有關一種半導體製程方法，尤指一種平坦化半導體裝置的製程方法。

隨著積體電路中元件的密集度不斷提高下，以元件堆疊形成的結構已成為目前常見的積體電路設計佈局，然而，在半導體製程中，基底層的表面平整度不佳或是相鄰的成長區域形成一高低落差，於後續元件的堆疊成長上，會產生各種不良的響影，例如造成無法對焦，而增加黃光製程上的困難度，以及生產良率上的問題，因此，如何平坦化具有高低落差的基底層以利後續元件的堆疊成長，已為相關產業人士所關注的技術。

在中華民國發明專利公告第I269381號中，即提出一種半導體平坦化製程方法，包含下列步驟：在一基板上形成複數個元件，各元件間形成複數個間隔；形成一回填層，以覆蓋基板、複數個元件及複數個間隔；形成具有一預定厚度之一犧牲層，以覆蓋回填層；以及一執行化學機械研磨，除去犧牲層及部分回填層，以形成一平坦化表面；其中，化學機械研磨對回填層的研磨速率大於對犧牲層的研磨速率。

上述的技術，主要是利用化學機械研磨對該回填層及該犧牲層具有不同的研磨速率，並搭配該回填層及該犧牲層的高低差結構配置，而於研磨的過程中產生研磨速率的反相變化進而得到具有平坦表面的結構。然而，如此的設置，在研磨前必需事先精準的預設該回填層及 該犧牲層的高度及配置，且在研磨的過程中，還需不時觀察是否到達所設定的研磨高度，避免因研磨不足或是過度研磨造成表面的高低落差，而具有難以掌握研磨結果的問題。

本發明的主要目的，在於解決習知使用具有快慢兩種不同研磨速率之研磨層的平坦化方法，具有難以掌握研磨結果的問題。

為達上述目的，本發明提供一種平坦化半導體裝置的製程方法，該半導體裝置包含一基板，該基板上設有一元件區域及一與該元件區域相鄰的周邊區域，該元件區域及該周邊區域分別具有一第一表面及一第二表面，且該第一表面高於該第二表面，該製程方法包含以下步驟：步驟S1：成長一研磨停止層於該第一表面上，該研磨停止層具有一關聯於一第一研磨液的鈍化研磨速率；步驟S2：成長一第一研磨層於該第一表面及該第二表面上，該第一研磨層具有一關聯於一第一研磨液的第一研磨速率，該第一研磨速率大於該鈍化研磨速率；步驟S3：成長一第二研磨層於該第一研磨層上，使該第二研磨層於該周邊區域上具有一高於該第一表面的研磨表面，該第二研磨層具有一關聯於該第一研磨液的第二研磨速率，且該第二研磨速率大於該鈍化研磨速率並小於該第一研磨速率；以及步驟S4：以該第一研磨液研磨該元件區域及該周邊區域上的該第二研磨層及該第一研磨層直至該研磨停止層，而於該元件區域及該周邊區域上形成一平坦的第一研磨面。

如此一來，本發明藉由先成長一研磨停止層於該第一表面上，再搭配該第一研磨層與該第二研磨層具有不同的研磨速率及高低落差的結構，使得在進行化學機械研磨的製程中，於形成平坦化後即自動降低研磨速率的效果，使得研磨的結果較好掌握，減少因研磨不足或是研磨過度造成高度落差的情形。

10‧‧‧基板

11‧‧‧元件區域

111‧‧‧第一表面

112‧‧‧電容元件

12‧‧‧周邊區域

121‧‧‧第二表面

20‧‧‧研磨停止層

30‧‧‧第一研磨層

40‧‧‧第二研磨層

41‧‧‧研磨表面

50‧‧‧第一研磨面

60‧‧‧緩衝保護層

70‧‧‧第二研磨面

S1-S4‧‧‧步驟

圖1，為本發明第一實施例的步驟流程示意圖。

圖2A-圖2D，本發明第一實施例的製程流程示意圖。

圖3，為本發明第二實施例的步驟流程示意圖。

圖4A-圖4G，為本發明第二實施例的製程流程示意圖。

有關本發明的詳細說明及技術內容，現就配合圖式說明如下：請搭配參閱『圖1』及『圖2A』-『圖2D』所示，分別為本發明第一實施例的步驟流程及製程流程示意圖，本發明為一種平坦化半導體裝置的製程方法，該半導體裝置包含一基板10，該基板10上設有一元件區域11及一與該元件區域11相鄰的周邊區域12，該元件區域11及該周邊區域12形成一高低落差，分別具有一第一表面111及一第二表面121，且該第一表面111高於該第二表面121，在此實施例中，該元件區域11上設有一電容元件112，該電容元件112遠離該基板10具有一金屬表層，該第一表面111位於該金屬表層上，該製程方法包含以下步驟：步驟S1：請搭配參閱『圖2A』，成長一研磨停止層20於該第一表面111上，該研磨停止層20具有一關聯於一第一研磨液的鈍化研磨速 率，該研磨停止層20為一種氮化物，例如為氮化矽、氮化硼或塗佈玻璃，在此實施例中，尤指為氮化矽。

步驟S2：請搭配參閱『圖2B』，成長一第一研磨層30於該第一表面111及該第二表面121上，該第一研磨層30具有一關聯於一第一研磨液的第一研磨速率，並且位於該周邊區域12上的該第一研磨層30其表面低於該第一表面111的高度，在此實施例中，該第一研磨層30為使用高密度電漿成長的氧化物(HDP)。

步驟S3：請搭配參閱『圖2C』，成長一第二研磨層40於該第一研磨層30上，該第二研磨層40於該周邊區域12上具有一高於該第一表面111的研磨表面41，並且為使用與該第一研磨層30不同的氧化物而形成，例如四乙基矽氧烷(plasma-tetra-ethoxy-silane，簡稱P-TEOS)，而令該第二研磨層40具有一關聯於該第一研磨液的第二研磨速率，且該第二研磨速率小於該第一研磨速率，如此，使得該第一研磨層30及該第二研磨層40之間依據該第一研磨液形成一對應的研磨選擇比，在此實施例中，該研磨選擇比為HDP：P-TOES=10：9，但並不以此為限。

步驟S4：請搭配參閱『圖2D』，以該第一研磨液研磨該第二研磨層40及該第一研磨層30，位於該元件區域11上的該第二研磨層40及該第一研磨層30，因具有較高的高度，將先被研磨至略高於該研磨表面41，接著由於該第一研磨液分別與該第二研磨層40及該第一研磨層30形成較慢的該第二研磨速率及較快的該第一研磨速率，在接續的研磨過程中，位於該元件區域11上的表面與位於該周邊區域12上的表面之高度差距將逐沖縮小，直至研磨到該研磨停止層20而停止，利用該第一研磨液對該研磨停止層20的該鈍化研磨速率遠小於該第一研磨速率及該第二研磨速率，而於該元件區域11及該周邊區域12上形成一等 高且平坦的第一研磨面50，此時，使得該研磨停止層20、該第一研磨層30及該第二研磨層40之間依據該第一研磨液形成一對應的第一研磨選擇比，該第一研磨選擇比為1：50：X，其中10<X<50，在此實施例中，HDP：P-TOES=10：9，故以X=45為舉例說明。

請搭配參閱『圖3』及『圖4A』-『圖4G』所示，分別為本發明第二實施例的步驟流程及製程流程示意圖，在此實施例中，與第一實施例相較之下，步驟S1至步驟S3皆相同(如圖4A至圖4C所示)，因此不再贅述，而此實施例的主要特徵在於步驟S3與步驟S4之間，還包含一步驟S3a及一步驟S3b，且步驟S4則進一步包含一步驟S4a及一步驟S4b，分別詳述如下：步驟S3a：請搭配參閱『圖4D』，成長一緩衝保護層60於該第二研磨層40上，在此實施例中，該緩衝保護層60與該第一研磨層30為相同的氧化物所形成，因此具有一等於該第一研磨速率的緩衝研磨速率。

步驟S3b：請搭配參閱『圖4E』，以該第一研磨液研磨該緩衝保護層60及該第二研磨層40，由於位於該元件區域11上的該緩衝保護層60具有較高的高度，當位於該元件區域11上的該緩衝保護層60被研磨完後，會接續研磨位於該元件區域11上的該第二研磨層40，此時，位於該周邊區域12上的該緩衝保護層60保護位於該周邊區域12上的該第二研磨層40不被誤研磨，防止該第二研磨層40的過度磨耗，而有調節研磨高度的作用。

步驟S4a：請搭配參閱『圖4F』，接著再以該第一研磨液研磨該元件區域11及該周邊區域12上的該第一研磨層30及該第二研磨層40，於該元件區域11及該周邊區域12上形成一高度介於該研磨表面41與該研磨停止層20之間的第二研磨面70，且由於該第二研磨速率小於該第 一研磨速率，而該元件區域11具有高於該周邊區域12的高度，在研磨速率差異及高度差距的搭配之下，使該第二研磨面70於該元件區域11及該周邊區域12上具有一致的高度。

步驟S4b：請搭配參閱『圖4G』，以一第二研磨液研磨該第二研磨面70直至該研磨停止層20，由於該第二研磨面70於該元件區域11及該周邊區域12上分別位於研磨後的該第一研磨層30及該第二研磨層40上，因此選擇使該第一研磨層30、該第二研磨層40之間具有一相同研磨速率的第二研磨液，且該第二研磨液與該研磨停止層20、該第一研磨層30及該第二研磨層40之間具有一為1：Y：Z的第二研磨選擇比，其中Y介於10至60之間，而Z介於Y的0.95倍至Y的1.05倍之間，在此實施例中，以Y=50，而Z=47.5為舉例說明，使得該第二研磨面70於該元件區域11上及該周邊區域12上在研磨的過程中盡可能等速的下降，並至研磨停止層20因研磨速率的鈍化，達到保護該元件區域11，緩衝研磨高度不均的作用，進而形成該第一研磨面50。

綜上所述，由於本發明藉由先成長一研磨停止層於該第一表面上，再搭配該第一研磨層與該第二研磨層具有不同的研磨速率及高低落差的結構，使得在進行化學機械研磨的製程中，於形成平坦化後即自動降低研磨速率的效果，使得研磨的結果較好掌握，減少因研磨不足或是研磨過度造成高度落差的情形，並具有防止該元件區域因過度研磨而損壞的功效，再者，本發明還成長一緩衝保護層，於研磨的過程中防止過度磨耗，而有調節研磨高度的作用，因此本發明極具進步性及符合申請發明專利的要件，爰依法提出申請，祈 鈞局早日賜准專利，實感德便。

以上已將本發明做一詳細說明，惟以上所述者，僅為本發明的一較佳實施例而已，當不能限定本發明實施的範圍。即凡依本發明申請範圍所作的均等變化與修飾等，皆應仍屬本發明的專利涵蓋範圍內。

S1-S4‧‧‧步驟

Claims (11)

1. 一種平坦化半導體裝置的製程方法，該半導體裝置包含一基板，該基板上設有一元件區域及一與該元件區域相鄰的周邊區域，該元件區域具有一第一表面，該周邊區域具有一第二表面，且該第一表面高於該第二表面，該製程方法包含以下步驟：步驟S1：成長一研磨停止層於該第一表面上，該研磨停止層具有一關聯於一第一研磨液的鈍化研磨速率；步驟S2：成長一第一研磨層於該第一表面及該第二表面上，該第一研磨層具有一關聯於一第一研磨液的第一研磨速率，該第一研磨速率大於該鈍化研磨速率；步驟S3：成長一第二研磨層於該第一研磨層上，使該第二研磨層於該周邊區域上具有一高於該第一表面的研磨表面，該第二研磨層具有一關聯於該第一研磨液的第二研磨速率，且該第二研磨速率大於該鈍化研磨速率並小於該第一研磨速率；以及步驟S4：以該第一研磨液研磨該元件區域及該周邊區域上的該第二研磨層及該第一研磨層直至該研磨停止層，而於該元件區域及該周邊區域上形成一平坦的第一研磨面。
2. 如申請專利範圍第1項所述的平坦化半導體裝置的製程方法，其中該鈍化研磨速率小於該第一研磨速率及該第二研磨速率，令該研磨停止層、該第一研磨層及該第二研磨層之間具有一對應的第一研磨選擇比。
3. 如申請專利範圍第2項所述的平坦化半導體裝置的製程方法，其中該研磨停止層、該第一研磨層及該第二研磨層之間對應的該第一研磨選擇比為1：50：X，其中10<X<50。
4. 如申請專利範圍第1項所述的平坦化半導體裝置的製程方法，其中該元件區域包含一電容元件，且該電容元件遠離該基板的一面為該第一表面。
5. 如申請專利範圍第1項所述的平坦化半導體裝置的製程方法，其中該第一研磨層與該第二研磨層為相異的氧化物形成。
6. 如申請專利範圍第1項所述的平坦化半導體裝置的製程方法，其中該研磨停止層由氮化物形成。
7. 如申請專利範圍第1項所述的平坦化半導體裝置的製程方法，於該步驟S3與該步驟S4之間還包含以下步驟：步驟S3a：成長一緩衝保護層於該第二研磨層上；步驟S3b：以該第一研磨液研磨該緩衝保護層及該第二研磨層。
8. 如申請專利範圍第7項所述的平坦化半導體裝置的製程方法，其中該緩衝保護層具有一等於該第一研磨速率的緩衝研磨速率。
9. 如申請專利範圍第7項所述的平坦化半導體裝置的製程方法，其中該第一研磨層與該緩衝保護層由相同的氧化物形成。
10. 如申請專利範圍第1項所述的平坦化半導體裝置的製程方法，其中該步驟S4進一步包含：步驟S4a：以該第一研磨液研磨該元件區域及該周邊區域上的該第二研磨層及該第一研磨層，於該元件區域及該周邊區域上形成一等高的第二研磨面，該第二研磨面的高度介於該研磨表面與該研磨停止層之間；步驟S4b：以一第二研磨液研磨該第二研磨面直至該研磨停止層，而形成該第一研磨面。
11. 如申請專利範圍第10項所述的平坦化半導體裝置的製程方法，其中該第二研磨液與該研磨停止層、該第一研磨層及該第二研磨層之間具有一對應的第二研磨選擇比，該第二研磨選擇比為1：Y：Z，其中Y介於10至60之間，而Z介於Y的0.95倍至Y的1.05倍之間。