TWI467904B - 控制金屬氧化物半導體單元的功耗的方法和設備 - Google Patents

控制金屬氧化物半導體單元的功耗的方法和設備 Download PDF

Info

Publication number
TWI467904B
TWI467904B TW101128471A TW101128471A TWI467904B TW I467904 B TWI467904 B TW I467904B TW 101128471 A TW101128471 A TW 101128471A TW 101128471 A TW101128471 A TW 101128471A TW I467904 B TWI467904 B TW I467904B
Authority
TW
Taiwan
Prior art keywords
mos
power consumption
unit
mos unit
load state
Prior art date
Application number
TW101128471A
Other languages
English (en)
Other versions
TW201308855A (zh
Inventor
Qian Ouyang
Original Assignee
Monolithic Power Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Power Systems Inc filed Critical Monolithic Power Systems Inc
Publication of TW201308855A publication Critical patent/TW201308855A/zh
Application granted granted Critical
Publication of TWI467904B publication Critical patent/TWI467904B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

控制金屬氧化物半導體單元的功耗的方法和設備
本發明的實施方式總體上涉及半導體技術領域，並且更具體地，涉及控制金屬氧化物半導體單元的功耗的方法和設備。
由於基於金屬氧化物半導體(Metal Oxide Semiconductor，MOS)的裝置在開關速度、功耗以及成本效益等方面的優勢，其已經被廣泛地應用於各種數位電路和類比電路。目前，常見的一類MOS裝置是金屬氧化物半導體場效應電晶體(MOSFET)。當MOSFET被導通時它允許電流通過，而當MOSFET被關斷時它對電流具有截止作用。MOSFET或者由多個MOSFET構成的MOS單元可以在電路中充當開關、調壓電壓、調節電流以及被用於其他各種目的。
按照溝道特性、電壓幅值等方面，MOSFET可被劃分為多種不同的類型。一般地，各類MOSFET都包括柵極(G極)、源極(S極)和漏極(D極)。通過對MOSFET的柵極施加電壓，可以驅動MOSFET的導通與關斷。在驅動MOSFET的過程中通常存在功率損耗(或稱“功耗”)。
一般而言，與MOSFET相關聯的功耗包括以下三個部分：(1)驅動功耗，它是對MOSFET的柵電容進行充電和放電所引起的功耗， 主要與MOSFET的柵極電荷(Qg)、驅動電壓(VDD)以及開關頻率(fSW)等因素有關；(2)開關功耗，它是MOSFET在被導通或關斷的過程期間發生的損耗，主要與MOSFET的輸入電壓(Vin)、導通時間(Ton)、關斷時間(Toff)、負載電流(IO)和開關頻率(fSW)等因素有關；以及(3)導通功耗，它是指在MOSFET被導通的情況下由流經MOSFET的穩態電流消耗引起的功耗，主要與MOSFET的導通阻抗(RDS(on))有關。
當MOS單元所在的主設備處於開機運行狀態時，MOS單元相應地處於重負載狀態。此時，開關功耗和導通功耗將構成MOS單元功耗的主要部分。因此為了儘量降低開關功耗和導通功耗從而提高MOS單元的工作性能，在現有技術中，通常儘可能地降低MOS單元(或構成該單元的MOS裝置)的導通阻抗。例如，常見的方式是增加MOS單元中並聯連接的MOS裝置的數目，以降低MOS單元的總導通阻抗。
然而，可以理解，導通阻抗的降低將導致MOS單元的柵極電容增加，這將轉而引起MOS單元的驅動功耗的增加。例如，當並聯的MOS裝置增加時，MOS單元的總體柵極面積將會增加，從而使柵極電荷增大。此時，MOS單元的驅動功耗增大。MOS單元驅動功耗的增加對於輕負載狀態而言是不利的。這是因為在輕負載狀態下，MOS單元的功耗將主要歸因於驅動功耗而不再是開關功耗和導通功耗，這將在下文進行詳細分析。因此，為了確保重負載的工作性能而降低MOS單元的導通阻抗將不利於輕負載狀態的節能。
而且，很多設備(例如，電視機、空調，等等)可能在較長的時間內保持待機或者低功耗運行狀態，使得相應的MOS單元也長時間處 於輕負載狀態。在這種情況下，如何使MOS單元在重負載和輕負載狀態下的功耗都保持在較低水準的問題更為突出。
鑒於現有技術中存在的上述問題，需要一種在保證MOS單元的重負載性能的同時，有效地降低MOS裝置在輕負載狀態下的功耗的解決方案。為此，本發明的實施方式提供一種用於控制MOS單元的功耗的方法和設備。
本發明的核心思想在於：根據MOS單元所處的負載狀態動態地調節MOS單元的驅動功耗。這樣，通過操縱驅動功耗，可以有效地降低重負載狀態和輕負載狀態二者的總功耗。
在本發明的一個方面，提供一種用於管理金屬氧化物半導體MOS單元的功耗的方法。該方法包括：確定所述MOS單元的負載狀態；以及根據所確定的負載狀態而配置所述MOS單元，以調節所述MOS單元的驅動功耗一種用於管理金屬氧化物半導體MOS單元的功耗的方法。
在本發明的另一方面，提供一種用於控制金屬氧化物半導體MOS單元的功耗的設備。該設備包括：負載確定裝置，配置用於確定所述MOS單元的負載狀態；以及功耗控制裝置，配置用於根據所確定的負載狀態配置所述MOS單元以調節所述MOS單元的驅動功耗。
根據本發明的實施方式，可以根據MOS單元的負載狀況而動態地調節控制其驅動功耗。發明人的研究表明，當MOS單元的負載狀態變化時，驅動功耗在MOS單元的總功耗中比例顯著變化。由此，根據本發明的實施方式，當MOS單元處於輕負載狀態時，動態修改MOS單元的設 置以儘量降低主導性的驅動功耗。另一方面，當MOS單元處於重負載狀態時，使MOS單元保持或恢復默認設置，從而犧牲部分驅動功耗而儘量降低主要性的導通功耗和開關功耗。
通過根據負載狀態而動態地、自適應地調節MOS單元的驅動功耗，可以在確保重負載狀態的性能的同時，有效地降低MOS單元在輕負載狀態下的功耗。以此方式，可以獲得更好的總體節能效果，並且保證對已有MOS單元和裝置的修改和影響儘可能小。
100/200‧‧‧方法
300‧‧‧設備
302‧‧‧負載確定裝置
304‧‧‧功耗控制裝置
400/SOC‧‧‧系統晶片
402‧‧‧負載確定塊
404‧‧‧功耗控制塊
406‧‧‧輸入輸出邏輯
408‧‧‧微處理器
410‧‧‧記憶體
412‧‧‧作業系統
MOS‧‧‧金屬氧化物半導體
I/O‧‧‧輸入輸出
IO‧‧‧負載電流
通過參考附圖閱讀下文的詳細描述，本發明實施方式的上述以及其他目的、特徵和優點將變得易於理解。在附圖中，以示例性而非限制性的方式示出了本發明的若干可行實施方式，其中：第1圖是示出根據本發明實施方式的用於控制MOS單元的功耗的方法100的流程圖；第2圖是示出根據本發明的可選實施方式的用於控制MOS單元的功耗的方法200的流程圖；第3圖是示出根據本發明實施方式的用於控制MOS單元的功耗的設備的示意性框圖；第4圖是示出根據本發明實施方式的用於實現第3圖所示的功率管理設備的系統晶片(SOC)的框圖；第5A圖和第5B圖是示出本發明的實施方式可應用於其中的示例性電路的框圖；以及第6圖是示出根據本發明的實施方式的實驗效果的圖表。在附圖中，相同或對應的標號被用以表示相同或對應的元件。
下面參考附圖詳細描述本發明的實施方式。在下文描述中， 術語“MOS裝置”是指以金屬氧化物半導體(MOS)為主要材質構成的目前已知和將來開發的任何電路裝置。在下文的某些描述中將參考MOSFET作為MOS裝置的示例，但是這僅僅是出於描述和示例目的，而不是排他性的。可以理解，目前已知或將來開發的任何適當的MOS裝置均落入本發明的範圍之內。
此外，術語“MOS單元”是指通過耦合或連接在一起的MOS裝置構成的電路單元。例如，常見的MOS單元由多個並聯連接的MOS裝置(例如，MOSFET)構成，例如降壓式變換(BUCK)電路中的主控MOS單元和續流MOS單元。當然，取決於具體應用和需求，MOS單元中的MOS裝置也可串聯或混聯。
另外，術語“重負載狀態”是指MOS單元的負載電流大於預定義閾值的負載狀態。例如，當MOS單元所在的主設備處於加電運行狀態時，MOS單元通常處於重負載狀態。與之相對，術語“輕負載狀態”是指MOS單元的負載電流小於預定義閾值的負載狀態。例如，當主設備處於低功率運轉(例如，待機)時，MOS單元通常處於輕負載狀態。
<MOS單元功耗分析>
如上文概述的，MOS單元的功耗大體上可以分為三部分，即驅動功耗、開關功耗和導通功耗。發明人的研究表明：當MOS單元處於重負載狀態時，開關損耗和導通損耗在MOS單元的總功耗中是主導性的；而當MOS單元處於輕負載狀態時，驅動損耗在MOS單元的總功耗中是決定性的。為進一步驗證這一結論，發明人在具有主控MOS單元和續流MOS單元的BUCK電路中進行了定量實驗。
參考下面示出的表1，在發明人的實驗中，主控MOS單元由多個並聯連接的MOSFET構成，其導通阻抗為30mΩ，柵極電荷為5nC。續流MOS單元同樣由多個並聯的MOSFET構成，其導通阻抗為10mΩ，柵極電荷為15nC。通過表1可以看到，在重負載的情況下(負載電流為10A)，驅動功耗占主控MOS單元和續流MOS單元的總功耗的3.6%。然而，隨著MOS單元負載的降低，驅動功耗在總功耗中所占的比例逐漸增大。當負載電流減小到0.1A時，驅動功耗卻佔據總功耗的89.2%。
通過以上定性研究和定量分析可知，為了保證MOS單元在工作情況下(即，重負載狀態下)的較低功耗，通常希望儘可能地降低MOS單元的開關功耗和導通功耗。目前，這主要是通過降低MOS單元的總體導通阻抗來實現的。然而，這將導致MOS單元的柵極電荷的增加，轉而增加驅動功耗，不利於MOS單元在輕負載狀態下的節能。
特別注意，在下文描述中假設：MOS單元被設計和製造具有這樣的默認設置，該默認設置有利於確保MOS單元在重負載狀態下具有較低的功耗。
<方法>
本發明的目的之一是解決現有技術中存在的驅動功耗與開關功耗和導通功耗之間的權衡問題。首先參考第1圖，其示出了根據本發明的實施方式的用於控制MOS單元的功耗的方法100的流程圖。
方法100開始之後，在步驟S102確定所述MOS單元的負載狀態。根據本發明的實施方式，在步驟S102處可以利用各種方式來確定給定MOS單元的負載狀態。例如，根據本發明的某些實施方式，可以基於與MOS單元關聯的主設備的運行狀態來確定MOS單元的負載狀態。
在此使用的術語“主設備”是指MOS單元所駐留或所服務的設備。例如，根據某些實施方式，可以通過讀取主設備的功率狀態指示符(Power Status Indicator，PSI)信號來確定MOS單元的狀態。已知很多主設備的中央處理單元(CPU)能夠通過PSI信號指示該設備的當前運行狀態。此時，合理的假設是：當主設備處於低功率狀態(例如，待機狀態)時，認為與該主設備相關聯的MOS單元處於輕負載狀態；反之，當主設備處於高功率狀態時，認為與該主設備相關聯的MOS單元處於重負載狀態。
注意，根據本發明的實施方式，對主設備運行狀態的檢測可以定期執行。而且，兩次確定之間的時間間隔是可配置的。備選地，對主設備運行狀態的檢測也可以基於中斷的方式執行。例如，當主設備的CPU產生PSI信號之後，該PSI信號以中斷的形式被提供給執行方法100的主體(例如，下文參考第3圖描述的設備300)。此外，應當理解，PSI信號只是一個示例。根據本發明的實施方式，可以採用目前已知或者將來開發的指示主設備運行狀態的任何適當技術手段來確定MOS單元的負載狀態。
備選地或附加地，在步驟S102，也可以通過對MOS單元的電學參數的直接測量來確定MOS單元的負載狀態。例如，可以測量MOS單元的負載電流，並且將測量結果與預定義的閾值進行比較。當MOS單元的負載電流高於閾值時，認為該MOS單元處於重負載狀態。當MOS單元的負載電流低於該閾值時，認為該MOS單元處於輕負載狀態。該閾值可以是固定的，也可以運行時可配置的。除了負載電流之外，還可以通過測量MOS單元的任何適當電學參數來確定該MOS單元的負載狀態。
以上描述的僅僅是步驟S102的若干示例性實施方式，並非意在限制本發明的實施方式。可以採用任何適當的方式來確定電路中給定MOS單元的負載狀態，均落入本發明的範圍之內。
接下來，方法100進行到步驟S104，在此根據步驟S102處確定的MOS單元的負載狀態來配置該MOS單元，以調節該MOS單元的驅動功耗。如上文所述，當MOS單元的負載狀態變化時，其驅動功耗對於MOS單元的總體功耗所起的作用是不同的。因此，方法100的核心思想在於：根據MOS單元所處的負載狀態動態地調節MOS單元的驅動功耗。這樣，通過操縱驅動功耗，可以有效地降低重負載狀態和輕負載狀態二者的總功耗。
下面將結合第2圖詳細來描述本發明的一個優選實施方式。參考第2圖，其示出了根據本發明的一個優選實施方式的用於控制MOS單元的功耗的方法200的流程圖。第2圖中示出的方法200可以理解為第1圖中示出的方法100的一個具體實現。
方法200開始之後，在步驟S202，確定MOS單元的負載狀 態。步驟S202對應於方法100中的步驟S102。根據本發明的實施方式，對MOS單元負載狀態的確定可以基於以下至少一個：與該MOS單元關聯的主設備的運行狀態，以及對該MOS單元的電學參數的測量。
接下來，在步驟S204，確定MOS單元是否處於輕負載狀態。如果在步驟S204確定MOS單元處於重負載狀態(分支“否”)，方法200進行到步驟S208，在此配置MOS單元使其處於默認設置。注意，在本發明的實施方式中，已經假設MOS單元的默認設置被設計為確保MOS單元的開關功耗和導通功耗較低。同時如上所述，MOS單元在高負載的情況下的主要功耗正是來自於開關功耗和導通功耗。因此，在步驟S208將MOS單元配置為默認設置有利於降低MOS單元的總體功耗。
特別地，在步驟S208處，如果MOS單元已經處於默認設置(例如，在MOS單元先前已處於重負載狀態的情況下)，則保持該MOS單元的默認設置不變。另一方面，如果MOS單元未處於其默認設置(例如，在MOS單元從輕負載狀態變為重負載狀態的情況下)，則在步驟S208處恢復MOS單元的默認設置，這將在下文詳述。換言之，在不同情況下，步驟S208處對MOS單元的配置可以包括“保持”或者“恢復”的動作。
另一方面，如果在步驟S204處確定MOS單元當前處於輕負載狀態下，方法200進行到步驟S206，在此配置MOS單元以降低其驅動功耗。如上所述，在輕負載的情況下，MOS單元的功耗主要來自於驅動功耗。因此，在步驟S206動態地降低MOS單元的驅動功耗有助於降低該MOS單元的總功耗。
特別地，根據本發明的某些實施方式，MOS單元可以由多 個並聯連接的MOS裝置(例如，MOSFET)而構成。在這種情況下，步驟S206處的配置包括：遮罩所述多個MOS裝置中的一個或多個MOS裝置。在此使用的術語“遮罩”可以理解為“旁路”操作，即，將並聯的一個或多個MOS裝置在邏輯上從MOS單元中移除。可以理解，通過遮罩一個或多個MOS裝置，MOS單元的並聯裝置數目將會減少，這轉而導致MOS單元的總體柵極面積的減小。MOS單元柵極面積的減小能夠有效地降低MOS單元的柵極電荷，從而降低驅動功耗。
對MOS單元中一個或多個MOS裝置的遮罩可以通過多種方式實現。例如，在某些實施方式中，可以禁用對所述一個或多個MOS裝置的驅動電壓，從而實現這些裝置從MOS單元的邏輯斷開。具體而言，不同於現有技術中利用單個驅動器為一個MOS單元中的多個MOS裝置提供驅動電壓，根據本發明的某些實施方式，可以為MOS單元提供不止一個驅動器。此時，在步驟S206處，可以使某些驅動器停止供電，同時保持其他驅動器正常操作。以此方式，可以有效地禁用對MOS單元中的一個或多個MOS裝置提供驅動電壓，從而將這些MOS裝置從MOS單元遮罩掉。下文參考第5A圖描述的系統中示出了這樣的實施方式，將在此後詳述。備選地，可以仍然使用單個驅動器來驅動MOS單元。在這種情況下，通過在驅動器的電壓輸出端採用多工機制，同樣可以動態地禁用一個或多個MOS裝置的驅動電壓，以便將其從MOS單元中遮罩。
應當理解，上文描述的僅僅是若干可行示例。根據本發明的實施方式，可以利用其他適當的方法來遮罩MOS單元中的一個或多個並聯MOS裝置。例如，可以通過對相應的MOS裝置實施斷路來實現遮罩，等 等。本發明的範圍在此方面不受限制。
備選地或附加地，在步驟S206處，還可以通過降低對整個MOS單元的驅動電壓來降低驅動功耗。如上文所述，MOS單元的驅動功耗隨著驅動電壓的降低而減小。因此，在步驟S206處降低對MOS單元的驅動電壓也能夠有效地降低驅動功耗。下文參考第5B圖描述的系統中示出了這樣的實施方式，將在此後詳述。
應當理解，通過遮罩MOS單元中的並聯MOS裝置和/或降低對MOS單元的驅動電壓來實現驅動功耗的降低僅僅是示例性的。基於在此給出的教導，本領域技術人員能夠想到其他備選的或附加的方式在輕負載情況下降低MOS單元的驅動功耗。
如上所述，當MOS單元處於重負載情況下時，驅動功耗不再是MOS單元功耗的主要部分。為了能夠適應隨後可能出現的高負載狀態，根據本發明的可選實施方式，方法200在步驟S206之後返回步驟S202，在此繼續確定所述MOS單元的負載狀態。
在這種情況下，如果隨後在步驟S204處確定MOS單元從輕負載狀態變為重負載狀態(分支“否”)，則在步驟S208，配置MOS單元以使其恢復默認設置。此時，如上文所述，步驟S208處對MOS單元的配置是指恢復MOS單元的默認設置。特別地，如果MOS單元中的一個或多個MOS裝置在步驟S206被遮罩，則在步驟S208處，解除對這些MOS裝置的遮罩。例如，如果在步驟S206是通過禁用對MOS裝置的驅動電壓來遮罩該MOS裝置的，則在步驟S208可以恢復對這些MOS裝置的驅動電壓。此外，如果MOS單元的總體驅動電壓在步驟S206被降低，則在步驟 S208可以將驅動電壓恢復到正常水準。
在步驟S208之後，方法200可以返回步驟S202以繼續確定MOS單元的負載狀態。以此方式，可以實現對MOS單元的持續監測和控制。
通過上文描述的方法100和方法200，本發明的實施方式支援根據MOS單元所處的負載狀態而動態地調整MOS單元的配置，從而在高負載和低負載狀態時均保持較低的功耗。更具體地說，通過上文描述可以理解：在低負載狀態下，通過修改MOS單元的設置儘可能降低此時主導性的驅動功耗；而在高負載狀態下恢復或保持MOS單元的默認設置，以便犧牲部分驅動功耗而降低主導性的開關功耗和導通損耗。
注意，上文描述的方法或過程可以在硬體模組中實現。例如，硬體模組可以包括但不限於專用積體電路(ASIC)晶片、現場可編程閘陣列(FPGA)和現在已知或者將來開發的其他可編程邏輯裝置。當啟動硬體模組時，硬體模組實現硬體模組內包括的方法和過程。
備選地，上述方法也可實施為能夠存儲於如上所述電腦可讀存儲介質中的代碼和/或資料。當電腦系統讀取和執行電腦可讀存儲介質上存儲的代碼和/或資料時，電腦系統實現作為資料結構和代碼來實施的並且存儲於電腦可讀存儲介質內的方法和過程。
<設備>
現在參考第3圖，其示出了根據本發明實施方式的用於控制金屬氧化物半導體MOS單元的功耗的設備。可以理解，第3圖中所示的設備300可以作為上文描述的方法100和方法200的執行實體。而且，根據 本發明的實施方式，設備300可以與電路中的MOS單元的驅動器耦合、被構造為驅動器的一部分或者以其他方式與驅動器配合使用，以便動態地控制MOS單元的功耗。
如第3圖所示，設備300包括：負載確定裝置302，配置用於確定所述MOS單元的負載狀態。設備300還包括功耗控制裝置304，配置用於根據所確定的負載狀態配置所述MOS單元以調節所述MOS單元的驅動功耗。
根據本發明的可選實施方式，功耗控制裝置304可以包括：驅動功耗降低裝置，配置用於回應於確定所述MOS單元處於輕負載狀態而配置所述MOS單元以降低所述驅動功耗。特別地，在本發明的某些實施方式中，MOS單元可以包括並聯連接的多個MOS裝置。此時，驅動功耗降低裝置可以包括：遮罩裝置，配置用於遮罩所述多個MOS裝置的一個或多個MOS裝置。例如，遮罩裝置可以包括配置用於禁用所述一個或多個MOS裝置的驅動電壓的裝置。相應地，驅動功耗降低裝置還可以包括解除遮罩裝置，配置用於回應於確定所述MOS單元轉變為重負載狀態而解除對所述一個或多個MOS裝置的遮罩。
備選地或附加地，根據本發明的可選實施方式，驅動功耗降低裝置可以包括：驅動電壓降低裝置，配置用於降低所述MOS單元的驅動電壓。在這樣的實施方式，驅動功耗降低裝置還可以包括：驅動電壓恢復裝置，配置用於回應於確定所述MOS單元轉變為重負載狀態，將所述MOS單元的所述驅動電壓恢復到正常水準。
根據本發明的可選實施方式，負載確定裝置302配置用於基 於以下至少一個來確定MOS單元的負載狀態：與所述MOS單元關聯的主設備的運行狀態，以及對所述MOS單元的電學參數的測量。對主設備的運行狀態的檢測和/或對MOS單元的電學參數的測量可以由負載確定裝置302自己完成，也可以由其他裝置完成並將結果傳輸給負載確定裝置302。
應當理解，上文參考第3圖描述的設備300包含的各個裝置分別對應於上文參考第1圖描述的方法100中的步驟。由此，上文針對方法100描述的所有特徵和操作同樣適用於設備300，故在此不再贅述。此外，設備300中裝置的劃分不是限制性的而是示例性的。例如，在第3圖中示出的單個裝置可以由多個裝置實現。反之，在第3圖中示出的多個裝置亦可由單個裝置來實現。本發明的範圍在此方面不受限制。
還應當理解，設備300可以利用硬體、固件、軟體和/或其任意組合來實現。例如，在某些實施方式中，設備300的各裝置可以利用軟體和/或固件模組來實現。備選地或附加地，設備300的各裝置也可以利用硬體模組來實現。例如，設備300的各裝置可以實現為積體電路(IC)晶片、專用積體電路(ASIC)、現場可編程閘陣列(FPGA)以及現在已知或者將來開發的任何裝置。本發明的範圍在此方面不受限制。
下面參考第4圖，其示出了適於用來實施第3圖所示的設備300的系統晶片(SOC)400的結構框圖。SOC 400可以與電子電路、微處理器、記憶體、輸入輸出(I/O)邏輯、通信介面和元件、運行整個設備所需的其他硬體、固件和/或軟體集成。SOC 400還可以包括集成資料匯流排(未示出)，其耦合SOC的各個元件以用於元件之間的資料通信。包括SOC 400的設備還可以利用不同元件的多個組合來實現。
在第4圖的示例中，SOC 400包括各種元件，包括：輸入輸出(I/O)邏輯406(例如用以包括電子電路)以及微處理器408(例如，任何微控制器或者數位信號處理器)。SOC 400還包括記憶體410，它可以是任何類型的隨機訪問記憶體(RAM)，低延遲非易失性記憶體(例如，快閃記憶體)、唯讀記憶體(ROM)和/或其他適當的電子資料存儲。SOC 400還可以包括各種固件和/或軟體，諸如作業系統412，其可以是由記憶體410維護並由微處理器408執行的電腦可執行指令。SOC 400還可以包括其他各種通信介面和元件、網路介面元件、其他硬體、固件和/或軟體。
特別地，如圖所示，SOC 400還包括：負載確定塊402，配置用於確定所述MOS單元的負載狀態；以及功耗控制塊404，配置用於根據所確定的負載狀態配置所述MOS單元以調節所述MOS單元的驅動功耗。塊402和404可以作為硬體、軟體和/或固件模組，獨立地或者與信號處理和控制電路等其他實體相集成地操作，以用於實現在此描述的各種實施方式和/或特徵。
<示例>
下面參考第5A圖和第5B圖，其示出了本發明的實施方式可應用於其中的示例性電路的框圖。第5A圖所示的是一個示例性降壓式變換(BUCK)電路的高級別框圖。在第5A圖所示的示例中，主控MOS單元和續流MOS單元分別由並聯的MOSFET構成，並且該電路配備有兩個獨立的MOS驅動器，即驅動器1和驅動器2。
如圖所示，驅動器1按照傳統的方式進行操作。另一方面，用於控制MOS單元的功耗的設備300的實例耦合至驅動器2。如上所述， 當設備300確定MOS單元處於低負載狀態時，它可以向驅動器2發出控制信號，指示驅動器2禁用由其驅動的MOS裝置的驅動電壓。由此，相應的MOS裝置從MOS單元中被遮罩掉。作為結果，主控MOS單元和續流MOS單元的柵極電荷降低，從而實現了輕負載狀態下的驅動功耗降低。
如果設備300隨後確定MOS單元再次進入高負載狀態，則通過控制信號指示驅動器2恢復對相應MOS裝置的驅動電壓，從而解除對這些MOS裝置的遮罩。這樣，主控MOS單元和續流MOS單元的導通阻抗得以降低，從而在高負載狀態下確保較低的開關功耗和導通功耗。
參考第5B圖，其示出了與第5A圖中類似的電路，區別在於第5B圖中的電路僅使用單個驅動器為MOS元件提供驅動電壓。在此示例中，當設備300確定MOS單元處於低負載狀態時，它可以向驅動器發出控制信號，指示驅動器降低對主控MOS單元和續流MOS單元的驅動電壓。注意，在此降低的是MOS單元的總體驅動電壓，而不是個別MOS裝置的驅動電壓。由此，可以降低MOS單元的驅動功耗。隨後，如果設備300確定MOS單元進入高負載狀態，則它可以通過控制信號指示驅動器將MOS元件的驅動電壓恢復到正常水準。
應當理解，第5A圖和第5B圖中所示的電路結構僅僅是示意性的。基於上文描述的方法和設備，本領域技術人員能夠想到其他可行的方式來實踐本發明。而且，本發明的實施方式不僅適用於BUCK電路，而是可以適用於任何包含MOS單元的電路。
第6圖示出了根據本發明的實施方式的實驗效果的圖表。在第6圖所示的圖示中，縱軸為功率效率，即輸出功率與輸入功率的比值。 橫軸是所測試的電路中包含的MOS單元的負載電流IO。可以看到，在高負載狀態的功耗基本相同的前提下，在低負載狀態下，本發明的實施方式能夠獲得明顯高於現有技術的功率效率。可以理解，這通過對驅動損耗的動態調節實現的。特別地，如圖所示，在負載電流IO為0.1A的情況下，本發明的實施方式可以獲得超過現有技術20%以上的節能效果。
<小結>
上文已經通過本發明的若干具體實施方式而闡釋了本發明的思想和原理。根據本發明的實施方式，可以根據MOS單元的負載狀況而動態地調節控制其驅動功耗。當MOS單元處於輕負載狀態時，動態修改MOS單元的設置以儘量降低主導性的驅動功耗。另一方面，當MOS單元處於重負載狀態時，使MOS單元保持或恢復默認設置，從而犧牲部分驅動功耗而儘量降低主要性的導通功耗和開關功耗。
通過根據負載狀態而動態地、自適應地調節MOS單元的驅動功耗，可以在確保重負載狀態的性能的同時，有效地降低MOS單元在輕負載狀態下的負載。以此方式，可以獲得更好的總體節能效果，並且保證對已有MOS單元和裝置的修改和影響儘可能小。
注意，在上文描述的流程圖和框圖中，框中所標注的功能也可以按照不同於圖中所示的順序發生。例如，兩個接連地表示的方框實際上可以基本並行地執行，它們有時也可以按相反的順序執行，這取決於所涉及的具體功能。還應注意，框圖和/或流程圖中的每個框、以及框圖和/或流程圖中的方框的組合，可以利用執行指定功能或操作的專用的基於硬體的系統來實現，或者可以用專用硬體與電腦指令的組合來實現。
根據本發明實施方式的方法和裝置可以採取完全硬體實施方式、完全軟體實施方式或既包含硬體元件又包含軟體元件的實施方式的形式。在可選實施方式中，本發明實現為軟體，其包括但不限於固件、駐留軟體、微代碼等。
本發明還可以採取可從電腦可用或電腦可讀介質訪問的電腦程式產品的形式，這些介質提供程式碼以供電腦或任何指令執行系統使用或與其結合使用。出於描述目的，電腦可用或電腦可讀機制可以是任何有形的裝置，其可以包含、存儲、通信、傳播或傳輸程式以由指令執行系統、裝置或設備使用或與其結合使用。
介質可以是電的、磁的、光的、電磁的、紅外線的、或半導體的系統(或裝置或器件)或傳播介質。電腦可讀介質的示例包括半導體或固態記憶體、磁帶、可移動電腦磁片、隨機訪問記憶體(RAM)、唯讀記憶體(ROM)、硬磁片和光碟。目前光碟的示例包括緊湊盤-唯讀記憶體(CD-ROM)、壓縮盤-讀/寫(CD-R/W)和DVD。
儘管已在上文描述了本發明的若干實施方式，但是本領域技術人員應當理解，這些描述僅僅是示例性和說明性的。根據說明書的教導和啟示，在不脫離本發明真實精神的情況下，可以對本發明的實施方式進行各種修改和變更。因此，說明書中記載的特徵不應被認為是限制性的。本發明的範圍僅由所附申請專利範圍來限定。
MOS‧‧‧金屬氧化物半導體
300‧‧‧設備

Claims (16)

  1. 一種用於控制一金屬氧化物半導體(MOS)單元的功耗的方法，包括：確定該MOS單元的負載狀態；以及根據所確定的負載狀態而配置該MOS單元，包括：回應於確定該MOS單元處於輕負載狀態，降低該MOS單元的驅動電壓，以降低該MOS單元的驅動功耗。
  2. 如申請專利範圍第1項所述的方法，其中該MOS單元包括並聯連接的多個MOS裝置，並且其中配置該MOS單元以降低該MOS單元的驅動功耗還包括：遮罩該多個MOS裝置中的一個或多個MOS裝置。
  3. 如申請專利範圍第2項所述的方法，其中遮罩該多個MOS裝置中的一個或多個MOS裝置包括：禁用該一個或多個MOS裝置的驅動電壓。
  4. 如申請專利範圍第2項所述的方法，還包括：回應於確定該MOS單元轉變為重負載狀態，解除對該一個或多個MOS裝置的遮罩。
  5. 如申請專利範圍第1項所述的方法，還包括：回應於確定該MOS單元轉變為重負載狀態，將該MOS單元的驅動電壓恢復到正常水準。
  6. 如申請專利範圍第1項所述的方法，其中該MOS單元的負載狀態基於以下至少一個來確定：與該MOS單元關聯的主設備的運行狀態，以及對該MOS單元的電學參數的測量。
  7. 如申請專利範圍第1-6項中任一項所述的方法，其中構成該MOS單元的該MOS裝置是金屬氧化物半導體場效應電晶體(MOSFET)。
  8. 一種用於控制一金屬氧化物半導體(MOS)單元的功耗的設備，包括：一負載確定裝置，配置用於確定該MOS單元的負載狀態；以及一功耗控制裝置，包括：一驅動功耗降低裝置，被配置用於回應於確定該MOS單元處於輕負載狀態而配置該MOS單元以降低該MOS單元的驅動功耗，該驅動功耗降低裝置包括：一驅動電壓降低裝置，被配置用於降低該MOS單元的驅動電壓。
  9. 如申請專利範圍第8項所述的設備，其中該MOS單元包括並聯連接的多個MOS裝置，且其中該驅動功耗降低裝置還包括：一遮罩裝置，配置用於遮罩該多個MOS裝置中的一個或多個MOS裝置。
  10. 如申請專利範圍第9項所述的設備，其中該遮罩裝置包括：配置用於禁用該一個或多個MOS裝置的驅動電壓的一裝置。
  11. 如申請專利範圍第9項所述的設備，其中該驅動功耗降低裝置還包括：一解除遮罩裝置，配置用於回應於確定該MOS單元轉變為重負載狀態而解除對該一個或多個MOS裝置的遮罩。
  12. 如申請專利範圍第8項所述的設備，其中該驅動功耗降低裝置還包括：一驅動電壓恢復裝置，回應於確定該MOS單元轉變為重負載狀態而將該MOS單元的驅動電壓恢復到正常水準。
  13. 如申請專利範圍第8項所述的設備，其中該負載確定裝置配置用於基於以下至少一個來確定該MOS單元的負載狀態：與該MOS單元關聯的主設備的運行狀態，以及對該MOS單元的電學參數的測量。
  14. 如申請專利範圍第8-13項任一項所述的設備，其中構成該MOS單元的該MOS裝置是金屬氧化物半導體場效應電晶體(MOSFET)。
  15. 一種用於控制一金屬氧化物半導體(MOS)單元的功耗的積體電路(IC)，包含如申請專利範圍第8-14項中任一項所述的設備。
  16. 一種用於控制一金屬氧化物半導體(MOS)單元的功耗的系統晶片(SOC)，包含如申請專利範圍第8-14項中任一項所述的設備。
TW101128471A 2011-08-09 2012-08-07 控制金屬氧化物半導體單元的功耗的方法和設備 TWI467904B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102304760A CN102931961A (zh) 2011-08-09 2011-08-09 控制金属氧化物半导体单元的功耗的方法和设备

Publications (2)

Publication Number Publication Date
TW201308855A TW201308855A (zh) 2013-02-16
TWI467904B true TWI467904B (zh) 2015-01-01

Family

ID=47646690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128471A TWI467904B (zh) 2011-08-09 2012-08-07 控制金屬氧化物半導體單元的功耗的方法和設備

Country Status (3)

Country Link
US (1) US9350340B2 (zh)
CN (1) CN102931961A (zh)
TW (1) TWI467904B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2894777A1 (en) * 2014-01-09 2015-07-15 Dialog Semiconductor (UK) Limited DC/DC converter efficiency improvement for low current levels
US10348207B2 (en) * 2016-11-15 2019-07-09 Lg Chem, Ltd. Control system for transitioning a DC-DC voltage converter from a boost operational mode to a safe operational mode
CN110061621A (zh) * 2019-04-16 2019-07-26 杰华特微电子（杭州）有限公司 一种开关电源控制电路和方法及开关电源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448449B (en) * 1998-10-30 2001-08-01 Nippon Electric Co Semiconductor memory device having push-pull type output circuit formed by two N-channel MOS transistors
CN1604001A (zh) * 2002-07-10 2005-04-06 马维尔国际贸易有限公司 功率阵列系统和方法
CN101795069A (zh) * 2010-03-18 2010-08-04 华为终端有限公司 一种开关电源装置及开关电源的控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969514A (en) * 1997-11-24 1999-10-19 National Semiconductor Corporation Digital feedback power supply
CN2431675Y (zh) * 1999-04-09 2001-05-23 深圳市中兴通讯股份有限公司 宽负载范围零压零流开关电源变换器
JP4671275B2 (ja) * 2005-01-26 2011-04-13 ルネサスエレクトロニクス株式会社 電源制御装置、電源用電子部品及び電源装置
US8129763B2 (en) 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
CN101931323B (zh) * 2010-08-05 2012-11-28 西安交通大学 一种提高集成开关dc-dc变换器轻载效率非均匀变化栅宽的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW448449B (en) * 1998-10-30 2001-08-01 Nippon Electric Co Semiconductor memory device having push-pull type output circuit formed by two N-channel MOS transistors
CN1604001A (zh) * 2002-07-10 2005-04-06 马维尔国际贸易有限公司 功率阵列系统和方法
CN101795069A (zh) * 2010-03-18 2010-08-04 华为终端有限公司 一种开关电源装置及开关电源的控制方法

Also Published As

Publication number Publication date
US20130038316A1 (en) 2013-02-14
TW201308855A (zh) 2013-02-16
US9350340B2 (en) 2016-05-24
CN102931961A (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
US9337735B2 (en) DC/DC converter within a portable computer
JP6185208B1 (ja) 負荷のクラスタに関する動的パワーレール制御
US8884597B2 (en) Synchronous buck converter with dynamically adjustable low side gate driver
JP4980588B2 (ja) 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器
TWI524166B (zh) 電力管理時脈啟動策略
US20090313492A1 (en) Sleep Processor
US20200044578A1 (en) Multi-Level Power Converter with Light Load Flying Capacitor Voltage Regulation
US9690359B2 (en) Power multiplexer for integrated circuit power grid efficiency
TW201404001A (zh) 管理電池裝置的電池管理電路與電池管理方法
TWI614961B (zh) 電力傳送系統及多核處理晶片
TW201207607A (en) Power supply capable of automatically switching standby power supply path
TWI467904B (zh) 控制金屬氧化物半導體單元的功耗的方法和設備
US20110179298A1 (en) Method for controlling voltages supplied to a processor
US20130106373A1 (en) Systems and Methods for Adaptive Body Braking Control in a Voltage Regulator
JP2014014233A (ja) 半導体モジュール
TW201416845A (zh) 主機板
US10007319B2 (en) Power saving in multi-directional data transfer
TWI548193B (zh) 用於電子裝置之省電方法以及相關省電電路
TW201541348A (zh) 可攜式電子裝置及其核心交換方法
US9372490B1 (en) System and method for distributed voltage regulator-gating
TW201433087A (zh) 用於裝置電力管理之電源－電壓控制
US10754410B2 (en) System and method for standby mode operation of power management system
US20240219995A1 (en) Charge isolation architecture in voltage regulator for improved battery life, responsiveness and reduced acoustic noise
JP6965192B2 (ja) 降圧コンバータ
KR19990040929U (ko) 컴퓨터에서의 냉각팬 제어장치