TWI463586B - 用於動態決定測試器變數的方法與設備 - Google Patents
用於動態決定測試器變數的方法與設備 Download PDFInfo
- Publication number
- TWI463586B TWI463586B TW097134030A TW97134030A TWI463586B TW I463586 B TWI463586 B TW I463586B TW 097134030 A TW097134030 A TW 097134030A TW 97134030 A TW97134030 A TW 97134030A TW I463586 B TWI463586 B TW I463586B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- tester
- group
- integrated circuit
- parameter
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000012360 testing method Methods 0.000 claims description 171
- 238000013500 data storage Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 26
- 238000012545 processing Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000003068 static effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本案揭示的請求標的係大致關於製造,且尤係關於用於動態決定測試器變數的裝置與設備。
在半導體工業中有著不斷的驅策力去增加積體電路裝置(譬如:微處理器、記憶裝置與其類似者)的品質、可靠度和生產量。這個驅策力是對於以更可靠操作的更高品質的電腦和電子裝置之消費者需求所激起。這些需求已導致不斷改善譬如電晶體的半導體裝置的製造和包含此種電晶體的積體電路裝置的製造。此外,減少典型的電晶體元件的製造缺陷也會降低每一電晶體的總成本以及包含有此種電晶體的積體電路裝置的成本。
一般而言,對晶圓所執行的一組處理步驟是使用各種處理工具,包含光微影步進機(photolithography stepper)、蝕刻工具、沉積工具、研磨工具、快速熱處理工具、佈植工具等。在製造過程期間中,各種影響被製造之裝置的性能的事情都可能發生。像是特徵關鍵尺寸、摻雜程度、接觸電阻、粒子污染等之因素,所有都可能潛在地影響裝置的最終性能。
在裝置製造完成之後,每一晶圓需經過初步功能測試,一般稱為最終晶圓電性測試(final wafer electrical test;FWET)和SORT測試,該最終晶圓電性測試係評估在晶圓上的測試結構,而SORT測試則評估每一晶粒(die)。通過這些測試的晶圓隨後切單(singulate)為個別晶粒並隨後裝填(packed)在基板中。已裝填的晶粒則隨後對照顧客訂單的規格經過額外測試而決定像是最大操作速度、功率、快取等性能特性。
包含有最初類別(ICL)測試的範例性測試是對功率和速度的初步測試。ICL測試通常後續接著在特定溫度及/或電壓應力下測試封裝晶粒的預燒(burn-in;BI)和後預燒(post burn-in;PBI)測試以及測試晶粒功能性的自動測試設備(automatic test equipment;ATE)測試。接著,帶有不同特性的封裝晶粒經歷系統層級測試(system-level test;SLT),其中該等晶粒對照顧客需求而針對特定電子特性進行測試。在SLT中,藉由執行系統層級測試(如:變動測試程式)而在實際主機板中測試封裝晶粒。完成測試之後,裝置被熔接(fused)、印字(marked)與裝填以滿足顧客定單。此後端處理通常被稱為測試、印字、裝填(TMP)製程。
典型地,對於測試器所執行的每一測試程式定義有測試指南和接受準則(acceptance criteria)。這些程式典型地儲存在中央資料庫且本質上是靜態的。測試器可以在執行該測試之前週期性地從中央資料儲存中下載大部分目前“最佳的(golden)”測試程式。變數資料庫(recipe database)允許修訂與組構控制。然而,該測試程序一旦被測試器下載就不能改變進行。因此,由測試器所執行的測試流程和接受準則是靜態的。
裝置測試通常是一個反覆過程,包含使用各種頻率和電壓範圍去測試裝置以企圖精確決定裝置的最大頻率和最小電壓能力。測試程式的長度和測試器的結果輸出量因此是與所需的測試重複的數目成直接比例。
本案之此章節在於企圖導入可與如下描述及/或所請求的本發明的各種態樣有關之技藝的各種態樣。此章節提供背景知識以促進本發明的各種態樣的較佳瞭解。應了解的是,在本案之此章節的陳述是以此見解作解讀而並非作為先前技術的承認。揭示的標的是針對克服或至少降低一個或多個前述問題的影響。
為了提供本案一些態樣的基本理解,以下提出本發明的簡化概要。然此概要並非本發明的詳盡概述,亦非企圖識別本發明的關鍵或重要元件或是描述本發明的範圍。其惟一目的是在以簡化形式表示一些概念作為以下討論的具體描述的前言。
本發明之一個態樣是一種用以測試積體電路裝置的方法。該方法包括擷取出基於與複數個積體電路裝置相關聯的測試結果所決定的群組測試參數,藉由使用測試程式和該群組測試參數對一特定積體電路裝置進行測試。
本發明之另一個態樣是一種包含測試控制器和裝置測試器的系統。該測試控制器可操作成決定出基於與複數個積體電路裝置相關聯的測試結果的群組測試參數。該裝置測試器可操作成使用測試程式和該群組測試參數而測試一特定積體電路裝置。
以下敘述本發明之一個或多個特定實施例。本發明並非要具體限制成在此所包含的實施例和說明,而是要包含在以下申請專利範圍的保護範圍內之具有該實施例的部分和不同實施例的元件組合之這些實施例的改良形式。將了解到在任何此種實際實作之開發中,例如在任何工程或設計專案中,必須作出許多實作特定的決定以達成開發者的特定目標,譬如符合系統相關或商業相關的限制,這些決定將依實作而變化。此外,將了解到,此種開發效果可能是複雜且耗時的,不過這對受惠於此揭露之所屬技術領域具有通常知識者而言將會是設計、製造和加工的例行工作。除非明確被指出其為“關鍵”或“必要”,在本案中沒有任何被視為對本發明之關鍵或必要者。
現將參考附圖來說明本發明。各種結構、系統和裝置係以示意方式描繪於各圖式中僅用於說明之目的,以便不會被熟悉此項技術者所熟知的細節而模糊本發明內容。不過,附圖係被包括用來說明與解釋本發明的例示範例。應以熟悉該項技藝者所認定之意義來理解本文中的字彙與詞。本文前後一致使用的術語以及詞彙並無暗示特別的定義,特別定義係指與熟悉該項技藝者認知之普通慣用的定義所不同之定義。如果一個術語或詞彙具有特別定義,亦即非為所屬技術領域具有通常知識者能理解之意義時,本說明書將會直接且明確的提供其定義。
本發明的部分和相關描述係以軟體或是對電腦記憶體內的資料位元進行運算的符號表示法與演算法表示。這些描述和表示法能讓所屬技術領域具有通常知識者將其工作本質有效地傳遞至另一所屬技術領域具有通常知識者。在此廣泛使用的術語-演算法,其通常被認為是導致期望結果的自相一致(self-consistent)順序的步驟。該等步驟是這些物理量的所需物理操作方式。通常,儘管非必要,但這些量係可採用能被儲存、傳送、組合、比較或操作的光學、電子、磁性訊號的形式。大部分就慣用情況而言可以證明,將這些訊號稱為位元、數值、元件、符號、特性、術語、數字或類似者有時是便利的。
然而,應謹記在心的是,這些或類似術語係與適當物理量相關聯以及僅為應用在這些量的便利標記。除非明確陳述或從討論中顯而易知,例如術語“處理”、“運算”、“計算”、“決定”、“存取”、“顯示”或其他類似涉及電腦系統或類似電子運算裝置的動作和程序,其將電腦系統的暫存器和記憶體內表示為物理、電子量的資料予以操控並轉換為類似在電腦系統記憶體或暫存器或在其他此種資訊儲存、傳送或顯示裝置內同樣表示為物理量的其他資料。也應注意本發明的軟體實作態樣典型編碼在某些形式的程式儲存媒介上或是通過某些類型的傳輸媒介而予以實作。該程式儲存媒介可以是磁性的(如軟碟片或硬碟)或光學的(如唯讀光碟“CDROM”),亦可以是唯讀或隨機存取。類似地,傳輸媒介可以是雙絞線、同軸纜線、光纖或所屬領域已知的一些其他適當傳輸媒介。本發明並不受限於任何給定實作的這些態樣。
現參考圖式,其中於數個圖中類似的元件對應於相同的元件符號。具體參考第1圖,本發明將在例示製造系統100的背景下予以描述。該製造系統100具有用以製造晶圓120的處理線110、用以處理裝置140的測試、印字、裝填(TMP)線130、自動測試設備(ATE)測試器150、系統層級測試器(ST)160、混成系統(hybrid system)測試器(HST)170、資料儲存180以及測試控制單元190。
在例示實施例中,晶圓120由該處理線110處理以在其上製造出晶粒。該處理線110可以包括各種處理工具及/或計量工具,而可以用在處理及/或檢查晶圓從而製造出半導體裝置。例如:該處理工具可以具有光微影步進器、蝕刻工具、沉積工具、拋光工具、快速熱退火工具、離子佈植工具及其類似者。該計量工具可以包含厚度測量工具、散射計(scatterometer)、橢圓偏光計(ellipsometer)、掃瞄電子顯微鏡及其類似者。用於處理該晶圓120的技術對所有屬領域具通常知識者而言係為已知,且因此將不在此處清楚地詳細討論以避免混淆本發明。雖然在第1圖中描述單一晶圓120,但應了解的是,晶圓120是代表單一晶圓和一群晶圓(例如:在該處理線110中所處理的晶圓批(wafer lot)的全部或一部分)。
在晶圓120已於該處理線100處理而製造出該晶粒之後,像是排序(sort)或最終晶圓電性測試(FWET)工具的一些計量工具,可以在當該晶圓仍未切開時實施以收集電性效能資料。排序計量是採用一系列探針去電性接觸在完整晶粒上的墊以實施電性和功能測試。例如:排序計量工具可以測量形成在該晶圓120上之各種節點和電路間的電壓及/或電流。所測量的例示排序參數包括但不限於時脈搜尋參數、二極體特性、掃描邏輯電壓、靜態IDD
、最小VDD
、電源供應器開路短路特性以及環式振盪器頻率等。所選擇的特定排序參數依據形成在該晶粒上的裝置之應用與性質而改變。最終晶圓電性測試(FWET)需要分離結構的參數測試,像是電晶體、電容、電阻、互連以及像是環式震盪器的相對小且簡單的電路。想要提供的是晶圓是否在基本製造規格限制內的快速指示。超出這些限制的晶圓通常會被拋棄以利於不對它們浪費後續時間或資源。
在該晶圓120上之晶粒完成初步測試之後,該晶圓120被切單為該晶粒。每一個晶粒隨後各固定在封裝件中而形成該裝置140。該測試單元150、160、170接著使該裝置140進行各種測試程式以對該裝置分級且驗證完整功能。雖然僅揭示單一測試器150、160、170,然實際實作將包含各類型之多個測試器150、160、170。再者,特定測試器150、160、170可以平行測試多個裝置140。
典型地,ATE測試器150係設計用於高輸出量、高精確度的測試。例如:ATE測試器150通常能以精確的電壓控制而在不同電壓位準下執行測試。該系統層級測試器160係組構成在真實系統環境中的測試裝置,如藉由啟動作業系統。系統層級測試器160並未顯出ATE測試器150的速度特性或電壓控制特性。混成系統測試器170係組構成執行預燒測試和系統層級測試。
該資料儲存180收藏關於在複數個測試程式執行或插入期間的該裝置140之測試的資訊。在例示範例中,ATE測試器150執行該裝置140的初始測試以建立功率和速度特性。後續範例揭示動態測試變數如何可以用於測試裝置140。雖然這些範例係關於在ATE測試器150的測試,但這些方法也可以應用在系統層級測試器160或混成系統測試器170。
一般而言,ATE測試器使用基線(baseline)測試程式,其藉由測試控制單元所決定的外部測試參數而擴大。該ATE測試器150從在該資料儲存180中所包含的變數資料庫182中擷取該基線測試程式。該測試程式具體指出用於決定該裝置140的該功率與速度特性的一般測試協定。
該測試控制單元190監視與先前裝置測試相關聯的結果以企圖識別測試參數,該測試參數可被改變以增加後續測試的效率。與相同類型裝置相關聯的測試結果被評估以產生一群組測試參數,該群組測試參數可儲存在該資料儲存180中的測試參數資料庫184。因此,該ATE測試器150可以從該變數資料庫182中載入該一般測試程式以及從該測試參數資料數184中載入一個或多個群組測試參數。
在一個實施例中,該群組測試參數具體指出用於反覆測試程序的起始點或測試範圍。該測試控制單元190基於先前測試的結果而決定該測試範圍。例如:典型地執行反覆測試以決定裝置140的該功率和速度特性。該測試程式典型地具體指出用於該測試的起始頻率,且該起始頻率係典型地高於該裝置的預期操作頻率。每一頻率測試可以在不同電壓位準重複以決定該裝置140的該速度和功率特性。透過重複去修改該測試的頻率和功率參數以決定該裝置的最大頻率特性和最小電壓特性。導致失敗的測試(例如:頻率太高或電壓太低)之測試重複會浪費測試時間,且因而減少ATE測試器150的輸出量。該ATE測試器150存取在該資料儲存180中的測試參數資料庫184以決定所測試的裝置類型的起始點,而不是對重複的速度和功率測試使用固定的起始點。額外的群組測試參數可以具體指出用於電壓測試的測試範圍資訊。當關於類似裝置140的資料指示對該裝置類型的預期數值之範圍縮小時,該測試控制單元190可以更新該群組測試參數。藉由在較小範圍內測試,整體測試時間可以減少,因而增加輸出量。
如果特定裝置140在特定起始點通過測試,則該ATE測試器150增加頻率以決定該裝置140是否能在更高頻率中通過測試。以此方式,該測試頻率不會限制與特定裝置140相關聯的等級,而是用於修改該測試以便能縮短裝置總數的的整體測試時間。對實際執行較佳於該預期測試範圍的裝置進行分級所需之額外測試的數目是明顯少於如果該測試範圍並未基於該群組結果進行調整而以共同基準所執行的額外測試的數目。
在另一個實施例中,該測試控制單元190可以決定由該測試器150、160、170執行的一個或多個測試之接受準則。該接收準則可以基於總數統計而調整。用於動態決定接受準則的統計技術(亦稱為控制限制)係對所屬技術領域具有通常知識者為已知的技術。
參考第2圖,其係顯示由ATE測試所決定的例示效能參數的圖表。在一個特定的測試中,靜態Idd和使用臨限200、210的接合面溫度(junction temperature;Tj)和外殼溫度(case temperature;Tc)之間的差值作比較。這些參數可以隨著裝置140的預燒後藉由ATE測試器150決定。就無風險(uncompromised)裝置而言,這些參數應該採用已知的關係。不採用這些預期模式的裝置可能會有風險(即由預燒程序造成的損壞)。該臨限200、210係經過選擇以篩選可能有缺陷的裝置140。該測試控制單元190基於與類似裝置總數相關聯之資料可以決定臨限200、210。該測試控制單元190可以動態地調整臨限200、210,使得總數的改變會反映在修正後的接受準則中。該測試控制單元190儲存接收準則以作為在該測試參數資料庫184中的群組測試參數。
因為群組測試參數儲存在該測試參數資料庫184中,所以由各種不同測試器150、160、170執行的測試程式可以被動態調整以反映出總數的特性。以此方式,測試的效益可以相對於使用靜態測試程式者而增加。當動態調整接受準則以允許更多有效裝置特性時,動態調整測試範圍會增加測試器150、160、170的輸出量。
現轉向第3圖,其係為一種測試積體電路裝置之方法的簡化流程圖。在方法方塊310中,基於與複數個積體電路裝置相關聯的測試結果所決定的一群組測試參數被擷取出。在方法方塊320中,使用一測試程式和該群組測試參數來測試特定積體電路裝置。
以上所揭示之特定實施例僅為例示,因為對於受惠於此處之揭示內容的所屬技術領域中具有通常知識者而言,本發明可以不同但等效的方式進行修飾或實施係為顯而易見的。再者,除了如所附之申請專利範圍所描述者,並未意圖對在此顯示的架構或設計的細節進行任何限制。因此,顯然以上所揭露的特定實施例可以改變或修飾,而所有此等變化均被視為落於本發明的範圍與精神內。因此,在此所欲保護的範圍是如同所附的申請專利範圍所提出者。
100...製造系統
110...處理線
120...晶圓
130...測試、印字、裝填(TMP)線
140...裝置
150...自動測試設備(ATE)測試器
160...系統層級測試器(ST)
170...混成系統測試器(HST)
180...資料儲存
182...變數資料庫
184...測試參數資料庫
190...測試控制單元
200、210...臨限
310、320...方法方塊
以上係參考附加圖式而描述本發明,其中相同的元件符號代表類似的元件,以及:
第1圖係為根據本發明之實施例的一種製造系統的簡化方塊圖;
第2圖係為顯示於第1圖之系統中可由測試器使用的接受準則的圖表;以及
第3圖係為根據本發明之另一例示實施例的一種動態決定測試器變數之方法的簡化流程圖。
雖然本發明容許各種之修飾和替代形式,但是在此係藉由圖式中之範例顯示及詳細說明本發明之特定實施例。然而,應暸解到此處特定實施例之圖式及詳細說明並不欲用來限制本發明為所揭示之特定形式,反之,本發明將涵蓋所有落於如所附申請專利範圍內所界定之本發明之精神和範圍內之修飾、等效和替代內容。
100...製造系統
110...處理線
120...晶圓
130...測試、印字、裝填(TMP)線
160...系統層級測試器(ST)
170...混成系統測試器(HST)
180...資料儲存
182...變數資料庫
184...測試參數資料庫
150...自動測試設備(ATE)測試器
190...測試控制單元
140...裝置
Claims (12)
- 一種用於動態決定測試器變數之方法,包括:擷取出基於與複數個積體電路裝置相關聯的測試結果所決定的群組測試參數,其中,該群組測試參數具體指出測試範圍,且該測試範圍復包括用於反覆測試的起始點;以及使用測試程式和該群組測試參數,測試特定積體電路裝置。
- 如申請專利範圍第1項之方法,其中,該群組測試參數具體指出用於該特定積體電路裝置的反覆頻率和電壓測試的該測試範圍。
- 如申請專利範圍第1項之方法,其中,該群組測試參數具體指出用於該特定積體電路裝置的測試的接受準則。
- 如申請專利範圍第1項之方法,復包括:從第一資料來源,將該測試程式載入測試器中;以及從第二資料來源,將該群組測試參數載入該測試器中。
- 如申請專利範圍第1項之方法,復包括,更新該群組測試參數。
- 一種用於動態決定測試器變數之系統,包括:測試控制器,可操作以決定出基於與複數個積體電路裝置相關聯的測試結果的群組測試參數,其中,該群組測試參數具體指出測試範圍,且該測試範圍復包括用 於反覆測試的起始點;以及裝置測試器,可操作以使用測試程式和該群組測試參數而測試特定積體電路裝置。
- 如申請專利範圍第6項之系統,其中,該群組測試參數具體指出用於該特定積體電路裝置的反覆頻率和電壓測試的該測試範圍。
- 如申請專利範圍第6項之系統,其中,該群組測試參數具體指出用於該特定積體電路裝置的測試的接受準則。
- 如申請專利範圍第6項之系統,復包括資料儲存,可操作以儲存該測試程式和該群組測試參數。
- 如申請專利範圍第9項之系統,其中,該資料儲存包含第一資料庫,可操作以儲存該測試程式;以及第二資料庫,可操作以儲存該群組測試參數。
- 如申請專利範圍第6項之系統,其中,該測試控制器係可操作以週期性更新該群組測試參數,以及該測試器可操作以使用該更新後之群組測試參數用於後續的裝置測試。
- 一種用於動態決定測試器變數之系統,包括:用以擷取出基於與複數個積體電路裝置相關聯的測試結果所決定的群組測試參數之裝置,其中,該群組測試參數具體指出測試範圍,且該測試範圍復包括用於反覆測試的起始點;以及用以使用測試程式和該群組測試參數而測試特定積體電路裝置之裝置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/853,304 US7774670B2 (en) | 2007-09-11 | 2007-09-11 | Method and apparatus for dynamically determining tester recipes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200919613A TW200919613A (en) | 2009-05-01 |
| TWI463586B true TWI463586B (zh) | 2014-12-01 |
Family
ID=40086422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097134030A TWI463586B (zh) | 2007-09-11 | 2008-09-05 | 用於動態決定測試器變數的方法與設備 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7774670B2 (zh) |
| TW (1) | TWI463586B (zh) |
| WO (1) | WO2009035636A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100211202A1 (en) * | 2009-02-13 | 2010-08-19 | Hermes Microvision, Inc. | Method and machine for examining wafers |
| US9768082B2 (en) | 2009-02-13 | 2017-09-19 | Hermes Microvision Inc. | Method and machine for examining wafers |
| US10768230B2 (en) * | 2016-05-27 | 2020-09-08 | International Business Machines Corporation | Built-in device testing of integrated circuits |
| JP6767355B2 (ja) * | 2017-03-29 | 2020-10-14 | 株式会社東芝 | モデル構築システムおよびモデル構築方法 |
| US10517169B2 (en) * | 2018-04-13 | 2019-12-24 | Pdf Solutions, Inc. | Characterization vehicles for printed circuit board and system design |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396168A (en) * | 1992-03-27 | 1995-03-07 | Tandy Corporation | Digital multimeter with microprocessor control |
| US6789239B2 (en) * | 2002-02-15 | 2004-09-07 | Renesas Technology Corp. | Program conversion system |
| US7047442B2 (en) * | 2002-04-23 | 2006-05-16 | Agilent Technologies, Inc. | Electronic test program that can distinguish results |
| US7242198B2 (en) * | 2005-06-29 | 2007-07-10 | Agilent Technologies, Inc. | Method for using internal semiconductor junctions to aid in non-contact testing |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326800B1 (en) | 1999-06-10 | 2001-12-04 | International Business Machines Corporation | Self-adjusting burn-in test |
| US6876207B2 (en) | 2003-08-01 | 2005-04-05 | Hewlett-Packard Development Company, L.P. | System and method for testing devices |
| US7256055B2 (en) | 2003-08-25 | 2007-08-14 | Tau-Metrix, Inc. | System and apparatus for using test structures inside of a chip during the fabrication of the chip |
| US7301325B2 (en) | 2004-02-02 | 2007-11-27 | Synthesys Research, Inc. | Method and apparatus for creating performance limits from parametric measurements |
-
2007
- 2007-09-11 US US11/853,304 patent/US7774670B2/en active Active
-
2008
- 2008-09-05 TW TW097134030A patent/TWI463586B/zh active
- 2008-09-11 WO PCT/US2008/010618 patent/WO2009035636A1/en not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396168A (en) * | 1992-03-27 | 1995-03-07 | Tandy Corporation | Digital multimeter with microprocessor control |
| US6789239B2 (en) * | 2002-02-15 | 2004-09-07 | Renesas Technology Corp. | Program conversion system |
| US7047442B2 (en) * | 2002-04-23 | 2006-05-16 | Agilent Technologies, Inc. | Electronic test program that can distinguish results |
| US7242198B2 (en) * | 2005-06-29 | 2007-07-10 | Agilent Technologies, Inc. | Method for using internal semiconductor junctions to aid in non-contact testing |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090070644A1 (en) | 2009-03-12 |
| TW200919613A (en) | 2009-05-01 |
| WO2009035636A1 (en) | 2009-03-19 |
| US7774670B2 (en) | 2010-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7710137B2 (en) | Method and apparatus for relative testing of integrated circuit devices | |
| US7656182B2 (en) | Testing method using a scalable parametric measurement macro | |
| KR101069932B1 (ko) | 동적 계측 샘플링 방법들 | |
| US8010310B2 (en) | Method and apparatus for identifying outliers following burn-in testing | |
| KR20200014938A (ko) | 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법 | |
| US7908109B2 (en) | Identifying manufacturing disturbances using preliminary electrical test data | |
| TW201514513A (zh) | 晶圓的可適性電性測試 | |
| JP2007538383A (ja) | イオン注入プロセスの欠陥検出および制御方法、およびその実行システム | |
| CN103714191A (zh) | 用于异常工具和阶段诊断的2d/3d分析 | |
| US7774670B2 (en) | Method and apparatus for dynamically determining tester recipes | |
| US7982155B2 (en) | System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices | |
| US7788065B2 (en) | Method and apparatus for correlating test equipment health and test results | |
| KR102791624B1 (ko) | 임계 치수 측정을 위한 관심 영역 및 관심 패턴 생성 | |
| Kim et al. | AI-guided reliability diagnosis for 5, 7nm automotive process | |
| US7983778B2 (en) | Method and apparatus for reducing setups during test, mark and pack operations | |
| US7822567B2 (en) | Method and apparatus for implementing scaled device tests | |
| US7983871B2 (en) | Method and apparatus for employing previous test insertion results for testing a device | |
| Lee et al. | Reliability Prediction for Automotive 5nm and 7nm Technology node by using Machine Learning based Solution | |
| US7716004B2 (en) | Method and apparatus for matching test equipment calibration | |
| US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program | |
| CN101263437A (zh) | 有关未被抽样的工件的数据表示 | |
| US20060212245A1 (en) | Real-time mathematical model for wafer spin defect detection and for misalignment analyses | |
| US20090299678A1 (en) | Method and apparatus for determining a product loading plan for a testing system | |
| US7987013B2 (en) | Estimating yield fluctuation for back-end planning | |
| US7171638B2 (en) | Methods of screening ASIC defects using independent component analysis of quiescent current measurements |