TWI462471B - 非接觸式生物信號感測器之低漏電靜電放電（ｅｓｄ）結構 - Google Patents

非接觸式生物信號感測器之低漏電靜電放電（ｅｓｄ）結構 Download PDF

Info

Publication number
TWI462471B
TWI462471B TW101111569A TW101111569A TWI462471B TW I462471 B TWI462471 B TW I462471B TW 101111569 A TW101111569 A TW 101111569A TW 101111569 A TW101111569 A TW 101111569A TW I462471 B TWI462471 B TW I462471B
Authority
TW
Taiwan
Prior art keywords
diode
unity gain
gain buffer
output
voltage
Prior art date
Application number
TW101111569A
Other languages
English (en)
Other versions
TW201251309A (en
Inventor
Thomas J Sullivan
Original Assignee
Neurosky Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neurosky Inc filed Critical Neurosky Inc
Publication of TW201251309A publication Critical patent/TW201251309A/zh
Application granted granted Critical
Publication of TWI462471B publication Critical patent/TWI462471B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

非接觸式生物信號感測器之低漏電靜電放電(ESD)結構
本發明係關於一種靜電放電(ESD)電路，尤其是一種用於一生物感測器之靜電放電(ESD)電路。
此申請案主張對2011年4月1日提出申請且標題為「LOW LEAKAGE ESD STRUCTURE」之美國臨時專利申請案第61/470,984號(代理案號第NEURP014+號)之優先權，該專利申請案出於各種目的併入本文中。
非接觸式生物信號感測器(例如，腦電波圖(EEG)感測器)存在於各種醫學、生物回饋、娛樂及/或其他應用及用途中。舉例而言，非接觸式生物信號感測器可用於否則將要求使用濕式電極(例如，基於凝膠或其他形式之濕式電極)之各種應用中。
本發明之各種實施例係揭示於以下實施方式中及附圖中。
本發明可以大量方式實施，包含作為一製程；一設備；一系統；一物質組成；在一電腦可讀儲存媒體上實現之一電腦程式產品；及/或一處理器，諸如經組態以執行儲存於耦合至該處理器之一記憶體上或由該記憶體提供之指令之一處理器。於此說明書中，此等實施方案或本發明可採取之任何其他形式可稱為技術。大體而言，所揭示製程之步驟次序可在本發明之範疇內變更。除非另外提及，否則諸如闡述為經組態以執行一任務之一處理器或一記憶體之一組件可實施為經暫時組態以在一既定時間執行該任務之 一通用組件或經製造以執行該任務之一特定組件。如本文中使用，術語「處理器」係指經組態以處理諸如電腦程式指令之資料之一或多個裝置、電路及/或處理核心。
下文連同圖解說明本發明之原理之附圖一起提供本發明之一或多個實施例之一詳細說明。本發明係結合此等實施例來闡述，但本發明不限於任何實施例。本發明之範疇僅由申請專利範圍限制，且本發明涵蓋大量替代形式、修改形式及等效形式。在下列說明中列舉大量特定細節以便提供對本發明之一透徹理解。此等細節係出於實例之目的而提供，且本發明可在不具有此等特定細節中之某些或全部之情況下根據申請專利範圍來實踐。為清楚起見，尚未詳細闡述與本發明相關的技術領域中已知的技術材料以免不必要地混淆本發明。
非接觸式生物信號感測器存在於各種醫學、生物回饋、娛樂及/或其他應用及用途中。非接觸式生物信號感測器可用於採集一使用者之各種生物信號，舉例而言，腦電波(EEG)信號及ECG(心電圖)信號。特定而言，在其中使用濕式電極(例如，基於凝膠或其他形式之濕式電極)將係一損害或並不想要如此之應用中，可在競賽、消費者或商業應用中使用非接觸式生物信號感測器。而且，非接觸式生物信號感測器亦可用於其中將難以獲得與使用者之皮膚的直接接觸之領域，諸如在一使用者之頭頂上存在頭髮時。
非接觸式生物信號感測器使用一電容式元件(亦即，一電極)，其通常為放置於使用者之皮膚上面之一傳導圓 盤。在電容板所在區域下的由導致肌肉收縮之腦波或電脈衝所致的電壓改變由電極採集為一生物信號。在接觸式生物信號感測器中，藉助與使用者之皮膚直接接觸且通常具有一傳導凝膠或浸入傳導液體中之一襯墊(以提供透過皮膚到達感測器電路之一低電阻傳導路徑)之一電極來採集所期望的信號。某些接觸式生物信號感測器使用刺穿皮膚之插針或螺釘以提供與生物信號源之一更好接觸。大體而言，非接觸式生物信號感測器通常提供比接觸式生物信號感測器差的信號品質。
另外，由於非接觸式生物信號感測器係電容性的，且不存在用於一電流之傳導之路徑，因此其具有極高的輸入電阻。此高電阻導致通常連接至一生物感測器之感測器電路中之放大器之困難約束。甚至在放大器輸入處產生的小量電流雜訊亦將通常被轉換成大的電壓雜訊(例如，Kirchoff之V=IR方程式揭示此關係)。此高電阻或阻抗亦限制哪些其他負載可連接至非接觸式生物信號感測器。
而且，EEG信號具有一低的峰值對峰值電壓，且因此任何雜訊皆使信號品質大大降級。通常，一EEG信號具有20 μV至100 μV之一峰值對峰值電壓。通常，ECG信號具有甚至為1 mV之較低峰值對峰值信號。EEG信號具有介於0 Hz至100 Hz之範圍內、極少高於100 Hz之一頻率。
無接觸式生物信號感測器之另一設計挑戰係需要靜電放電(ESD)保護。ESD係任何電路、尤其是積體電路之一共同問題，乃因來自(積體電路之)外側之小電壓突波可損害 電路。一典型ESD源係來自人體。ESD測試及標準係圍繞釋放所積累靜電電荷之一人的模型來建立。例如，相依於濕度及人所穿的衣服，在一地毯上行走之一人可釋放高達30 kV之一積累電荷。ESD事件或ESD放電可係負的及正的電壓突波。特定而言，在與人體頻繁介接之應用中，在EEG或ECG生物感測器之情況中具有ESD保護電路將係大為有益的。
在使用非接觸式生物信號感測器來記錄EEG信號時，感測器電路中之雜訊之主源可係由於放大器(其係感測器電路之部分)之輸入處之電流雜訊。此稱為輸入相關雜訊。在一放大器輸入處之電流雜訊通常係由來自與該輸入接觸之任何電路之漏電電流所致。舉例而言，輸入電晶體(亦即，在CMOS技術中)之閘極漏電可係此漏電電流之一貢獻者。一CMOS製程上之當前可用電晶體可具有低電流漏電特徵。然而，與CMOS電晶體一起使用之典型ESD結構對放大器輸入處之電流雜訊且最後對系統中之雜訊位準產生過多漏電電流。對於諸多生物信號應用而言，一低uA範圍之漏電電流通常係過高。對於各種生物信號(如EEG型應用)而言，低uA之漏電電流當前高出約一百萬倍。其他低漏電ESD結構可係在nA範圍中，其對於諸多生物信號應用而言仍過高。結果，典型ESD結構可支配在生物信號感測器電路之放大器輸入處之漏電電流。
另一方面，為減少生物信號感測器系統總體之雜訊，具有低偏壓電流雜訊之各種市售放大器係可用的。某些市售 放大器使用藉由將矽電晶體定位於絕緣井中來降低漏電電流之製作技術，其中輸入電晶體係大幾何形狀之接面場效應電晶體(JFET)。然而，此等市售放大器大體而言要求較少ESD保護(即便有)、係極昂貴的、相對大的、且要求+/- 5 V供電。
可與一生物感測器電路一起使用之一高效能市售放大器具有一典型漏電電流為大約3 fA(例如，導致輸入相關電流雜訊為大約0.1 fA/sq rt.Hz)。
需要一種具有比市售放大器之漏電電流低的漏電電流(例如，使得ESD保護電路不再支配漏電電流)且又致使系統總體之較低雜訊之ESD保護電路。另外，若其係一低成本且緊湊解決方案則將係有益的。
相應地，揭示用於一電容式生物信號感測器或非接觸式生物信號感測器之低漏電靜電放電(ESD)電路之各種技術。在某些實施例中，低漏電ESD電路提供一種具有較低電流雜訊供用於改良效能連同ESD保護之電路。舉例而言，該低漏電ESD電路可用於諸如娛樂、醫學或生物回饋應用之各種應用之電容式生物信號感測器或無接觸式生物信號感測器。
在某些實施例中，一低漏電ESD電路包含一單位增益緩衝器及跨越該單位增益緩衝器之一輸入及一輸出而連接之一個二極體。該ESD保護電路之電壓範圍係可組態的。在某些實施例中，藉由在放電路徑中添加二極體來組態使ESD保護接通之電壓範圍或電壓。在某些實施例中，藉由 將放電路徑連接至不同電位源來提供電壓範圍之組態。本文所揭示之具有較低電流雜訊之一低漏電ESD結構之各種實施例可用於各種其他應用。舉例而言，低漏電ESD結構可用於諸如一非接觸式生物信號感測器(例如，一EEG感測器或ECG感測器)、一pH位準感測器或其他類型之感測器之各種應用。
在下列詳細說明及附圖中揭示本發明之各種實施例。
圖1A及圖1B係用於根據某些實施例自一使用者之頭部捕獲EEG信號之一非接觸式生物信號感測器之一實例之一圖解說明。一使用者之頭部110具有抵靠使用者之頭部110放置之一非接觸式生物信號感測器100，該非接觸式生物信號感測器包含一傳導板130(例如，亦稱為一電極)及對感測器電路之連接140。特定而言，圖1B藉助一放大視圖圖解說明在使用者頭部上之非接觸式生物信號感測器。非接觸式生物信號感測器100係一電容式生物信號感測器，其中非接觸式生物信號感測器在該使用者之皮膚112與感測器130之傳導板之間形成一電容式元件。一無接觸式生物信號感測器主要係放置於使用者112之皮膚上方之一傳導板或電極130。在電極130與使用者之皮膚112之間的係可用作一絕緣體之頭髮160或空氣間隙(例如，由於電極與皮膚之間的不均勻表面或甚至小空氣間隙)。然後藉由透過連接140連接至電極之感測器電路來採集電極130之區域上的電壓改變(例如，由腦波150所致，稱為EEG信號)。
電容性生物感測器100尤其有利於在無凝膠或傳導性液 體之妨害之情況下與一使用者之頭部(存在頭髮處)之部分輕鬆接觸。在某些實施例中，將電容性感測器100放置於使用者之臉部或前額之皮膚上或使用者之頭部上之另一適當位置上。該電容性生物信號感測器亦稱為一乾式電極，其不要求使用一傳導性凝膠或濕式襯墊以便減少信號路徑電阻，或將刺穿皮膚或固定至皮膚中之插針。在某些實施例中，將電容性生物信號感測器放置於使用者之胸部區域上方以便採集ECG(心電圖)信號。
由於生物信號感測器電極在皮膚上方形成之一電容性元件所採集的藉由激發神經(例如，EEG信號)150或肌肉收縮(例如，ECG信號)所致的皮膚表面下方的小電壓改變，因此存在高的源電阻。在非接觸式生物信號感測器中，不存在直接路徑用於跨越如接觸式生物信號感測器中之皮膚載體之電子移動。非接觸式生物信號感測器係由一大電容器及具有極高電阻之一電阻器(舉例而言，具有數十億歐姆之電阻之一電阻器)模型化。
感測器電路(未展示)電連接至電容性生物信號感測器100。在某些實施例中，感測器電路包含一放大器及其他電路，以放大、調和、過濾及/或處理經由輸入電極130(於此情形中，非接觸式生物信號感測器100)採集之信號。
圖2係圖解說明根據某些實施例用於一電容性生物信號感測器之一低漏電ESD結構之一電路圖。該低漏電ESD結構可結合感測器電路(未展示)使用，其可進一步放大、調和、過濾及/或處理輸入信號(例如，一EEG信號或ECG信 號)。如所展示，V1 210係藉以施加一輸入電壓之一輸入接針。在某些實施例中，V1 210電連接至非接觸式生物信號感測器100，非接觸式生物信號感測器100包含(舉例而言)電極130及連接140。V2 240係低漏電ESD電路之輸出接針，其可電連接至額外感測器電路，或至一處理器以將低漏電ESD電路之類比輸出信號轉變成可經計算/處理用於醫學、娛樂或其他適合應用之一機器可理解信號(例如，數位信號)。
大體而言，ESD結構或電路藉由轉移跨越遠離感測電路並進入至具有一較大電容以吸收能量之電路之一部分(諸如電力供應器)中之輸入/輸出插針而出現的ESD能量脈衝而起作用。在典型ESD電路中，二極體自輸入/輸出接針連接至電力供應器(如VCC及接地)。相比而言，圖2中展示之低漏電ESD保護電路包含自一單位增益緩衝器之輸入接針210連接至輸出(亦即，與V2 240相同的節點)之二極體D1 214及D2 216。二極體D1 214及D2 216分別具有固有接通電壓VonD1及VonD2。電源或電力供應器係一高電位源V+ 230及一低電位源V- 232。低漏電ESD電路使用單位增益緩衝器212以將輸入接針210之高輸入阻抗(其可連接至一高阻抗電容性生物信號感測器)轉至輸出接針V2 240(其可連接至額外感測器電路)處之一較低阻抗。低漏電ESD保護電路亦包含具有各別接通電壓VonD3及VonD4之二極體D3 218及D4 220。
在輸入接針210遭遇一ESD事件(如一電壓增加或突波或 一正電壓突波)時，輸入接針210處之電壓V1可升至高於高電位源V+ 230。當在節點V1處之增加電壓到達兩個二極體時，則D1 214及D3 218將接通(例如，在電壓突波增至高於V+及二極體D1 214及D3 218之接通電壓時)，將增加電壓排空至具有一較高電容用於電壓突波之高電位源V+ 230中，避免對緩衝器212之輸入之損害。類似地，在出現如一電壓減小或負電壓突波之一ESD事件且電壓V1降至低於V- 232時，則D2 216及D4 220接通並保護緩衝器212之輸入。
具有自輸入接針連接至電源之一個二極體之典型ESD電路具有跨越二極體之輸入接針及電源之一電壓差。由於彼電壓差，且相依於二極體之接通電壓，將存在透過二極體漏電之某些電流。來自一典型ESD電路中之二極體之漏電電流將致使輸入相關雜訊，且增加系統之雜訊。然而，在圖2中展示之低漏電ESD保護電路中，將存在較低漏電，此乃因跨越具有一增益為1(單位增益)之單位增益緩衝器212，在輸入V1 210與輸出V2 240處的電壓相同且一起升高及降落。因此，跨越二極體D1 214及D2 216或其各別p-n接面之電壓將係相對小的。結果，最小化自二極體D1 214及D2 216進入至緩衝器212之輸入中之漏電電流。相應地，亦降低雜訊，且使圖2中展示之低漏電ESD保護電路具有較高效能。另外，圖2中展示之低漏電ESD保護電路達成阻抗轉換及ESD保護。
在某些實施例中，此等較低漏電ESD結構可用於低頻率 應用，如偵測生物信號。在較高頻率處，跨越單位增益緩衝器之二極體將有效地變成電容器並限制較高頻率。然而，EEG信號具有一頻率範圍為0 Hz至100 Hz，其對在本文中關於各種實施例闡述之較低漏電ESD結構係理想的。
在某些實施例中，單位增益緩衝器212係具有單位增益之一CMOS放大器，或具有單位增益之一差動CMOS放大器，或係具有額外電路(如平衡不平衡變換器(balun))之一單端CMOS放大器，以將信號轉變成一雙端信號。在某些實施例中，單位增益緩衝器製作有用於修整該單位增益緩衝器之額外組件，以進一步增加單位增益緩衝器之效能並達成對單位增益之接近。
在某些實施例中，圖2之低漏電ESD電路係感測器電路之一部分。在某些實施例中，低漏電ESD電路與感測器電路之剩餘部分一起形成於一積體電路上。舉例而言，具有低漏電ESD結構之非接觸式生物信號感測器可連同用於處理生物信號之一處理器一起實施於一ASIC中。在某些實施例中，低漏電ESD電路係電連接至電容性電極且電連接至額外感測器電路之一單獨電路。低漏電ESD結構可形成為一電路板上之單獨類比組件，或形成為一積體電路。在某些實施例中，低漏電ESD電路係在一CMOS製程、一數位CMOS製程、一混合信號CMOS製程、一低漏電CMOS製程或任何適合CMOS製程上製作。舉例而言，可使用在可提供具有低於3 fA之一閘極漏電之輸入電晶體之0.18 um節點處之一CMOS製程來製作低漏電ESD保護電路。
在圖2之低漏電ESD結構中，用以觸發ESD保護之電壓臨限值係放電路徑中之二極體中之每一者之電位源電壓位準及接通電壓。兩個電壓臨限值(一個用於正電壓突波且一個用於負電壓突波)界定圖2之低漏電ESD結構之電壓範圍。在某些實施例中，可如下文進一步闡述來組態電壓臨限值及(因此)電壓範圍。
舉例而言，藉由使用一典型EEG應用，電壓電力供應源通常係+3 V及-3 V，且高電位源V+ 230之電壓位準係+3 V且低電位源V- 232係-3 V。將相同電壓電力供應用作單位增益緩衝器212之供應電壓。可計算圖2之低漏電ESD結構之電壓範圍。於此典型EEG應用中，出現在輸入接針210上之輸入EEG信號將具有20 mV至100 mV之一峰值對峰值電壓，以接地或0 V為中心。因此，若D1(VonD1)之接通電壓係0.7 V且類似地針對二極體D3(VonD3)亦係0.7 V且高電位源V+電壓位準係+3 V，則將使ESD事件分流至高電位源之電壓上臨限值係+4.4 V。相應地，若D2 216(VonD2)之接通電壓係0.7 V且D4 220(VonD4)亦係0.7 V，且低電位源V- 232係-3 V，則將使一負電壓突波ESD事件分流至電壓供應之電壓下臨限值係-4.4 V。因此，於此實例中，輸入接針210上之可接受輸入電壓之電壓範圍係-4.4 V至+4.4 V。
圖3係圖解說明根據某些實施例之另一低漏電ESD結構之一電路圖。圖3展示其中電壓上臨限值及電壓下臨限值經組態以便係放電路徑中之二極體之組合接通電壓之一實 施例。圖3中展示之低漏電ESD結構包含一單位增益緩衝器312、輸入接針310及輸出接針340、以及包含二極體D1 314及D3 318與二極體D2 316及D4 320(各自具有一接通電壓)之ESD保護電路。二極體D1 314及D2 316自緩衝器312之輸入接針310連接至輸出。二極體D3 318及D4 320自緩衝器312之輸出連接至接地330。在某些實施例中，接地330係圖3中展示之低漏電ESD結構之電位源之間的中點電位。電壓上臨限值及電壓下臨限值係二極體之組合接通電壓。舉例而言，若輸入接針310遭遇一正電壓突波(一ESD事件)，則輸入電壓將僅必須升至高於VonD1+VonD3(D1 314及D3 318之組合接通電壓)以將該正電壓突波分流至一電力供應器(於此情形中，接地)。類似地，於此實例中，電壓下臨限值係D2及D4之組合接通電壓。若圖3中展示之二極體之接通電壓皆為0.7 V，則圖3中展示之低漏電ESD結構之電壓範圍係-1.4 V至1.4 V。圖3之低漏電ESD結構限制電壓範圍，但不要求ESD事件電壓變得高於或低於電力供應器(圖2之高電位源V+ 230及低電位源V- 232)以觸發ESD保護。
圖4係圖解說明根據某些實施例之另一低漏電ESD結構之一電路圖。圖4展示其中電壓上臨限值及電壓下臨限值經組態以便係放電路徑中之二極體之組合接通電壓之一實施例。圖4之低漏電ESD結構包括輸入接針410、單位增益緩衝器412、輸出接針440以及包括二極體D1 414、D3 418、D5 420與二極體D2 416、D4 422及D6 424(其各自具 有一接通電壓)之ESD保護電路。二極體D1 414及D2 416自緩衝器412之輸入接針410連接至輸出。二極體D3 418、D4 422、D5 420及D6 424自輸出接針440連接至接地430。在某些實施例中，接地430係圖4中之低漏電ESD結構之電位源(亦即，電力供應器)之間的中點電位。
如所展示，圖4之低漏電ESD結構包含四個二極體D3 418、D4 422、D5 420及D6 424而非兩個二極體，以便為輸入電壓設定一更廣泛的範圍。於此實例中，在輸入接針410處之輸入電壓由於一ESD事件而增加時，將接通三個二極體D1 414、D3 418及D5 420並限制輸入電壓增加得更高。若輸入電壓變得過高(亦即，一負電壓突波)，則D2 416、D4 422及D6 424將限制任何進一步降低。因此，電壓上臨限值係VonD1+VonD3+VonD5且電壓下臨限值係VonD2+VonD4+VonD6，且若圖4之低漏電ESD結構中之二極體中之每一者之接通電壓係0.7 V，則電壓範圍係-2.1 V至+2.1 V。
圖5係圖解說明根據某些實施例之另一低漏電ESD結構之一電路圖。ESD保護電路所接合之電壓上臨限值及電壓下臨限值係由參考電位REF1 530及參考電位REF2 532設定。圖5之低漏電ESD結構包括輸入接針510及輸出接針540、單位增益緩衝器512及包括二極體D1 514及D3 518與二極體D2 516及D4 520(各自具有一接通電壓)之ESD保護電路。二極體D1 514及D2 516自單位增益緩衝器512之輸入接針510連接至輸出(輸出接針540)。二極體D3 518自輸 出接針540連接至參考電位REF1 530。二極體D4 520自輸出接針540連接至參考電位REF2 532。類似於圖2之低漏電ESD結構，作為一ESD事件之部分之一正電壓突波之上臨限值現在係參考電位REF1 530之電壓位準與二極體D1 514及D3 518之組合接通電壓。舉例而言，若二極體D1及D3之接通電壓係0.7 V且參考電位REF1 530係+1 V，則一正電壓突波之上臨限值係+2.4 V。類似地，舉例而言，若二極體D2 516及D4 520具有接通電壓為0.7 V，且參考電位REF2 532係-1 V，則一負電壓事件之下臨限值係-2.4 V。在某些實施例中，外部地設定參考電壓REF1 530及REF2 532。在某些實施例中，參考電壓REF1 530及REF2 532係板上或晶片上逐階減小或逐階增大電壓或係來自任何適合源。
如熟習此項技術者鑒於本文所述之各種實施例將理解，二極體接通電壓、電位源、電壓供應、參考電位、輸入電壓、電壓臨限值、電壓範圍及其值僅係舉例，且可係在如電路設計者、組件選擇者/設計者選定之位準或值處，或如用於製作低漏電ESD結構之製程所允許，或根據其他設計約束，或將具有一期望電壓範圍。
儘管已出於清晰理解之目的而以某些細節闡述前述實施例，但本發明並不限於所提供之細節。存在實施本發明之諸多替代方式。所揭示之實施例僅係例示性而非約束性。
100‧‧‧非接觸式生物信號感測器/電容性生物感測器/電容性感測器
110‧‧‧頭部
112‧‧‧皮膚
130‧‧‧傳導板/輸入電極/電極
140‧‧‧連接
150‧‧‧腦波/EEG信號
160‧‧‧頭髮
212‧‧‧緩衝器
310‧‧‧輸入接針
312‧‧‧單位增益緩衝器
330‧‧‧接地
340‧‧‧輸出接針
410‧‧‧輸入接針
412‧‧‧單位增益緩衝器
430‧‧‧接地
440‧‧‧輸出接針
510‧‧‧輸入接針
512‧‧‧單位增益緩衝器
540‧‧‧輸出接針
D1 214‧‧‧二極體
D1 314‧‧‧二極體
D1 414‧‧‧二極體
D1 514‧‧‧二極體
D2 216‧‧‧二極體
D2 316‧‧‧二極體
D2 416‧‧‧二極體
D2 516‧‧‧二極體
D3 218‧‧‧二極體
D3 318‧‧‧二極體
D3 418‧‧‧二極體
D3 518‧‧‧二極體
D4 220‧‧‧二極體
D4 320‧‧‧二極體
D4 422‧‧‧二極體
D4 520‧‧‧二極體
D5 420‧‧‧二極體
D6 424‧‧‧二極體
REF1 530‧‧‧參考電位
REF2 532‧‧‧參考電位
V1 210‧‧‧輸入接針
V2 240‧‧‧輸出接針
V- 232‧‧‧低電位源
V+ 230‧‧‧高電位源
圖1A及圖1B係圖解說明根據某些實施例捕獲來自一使 用者之頭部之EEG信號之一非接觸式生物信號感測器之一實例之一圖解說明。
圖2係圖解說明根據某些實施例用於一電容性生物信號感測器之一低漏電ESD結構之一電路圖。
圖3係圖解說明根據某些實施例之另一低漏電ESD結構之一電路圖。
圖4係圖解說明根據某些實施例之另一低漏電ESD結構之一電路圖。
圖5係圖解說明根據某些實施例之另一低漏電ESD結構之一電路圖。
212‧‧‧緩衝器
D1 214‧‧‧二極體
D2 216‧‧‧二極體
D3 218‧‧‧二極體
D4 220‧‧‧二極體
V1 210‧‧‧輸入接針
V2 240‧‧‧輸出接針
V- 232‧‧‧低電位源
V+ 230‧‧‧高電位源

Claims (15)

  1. 一種用於一電容式生物感測器之低漏電靜電放電(ESD)電路，其包括：一單位增益緩衝器；一ESD保護電路，其連接至該單位增益緩衝器，其中該ESD保護電路包括跨越該單位增益緩衝器之一輸入及一輸出而連接之一第一二極體及一第二二極體；及一電極，其連接至該單位增益緩衝器之該輸入，其中該電極係一非接觸式腦電波(EEG)感測器或一非接觸式心電圖(ECG)感測器；其中該第一二極體之一陽極及該第二二極體之一陰極直接連接至該電極；其中：一第三二極體之一陰極及一第四二極體之一陽極連接至一接地，且該第三二極體之一陽極及該第四二極體之一陰極直接連接至該單位增益緩衝器之該輸出；及其中該ESD保護電路之一電壓範圍係可組態的。
  2. 如請求項1之電路，其中該ESD保護電路進一步包括：該第一二極體及該第三二極體，其用於引導高於該ESD保護電路之該電壓範圍之一上臨限值的一增加電壓。
  3. 如請求項1之電路，其中該ESD保護電路進一步包括：該第二二極體及該第四二極體，其用於引導低於該 ESD保護電路之該電壓範圍之一下臨限值的一減小電壓。
  4. 如請求項1之電路，其中該ESD保護電路進一步包括：該第一二極體，其沿一方向跨越所連接之該單位增益緩衝器之該輸入及輸出而連接以朝向該單位增益緩衝器之該輸出引導一增加電壓；該第三二極體，其自該單位增益緩衝器之該輸出連接以將一增加電壓引導至該接地；該第二二極體，其沿一方向跨越該單位增益緩衝器之該輸入及該輸出而連接以朝向該單位增益緩衝器之該輸出引導一減小電壓；及該第四二極體，其自該單位增益緩衝器之該輸出連接以將一減小電壓引導至該接地。
  5. 如請求項1之電路，其中該ESD保護電路進一步包括：該第一二極體及該第三二極體，其用於引導高於一上臨限值之一增加電壓，其中該上臨限值係藉由添加與該第三二極體且沿相同方向連接之一或多個二極體而調整，以增加該第一二極體、該第三二極體及該一或多個二極體之一組合接通電壓。
  6. 如請求項1之電路，其中該ESD保護電路進一步包括：該第二二極體及該第四二極體，其用於引導低於一下臨限值之一減小電壓，其中該下臨限值係藉由添加與該第四二極體且沿該相同方向連接之一或多個二極體來調整，以增加該第二二極體、該第四二極體及該一或多個 二極體之一組合接通電壓。
  7. 如請求項1之電路，其中該ESD保護電路係藉助一CMOS製程製造之一積體電路。
  8. 如請求項1之電路，其中：該第一二極體之一陰極連接至該單位增益緩衝器之該輸出；及該第二二極體之一陽極連接至該單位增益緩衝器之該輸出。
  9. 如請求項1之電路，其中該電極連接至該單位增益緩衝器之一正輸入。
  10. 如請求項1之電路，其中該第一二極體之一陰極及該第二二極體之一陽極連接至該單位增益緩衝器之一負輸入。
  11. 一種用於一電容式生物感測器之低漏電靜電放電(ESD)電路，其包括：一單位增益緩衝器；一ESD保護電路，其連接至該單位增益緩衝器，其中該ESD保護電路包括跨越該單位增益緩衝器之一輸入及一輸出而連接之一第一二極體及一第二二極體；及一電極，其連接至該單位增益緩衝器之該輸入，其中該電極係一非接觸式腦電波(EEG)感測器或一非接觸式心電圖(ECG)感測器；其中該第一二極體之一陽極及該第二二極體之一陰極直接連接至該電極； 其中：一第三二極體之一陰極及一第四二極體之一陽極連接至一接地，且該第三二極體之一陽極及該第四二極體之一陰極直接連接至該單位增益緩衝器之該輸出，該第三二極體及該第四二極體之每一者包括複數個二極體；及其中該ESD保護電路之一電壓範圍係可組態的。
  12. 如請求項11之電路，其中該ESD保護電路進一步包括：該第一二極體，其沿一方向跨越所連接之該單位增益緩衝器之該輸入及輸出而連接以朝向該單位增益緩衝器之該輸出引導一增加電壓；該第三二極體，其自該單位增益緩衝器之該輸出連接以將一增加電壓引導至該接地，其中該第三二極體包括沿該相同方向連接之該複數個二極體；該第二二極體，其沿一方向跨越該單位增益緩衝器之該輸入及該輸出而連接以朝向該單位增益緩衝器之該輸出引導一減小電壓；及該第四二極體，其自該單位增益緩衝器之該輸出連接以將一減小電壓引導至該接地，其中該第四二極體包括沿該相同方向連接之該複數個二極體。
  13. 如請求項11之電路，其中：該第三二極體包括一第五二極體及一第六二極體，該第五二極體之一陽極直接連接至該單位增益緩衝器之該輸出，且該第六二極體之一陰極連接至該接地；及 該第四二極體包括一第七二極體及一第八二極體，該第七二極體之一陽極連接至該接地，且該第八二極體之一陰極直接連接至該單位增益緩衝器之該輸出。
  14. 一種用於一電容式生物感測器之低漏電靜電放電(ESD)電路，其包括：一單位增益緩衝器；一ESD保護電路，其連接至該單位增益緩衝器，其中該ESD保護電路包括跨越該單位增益緩衝器之一輸入及一輸出而連接之一第一二極體及一第二二極體；及一電極，其連接至該單位增益緩衝器之該輸入，其中該電極係一非接觸式腦電波(EEG)感測器或一非接觸式心電圖(ECG)感測器；其中該第一二極體之一陽極及該第二二極體之一陰極直接連接至該電極；其中：一第三二極體之一陰極連接至一第一非接地參考電位，且一第四二極體之一陽極連接至一第二非接地參考電位，且該第三二極體之一陽極及該第四二極體之一陰極直接連接至該單位增益緩衝器之該輸出；及其中該ESD保護電路之一電壓範圍係可組態的。
  15. 如請求項14之電路，其中該ESD保護電路進一步包括：該第一二極體，其沿一方向跨越所連接之該單位增益緩衝器之該輸入及輸出而連接以朝向該單位增益緩衝器之該輸出引導一增加電壓； 該第三二極體，其自該單位增益緩衝器之該輸出連接以將一增加電壓引導至該第一非接地參考電位；該第二二極體，其沿一方向跨越該單位增益緩衝器之該輸入及該輸出而連接以朝向該單位增益緩衝器之該輸出引導一減小電壓；及該第四二極體，其自該單位增益緩衝器之該輸出連接以將一減小電壓引導至該第二非接地參考電位。
TW101111569A 2011-04-01 2012-03-30 非接觸式生物信號感測器之低漏電靜電放電（ｅｓｄ）結構 TWI462471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161470984P 2011-04-01 2011-04-01
US13/430,564 US8780512B2 (en) 2011-04-01 2012-03-26 Low leakage ESD structure for non-contact bio-signal sensors

Publications (2)

Publication Number Publication Date
TW201251309A TW201251309A (en) 2012-12-16
TWI462471B true TWI462471B (zh) 2014-11-21

Family

ID=46926969

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111569A TWI462471B (zh) 2011-04-01 2012-03-30 非接觸式生物信號感測器之低漏電靜電放電（ｅｓｄ）結構

Country Status (5)

Country Link
US (1) US8780512B2 (zh)
EP (1) EP2693936A4 (zh)
JP (1) JP5985603B2 (zh)
TW (1) TWI462471B (zh)
WO (1) WO2012135233A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9445768B2 (en) * 2012-11-29 2016-09-20 Neurosky, Inc. Personal biosensor accessory attachment
WO2015077886A1 (en) 2013-11-27 2015-06-04 Zengar Institute Inc. Ultra high impedance sensor with applications in neurosensing
US10194485B2 (en) 2014-12-18 2019-01-29 Motorola Solutions, Inc. Method and apparatus for automated dispatch of mobile devices in a communication system
JP6864548B2 (ja) * 2017-05-09 2021-04-28 新日本無線株式会社 半導体装置
TWI695559B (zh) * 2018-12-20 2020-06-01 大陸商北京集創北方科技股份有限公司 靜電放電防護電路、感測裝置及電子裝置
US11786694B2 (en) 2019-05-24 2023-10-17 NeuroLight, Inc. Device, method, and app for facilitating sleep

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764464A (en) * 1995-11-17 1998-06-09 Burr-Brown Corporation Low input bias current circuit
TW200409335A (en) * 2001-12-04 2004-06-01 Koninkl Philips Electronics Nv ESD protection circuit for use in RF CMOS IC design
US7639463B2 (en) * 2005-10-25 2009-12-29 Texas Instruments Incorporated Apparatus and method for reducing leakage between an input terminal and power rail
US20110043225A1 (en) * 2007-11-28 2011-02-24 The Regents Of The University Of California Non-Contact Biopotential Sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563757A (en) 1995-02-27 1996-10-08 Texas Instruments Incorporated Low leakage ESD network for protecting semiconductor devices and method of construction
US7315438B2 (en) * 2003-06-10 2008-01-01 Seiko Epson Corporation Technique to reduce ESD loading capacitance
JP3693665B2 (ja) * 2003-08-06 2005-09-07 東京エレクトロン株式会社 容量検出回路及び容量検出方法
US7518844B1 (en) 2006-02-10 2009-04-14 Integrated Device Technology, Inc. Over-voltage tolerant ESD protection circuit
US7489125B2 (en) 2007-04-02 2009-02-10 Teradyne, Inc. Calibrating a tester using ESD protection circuitry
US7978449B2 (en) * 2007-11-30 2011-07-12 National Semiconductor Corporation Integrated electrostatic discharge (ESD) protection circuitry for signal electrode
US8837099B2 (en) * 2009-08-17 2014-09-16 Analog Devices, Inc. Guarded electrical overstress protection circuit
JP5167335B2 (ja) * 2010-12-22 2013-03-21 株式会社日立製作所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764464A (en) * 1995-11-17 1998-06-09 Burr-Brown Corporation Low input bias current circuit
TW200409335A (en) * 2001-12-04 2004-06-01 Koninkl Philips Electronics Nv ESD protection circuit for use in RF CMOS IC design
US7639463B2 (en) * 2005-10-25 2009-12-29 Texas Instruments Incorporated Apparatus and method for reducing leakage between an input terminal and power rail
US20110043225A1 (en) * 2007-11-28 2011-02-24 The Regents Of The University Of California Non-Contact Biopotential Sensor

Also Published As

Publication number Publication date
EP2693936A4 (en) 2015-01-21
WO2012135233A1 (en) 2012-10-04
TW201251309A (en) 2012-12-16
US8780512B2 (en) 2014-07-15
EP2693936A1 (en) 2014-02-12
US20120250197A1 (en) 2012-10-04
JP5985603B2 (ja) 2016-09-06
JP2014516276A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
TWI462471B (zh) 非接觸式生物信號感測器之低漏電靜電放電（ｅｓｄ）結構
JP5450436B2 (ja) 非接触型生体電位センサ
Ng et al. A compact, low input capacitance neural recording amplifier
Chi et al. Ultra-high input impedance, low noise integrated amplifier for noncontact biopotential sensing
Sullivan et al. A low-noise, non-contact EEG/ECG sensor
Chen et al. A 400 GΩ input-impedance active electrode for non-contact capacitively coupled ECG acquisition with large linear-input-range and high CM-interference-tolerance
Spinelli et al. A capacitive electrode with fast recovery feature
Zou et al. A 1V 22µW 32-channel implantable EEG recording IC
US11857328B2 (en) Active electrode having a closed-loop unit-gain amplifier with chopper modulation
Koo et al. A 24.8-μW biopotential amplifier tolerant to 15-V PP Common-mode interference for two-electrode ECG recording in 180-nm CMOS
WO2011153216A2 (en) Integrated electric field sensor
Wang et al. A current-mode capacitively-coupled chopper instrumentation amplifier for biopotential recording with resistive or capacitive electrodes
Huang et al. A novel pseudo resistor structure for biomedical front-end amplifiers
Lim et al. A fully integrated electroencephalogram (EEG) analog front-end IC with capacitive input impedance boosting loop
Chi et al. Integrated ultra-high impedance front-end for non-contact biopotential sensing
KR102184930B1 (ko) 2 전극 기반 심전도 측정 장치
Liu et al. A bio-IA with fast recovery and constant bandwidth for wearable bio-sensors
Singh et al. ECG Monitoring System using180nm Technology
Kumar et al. Design and development of low-cost eog acquisition circuit for hmi application
Kalpana et al. Design and implementation of low-power CMOS biosignal amplifier for active electrode in biomedical application using subthreshold biasing strategy
Camós-Vidal et al. Ultra-high input impedance buffer for dry or capacitive electrodes: Design and characterization for industry
Wang et al. High-input-impedance amplifiers design for dry-electrode biopotential acquisition: A review
Pablo et al. A chopped front-end system with common-mode feedback for real time ECG applications
Wu et al. Energy-efficient low-noise 16-channel analog-front-end circuit for bio-potential acquisition
Zhao et al. An AFE for Catheter-Based IEGM sensing with Inverter-based SAR ADC

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees