JP5985603B2

JP5985603B2 - 回路

Info

Publication number: JP5985603B2
Application number: JP2014501311A
Authority: JP
Inventors: サリバン・トーマス・ジェイ．
Original assignee: Neurosky Inc
Current assignee: Neurosky Inc
Priority date: 2011-04-01
Filing date: 2012-03-27
Publication date: 2016-09-06
Anticipated expiration: 2032-03-27
Also published as: TWI462471B; EP2693936A4; WO2012135233A1; TW201251309A; US8780512B2; EP2693936A1; US20120250197A1; JP2014516276A

Description

他の出願の相互参照
本願は、２０１１年４月１日出願の米国仮特許出願第６１／４７０，９８４号（代理人整理番号ＮＥＵＲＰ０１４＋）「ＬＯＷＬＥＡＫＡＧＥＥＳＤＳＴＲＵＣＴＵＲＥ」の優先権を主張する。この出願は、参照により全ての目的のために本明細書に組み込まれる。

様々な医療、バイオフィードバック、娯楽、ならびに／もしくは、その他の用途および利用法のための非接触型生体信号センサ（例えば、脳波（ＥＥＧ）センサ）が存在する。例えば、湿式電極（例えば、ゲルベースまたはその他の形態の湿式電極）の使用が必要であった様々な用途で、非接触型生体信号センサを代わりに用いることができる。

以下の詳細な説明と添付の図面において、本発明の様々な実施形態を開示する。

いくつかの実施形態に従って、ユーザの頭部からＥＥＧ信号を捕捉するために用いられる非接触型生体信号センサの一例を示す図。いくつかの実施形態に従って、ユーザの頭部からＥＥＧ信号を捕捉するために用いられる非接触型生体信号センサの一例を示す図。

いくつかの実施形態に従って、容量性生体信号センサのための低リークＥＳＤ構造を示す回路図。

いくつかの実施形態に従って、別の低リークＥＳＤ構造を示す回路図。

本発明は、処理、装置、システム、物質の組成、コンピュータ読み取り可能な格納媒体上に具現化されたコンピュータプログラム製品、および／または、プロセッサ（プロセッサに接続されたメモリに格納および／またはそのメモリによって提供される命令を実行するよう構成されたプロセッサ）を含め、様々な形態で実装されうる。本明細書では、これらの実装または本発明が取りうる任意の他の形態を、技術と呼ぶ。一般に、開示された処理の工程の順序は、本発明の範囲内で変更されてもよい。特に言及しない限り、タスクを実行するよう構成されるものとして記載されたプロセッサまたはメモリなどの構成要素は、ある時間にタスクを実行するよう一時的に構成された一般的な構成要素として、または、タスクを実行するよう製造された特定の構成要素として実装されてよい。本明細書で用いられているように、「プロセッサ」という用語は、１または複数のデバイス、回路、および／または、コンピュータプログラム命令などのデータを処理するよう構成された処理コアを指すものとする。

以下では、本発明の原理を示す図面を参照しつつ、本発明の１または複数の実施形態の詳細な説明を行う。本発明は、かかる実施形態に関連して説明されているが、どの実施形態にも限定されない。本発明の範囲は、特許請求の範囲によってのみ限定されるものであり、多くの代替物、変形物、および、等価物を含む。以下の説明では、本発明の完全な理解を提供するために、多くの具体的な詳細事項が記載されている。これらの詳細事項は、例示を目的としたものであり、本発明は、これらの具体的な詳細事項の一部または全てがなくとも特許請求の範囲に従って実施可能である。簡単のために、本発明に関連する技術分野で周知の技術事項については、本発明が必要以上にわかりにくくならないように、詳細には説明していない。

様々な医療、バイオフィードバック、娯楽、ならびに／もしくは、その他の用途および利用法のための非接触型生体信号センサが存在する。非接触型生体信号センサは、ユーザの様々な生体信号（例えば、脳波（ＥＥＧ：electroencephalography）信号およびＥＣＧ（electrocardiography、心電図）信号など）を検知するために利用可能である。特に、湿式電極（例えば、ゲルベースまたはその他の形態の湿式電極）を用いることが邪魔になるか望ましくない用途において、ゲーム用、消費者向け、または、商用で非接触型生体信号センサを用いることができる。また、非接触型生体信号センサは、ユーザの皮膚と直接的に接触させるのが困難な部位（例えば、ユーザの頭部の毛髪がある場所）にも有用である。

非接触型生体信号センサは、ユーザの皮膚の上に置かれた容量性素子（すなわち、電極）、通例は導電性のディスク、を用いる。筋収縮を引き起こす脳波すなわち電気的刺激によって生じた導電性プレートの領域の下方での電圧変化が、生体信号として電極によって検知される。接触型生体信号センサでは、ユーザの皮膚と直接接触する電極、典型的には導電性ゲルまたは導電性液体に浸されたパッドで、皮膚を通してセンサ回路に至る低抵抗の導電路を提供することによって、所望の信号が拾われる。一部の接触型生体信号センサは、生体信号の発生源とより良好な接触を提供するために、皮膚を貫通するピンまたはねじを用いる。一般に、非接触型生体信号センサは、典型的に、接触型生体信号センサよりも信号品質が悪い。

さらに、非接触型生体信号センサは容量性であり、電流の伝導経路がないので、入力抵抗が非常に高い。この高い抵抗は、通例バイオセンサに結合されるセンサ回路内の増幅器に困難な制約を課す。増幅器の入力側で生じるわずかな電流ノイズでも、通例、大きい電圧ノイズに転換される（例えば、キルヒホッフのＶ＝ＩＲの式から、この関係性がわかる）。また、この高い抵抗またはインピーダンスは、非接触型生体信号センサに接続できる他の負荷の種類を制限する。

また、ＥＥＧ信号は、ピークツーピーク電圧が低いため、任意のノイズが信号品質を大きく劣化させる。通例、ＥＥＧ信号は、２０μＶから１００μＶのピークツーピーク電圧を有する。典型的なＥＣＧ信号は、さらに低い１ｍＶのピークツーピーク信号を有する。ＥＥＧ信号は、０から１００Ｈｚの範囲の周波数を有し、１００Ｈｚを超えることは稀である。

非接触型生体信号センサの別の設計課題は、静電放電（ＥＳＤ：ElectroStatic Discharge）保護が必要なことである。ＥＳＤは、任意の電気回路（特に、集積回路）に共通の問題であり、（集積回路の）外部からの電圧のわずかなサージが回路を損傷しうる。典型的なＥＳＤ発生源は、人体である。ＥＳＤ試験および基準が、蓄積した静電気を人体が放電するモデルを中心に構築されている。例えば、カーペットの上を歩く人は、湿度と、着用している衣服とに応じて、最大３０ｋＶの蓄積電荷を放電しうる。ＥＳＤ事象すなわちＥＳＤ放電は、負または正の電圧サージでありうる。人体と相互作用することの多い用途では特に、ＥＥＧまたはＥＣＧバイオセンサと共にＥＳＤ保護回路を設ければ、大きい利点がある。

非接触型生体信号センサがＥＥＧ信号を記録するために用いられる場合、センサ回路における主要なノイズ発生源は、センサ回路の一部である増幅器の入力側での電流ノイズに起因しうる。これは、入力換算ノイズと呼ばれる。増幅器の入力側での電流ノイズは、一般に、入力と接触する任意の回路からのリーク電流によって生じる。例えば、入力トランジスタ（つまり、ＣＭＯＳ技術における）のゲートリークは、かかるリーク電流の一因になりうる。ＣＭＯＳプロセスに現在利用可能なトランジスタは、低電流リーク特性を有しうる。しかしながら、ＣＭＯＳトランジスタと共に用いられる典型的なＥＳＤ構造は、増幅器入力側の電流ノイズひいてはシステム内のノイズのレベルに対して、あまりに大きいリーク電流を生じる。低μＡの範囲のリーク電流は、一般に、多くの生体信号用途で高すぎる。低μＡのリーク電流は、ＥＥＧタイプの用途のように、現在のところ、様々な生体信号に対しておよそ１００万倍高すぎる。その他の低リークＥＳＤ構造は、ｎＡの範囲でありうるが、それでも多くの生体信号用途に対して高すぎる。結果として、典型的なＥＳＤ構造は、生体信号センサ回路の増幅器入力側のリーク電流の大部分を占める。

一方、生体信号センサシステム全体のノイズを低減するために、低バイアス電流ノイズを備えた様々な市販の増幅器が利用可能である。いくつかの市販の増幅器は、絶縁ウェル内にシリコントランジスタを配置することによってリーク電流を低下させる製造技術を用いており、入力トランジスタは、大型の接合型電界効果トランジスタ（ＪＦＥＴ：junction field effect transistors）である。しかしながら、かかる市販の増幅器は、一般に、必要とするＥＳＤ保護が（あるとしても）少なく、非常に高価であり、比較的大型で、＋／−５Ｖの供給を必要とする。

バイオセンサ回路と共に利用可能な高性能の市販増幅器は、約３ｆＡの典型的なリーク電流を有する（例えば、約０．１ｆＡ／√Ｈｚの入力換算電流ノイズとなる）。

必要とされるのは、市販増幅器のリーク電流よりも低いリーク電流を有し（例えば、ＥＳＤ保護回路がもはやリーク電流の大部分を占めない）、その結果、システム全体でより低いノイズを実現するＥＳＤ保護回路である。さらに、低コストかつ小型化を実現できれば有益である。

したがって、容量性生体信号センサまたは非接触型生体信号センサ用の低リーク静電放電（ＥＳＤ）回路のための様々な技術を開示する。いくつかの実施形態において、低リークＥＳＤ回路は、性能の改善と共にＥＳＤ保護を実現するために、より低い電流ノイズを有する回路を提供する。例えば、低リークＥＳＤ回路は、娯楽、医療、または、バイオフィードバック用途など様々な用途の容量性生体信号センサまたは非接触型生体信号センサに利用可能である。

いくつかの実施形態において、低リークＥＳＤ回路は、ユニティゲインバッファと、ユニティゲインバッファの入力および出力にわたって接続されたダイオードとを備える。ＥＳＤ保護回路の電圧範囲は、設定可能である。いくつかの実施形態では、ＥＳＤ保護がオンになる電圧範囲または電圧が、放電路にダイオードを加えることによって設定される。いくつかの実施形態において、電圧範囲の設定は、異なる電位源に放電路を接続することによって実現される。より低い電流ノイズを有する低リークＥＳＤ構造について本明細書に開示された様々な実施形態は、様々な他の用途に利用されうる。例えば、低リークＥＳＤ構造は、非接触型生体信号センサ（例えば、ＥＥＧセンサまたはＥＣＧセンサ）、ｐＨレベルセンサ、または、その他のタイプのセンサなど、様々な用途に用いることができる。

図１Ａおよび図１Ｂは、いくつかの実施形態に従って、ユーザの頭部からＥＥＧ信号を捕捉するために用いられる非接触型生体信号センサの一例を示している。導電性プレート１３０（例えば、電極とも呼ばれる）と、センサ回路に至る接続部１４０とを備えた非接触型生体信号センサ１００が、ユーザの頭部１１０に向けて配置されている。特に、図１Ｂは、ユーザ頭部の非接触型生体信号センサの拡大図である。非接触型生体信号センサ１００は、容量性生体信号センサであり、この例では、非接触型生体信号センサは、ユーザの皮膚１１２と、センサの導電性プレート１３０との間で容量性素子を形成する。非接触型生体信号センサは、主として、ユーザの皮膚１１２上に配置された導電性プレートすなわち電極１３０である。電極１３０とユーザの皮膚１１２との間には、絶縁体として機能しうる毛髪１６０または空気のギャップ（例えば、平らでない表面、または、電極と皮膚との間のわずかな空気のギャップによる）がある。電極１３０の領域の電圧の変化（例えば、ＥＥＧ信号と呼ばれる脳波１５０によって引き起こされる変化）が、接続部１４０を通して電極に接続されたセンサ回路によって拾われる。

容量性バイオセンサ１００は、ゲルまたは導電性液体に妨害されることなく、ユーザの頭部の毛髪がある部分と容易に接触するのに特に有益である。いくつかの実施形態において、容量性センサ１００は、ユーザの顔または額またはユーザの頭部の別の適切な部分に配置される。容量性生体信号センサは、乾式電極としても知られており、信号経路の抵抗を低減するための導電性のゲルまたは湿式パッドの利用も、皮膚に突き刺したりねじ込んだりするピンの利用も必要としない。いくつかの実施形態において、容量性生体信号センサは、ユーザの胸部の領域に配置され、ＥＣＧ（心電図）信号を拾う。

ニューロンの興奮１５０（例えば、ＥＥＧ信号）または筋収縮（例えば、ＥＣＧ信号）によって起きる皮膚表面下の小さい電圧変化が、皮膚上の生体信号センサ電極によって形成された容量素子によって拾われるため、高い信号源抵抗がある。非接触型生体信号センサでは、接触型生体信号センサのように電子が皮膚の障壁を横切って移動する直接的な経路がない。非接触型生体信号センサは、大容量コンデンサおよび非常に高い抵抗を有する抵抗器（例えば、ギガオームの抵抗を有する抵抗器）でモデル化される。

容量性生体信号センサ１００には、センサ回路（図示せず）が電気的に接続されている。いくつかの実施形態において、センサ回路は、入力電極１３０（この例では非接触型生体信号センサ１００）で拾われた信号を増幅、調節（ｔｅｍｐｅｒ）、フィルタリング、および／または、処理するために、増幅器およびその他の回路を備える。

図２は、いくつかの実施形態に従って、容量性生体信号センサのための低リークＥＳＤ構造を示す回路図である。低リークＥＳＤ構造は、入力信号（例えば、ＥＥＧ信号またはＥＣＧ信号）をさらに増幅、調節、フィルタリング、および／または、処理することができるセンサ回路（図示せず）と共に利用できる。図に示すように、Ｖ１２１０は入力ピンであり、入力電圧が印加される。いくつかの実施形態において、Ｖ１２１０は、非接触型生体信号センサ１００に電気的に接続されており、センサは、例えば、電極１３０および接続部１４０を備える。Ｖ２２４０は、低リークＥＳＤ回路の出力ピンであり、さらなるセンサ回路、もしくは、医療、娯楽、または、その他の適切な用途のために計算／処理できるマシン理解可能な信号（例えば、デジタル信号）に低リークＥＳＤ回路のアナログ出力信号を変換するためのプロセッサに電気的に接続されうる。

ＥＳＤ構造または回路は、一般に、高感度回路から入力／出力ピンに至ったエネルギのＥＳＤパルスを、エネルギを吸収する能力が高い回路（電力供給部など）の一部に迂回させることによって機能する。典型的なＥＳＤ回路では、ダイオードが、入力／出力ピンからＶＣＣおよび接地のような電力供給部に接続される。対照的に、図２に示す低リークＥＳＤ保護回路は、入力ピン２１０からユニティゲインバッファの出力（すなわち、Ｖ２２４０と同じノード）に接続されたダイオードＤ１２１４およびＤ２２１６を備える。ダイオードＤ１２１４およびＤ２２１６は、それぞれ、固有のオン電圧ＶｏｎＤ１およびＶｏｎＤ２を有する。電源すなわち電力供給部は、高電位源Ｖ＋２３０および低電位源Ｖ− ２３２である。低リークＥＳＤ回路は、ユニティゲインバッファ２１２を用いて、入力ピン２１０（高インピーダンスの容量性生体信号センサに接続されうる）の高い入力インピーダンスを、出力ピンＶ２２４０（さらなるセンサ回路に接続されうる）において、より低いインピーダンスに変える。低リークＥＳＤ保護回路は、さらに、オン電圧ＶｏｎＤ３およびＶｏｎＤ４をそれぞれ有するダイオードＤ３２１８およびＤ４２２０を備える。

入力ピン２１０が、電圧上昇またはサージすなわち正電圧サージのようなＥＳＤ事象を受けた時、入力ピン２１０における電圧Ｖ１は、高電位源Ｖ＋２３０より高く上昇しうる。ノードＶ１での上昇電圧が２つのダイオードに到達すると、（例えば、電圧サージが、Ｖ＋ならびにダイオードＤ１２１４およびＤ３２１８のオン電圧より高くなった場合）Ｄ１２１４およびＤ３２１８がオンになり、電圧サージに対する能力の高い高電位源Ｖ＋２３０に上昇電圧を逃がし、バッファ２１２の入力への損傷を回避する。同様に、電圧低下すなわち負電圧サージのようなＥＳＤ事象が起こり、電圧Ｖ１がＶ− ２３２未満に低下すると、Ｄ２２１６およびＤ４２２０はオンになり、バッファ２１２の入力を保護する。

入力ピンから電源に接続されたダイオードを備えた典型的なＥＳＤ回路は、ダイオードをまたいで入力ピンおよび電源に電圧差を有する。その電圧差のために、ダイオードのオン電圧に応じて、ダイオードを通してリークする電流がいくぶん存在する。典型的なＥＳＤ回路内のダイオードからのリーク電流は、入力換算ノイズを引き起こし、システムのノイズを増大させる。しかしながら、図２に示した低リークＥＳＤ保護回路においては、ゲイン「１」（ユニティゲイン）を有するユニティゲインバッファ２１２をまたいで、入力Ｖ１２１０および出力Ｖ２２４０での電圧が同じであり、一緒に上下するため、リークが少なくなる。したがって、ダイオードＤ１２１４およびＤ２２１６もしくはそれぞれのｐ−ｎ接合を通した電圧が、比較的小さくなる。結果として、ダイオードＤ１２１４およびＤ２２１６からバッファ２１２の入力へのリーク電流が最小化される。さらに、ノイズも低減されるため、図２に示した低リークＥＳＤ保護回路は、より高い性能を有する。加えて、図２に示した低リークＥＳＤ保護回路は、インピーダンス変換およびＥＳＤ保護を達成する。

いくつかの実施形態において、かかる低リークＥＳＤ構造は、生体信号の検出のような低周波数の用途に利用されうる。より高い周波数では、ユニティゲインバッファをまたぐダイオードは、コンデンサの効果を奏し、より高い周波数を制限する。しかしながら、ＥＥＧ信号は、０〜１００Ｈｚの周波数範囲を有しており、これは、様々な実施形態に関して本明細書に記載された低リークＥＳＤ構造にとって理想的である。

いくつかの実施形態において、ユニティゲインバッファ２１２は、ユニティゲインを備えたＣＭＯＳ増幅器またはユニティゲインを備えた差動ＣＭＯＳ増幅器であるか、もしくは、信号をダブルエンド信号に変換するためにバランのようなさらなる回路を備えたシングルエンドＣＭＯＳ増幅器である。いくつかの実施形態において、ユニティゲインバッファは、ユニティゲインバッファを調整して、ユニティゲインバッファの性能をさらに改善すると共にユニティゲインに近づけるために、さらなる構成要素を備えるよう製造される。

いくつかの実施形態において、図２の低リークＥＳＤ回路は、センサ回路の一部である。いくつかの実施形態において、低リークＥＳＤ回路は、センサ回路の残り部分と共に集積回路上に形成される。例えば、低リークＥＳＤ構造を備えた非接触型生体信号センサは、生体信号を処理するためのプロセッサと共にＡＳＩＣに実装されうる。いくつかの実施形態において、低リークＥＳＤ回路は、容量電極に電気接続されると共にさらなるセンサ回路に電気接続された独立した回路である。低リークＥＳＤ構造は、回路基板上の別個のアナログ要素として、または、集積回路として形成される。いくつかの実施形態において、低リークＥＳＤ回路は、ＣＭＯＳプロセス、デジタルＣＭＯＳプロセス、混合信号ＣＭＯＳプロセス、低リークＣＭＯＳプロセス、または、任意の適切なＣＭＯＳプロセスで製造される。例えば、３ｆＡ未満のゲートリークを有する入力トランジスタを提供できる０．１８μｍノードでのＣＭＯＳ処理を、低リークＥＳＤ保護回路を製造するために用いることができる。

図２の低リークＥＳＤ構造において、ＥＳＤ保護をトリガするための電圧閾値は、電位源の電圧レベルと、放電路にあるダイオードの各々のオン電圧である。２つの電圧閾値（一方は正電圧サージの閾値であり、もう一方は負電圧サージのための閾値である）は、図２の低リークＥＳＤ構造の電圧範囲を規定する。いくつかの実施形態において、電圧閾値ひいては電圧範囲は、以下で詳述するように設定されうる。

例えば、典型的なＥＥＧ用途によると、電圧供給源は、通例、＋３Ｖおよび−３Ｖであり、高電位源Ｖ＋２３０の電圧レベルは＋３Ｖで、低電位源Ｖ− ２３２は−３Ｖである。同じ電圧供給が、ユニティゲインバッファ２１２の供給電圧として用いられる。図２の低リークＥＳＤ構造の電圧範囲は、計算することができる。この典型的なＥＥＧ用途において、入力ピン２１０からの入力ＥＥＧ信号は、接地すなわち０Ｖを中心とする２０ｍＶ〜１００ｍＶのピークツーピーク電圧を有する。したがって、Ｄ１のオン電圧（ＶｏｎＤ１）が０．７Ｖで、ダイオードＤ３についても同様であり（ＶｏｎＤ３も０．７Ｖ）、高電位源Ｖ＋の電圧レベルが＋３Ｖである場合、ＥＳＤ事象を高電位源に分路させる上側電圧閾値は＋４．４Ｖである。その結果、Ｄ２２１６のオン電圧（ＶｏｎＤ２）が０．７Ｖで、Ｄ４２２０のオン電圧（ＶｏｎＤ４）も０．７Ｖであり、低電位源Ｖ− ２３２が−３Ｖである場合、負電圧サージＥＳＤ事象を電圧供給部に分路させる下側電圧閾値は−４．４Ｖである。したがって、入力ピン２１０で許容可能な入力電圧の電圧範囲は、この例では、−４．４Ｖから＋４．４Ｖである。

図３は、いくつかの実施形態に従って、別の低リークＥＳＤ構造を示す回路図である。図３は、上側および下側の電圧閾値が放電路にあるダイオードのオン電圧の合計に設定された一実施形態を示す。図３に示した低リークＥＳＤ構造は、ユニティゲインバッファ３１２と、入力ピン３１０および出力ピン３４０と、オン電圧を各々有するダイオードＤ１３１４およびＤ３３１８ならびにダイオードＤ２３１６およびＤ４３２０を含むＥＳＤ保護回路と、を備える。ダイオードＤ１３１４およびＤ２３１６は、入力ピン３１０からバッファ３１２の出力に接続されている。ダイオードＤ３３１８およびＤ４３２０は、バッファ３１２の出力から接地３３０に接続されている。いくつかの実施形態において、接地３３０は、図３に示した低リークＥＳＤ構造のための電位源の間の中点電位である。上側および下側の電圧閾値は、ダイオードのオン電圧の合計である。例えば、入力ピン３１０が正電圧サージ（ＥＳＤ事象）を受けた場合、入力電圧は、電力供給部（この例では、接地）に正電圧サージを分路させるためにＶｏｎＤ１＋ＶｏｎＤ３（Ｄ１３１４およびＤ３３１８のオン電圧の合計）より高く上昇するだけでよい。同様に、この例において、下側電圧閾値は、Ｄ２およびＤ４のオン電圧の合計である。図３に示したダイオードのオン電圧がすべて０．７Ｖである場合、図３に示した低リークＥＳＤ構造の電圧範囲は、−１．４Ｖから１．４Ｖである。図３の低リークＥＳＤ構造は、電圧範囲を制限するが、ＥＳＤ保護をトリガするために、ＥＳＤ事象の電圧が電力供給部（図２の高電位源Ｖ＋２３０および低電位源Ｖ− ２３２）より高くまたは低くなること必要としない。

図４は、いくつかの実施形態に従って、別の低リークＥＳＤ構造を示す回路図である。図４は、上側および下側の電圧閾値が放電路にあるダイオードのオン電圧の合計に設定された一実施形態を示す。図４の低リークＥＳＤ構造は、入力ピン４１０と、ユニティゲインバッファ４１２と、出力ピン４４０と、オン電圧を各々有するダイオードＤ１４１４、Ｄ３４１８、Ｄ５４２０、および、ダイオードＤ２４１６、Ｄ４４２２、Ｄ６４２４を含むＥＳＤ保護回路と、を備える。ダイオードＤ１４１４およびＤ２４１６は、入力ピン４１０からバッファ４１２の出力に接続されている。ダイオードＤ３４１８、Ｄ４４２２、Ｄ５４２０、および、Ｄ６４２４は、出力ピン４４０から接地４３０に接続されている。いくつかの実施形態において、接地４３０は、図４の低リークＥＳＤ構造のための電位源（すなわち、電力供給部）の間の中点電位である。

図に示すように、図４の低リークＥＳＤ構造は、より広い入力電圧の範囲を設定するために、２つのダイオードの代わりに、４つのダイオードＤ３４１８、Ｄ４４２２，Ｄ５４２０、および、Ｄ６４２４を備える。この例において、入力ピン４１０での入力電圧が、ＥＳＤ事象によって上昇すると、３つのダイオード：Ｄ１４１４、Ｄ３４１８、および、Ｄ５４２０がオンになり、入力電圧がさらに上昇するのを制限する。入力電圧が下がりすぎた（すなわち、負電圧サージが起きた）場合、Ｄ２４１６、Ｄ４４２２、および、Ｄ６４２４が、さらなる低下を制限する。したがって、上側電圧閾値はＶｏｎＤ１＋ＶｏｎＤ３＋ＶｏｎＤ５であり、下側電圧閾値はＶｏｎＤ２＋ＶｏｎＤ４＋ＶｏｎＤ６であるため、図４の低リークＥＳＤ構造の各ダイオードのオン電圧が０．７Ｖである場合、電圧範囲は、−２．１Ｖから＋２．１Ｖである。

図５は、いくつかの実施形態に従って、別の低リークＥＳＤ構造を示す回路図である。ＥＳＤ保護回路が関与する上側および下側の電圧閾値は、基準電位ＲＥＦ１５３０および基準電位ＲＥＦ２５３２によって設定される。図５の低リークＥＳＤ構造は、入力ピン５１０および出力ピン５４０と、ユニティゲインバッファ５１２と、オン電圧を各々有するダイオードＤ１５１４およびＤ３５１８ならびにダイオードＤ２５１６およびＤ４５２０を含むＥＳＤ保護回路と、を備える。ダイオードＤ１５１４およびＤ２５１６は、入力ピン５１０からユニティゲインバッファ５１２の出力（出力ピン５４０）に接続されている。ダイオードＤ３５１８は、出力ピン５４０から基準電位ＲＥＦ１５３０に接続されている。ダイオードＤ４５２０は、出力ピン５４０から基準電位ＲＥＦ２５３２に接続されている。図２の低リークＥＳＤ構造と同様に、ＥＳＤ事象の一部としての正電圧サージに対する上側閾値は、基準電位ＲＥＦ１５３０の電圧レベルと、ダイオードＤ１５１４およびＤ３５１８のオン電圧の合計である。例えば、ダイオードＤ１およびＤ３のオン電圧が０．７Ｖであり、基準電位ＲＥＦ１５３０が＋１Ｖである場合、正電圧サージに対する上側閾値は＋２．４Ｖである。同様に、例えば、ダイオードＤ２５１６およびＤ４５２０が０．７Ｖのオン電圧を有し、基準電圧ＲＥＦ２５３２が−１Ｖである場合、負電圧事象に対する下側閾値は−２．４Ｖである。いくつかの実施形態において、基準電圧ＲＥＦ１５３０およびＲＥＦ２５３２は、外部から設定される。いくつかの実施形態において、基準電圧ＲＥＦ１５３０およびＲＥＦ２５３２は、オンボードまたはオンチップで逓減または逓増される電圧であるか、もしくは、任意の適切な電源から供給される。

ダイオードのオン電圧、電位源、電圧供給、基準電位、入力電圧、電圧閾値、電圧範囲、および、それらの値は、例示にすぎず、当業者が本明細書に記載の様々な実施形態に照らして理解できるように、回路設計者、構成要素の選択者／設計者によって選択されるレベルまたは値、低リークＥＳＤ構造を製造するために利用された処理が許容するようなレベルまたは値、その他の設計の制約に従ったレベルまたは値、もしくは、所望の電圧範囲を得るためのレベルまたは値でありうる。

上述の実施形態は、理解しやすいようにいくぶん詳しく説明されているが、本発明は、提供された詳細事項に限定されるものではない。本発明を実施する多くの代替方法が存在する。開示された実施形態は、例示であり、限定を意図するものではない。本発明は、以下の形態によっても実施可能である。
［適用例１］
容量性バイオセンサのための低リーク静電放電（ＥＳＤ）回路であって、
ユニティゲインバッファと、
前記ユニティゲインバッファに接続されたＥＳＤ保護回路と、
を備え、
前記ＥＳＤ保護回路は、前記ユニティゲインバッファの入力および出力にわたって接続された第１のダイオードを備え、前記ＥＳＤ保護回路のための電圧範囲が設定可能である、回路。
［適用例２］
適用例１に記載の回路であって、さらに、
前記ユニティゲインバッファの前記入力に接続された電極を備える、回路。
［適用例３］
適用例１に記載の回路であって、さらに、
前記ユニティゲインバッファの前記入力に接続された電極を備え、
前記電極は、脳波（ＥＥＧ）センサである、回路。
［適用例４］
適用例１に記載の回路であって、さらに、
前記ユニティゲインバッファの前記入力に接続された電極を備え、
前記電極は、心電図（ＥＣＧ）センサである、回路。
［適用例５］
適用例１に記載の回路であって、前記ＥＳＤ保護回路は、さらに、
前記ＥＳＤ保護回路の前記電圧範囲の上側閾値を上回る上昇電圧を方向付けるための第１および第３のダイオードを備える、回路。
［適用例６］
適用例１に記載の回路であって、前記ＥＳＤ保護回路は、さらに、
前記ＥＳＤ保護回路の前記電圧範囲の下側閾値を下回る低下電圧を方向付けるための第２および第４のダイオードを備える、回路。
［適用例７］
適用例１に記載の回路であって、
前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第１のダイオードは、前記ユニティゲインバッファの前記出力に向かって上昇電圧を方向付ける方向に接続され、
前記ＥＳＤ保護回路は、さらに、
上昇電圧を高電位源に方向付けるために前記ユニティゲインバッファの前記出力から接続された第３のダイオードと、
前記ユニティゲインバッファの前記出力に向かって低下電圧を方向付ける方向に、前記ユニティゲインバッファの前記入力および前記出力にわたって接続された第２のダイオードと、
低下電圧を低電位源に方向付けるために前記ユニティゲインバッファの前記出力から接続された第４のダイオードと、
を備える、回路。
［適用例８］
適用例１に記載の回路であって、
前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第１のダイオードは、前記ユニティゲインバッファの前記出力に向かって上昇電圧を方向付ける方向に接続され、
前記ＥＳＤ保護回路は、さらに、
上昇電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続された第３のダイオードと、
前記ユニティゲインバッファの前記出力に向かって低下電圧を方向付ける方向に、前記ユニティゲインバッファの前記入力および前記出力にわたって接続された第２のダイオードと、
低下電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続された第４のダイオードと、
を備える、回路。
［適用例９］
適用例１に記載の回路であって、
前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第１のダイオードは、前記ユニティゲインバッファの前記出力に向かって上昇電圧を方向付ける方向に接続され、
前記ＥＳＤ保護回路は、さらに、
上昇電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続され、同じ方向に接続された２以上のダイオードを含む第３のダイオードと、
前記ユニティゲインバッファの前記出力に向かって低下電圧を方向付ける方向に、前記ユニティゲインバッファの前記入力および前記出力にわたって接続された第２のダイオードと、
低下電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続され、同じ方向に接続された２以上のダイオードを含む第４のダイオードと、
を備える、回路。
［適用例１０］
適用例１に記載の回路であって、
前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第１のダイオードは、前記ユニティゲインバッファの前記出力に向かって上昇電圧を方向付ける方向に接続され、
前記ＥＳＤ保護回路は、さらに、
上昇電圧を第１の基準電位に方向付けるために前記ユニティゲインバッファの前記出力から接続された第３のダイオードと、
前記ユニティゲインバッファの前記出力に向かって低下電圧を方向付ける方向に、前記ユニティゲインバッファの前記入力および前記出力にわたって接続された第２のダイオードと、
低下電圧を第２の基準電位に方向付けるために前記ユニティゲインバッファの前記出力から接続された第４のダイオードと、
を備える、回路。
［適用例１１］
適用例１に記載の回路であって、前記ＥＳＤ保護回路は、さらに、
上側閾値を上回る上昇電圧を方向付けるための第１および第３のダイオードを備え、前記上側閾値は、同じ方向で前記第３のダイオードに接続された１または複数のダイオードを追加して前記第１、第３、および、１または複数のダイオードのオン電圧の合計を増大させることによって調整される、回路。
［適用例１２］
適用例１に記載の回路であって、前記ＥＳＤ保護回路は、さらに、
下側閾値を下回る低下電圧を方向付けるための第２および第４のダイオードを備え、前記下側閾値は、同じ方向で前記第４のダイオードに接続された１または複数のダイオードを追加して前記第２、第４、および、１または複数のダイオードのオン電圧の合計を増大させることによって調整される、回路。
［適用例１３］
適用例１に記載の回路であって、前記ＥＳＤ保護回路は、ＣＭＯＳプロセスで製造された集積回路である、回路。

Claims

容量性バイオセンサのための低リーク静電放電（ＥＳＤ）回路であって、
ユニティゲインバッファと、
前記ユニティゲインバッファに接続されたＥＳＤ保護回路と、
前記ユニティゲインバッファの入力に接続された電極と、
を備え、
前記ＥＳＤ保護回路は、前記ユニティゲインバッファの入力および出力にわたって接続された第１のダイオードと第２のダイオードとを備える、回路であって、
前記電極は、非接触型脳波（ＥＥＧ）センサもしくは非接触型心電図（ＥＣＧ）センサであり、
前記第１のダイオードのアノードと前記第２のダイオードのカソードは、前記電極と直接接続されており、
第３のダイオードのカソードと第４のダイオードのアノードは接地されており、
前記第３のダイオードのアノードと前記第４のダイオードのカソードは、前記ユニティゲインバッファの出力に直接接続されている、回路。
請求項１に記載の回路であって、前記第１のダイオードのカソードと、前記第２のダイオードのアノードは、前記ユニティゲインバッファのマイナス入力と接続される、回路。
容量性バイオセンサのための低リーク静電放電（ＥＳＤ）回路であって、
ユニティゲインバッファと、
前記ユニティゲインバッファに接続されたＥＳＤ保護回路と、
前記ユニティゲインバッファの入力に接続された電極と、
を備え、
前記ＥＳＤ保護回路は、前記ユニティゲインバッファの入力および出力にわたって接続された第１のダイオードと第２のダイオードを備え、
前記電極は、非接触型脳波（ＥＥＧ）センサもしくは非接触型心電図（ＥＣＧ）センサであり、
前記第１のダイオードのアノードと前記第２のダイオードのカソードは、前記電極と直接接続されており、
第３のダイオードのカソードと第４のダイオードのアノードは、接地されており、
前記第３のダイオードのアノードと前記第４のダイオードのカソードは、前記ユニティゲインバッファの出力に直接接続されており、前記第３のダイオードと前記第４のダイオードは、それぞれ複数のダイオードを含む、回路。
請求項１に記載の回路であって、前記ＥＳＤ保護回路は、
前記ＥＳＤ保護回路の電圧範囲の上側閾値を上回る上昇電圧を方向付けるための前記第１および前記第３のダイオードを備える、回路。
請求項１に記載の回路であって、前記ＥＳＤ保護回路は、
前記ＥＳＤ保護回路の電圧範囲の下側閾値を下回る低下電圧を方向付けるための前記第２および前記第４のダイオードを備える、回路。
請求項１に記載の回路であって、
前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第１のダイオードは、前記ユニティゲインバッファの前記出力に向かって上昇電圧を方向付ける方向に接続され、
前記ＥＳＤ保護回路は、
上昇電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続された前記第３のダイオードと、
前記ユニティゲインバッファの前記出力に向かって低下電圧を方向付ける方向に、前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第２のダイオードと、
低下電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続された前記第４のダイオードと、
を備える、回路。
請求項２に記載の回路であって、
前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第１のダイオードは、前記ユニティゲインバッファの前記出力に向かって上昇電圧を方向付ける方向に接続され、
前記ＥＳＤ保護回路は、
上昇電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続され、同じ方向に接続された２以上のダイオードを含む前記第３のダイオードと、
前記ユニティゲインバッファの前記出力に向かって低下電圧を方向付ける方向に、前記ユニティゲインバッファの前記入力および前記出力にわたって接続された前記第２のダイオードと、
低下電圧を接地に方向付けるために前記ユニティゲインバッファの前記出力から接続され、同じ方向に接続された２以上のダイオードを含む前記第４のダイオードと、
を備える、回路。
請求項１に記載の回路であって、前記ＥＳＤ保護回路は、さらに、
上側閾値を上回る上昇電圧を方向付けるための第１および第３のダイオードを備え、前記上側閾値は、同じ方向で前記第３のダイオードに接続された１または複数のダイオードを追加して前記第１、前記第３、および、１または複数のダイオードのオン電圧の合計を増大させることによって調整される、回路。
請求項１に記載の回路であって、前記ＥＳＤ保護回路は、さらに、
下側閾値を下回る低下電圧を方向付けるための第２および第４のダイオードを備え、前記下側閾値は、同じ方向で前記第４のダイオードに接続された１または複数のダイオードを追加して前記第２、前記第４、および、１または複数のダイオードのオン電圧の合計を増大させることによって調整される、回路。
請求項１に記載の回路であって、前記ＥＳＤ保護回路は、ＣＭＯＳプロセスで製造された集積回路である、回路。
請求項１に記載の回路であって、前記第１のダイオードのカソードは、前記ユニティゲインバッファの前記出力と接続され、前記第２のダイオードのアノードは、前記ユニティゲインバッファの前記出力と接続される、回路。
請求項１に記載の回路であって、前記電極は、前記ユニティゲインバッファのプラス入力と接続される、回路。