TWI458267B - Low density co - location check decoder and post - processing method - Google Patents
Low density co - location check decoder and post - processing method Download PDFInfo
- Publication number
- TWI458267B TWI458267B TW100147155A TW100147155A TWI458267B TW I458267 B TWI458267 B TW I458267B TW 100147155 A TW100147155 A TW 100147155A TW 100147155 A TW100147155 A TW 100147155A TW I458267 B TWI458267 B TW I458267B
- Authority
- TW
- Taiwan
- Prior art keywords
- decoding
- bit
- check
- condition
- common reference
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
本發明是有關於一種低密度同位檢查(LDPC,Low Density Parity Check)解碼器,特別是指一種提供後置處理的低密度同位檢查解碼器。
接收系統中,低密度同位檢查(LDPC)解碼器使用迭代運算解碼出一訊框的N個位元,並檢視這些解碼位元是否同時滿足C(1<C<N)個檢查條件,以瞭解解碼可信度。
但是,即使經過多次迭代運算,LDPC解碼仍會因為過度量化或吸收(absorbing)結構,而存在一定程度的解碼位元錯誤率。因此,產業界相繼提出一些後置處理方法,希望在LDPC解碼後,再微調可能發生錯誤的位元。
後置處理方法例如是Z. Zhang等人於2008年提出的”Lowering LDPC Error Floors by Postprocessing”,或Jingyu等人於2011提出的”An Iterative Decoding Algorithm with Backtracking to Lower the Error-Floors”,不過這些方法運算電路複雜,或者對於位元錯誤率的改善也不盡理想。
因此,本發明之目的,即在提供一種低密度同位檢查解碼器及後置處理方法,可有效降低位元錯誤率。
於是,本發明後置處理方法,適用於處理N個經過低密度同位檢查解碼後的解碼位元,N>1,包含以下步驟:(A)使用一條件判斷單元,判斷該等解碼位元是否使C個檢查條件成立,且各檢查條件會參考其中多個解碼位元,N>C>1;及(B)使用一更正單元,挑出多個不成立檢查條件,當檢視得知挑出的檢查條件有共同參考的解碼位元,則改變該共同參考的解碼位元值,並標記出參考該共同參考解碼位元的不成立檢查條件。
而本發明後置處理方法,適用於處理一個低密度同位檢查解碼裝置所送出的N個解碼位元和N個對應的可靠指標,N>1,該後置處理方法包含以下步驟:(H)使用一條件判斷單元,判斷該等解碼位元是否使C個檢查條件成立,且各檢查條件會參考其中多個解碼位元,N>C>1;及(I)使用一更正單元,當判斷出該N個解碼位元使其中一個檢查條件不成立,從該其中一個檢查條件所參考的多個解碼位元中找出至少一個較不可靠者,並調整該至少一較不可靠者對應的可靠指標,再經一次解碼器迭代後,來決定是否更改該至少一較不可靠解碼位元;其中,該等解碼位元的可靠指標分別代表該等解碼位元為1或為0的機率,當其中一解碼位元為1的機率和為0的機率相當,則稱該其中一解碼位元不可靠。
且本發明低密度同位檢查(LDPC)解碼器,包含:一解碼裝置,送出N個經過低密度同位檢查解碼處理的第一解碼位元,N>1;一條件判斷單元,判斷該等第一解碼位元是否使C個檢查條件成立,且各檢查條件會參考其中多個第一解碼位元,N>C>1;及一第一更正單元,挑出多個不成立的檢查條件,當檢視得知挑出的檢查條件有共同參考的第一解碼位元,則改變該共同參考的第一解碼位元值。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之一個較佳實施例的詳細說明中,將可清楚的呈現。
在本發明被詳細描述之前,要注意的是,在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖1,本發明低密度同位檢查(LDPC)解碼器102之較佳實施例適用於一接收系統100中。接收系統100用以接收經過LDPC編碼的一載波信號,包含一解調變器101和該LDPC解碼器102。其中,LDPC解碼器102包括一解碼裝置3及一後置處理裝置5。
較佳地,本例的載波信號是經過16-QAM(quadrature amplitude modulation,正交調幅)調變,且解調變器101是16-QAM解調變器,但其他應用不以此為限。
解調變器101根據載波信號解調出一訊框的N個輸入位元,並為每一輸入位元產生一個用以表示該位元較可能為1或0的可靠指標。解碼裝置3調整該N個輸入位元的可靠指標來決定出N個對應於該等輸入位元的第一解碼位元,以使得這些第一解碼位元幾乎同時滿足C個檢查條件,1<C<N。當這些第一解碼位元無法同時滿足該等檢查條件,代表第一解碼位元的解碼可信度不高,後置處理裝置5會進一步利用檢查條件來優化解碼結果。
在一般LDPC解碼中,會將N個第一解碼位元分別配置給N個變數節點(variable node),將C個檢查條件分別配置給C個檢查節點(check node),且檢查條件通常是以矩陣大小為C×N的查核矩陣來表示。其中,查核矩陣的每一行對應一個變數節點,每一列代表一檢查條件,當矩陣元素=1,即暗示著所在列的檢查節點相關於所在行的變數節點。
假設查核矩陣為正規矩陣(regular matrix)且行權重=WC
而列權重=WR
,那麼每一變數節點會相關於WC
個檢查節點,每一檢查節點會相關於WR
個變數節點。也就是說,所在列的檢查條件會參考對應矩陣元素=1的WR
個第一解碼位元。
當檢查條件成立,常稱所配置的檢查節點為「滿足檢查節點」;而當檢查條件不成立,則稱所配置的檢查節點為「不滿足檢查節點」。因此,解碼正確與否可根據是否存在「不滿足檢查節點」而得知。
後置處理裝置5包括一條件判斷單元53、一第一更正單元51、一第二更正單元52及一多工單元54。後置處理裝置5所執行的後置處理方法之較佳實施例包含以下:
(一)條件判斷單元53將多個第一解碼位元代入C個檢查條件,來判斷是否存在「不滿足檢查節點」。若否,多工單元54以第一解碼位元當作解碼輸出;若是,則令第一更正單元51基於該N個第一解碼位元產生N個第二解碼位元,以降低因過度量化造成的位元錯誤。
(二)條件判斷單元53將多個第二解碼位元代入C個檢查條件,來判斷是否存在「不滿足檢查節點」。若否,多工單元54以第二解碼位元當作解碼輸出;若是,則令第二更正單元52基於該N個第二解碼位元產生N個第三解碼位元,以降低因吸收結構造成的位元錯誤,且多工單元54會以第三解碼位元當作解碼輸出。
其中,該等更正單元51、52的作動會在稍後說明,但需注意的是,雖然本實施例的第一更正單元51執行後,才換第二更正單元52,但是在其他實施態樣中,執行順序也可更換,或擇一執行。
第一更正單元51用以調整過度量化所導致的錯誤位元,先找出哪些變數節點會相關於至少二個不滿足檢查節點或支援檢查節點,然後更改配置給這些變數節點的第一解碼位元。其中,支援檢查節點會於稍後介紹。
詳細來說,第一更正單元51先使所有檢查節點分群且使所有檢查節點都呈現未被標記的狀態,然後進行至少一次更正程序。在第一次更正程序中,重複從其中兩個群組各挑出一個未被標記為「已處理」的不滿足檢查節點,檢視是否存在共同相關的變數節點,當存在共同變數節點,則更改配置給該共同變數節點的第一解碼位元,並找出該共同變數節點相關的滿足檢查節點及不滿足檢查節點,且使該共同變數節點相關的所有不滿足檢查節點都標記為「已處理」,直到每個未被標記的不滿足檢查節點都無法再找出有共同參考的第一解碼位元。為便於描述,以下使用「支援檢查節點」來表示該共同變數節點相關的滿足檢查節點,且其配置的檢查條件稱為「支援檢查條件」。又,當一檢查節點被標記,即暗示著對應檢查條件被標記。
如果第一次更正程序後,仍有部分不滿足檢查節點未被標記,則進行第二次更正程序。在第二次更正程序中,重複從一個群組中挑出一個未被標記的不滿足檢查節點,且從另一個群組中挑出一個未被標記的不滿足檢查節點或一個先前更正程序的支援檢查節點,然後檢視被挑出的兩者是否存在共同相關的變數節點,當存在共同變數節點,則更改配置給該共同變數節點的第一解碼位元,並找出該共同變數節點相關的滿足檢查節點和不滿足檢查節點,且使該共同變數節點所相關的所有不滿足檢查節點以及所相關的先前更正程序之支援檢查節點都標記為「已處理」,直到每個未被標記的不滿足檢查節點都無法再找出有共同參考的第一解碼位元。
如果第二次更正程序後,仍有部分不滿足檢查節點未被標記,則進行更高次更正程序以更正更多的錯誤位元,而更高次更正程序方式類似第二次,所以在此不再贅述。幸運的是,通常過度量化只會造成每個訊框可能存在1~3個錯誤位元,所以本例第一更正單元51通常僅需進行兩次更正程序,就可以更正這些錯誤了。
以下舉例說明假設矩陣大小480×2400的查核矩陣具有行權重WC
=3和列權重WR
=15,第一解碼位元中有1~3個位元發生錯誤時進行的後置處理。請注意,假設這樣的矩陣是由多個大小為160×160的單位矩陣經過循環位移後所組成,所以本例使第1~160個檢查節點當作第一群G1、第161~320個檢查節點當作第二群G2、第321~480個檢查節點當作第三群G3。
圖2為訊框中只有1個第一解碼位元有誤時的可能節點關係,在這個圖例中,每群G1~G3各有一個不滿足檢查節點U1~U3,且這些不滿足檢查節點U1~U3共同相關於一個變數節點E1。
第一更正單元51在第一次更正程序中,從第一群G1挑出不滿足檢查節點U1,從第二群G2挑出不滿足檢查節點U2,發現存在共同相關的變數節點E1。因而,更改配置給變數節點E1的第一解碼位元,並使檢查節點U1~U3都標記為「已處理」,而完成此階段的錯誤更正。
圖3為訊框中有2個第一解碼位元有誤時的可能節點關係,在這個圖例中,不滿足檢查節點U1屬於第一群G1,不滿足檢查節點U2、U3屬於第二群G2,不滿足檢查節點U4屬於第三群G3。且節點U1和U3相關於變數節點E1,節點U2和U4相關於變數節點E2。
第一更正單元51在第一次更正程序中,從第一群G1挑出不滿足檢查節點U1,從第二群G2挑出不滿足檢查節點U2,但無共同變數節點。所以重新挑選而從第一群G1挑出不滿足檢查節點U1,再從第二群G2挑出另一不滿足檢查節點U3,而發現並更改配置給共同變數節點E1的第一解碼位元,並使檢查節點U1、U3標記為「已處理」。接著,從第二群G2挑出不滿足檢查節點U2,從第三群G3挑出不滿足檢查節點U4,然後更改配置給共同變數節點E2的第一解碼位元,並使檢查節點U2、U4標記為「已處理」,而完成此階段的錯誤更正。
圖4為訊框中有2個第一解碼位元有誤時的另一可能節點關係,在這個圖例中,不滿足檢查節點U1、U2屬於第一群G1,不滿足檢查節點U3、U4屬於第二群G2,不滿足檢查節點U5、U6屬於第三群G3。且節點U1~U3相關於變數節點E1,節點U4~U6相關於變數節點E2。
第一更正單元51在第一次更正程序中,從第一群G1挑出不滿足檢查節點U1,從第二群G2挑出不滿足檢查節點U3,而更改配置給共同變數節點E1的第一解碼位元,並使檢查節點U1~U3標記為「已處理」。接著,重新挑選而從第二群G2挑出不滿足檢查節點U4,從第三群G3挑出不滿足檢查節點U5,然後更改配置給共同變數節點E2的第一解碼位元,並使檢查節點U4~U6標記為「已處理」,而完成此階段的錯誤更正。
圖5為訊框中有3個第一解碼位元有誤時的可能節點關係,在這個圖例中,不滿足檢查節點U1~U3屬於第一群G1,不滿足檢查節點U4和支援檢查節點S1屬於第二群G2,支援檢查節點S2和不滿足檢查節點U5屬於第三群G3。且節點U2、S1、S2相關於變數節點E1,節點U1、U4、S2相關於變數節點E2,節點U3、S1、U5相關於變數節點E3。
第一更正單元51在第一次更正程序中,從第一群G1挑出不滿足檢查節點U1,從第二群G2挑出不滿足檢查節點U4,而更改配置給共同變數節點E2的第一解碼位元,並使檢查節點U1和U4標記為「已處理」,且找到支援檢查節點S2。接著,重新挑選而從第一群G1挑出不滿足檢查節點U2,從第三群G3挑出不滿足檢查節點U5,但無發現共同變數節點。然後,重新挑選而從第一群G1挑出不滿足檢查節點U3,從第三群G3挑出不滿足檢查節點U5,而更改配置給共同變數節點E3的第一解碼位元,並使檢查節點U3和U5標記為「已處理」,且找到支援檢查節點S1。此時,未被標記的不滿足檢查節點僅剩U2,當然不存在共同參考的第一解碼位元。
接著,第一更正單元51進行第二次更正程序,從第一群G1挑出不滿足檢查節點U2,從第二群G2挑出支援檢查節點S1,而更改配置給共同變數節點E1的第一解碼位元,並使檢查節點U2、S1和S2都標記為「已處理」,而完成此階段的錯誤更正。
綜上,第一更正單元51會根據N個第一解碼位元調整出對應的N個第二解碼位元,且只有當第一解碼位元配置到的變數節點相關於至少二個不滿足檢查節點或支援檢查節點,才會進行調整。調整方式為從1改成0,或從0改成1。
第二更正單元52主要是用以調整因為吸收結構所導致的錯誤位元,在第二解碼位元無法同時滿足該等檢查條件而存在「不滿足檢查節點」時,企圖改變可靠指標來破壞吸收結構,以根據N個第二解碼單元產生N個第三解碼位元。
回歸參閱圖1,本領域具有通常知識者知曉,解碼裝置3會調整輸入位元的可靠指標,並據以決定對應第一解碼位元較可能為1或較可能為0。且當第一解碼位元被配置給一變數節點,調整後的可靠指標也會被配置給同一變數節點。
較佳地,本例解碼裝置3使用layered Min Sum法而在每一次迭代中,為了滿足其中一個相關檢查節點的檢查條件,分別提供WR
個優化因子給該其中一個相關檢查節點所相關的WR
個變數節點,以調整該等變數節點的可靠指標。因此,就單一變數節點來說,為了滿足WC
個相關檢查節點的檢查條件,該變數節點會在每一次迭代中收到WC
個優化因子。
特別說明的是,可靠指標和優化因子代表配置給變數節點的位元可能為1或0的機率,且通常會以LLR(對數似然比,log-likelihood ratio)來表示而得以用加法運算取代乘法運算,也就是說對各變數節點來說,只要將每一次迭代前的可靠指標加上該次迭代的WC
個優化因子,就可以得到該次迭代調整後的可靠指標。
本例中,第二更正單元52會在條件判斷單元53基於第二解碼位元判斷出存在「不滿足檢查節點」後,進行一次類似於解碼裝置3的迭代,其詳細作動為:
(A)接收N個第二解碼位元,且接收解碼裝置3傳來的第一解碼位元於最後一次迭代的N個可靠指標和N×WC
個優化因子。
(B)接收條件判斷單元53傳來的「不滿足檢查節點」,且進一步扣除第一更正單元51中標記「已處理」之不滿足檢查節點。
(C)針對每一個未被標記的「不滿足檢查節點」,進行以下步驟:比較其相關的WR
個變數節點,找出至少一個變數節點具有較小的「WC
個優化因子的絕對值加總結果」,以辨識出至少一個較不可靠的第二解碼位元,然後使其對應的可靠指標變更成最大異號值。例如:如果有限位元數目只能呈現-28~+28的可靠指標值,則會將原為負數的可靠指標變更成最大正數值(即+28),或將原為正數的可靠指標變更成最大負數值(即-28)。
這是因為LLR形式的可靠指標或優化因子越趨近+∞,代表位元值越可能為1;越趨近-∞,代表位元值越可能為0。而如果第一解碼位元的可靠指標或優化因子接近0,則代表著其位元值為1和為0的機率相當,故該位元不可靠。因此,本例遂藉由優化因子絕對值加總結果,獲知哪一個第二解碼位元較不可靠。
(D)當為所有未被標記的「不滿足檢查節點」完成可靠指標修改後,提供修改後的可靠指標給解碼裝置3。
之後,解碼裝置3再進行一次迭代,為各個未被標記的「不滿足檢查節點」,基於修改後的可靠指標,分別提供WR
個優化因子給相關的WR
個變數節點,以調整該等變數節點的可靠指標,使趨於精確。最後,解碼裝置3再根據最新調整出的可靠指標決定是否變更不可靠的第二解碼位元,來得到第三解碼位元。
值得注意的是,雖然本較佳實施例是說明查核矩陣為正規矩陣(regular matrix)的情況,但本發明具有通常知識者可輕易推論得知本例如何應用於非正規矩陣(irregular matrix),此時每一變數節點相關於WC
個檢查節點,每一檢查節點至多相關於WR
個變數節點。
且值得注意的是,除了layered Min Sum,解碼裝置3也可選用sum-product algorithm(SPA)、Min-Sum Algorithm(MSA)或其他演算法。
圖6為位元錯誤率模擬示意圖,以o
標示解碼裝置3的輸出表現、以虛線標示第一更正單元51的輸出表現,並以實線標示第二更正單元52的輸出表現。很明顯地,在SNR=8.5dB時,第一解碼位元的位元錯誤率約莫2×10-6
,第二解碼位元的錯誤率約莫為2×10-7
,而第三解碼位元的錯誤率約5×10-8
,所以本例的後置處理確實改善了位元錯誤率。
綜上所述,前述較佳實施例中,第一更正單元51可以有效降低因過度量化造成的位元錯誤,第二更正單元52可以有效降低因吸收結構造成的位元錯誤,使得LDPC解碼器102的錯誤底線明顯獲得改善,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
100...接收系統
101...解調變器
102...低密度同位檢查解碼器
3...解碼裝置
5...後置處理裝置
51...第一更正單元
52...第二更正單元
53...條件判斷單元
54...多工單元
E1~E3...變數節點
U1~U6...不滿足檢查節點
S1~S2...支援檢查節點
圖1是一方塊圖,說明包含有LDPC解碼器的接收系統;
圖2是一示意圖,說明訊框中只有1個錯誤位元時的節點關係;
圖3是一示意圖,說明訊框中有2個錯誤位元時的節點關係;
圖4是一示意圖,說明訊框中有2個錯誤位元時的另一節點關係;
圖5是一示意圖,說明訊框中有3個錯誤位元時的節點關係;及
圖6是一模擬示意圖,說明位元錯誤率表現。
100...接收系統
101...解調變器
102...低密度同位檢查解碼器
3...解碼裝置
5...後置處理裝置
51...第一更正單元
52...第二更正單元
53...條件判斷單元
54...多工單元
Claims (10)
- 一種低密度同位檢查(LDPC)解碼器,包含:一解碼裝置,送出N個經過低密度同位檢查解碼處理的第一解碼位元,N>1;一條件判斷單元,判斷該等第一解碼位元是否使C個檢查條件成立,且各檢查條件會參考其中多個第一解碼位元,N>C>1;及一第一更正單元,挑出多個不成立的檢查條件,當檢視得知挑出的檢查條件有共同參考的第一解碼位元,則改變該共同參考的第一解碼位元值;其中,當該第一更正單元檢視得知挑出的檢查條件有共同參考的第一解碼位元,會標記出參考了該共同參考第一解碼位元的不成立檢查條件,且該第一更正單元重新挑出多個不成立的檢查條件,且在檢視得知挑出的檢查條件有共同參考的第一解碼位元,改變該共同參考的第一解碼位元值,並標記出參考了該共同參考第一解碼位元的不成立檢查條件,直到每個未被標記的不成立檢查條件都無法再找出有共同參考的第一解碼位元;其中,當該第一更正單元檢視得知挑出的檢查條件有共同參考的第一解碼位元,還會以參考了該共同參考第一解碼位元的成立檢查條件當作支援檢查條件,且在每個未被標記的不成立檢查條件都無法再找出有共同參考的第一解碼位元之後,該第一更正單元重新挑出多個支援檢查條件或未被標記的不成立檢查條件,當檢視出 挑選的檢查條件有共同參考的第一解碼位元,則改變該共同參考的第一解碼位元值,直到每個未被標記的不成立檢查條件都無法再找出有共同參考的第一解碼位元。
- 一種低密度同位檢查(LDPC)解碼器,包含:一解碼裝置,送出N個經過低密度同位檢查解碼處理的第一解碼位元,N>1,並以迭代方式進行低密度同位檢查解碼處理,並送出N個分別對應該等第一解碼位元的可靠指標,且更送出各第一解碼位元於最後一次迭代的多個用以調整該可靠指標的優化因子;一條件判斷單元,判斷該等第一解碼位元是否使C個檢查條件成立,且各檢查條件會參考其中多個第一解碼位元,N>C>1;一第一更正單元,挑出多個不成立的檢查條件,當檢視得知挑出的檢查條件有共同參考的第一解碼位元,則改變該共同參考的第一解碼位元值,該第一更正單元改變該共同參考的第一解碼位元值後,基於該N個第一解碼位元得到N個對應的第二解碼位元;及一第二更正單元;其中,該條件判斷單元還判斷該等第二解碼位元是否使該等檢查條件成立,且各檢查條件會參考其中多個第二解碼位元;其中,當該條件判斷單元判斷出該N個第二解碼位元使其中一個檢查條件不成立,該第二更正單元從該其中一個檢查條件所參考的多個第二解碼位元中找出至少 一個較不可靠者,並將找出的較不可靠第二解碼位元的可靠指標變更成最大異號值,以供該LDPC解碼器據以調整該等第二解碼位元;其中,在該其中一個檢查條件所參考的多個第二解碼位元中,該第二更正單元找出的較不可靠第二解碼位元具有較小的該等優化因子絕對值加總結果;其中,該等第一解碼位元的可靠指標分別代表該等第一解碼位元為1或為0的機率,當其中一第一解碼位元為1的機率和為0的機率相當,則稱該其中一第二解碼位元不可靠;其中,當該較不可靠第二解碼位元的可靠指標是負數,則其最大異號值為所能表示的最大正數值;當該較不可靠第二解碼位元的可靠指標是正數,則其最大異號值為所能表示的最大負數值。
- 依據申請專利範圍第2項所述之LDPC解碼器,其中,當該第一更正單元檢視得知挑出的檢查條件有共同參考的第一解碼位元,會標記出參考了該共同參考第一解碼位元的不成立檢查條件;且該第一更正單元重新挑出多個不成立的檢查條件,且在檢視得知挑出的檢查條件有共同參考的第一解碼位元,改變該共同參考的第一解碼位元值,並標記出參考了該共同參考第一解碼位元的不成立檢查條件,直到每個未被標記的不成立檢查條件都無法再找出有共同參考的第一解碼位元。
- 依據申請專利範圍第3項所述之LDPC解碼器,其中,當該第一更正單元檢視得知挑出的檢查條件有共同參考的第一解碼位元,還會以參考了該共同參考第一解碼位元的成立檢查條件當作支援檢查條件;且在每個未被標記的不成立檢查條件都無法再找出有共同參考的第一解碼位元之後,該第一更正單元重新挑出多個支援檢查條件或未被標記的不成立檢查條件,當檢視出挑選的檢查條件有共同參考的第一解碼位元,則改變該共同參考的第一解碼位元值,直到每個未被標記的不成立檢查條件都無法再找出有共同參考的第一解碼位元。
- 一種後置處理方法,適用於處理N個經過低密度同位檢查解碼後的解碼位元,N>1,包含以下步驟:(A)使用一條件判斷單元,判斷該等解碼位元是否使C個檢查條件成立,且各檢查條件會參考其中多個解碼位元,N>C>1;及(B)使用一更正單元,挑出多個不成立檢查條件,當檢視得知挑出的檢查條件有共同參考的解碼位元,則改變該共同參考的解碼位元值,並標記出參考該共同參考解碼位元的不成立檢查條件。
- 依據申請專利範圍第5項所述之後置處理方法,更包含在步驟(B)後的一步驟:(C)使用該更正單元,重覆步驟(B)而重新挑出多個不成立的檢查條件,且在檢視得知挑出的檢查條件有共 同參考的解碼位元,改變該共同參考的解碼位元值,並標記出參考該共同參考解碼位元的不成立檢查條件,直到每個不成立的檢查條件都無法再找出有共同參考的解碼位元。
- 依據申請專利範圍第6項所述之後置處理方法,其中,於步驟(B)中,當該更正單元檢視得知挑出的檢查條件有共同參考的解碼位元,會標記出參考了該共同參考解碼位元的不成立檢查條件,且以參考了該共同參考解碼位元的成立檢查條件當作支援檢查條件;且該後置處理方法更包含在步驟(C)後的一步驟:(E)使用該更正單元,挑出多個支援檢查條件或未被標記的不成立檢查條件,且在檢視得知挑出的檢查條件有共同參考的解碼位元,改變該共同參考的解碼位元值,直到每個未被標記的不成立檢查條件都無法再找出有共同參考的解碼位元。
- 一種後置處理方法,適用於處理一個低密度同位檢查(LDPC)解碼裝置所送出的N個解碼位元和N個對應的可靠指標,N>1,該後置處理方法包含以下步驟:(F)使用一條件判斷單元,判斷該等解碼位元是否使C個檢查條件成立,且各檢查條件會參考其中多個解碼位元,N>C>1;及(G)使用一更正單元,當判斷出該N個解碼位元使其中一個檢查條件不成立,從該其中一個檢查條件所參考的多個解碼位元中找出至少一個較不可靠者,並調整 該至少一較不可靠者對應的可靠指標,來決定是否更改該至少一較不可靠解碼位元;其中,該等解碼位元的可靠指標分別代表該等解碼位元為1或為0的機率,當其中一解碼位元為1的機率和為0的機率相當,則稱該其中一解碼位元不可靠。
- 依據申請專利範圍第8項所述之後置處理方法,該LDPC解碼裝置使用迭代方式進行LDPC解碼,且更送出各解碼位元於最後一次迭代的多個用以調整該可靠指標的優化因子,其中,該後置處理方法的步驟(G)包括:使用該更正單元,比較該其中一個檢查條件所參考的多個解碼位元,以找出至少一個解碼位元對應的該等優化因子絕對值加總結果較小,來當作該至少一較不可靠的解碼位元。
- 依據申請專利範圍第8項所述之後置處理方法,其中,該後置處理方法的步驟(G)包括:使用該更正單元,將該較不可靠解碼位元對應的可靠指標變更成最大異號值,以供該LDPC解碼裝置據以調整該等解碼位元;其中,當該較不可靠解碼位元的可靠指標是負數,則其最大異號值為所能表示的最大正數值;當該較不可靠解碼位元的可靠指標是正數,則其最大異號值為所能表示的最大負數值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100147155A TWI458267B (zh) | 2011-12-19 | 2011-12-19 | Low density co - location check decoder and post - processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100147155A TWI458267B (zh) | 2011-12-19 | 2011-12-19 | Low density co - location check decoder and post - processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201328199A TW201328199A (zh) | 2013-07-01 |
TWI458267B true TWI458267B (zh) | 2014-10-21 |
Family
ID=49225328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100147155A TWI458267B (zh) | 2011-12-19 | 2011-12-19 | Low density co - location check decoder and post - processing method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI458267B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105335740B (zh) * | 2015-10-19 | 2019-01-11 | 松翰科技股份有限公司 | 图像指标的读取方法、指标结构以及其电子装置 |
-
2011
- 2011-12-19 TW TW100147155A patent/TWI458267B/zh not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
Ismail, M. ; Ahmed, I. ; Coon, J. ; Armour, S. ; Kocak, T. ; McGeehan, J. "Low latency low power bit flipping algorithms for LDPC decoding" 2010 IEEE 21st International Symposium on Personal Indoor and Mobile Radio Communications (PIMRC), 2010 Sep.26-30. * |
Also Published As
Publication number | Publication date |
---|---|
TW201328199A (zh) | 2013-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998922B2 (en) | Turbo product polar coding with hard decision cleaning | |
TWI663839B (zh) | 使用硬選取硬解碼模式下的解碼器產生軟資訊的方法 | |
US8015468B2 (en) | Channel estimation and fixed thresholds for multi-threshold decoding of low-density parity check codes | |
US8726119B2 (en) | Fast stochastic decode method for low density parity check code | |
US10069514B2 (en) | Low-power low density parity check decoding | |
EP2204984A1 (en) | Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper | |
US20090222711A1 (en) | Generalized Multi-Threshold Decoder for Low-Density Parity Check Codes | |
EP1655843B1 (en) | Decoder and method for decoding low-density parity-check (LDPC) code | |
CN112425103A (zh) | 使用系统极化编码重传数据的方法和系统 | |
CN113645013B (zh) | 用于无线重传通信系统的位纠错 | |
US20150372695A1 (en) | Method and apparatus of ldpc decoder with lower error floor | |
TWI458267B (zh) | Low density co - location check decoder and post - processing method | |
WO2019096271A1 (zh) | 信道状态信息csi编码方法及装置、存储介质和处理器 | |
US9231620B2 (en) | Iterative decoding device and related decoding method for irregular low-density parity-check code capable of improving error correction performance | |
TWI685211B (zh) | 用於對低密度奇偶校驗資料進行解碼以對碼字進行解碼的方法以及解碼器 | |
WO2019013663A1 (en) | GENERAL LOW DENSITY PARITY CHECK CODES (GLDPC) | |
US10341056B2 (en) | Decoding apparatus and method in mobile communication system using non-binary low-density parity-check code | |
US20160241257A1 (en) | Decoding Low-Density Parity-Check Maximum-Likelihood Single-Bit Messages | |
US20160269148A1 (en) | Method and device for determining toggle sequence and error pattern based on soft decision | |
US10903855B2 (en) | Convolutional LDPC decoding method and apparatus, decoder, and system | |
JP7080933B2 (ja) | インターリービング深度を調整するための装置及び方法 | |
US20120166905A1 (en) | Method and apparatus for controlling decoding in receiver | |
CN111510162B (zh) | 一种基于节点刷新机制的低复杂度多元ldpc译码方法 | |
CN110838896B (zh) | Ack/nack检测方法、装置及基站 | |
CN109327278B (zh) | 极化码的译码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |