TWI453755B - 用於多層記憶體之高速介面 - Google Patents

用於多層記憶體之高速介面 Download PDF

Info

Publication number
TWI453755B
TWI453755B TW096151646A TW96151646A TWI453755B TW I453755 B TWI453755 B TW I453755B TW 096151646 A TW096151646 A TW 096151646A TW 96151646 A TW96151646 A TW 96151646A TW I453755 B TWI453755 B TW I453755B
Authority
TW
Taiwan
Prior art keywords
controller
memory
memory chip
solid state
data
Prior art date
Application number
TW096151646A
Other languages
English (en)
Other versions
TW200837775A (en
Inventor
Sutardja Pantas
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200837775A publication Critical patent/TW200837775A/zh
Application granted granted Critical
Publication of TWI453755B publication Critical patent/TWI453755B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/30—Reduction of number of input/output pins by using a serial interface to transmit or receive addresses or data, i.e. serial access memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Description

用於多層記憶體之高速介面
本發明涉及非揮發性記憶體，以及更尤其涉及用於多位準非揮發性記憶體的介面。
在此所提供的背景說明用於一般地本發明之內容。在此所提及發明人之工作、就在此背景說明之段落中所敘述程度而言、與在此專利申請時並不被認為是習知技術之說明方面，既不明確地亦不隱含地被認為是關於本發明之習知技術。
隨著更多位元的使用者資料可以被儲存在各固態儲存元件中，固態記憶體裝置的密度正日益增加。例如，快閃記憶體裝置藉由將儲存元件中的儲存電荷改變為四個(22 )位準之一以産生四個臨界電壓之一，來在各儲存元件中儲存兩個位元。目前，正在研究各儲存元件儲存更多(例如三個或四個)位元。
其他固態儲存元件，例如用在相變記憶體(PCM)裝置中所使用者，可以藉由改變電阻位準來儲存資料。無論儲存機制如何，不同位準的最適間隔都可以考慮到每一位準的寫及/或讀的不決定性。例如，在可達成的位準範圍中，可以建立兩個或更複數個預定義的位準。此專用語位準可以包括：電壓、電流、電阻、或任何其他合適的儲存參數。可以達成位準範圍由下限和上限定義，其可以由製程參數管理。為了寫入資料，儲存元件被程式規劃為預定義位準之一。為了讀取資料，將儲存元件的位準與預定義位準比較。
在讀或寫儲存元件的位準時可能有變化或不決定性。例如，當寫第一預定義位準時，所達成的實際位準可能略高於或低於第一預定義位準。這可能例如是使用未完美校準的開回路(open-looped)過程而對儲存元件程式規劃的結果。替代地，即使使用閉回路(close-looped)過程，第一預定義位準也可能過衝(overshoot)或下衝(undershoot)。例如，這可能當在最後一次程式規劃重覆期間程式規劃級別大於目前位準和第一預定義位準之間的差異時發生。
此外，即使第一預定義位準被精確寫入，位準讀取也可能不完全等於第一預定義位準。例如，儲存元件的位準可能隨時間衰減或偏移。此外，讀過程中的雜訊、串擾、及/或不決定性可能導致所讀取位準稍微不同。可以定義概率密度函數，該函數代表了在預定義位準被寫入之後某一位準被讀取預計時間的可能性。
第1圖是用於四個預定義位準(four-predefined-level)的寫設計的典範概率密度函數(pdf)之圖式。在該示例中，四個預定義位準L0、L1、L2和L3具有大致相同形狀的相對應pdf。例如，當預定義位準L0被寫入時，第1圖表明所達成的實際位準最可能為L0。然而，所達成的位準略高於或低於L0的可能性僅略小。所得到的位準離L0越遠，得到位準的概率就越小。
可能令人所想要如此間隔預定義位準，以使得各pdf在下一pdf開始之前結束(降到0)，如第1圖所示。例如，這可以確保位準L1 pdf的高側的位準不會被誤差解釋為位準L2 pdf低側的位準。因此，預定義位準L0、L1、L2和L3可以被配置以致於其pdf不會互相重疊。當各種位準的pdf大致相同時，預定義位準可以均勻地間隔以達成此目標。
第2圖說明當pdf不同時用於四個預定義位準的寫設計的典範pdf。例如，在第2圖中，L0 pdf較L1、L2和L3的pdf寬(具有更大的標準偏差)。為什麽對於不同位準pdf可能不同存在各種理由。例如，L0可能是拭除位準，其無法如同程式規劃位準那樣準確控制。其他過程變化或設計考慮也可能影響pdf的大小和形狀。
為了適應加寬的位準L0 pdf，預定義位準L1和L2可以略微行動得更高且彼此更靠近，如第2圖的示例所示。隨著導入更多的位準，pdf的鄰近度可能增加，並且可能無法避免pdf之間的重疊。可以使用誤差控制編碼，這種編碼可以識別及/或校正由於先前寫入的位準的誤讀所造成之誤差。
現在參考第3圖，其顯示根據習知技術的記憶體系統的功能方塊圖。記憶體控制器100對記憶體晶片102為介面。對於寫操作，記憶體控制器100向記憶體晶片102傳送使用者資料以及使用者資料應當被寫入的位址。記憶體控制器100還使用讀/寫信號向記憶體晶片102指示所想要進行寫操 作。記憶體晶片102將使用者資料轉換為：將要寫的各儲存元件的預定義位準。記憶體晶片102隨後將預定義位準寫入指定位址的儲存元件。
在讀操作期間，記憶體控制器100向記憶體晶片102請求讀並提供位址。記憶體晶片102測量在給定位址儲存元件的位準。此等位準被與最接近的預定義位準匹配，然後被映射回使用者資料。使用者資料被返回到記憶體控制器100。例如，參考第2圖，如果從電荷儲存單元測得略高於預定義位準L3的臨界電壓，則記憶體晶片102判定先前寫入的是預定義位準L3。
預定義位準L3可能對應於位元圖案11，記憶體晶片102隨後向記憶體控制器100返回位元圖案11。預定義位準的值和資料/位準映射是在設計時決定的，並且被硬編碼在記憶體晶片102中。記憶體控制器100無需知曉任何位準資訊，僅是向記憶體晶片102傳送二進位使用者資料、並從記憶體晶片102接收二進位使用者資料而已。
一種固態記憶體系統，包括：第一記憶體晶片；以及控制器，第一記憶體晶片包括複數個儲存元件。複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數。控制器接收寫資料，將寫資料轉換為N個目標值，並將N個目標值傳送到第一記憶體晶片。第一記憶體晶片將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值，其中N是大於0的整數。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。第一記憶體晶片藉由重覆(iteratively)地程式規劃並測量N個儲存元件中的每一個的可測量參數，來對N個儲存元件程式規劃。第一記憶體晶片重覆地程式規劃並測量N個儲存元件中的每一個，直到相對應可測量參數與N個目標值中的相對應一個相差小於一個預定量為止。
在其他的特徵中，預定量是預定百分比和預定絕對值之一。控制器依據在製造期間儲存的值來決定N個目標值。控制器更包括寫資料和目標值 之間的映射。映射是在製造期間決定的。控制器依據從第一記憶體晶片取得的資料的誤差率來更新映射。第一記憶體晶片當讀取複數個儲存元件中的一個或更多個時產生讀位準資料並將讀位準資料傳送到控制器。控制器將讀位準資料轉換為經恢復的資料。
在還有其他特徵中，讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。N個目標值被以數位形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制器。第一記憶體晶片更包括：將N個目標值轉換為類比形式的數位-至-類比轉換器。N個目標值被以類比形式傳送到第一記憶體晶片，並且讀位準被以類比形式傳送到控制器。
在其他特徵中，N個目標值被以數位形式傳送到第一記憶體晶片。第一記憶體晶片更包括類比-至-數位轉換器，類比-至-數位轉換器在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。第一記憶體晶片更包括：將N個目標值轉換為類比形式的數位-至-類比轉換器。N個目標值被以類比形式傳送到第一記憶體晶片。第一記憶體晶片更包括類比-至-數位轉換器，類比-至-數位轉換器在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。
在其他的特徵中，寫資料和經恢復的資料是二進位資料。固態記憶體系統更包括：在控制器與第一記憶體晶片之間的串列介面。控制器藉由串列介面將N個目標值傳送到第一記憶體晶片。控制器藉由串列介面將數位位址資料傳送到第一記憶體晶片。第一記憶體晶片藉由串列介面將讀位準資料傳送到控制器。N個目標值和讀位準資料被分時多工。N個目標值是使用埋設時脈傳送。
在其他特徵中，控制器向第一記憶體晶片提供離散時脈信號以鎖定N個目標值。固態記憶體系統更包括：第二記憶體晶片、第一延遲模組、以及第二延遲模組。第一延遲模組當第一信號被從控制器傳送到第一記憶體晶片時對第一信號施加可變的第一延遲。第一信號包括：離散時脈信號、與N個目標值中的一個。第二延遲模組當第一信號被從控制器傳送到第二 記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
一種控制固態記憶體系統的方法包括：提供包括複數個儲存元件的第一記憶體晶片，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；接收寫資料；將寫資料轉換為N個目標值；將N個目標值傳送到第一記憶體晶片；以及將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值，其中N是大於0的整數。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。該方法更包括：藉由重覆地程式規劃並測量N個儲存元件中的每一個的可測量參數，來對N個儲存元件程式規劃。該方法更包括：重覆地程式規劃並測量N個儲存元件中的每一個，一直到相對應可測量參數與N個目標值中的相對應一個相差小於一個預定量為止。
在其他特徵中，預定量是預定百分比和預定絕對值之一。該方法更包括：依據在製造期間儲存的值來決定N個目標值。該方法更包括：儲存寫資料和目標值之間的映射。該方法更包括在製造期間決定映射。該方法更包括：依據從第一記憶體晶片取得的資料的誤差率來更新映射。
在還有其他特徵中，該方法更包括：當讀取複數個儲存元件中的一個或更多個時，產生讀位準資料；將讀位準資料傳送到控制器；並將讀位準資料轉換為經恢復的資料。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。N個目標值被以數位形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制器。該方法更包括：將N個目標值轉換為類比形式。
在其他特徵中，N個目標值被以類比形式傳送到第一記憶體晶片，並且讀位準被以類比形式傳送到控制器。N個目標值被以數位形式傳送到第一記憶體晶片，並且該方法更包括：在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。該方法更包括：將N個目標值轉換為類比 形式。N個目標值被以類比形式傳送到第一記憶體晶片，並且該方法更包括：在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。
在其他特徵中，寫資料和經恢復的資料是二進位資料。該方法更包括：藉由串列介面將N個目標值傳送到第一記憶體晶片。該方法更包括：藉由串列介面將數位位址資料傳送到第一記憶體晶片。該方法更包括：藉由串列介面將讀位準資料傳送到控制器。該方法更包括：分時多工N個目標值和讀位準資料。該方法更包括：使用埋設時脈傳送N個目標值。
在還有其他特徵中，該方法更包括：向第一記憶體晶片提供離散時脈信號，以鎖定N個目標值。該方法更包括：提供第二記憶體晶片；當第一信號被從控制器傳送到第一記憶體晶片時對第一信號施加可變的第一延遲，其中第一信號包括：離散時脈信號、和N個目標值中的一個；以及當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種固態記憶體系統包括：第一記憶體晶片和控制裝置，第一記憶體晶片包括複數個儲存元件。複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數。控制裝置用於接收寫資料，將寫資料轉換為N個目標值，並將N個目標值傳送到第一記憶體晶片。第一記憶體晶片將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值，其中N是大於0的整數。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。第一記憶體晶片藉由重覆地程式規劃並測量N個儲存元件中的每一個的可測量參數，來對N個儲存元件程式規劃。第一記憶體晶片重覆地程式規劃並測量N個儲存元件中的每一個，一直到相對應可測量參數與N個目標值中的相對應一個相差小於一個預定量為止。
在其他特徵中，預定量是預定百分比和預定絕對值之一。控制裝置依據在製造期間儲存的值來決定N個目標值。控制裝置更包括：寫資料、和目標值之間的映射。映射是在製造期間決定的。控制裝置依據從第一記憶體晶片取得的資料的誤差率來更新映射。第一記憶體晶片當讀取複數個儲 存元件中的一個或更多個時，產生讀位準資料、並將讀位準資料傳送到控制裝置。
在還有其他特徵中，控制裝置將讀位準資料轉換爲經恢復的資料。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。N個目標值被以數位形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制裝置。第一記憶體晶片更包括：將N個目標值轉換為類比形式的數位-至-類比轉換裝置。
在其他特徵中，N個目標值被以類比形式傳送到第一記憶體晶片，並且讀位準被以類比形式傳送到控制裝置。N個目標值被以數位形式傳送到第一記憶體晶片。第一記憶體晶片更包括類比-至-數位轉換裝置，類比-至-數位轉換裝置用於在讀位準資料被傳送到控制裝置之前，將讀位準資料轉換為數位形式。第一記憶體晶片更包括：用於將N個目標值轉換為類比形式的數位-至-類比轉換裝置。N個目標值被以類比形式傳送到第一記憶體晶片。
在其他特徵中，第一記憶體晶片更包括類比-至-數位轉換裝置，類比-至-數位轉換裝置用於在讀位準資料被傳送到控制裝置之前，將讀位準資料轉換爲數位形式。寫資料和經恢復的資料是二進位資料。固態記憶體系統更包括：用於控制裝置和第一記憶體晶片之間的通信的串列介面裝置。控制裝置藉由串列介面裝置將N個目標值傳送到第一記憶體晶片。
在還有其他特徵中，控制裝置藉由串列介面裝置，將數位位址資料傳送到第一記憶體晶片。第一記憶體晶片藉由串列介面裝置將讀位準資料傳送到控制裝置。N個目標值和讀位準資料被分時多工。N個目標值是使用埋設時脈傳送的。控制裝置向第一記憶體晶片提供離散時脈信號以鎖定N個目標值。
在其他特徵中，固態記憶體系統更包括：第二記憶體晶片、第一延遲裝置、以及第二延遲裝置；第一延遲裝置用於當第一信號被從控制裝置傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲，其中第一信號包括：離散時脈信號、和N個目標值中的一個；第二延遲裝置用於當第一 信號被從控制裝置傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
一種固態記憶體系統包括：第一記憶體晶片、以及控制器，第一記憶體晶片包括複數個儲存元件。複數個儲存元件中的每一個具有：在下限和上限之間變化的可測量參數。控制器決定可測量參數的N個位準，接收寫資料，將寫資料轉換為程式規劃參數，並將程式規劃參數傳送到第一記憶體晶片，其中程式規劃參數中的每一個對應於N個位準中的一個。第一記憶體晶片使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃，其中N是大於1的整數。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。第一記憶體晶片使用預定參數和程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃。程式規劃參數包括：程式規劃時間和程式規劃脈衝寬度中的至少一個，並且預定參數包括：程式規劃電壓、以及程式規劃電流中的至少一個。
在其他特徵中，控制器依據在製造期間儲存的值來決定程式規劃參數。控制器更包括：寫資料、和程式規劃參數之間的映射。映射是在製造期間決定的。控制器依據從第一記憶體晶片所擷取資料的誤差率來更新映射。第一記憶體晶片當讀取複數個儲存元件中的一些儲存元件時，產生讀位準資料並將讀位準資料傳送到控制器。控制器將讀位準資料轉換為經恢復的資料。
在還有其他特徵中，讀位準資料包括：來自複數個儲存元件中的一些儲存元件的被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。程式規劃參數被以數位形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制器。第一記憶體晶片更包括：將程式規劃參數轉換為類比形式的數位-至-類比轉換器。程式規劃參數被以類比形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳 送到控制器。
在其他特徵中，程式規劃參數被以數位形式傳送到第一記憶體晶片。第一記憶體晶片更包括：類比-至-數位轉換器，類比-至-數位轉換器在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。第一記憶體晶片更包括：將程式規劃參數轉換為類比形式的數位-至-類比轉換器。程式規劃參數被以類比形式傳送到第一記憶體晶片。第一記憶體晶片更包括類比-至-數位轉換器，類比-至-數位轉換器在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。
在其他特徵中，寫資料和經恢復的資料是二進位資料。固態記憶體系統更包括：控制器、以及第一記憶體晶片之間的串列介面。控制器藉由串列介面將程式規劃參數傳送到第一記憶體晶片。控制器藉由串列介面將數位位址資料傳送到第一記憶體晶片。第一記憶體晶片藉由串列介面將讀位準資料傳送到控制器。程式規劃參數和讀位準資料被分時多工。程式規劃參數是使用埋設時脈所傳送。
在還有其他特徵中，控制器向第一記憶體晶片提供離散時脈信號以鎖定程式規劃參數。固態記憶體系統更包括：第二記憶體晶片、第一延遲模組、以及第二延遲模組；第一延遲模組當第一信號被從控制器傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲，其中第一信號包括：離散時脈信號和程式規劃參數中的一個；以及第二延遲模組當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
一種控制固態記憶體系統的方法包括：提供包括複數個儲存元件的第一記憶體晶片，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；決定可測量參數的N個位準；接收寫資料；將寫資料轉換為程式規劃參數，其中程式規劃參數中的每一個對應於N個位準中的一個；將程式規劃參數傳送到第一記憶體晶片；以及使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃，其中N是大於1的整數。 在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。該方法更包括：使用預定參數和程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃。程式規劃參數包括：程式規劃時間和程式規劃脈衝寬度中的至少一個，並且預定參數包括：程式規劃電壓和程式規劃電流中的至少一個。
在其他特徵中，該方法更包括：依據在製造期間儲存的值來決定程式規劃參數。該方法更包括：儲存寫資料和程式規劃參數之間的映射。該方法更包括在製造期間決定映射。該方法更包括：依據從第一記憶體晶片取得的資料的誤差率來更新映射。該方法更包括：當讀取複數個儲存元件中的一些儲存元件時，產生讀位準資料；將讀位準資料傳送到控制器；以及將讀位準資料轉換為經恢復的資料。
在還有其他特徵中，讀位準資料包括：來自複數個儲存元件中的一些儲存元件的被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。程式規劃參數被以數位形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制器。該方法更包括：將程式規劃參數轉換為類比形式。程式規劃參數被以類比形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制器。
在其他特徵中，程式規劃參數被以數位形式傳送到第一記憶體晶片，並且該方法更包括：在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。該方法更包括：將程式規劃參數轉換爲類比形式。程式規劃參數被以類比形式傳送到第一記憶體晶片，並且該方法更包括：在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。該方法更包括：藉由串列介面將程式規劃參數傳送到第一記憶體晶片。
在其他特徵中，該方法更包括：藉由串列介面將數位位址資料傳送到第一記憶體晶片。該方法更包括：藉由串列介面將讀位準資料傳送到控制器。該方法更包括：分時多工程式規劃參數、和讀位準資料。該方法更包括：使用埋設時脈傳送程式規劃參數。該方法更包括：向第一記憶體晶片提供離散時脈信號，以鎖定程式規劃參數。
在還有其他特徵中，該方法更包括提供第二記憶體晶片；當第一信號被從控制器傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲，其中第一信號包括離散時脈信號和程式規劃參數中的一個；以及當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種固態記憶體系統包括第一記憶體晶片和控制裝置，第一記憶體晶片包括複數個儲存元件。複數個儲存元件中的每一個具有：在下限和上限之間變化的可測量參數。控制裝置用於：決定可測量參數的N個位準，接收寫資料，將寫資料轉換為程式規劃參數，並將程式規劃參數傳送到第一記憶體晶片，其中程式規劃參數中的每一個對應於N個位準中的一個。第一記憶體晶片使用程式規劃參數，對複數個儲存元件中的一些儲存元件程式規劃，其中N是大於1的整數。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。第一記憶體晶片使用：預定參數和程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃。程式規劃參數包括：程式規劃時間和程式規劃脈衝寬度中的至少一個，並且預定參數包括：程式規劃電壓和程式規劃電流中的至少一個。
在其他特徵中，控制裝置依據在製造期間儲存的值，以決定程式規劃參數。控制裝置更包括：寫資料和程式規劃參數之間的映射。映射是在製造期間決定的。控制裝置依據從第一記憶體晶片取得的資料的誤差率來更新映射。第一記憶體晶片當讀取複數個儲存元件中的一些儲存元件時，產生讀位準資料並將讀位準資料傳送到控制裝置。
在還有其他特徵中，控制裝置將讀位準資料轉換爲經恢復的資料。讀位準資料包括：來自複數個儲存元件中的一些儲存元件的被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。程式規劃參數被以數位形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制裝置。第一記憶體晶片更包括：用於將程式規劃 參數轉換爲類比形式的數位-至-類比轉換裝置。
在其他特徵中，程式規劃參數被以類比形式傳送到第一記憶體晶片，並且讀位準資料被以類比形式傳送到控制裝置。程式規劃參數被以數位形式傳送到第一記憶體晶片。第一記憶體晶片更包括類比-至-數位轉換裝置，其用於：在讀位準資料被傳送到控制裝置之前，將讀位準資料轉換為數位形式。第一記憶體晶片更包括：用於將程式規劃參數轉換為類比形式的數位-至-類比轉換裝置。
在還有其他特徵中，程式規劃參數被以類比形式傳送到第一記憶體晶片。第一記憶體晶片更包括類比-至-數位轉換裝置，其用於在讀位準資料被傳送到控制裝置之前，將讀位準資料轉換爲數位形式。寫資料和經恢復的資料是二進位資料。固態記憶體系統更包括：用於控制裝置和第一記憶體晶片之間的通信的串列介面裝置。控制裝置藉由串列介面裝置將程式規劃參數傳送到第一記憶體晶片。控制裝置藉由串列介面裝置將數位位址資料傳送到第一記憶體晶片。
在還有其他特徵中，第一記憶體晶片藉由串列介面裝置將讀位準資料傳送到控制裝置。程式規劃參數和讀位準資料被分時多工。程式規劃參數是使用埋設時脈傳送的。控制裝置向第一記憶體晶片提供離散時脈信號，以鎖定程式規劃參數。固態記憶體系統更包括：第二記憶體晶片、第一延遲裝置、以及第二延遲裝置，第一延遲裝置用於當第一信號被從控制裝置傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲，其中第一信號包括：離散時脈信號和程式規劃參數中的一個，第二延遲裝置用於當第一信號被從控制裝置傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
一種記憶體晶片包括：複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；接收器，接收器接收來自記憶體控制器的N個目標值，其中N是大於0的整數；以及程式規劃模組，程 式規劃模組將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。程式規劃模組藉由重覆地程式規劃並測量N個儲存元件中的每一個的可測量參數，來對N個儲存元件程式規劃。程式規劃模組重覆地程式規劃並測量N個儲存元件中的每一個，一直到相對應可測量參數與N個目標值中的相對應一個相差小於一個預定量爲止。
在其他特徵中，預定量是預定百分比和預定絕對值之一。記憶體晶片更包括讀模組，讀模組當讀取複數個儲存元件中的一個或更多個時產生讀位準資料，並且將讀位準資料傳送到控制器。讀位準資料包括來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在還有其他特徵中，讀模組以類比形式將讀位準資料傳送到控制器。記憶體晶片更包括：將N個目標值轉換為類比形式的數位-至-類比轉換器。讀模組以類比形式將讀位準資料傳送到控制器。記憶體晶片更包括類比-至-數位轉換器，類比-至-數位轉換器在讀位準資料被傳送到控制器之前將讀位準資料轉換為數位形式。記憶體晶片更包括：將N個目標值轉換為類比形式的數位-至-類比轉換器。
在其他特徵中，記憶體晶片更包括類比-至-數位轉換器，類比-至-數位轉換器在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。接收器是藉由串列介面接收N個目標值的串列接收器。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種記憶體控制器包括：接收寫資料的輸入模組；將寫資料轉換為N個目標值的寫位準模組，其中N是大於0的整數；以及將N個目標值傳送到具有複數個儲存元件的記憶體晶片的傳送器。記憶體晶片將複數個儲存元件中的N個儲存元件的可測量參數調整為N個目標值。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。寫位準模組依據在製造期間儲存的值，來決定N 個目標值。寫位準模組更包括：寫資料和目標值之間的映射。映射是在製造期間決定的。寫位準模組依據從記憶體晶片取得的資料的誤差率，來更新映射。
在其他特徵中，記憶體控制器更包括：接收來自記憶體晶片的與複數個儲存元件中的一個或更多個相對應的讀位準資料的接收器；以及將讀位準資料轉換為經恢復的資料的轉換模組。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，傳送器以數位形式將N個目標值傳送到記憶體晶片，並且接收器以類比形式接收讀位準資料。傳送器以類比形式將N個目標值傳送到記憶體晶片，並且接收器以類比形式接收讀位準資料。傳送器以數位形式將N個目標值傳送到記憶體晶片，並且接收器以數位形式接收讀位準資料。傳送器以類比形式將N個目標值傳送到記憶體晶片，並且接收器以數位形式接收讀位準資料。
在其他特徵中，寫資料和經恢復的資料是二進位的。傳送器和接收器形成記憶體控制器和記憶體晶片之間的串列介面。傳送器使用埋設時脈傳送N個目標值。傳送器向記憶體晶片提供離散時脈信號以鎖定N個目標值。可攜式電腦系統包括該記憶體控制器。企業計算系統包括該記憶體控制器。
一種固態記憶體系統包括：第一和第二記憶體晶片、控制器、以及第一和第二延遲模組，第一和第二記憶體晶片包括複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數。控制器接收寫資料，將寫資料轉換爲N個目標值，並將N個目標值傳送到第一和第二記憶體晶片。第一和第二記憶體晶片將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值，其中N是大於0的整數。第一延遲模組當第一信號被從控制器傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲。第一信號包括：離散時脈信號和N個目標值中的一個。第二延遲模組當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，固態記憶體系統更包括：設定第一和第二延遲的延遲控制器。固態記憶體系統更包括查詢表。延遲控制器依據來自查詢表的值來設定第一和第二延遲。延遲控制器分別依據來自第一和第二記憶體晶片的回饋來調整第一和第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
一種操作記憶體晶片的方法包括：提供複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；接收來自記憶體控制器的N個目標值，其中N是大於0的整數；以及將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。該方法更包括：藉由重覆地程式規劃並測量N個儲存元件中的每一個的可測量參數，來對N個儲存元件程式規劃。該方法更包括：重覆地程式規劃並測量N個儲存元件中的每一個，一直到相對應可測量參數與N個目標值中的相對應一個相差小於一個預定量為止。
在其他特徵中，預定量是預定百分比和預定絕對值之一。該方法更包括：當讀取複數個儲存元件中的一個或更多個時，產生讀位準資料，並且將讀位準資料傳送到控制器。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，該方法更包括：以類比形式將讀位準資料傳送到控制器。該方法更包括：將N個目標值轉換為類比形式。該方法更包括：在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。該方法更包括將N個目標值轉換為類比形式。
一種操作記憶體控制器的方法包括：接收寫資料；將寫資料轉換為N個目標值，其中N是大於0的整數；以及將N個目標值傳送到具有複數個儲存元件的記憶體晶片。記憶體晶片將複數個儲存元件中的N個儲存元件的可測量參數調整為N個目標值。
在其他特徵中，N個目標值中的每一個包括電流、電壓、電阻和臨界 電壓中的至少一個。該方法更包括依據在製造期間儲存的值來決定N個目標值。該方法更包括儲存寫資料和目標值之間的映射。映射是在製造期間決定的。該方法更包括依據從記憶體晶片取得的資料的誤差率來更新映射。
在其他特徵中，該方法更包括：接收來自記憶體晶片的與複數個儲存元件中的一個或更多個相對應的讀位準資料，並將讀位準資料轉換為經恢復的資料。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，該方法更包括：以數位形式將N個目標值傳送到記憶體晶片，並且以類比形式接收讀位準資料。該方法更包括：以類比形式將N個目標值傳送到記憶體晶片，並且以類比形式接收讀位準資料。該方法更包括：以數位形式將N個目標值傳送到記憶體晶片，並且以數位形式接收讀位準資料。該方法更包括：以類比形式將N個目標值傳送到記憶體晶片，並且以數位形式接收讀位準資料。
在其他特徵中，寫資料和經恢復的資料是二進位的。傳送器藉由串列介面傳送N個目標值。接收器藉由串列介面接收讀位準資料。傳送器使用埋設時脈傳送N個目標值。傳送器向記憶體晶片提供離散時脈信號以鎖定N個目標值。
一種方法包括：接收寫資料；將寫資料轉換爲N個目標值；將N個目標值傳送到第一和第二記憶體晶片，其各自包括複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值，其中N是大於0的整數；當第一信號被從控制器傳送到第一記憶體晶片時對第一信號施加可變的第一延遲，其中第一信號包括離散時脈信號和N個目標值中的一個；以及當第一信號被從控制器傳送到第二記憶體晶片時對第一信號施加可變的第二延遲。
在其他特徵中，該方法更包括：依據來自查詢表的值，來設定第一和第二延遲。該方法更包括：分別依據來自第一和第二記憶體晶片的回饋，來調整第一和第二延遲。
一種記憶體晶片包括：複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；接收來自記憶體控制器的程式規劃參數的接收器，程式規劃參數中的每一個對應於可測量參數的N個位準中的一個，其中N是大於1的整數；以及使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃的程式規劃模組。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。程式規劃模組使用預定參數和程式規劃參數，對複數個儲存元件中的一些儲存元件程式規劃。程式規劃參數包括：程式規劃時間、和程式規劃脈衝寬度中的至少一個，並且預定參數包括：程式規劃電壓和程式規劃電流中的至少一個。
在其他特徵中，記憶體晶片更包括讀模組，讀模組當讀取複數個儲存元件中的一個或更多個時，產生讀位準資料，並將讀位準資料傳送到控制器。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，讀模組以類比形式將讀位準資料傳送到控制器。記憶體晶片更包括：將程式規劃參數轉換為類比形式的數位-至-類比轉換器。讀模組以數位形式將讀位準資料傳送到控制器。記憶體晶片更包括：類比-至-數位轉換器，類比-至-數位轉換器在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。記憶體晶片更包括：將程式規劃參數轉換為類比形式的數位-至-類比轉換器。
在其他特徵中，讀模組包括：藉由串列介面傳送讀位準資料的串列傳送器。接收器包括：藉由串列介面接收程式規劃參數的串列接收器。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種記憶體控制器包括：接收寫資料的輸入模組；寫位準模組，寫位準模組決定記憶體晶片的複數個儲存元件的可測量參數的N個位準，並將寫資料轉換為程式規劃參數，程式規劃參數中的每一個對應於N個位準中 的一個，其中N是大於1的整數；以及將程式規劃參數傳送到記憶體晶片的傳送器。記憶體晶片使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。寫位準模組依據在製造期間儲存的值來決定程式規劃參數。寫位準模組更包括：：寫資料和程式規劃參數之間的映射。映射是在製造期間決定的。寫位準模組依據從記憶體晶片恢復的資料的誤差率來更新映射。
在其他特徵中，記憶體控制器更包括接收來自記憶體晶片的與複數個儲存元件中的一個或更多個相對應的讀位準資料的接收器；以及將讀位準資料轉換為經恢復的資料的轉換模組。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，傳送器以數位形式將程式規劃參數傳送到記憶體晶片，並且接收器以類比形式接收讀位準資料。傳送器以類比形式將程式規劃參數傳送到記憶體晶片，並且接收器以類比形式接收讀位準資料。傳送器以數位形式將程式規劃參數傳送到記憶體晶片，並且接收器以數位形式接收讀位準資料。傳送器以類比形式將程式規劃參數傳送到記憶體晶片，並且接收器以數位形式接收讀位準資料。
在其他特徵中，寫資料和經恢復的資料是二進位的。傳送器和接收器形成：記憶體控制器和記憶體晶片之間的串列介面。傳送器使用埋設時脈傳送程式規劃參數。傳送器向記憶體晶片提供離散時脈信號，以鎖定程式規劃參數。可攜式電腦系統包括該記憶體控制器。企業計算系統包括該記憶體控制器。
一種固態記憶體系統包括：第一和第二記憶體晶片、控制器、以及第一和第二延遲模組，第一和第二記憶體晶片包括複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數。控制器決定可測量參數的N個位準，接收寫資料，將寫資料轉換為程式規劃參數，並將程式規劃參數傳送到第一和第二記憶體晶片，其中程式規劃參數中的 每一個對應於N個位準中的一個。第一和第二記憶體晶片使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃，其中N是大於0的整數。第一延遲模組當第一信號被從控制器傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲。第一信號包括：離散時脈信號和程式規劃參數中的一個。第二延遲模組當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，固體記憶體系統更包括：設定第一和第二延遲的延遲控制器。固體記憶體系統更包括查詢表。延遲控制器依據來自查詢表的值，來設定第一和第二延遲。延遲控制器分別依據來自第一和第二記憶體晶片的回饋來調整第一和第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
一種操作記憶體晶片的方法包括：提供複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；接收來自記憶體控制器的程式規劃參數，程式規劃參數中的每一個對應於可測量參數的N個位準中的一個，其中N是大於1的整數；以及使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。該方法更包括：使用預定參數和程式規劃參數，對複數個儲存元件中的一些儲存元件程式規劃。程式規劃參數包括：程式規劃時間、和程式規劃脈衝寬度中的至少一個，並且預定參數包括：程式規劃電壓、和程式規劃電流中的至少一個。
在其他特徵中，該方法更包括當讀取複數個儲存元件中的一個或更多個時，產生讀位準資料並將讀位準資料傳送到控制器。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數，其中被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，該方法更包括：以類比形式將讀位準資料傳送到控制 器並且以類比形式接收程式規劃參數。該方法更包括：以數位形式將讀位準資料傳送到控制器，並且以類比形式接收程式規劃參數。該方法更包括：以數位形式將讀位準資料傳送到控制器，並且以數位形式接收程式規劃參數。
在其他特徵中，該方法更包括：以類比形式將讀位準資料傳送到控制器，並且以數位形式接收程式規劃參數。該方法更包括：藉由串列介面傳送讀位準資料。該方法更包括：藉由串列介面接收程式規劃參數。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種操作記憶體控制器的方法包括：決定記憶體晶片的複數個儲存元件的可測量參數的N個位準，其中N是大於1的整數；接收寫資料；將寫資料轉換為程式規劃參數，程式規劃參數中的每一個對應於N個位準中的一個；以及將程式規劃參數傳送到記憶體晶片。記憶體晶片使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。該方法更包括：依據在製造期間儲存的值，來決定程式規劃參數。該方法更包括：儲存寫資料和程式規劃參數之間的映射。該方法更包括：在製造期間決定映射。
在其他特徵中，該方法更包括：依據從記憶體晶片恢復的資料的誤差率來更新映射。該方法更包括：接收來自記憶體晶片的與複數個儲存元件中的一個或更多個相對應的讀位準資料，並且將讀位準資料轉換爲經恢復的資料。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數，其中被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，該方法更包括：以數位形式將程式規劃參數傳送到記憶體晶片，並且以類比形式接收讀位準資料。該方法更包括：以類比形式將程式規劃參數傳送到記憶體晶片，並且以類比形式接收讀位準資料。該方法更包括：以數位形式將程式規劃參數傳送到記憶體晶片，並且以數位 形式接收讀位準資料。該方法更包括：以類比形式將程式規劃參數傳送到記憶體晶片，並且以數位形式接收讀位準資料。
在其他特徵中，寫資料和經恢復的資料是二進位的。該方法更包括：藉由串列介面將程式規劃參數傳送到記憶體晶片。該方法更包括：藉由串列介面接收讀位準資料。該方法更包括：使用埋設時脈傳送程式規劃參數。該方法更包括：向記憶體晶片提供離散時脈信號，以鎖定程式規劃參數。
一種方法包括：提供包括複數個儲存元件的第一和第二記憶體晶片，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；決定可測量參數的N個位準，其中N是大於1的整數；接收寫資料；將寫資料轉換為程式規劃參數，其中程式規劃參數中的每一個對應於N個位準中的一個；將程式規劃參數傳送到第一和第二記憶體晶片，其中第一和第二記憶體晶片使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃；當第一信號被從控制器傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲，其中第一信號包括離散時脈信號和程式規劃參數中的一個；以及當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，該方法更包括：依據來自查詢表的值來設定第一和第二延遲。該方法更包括：分別依據來自第一和第二記憶體晶片的回饋來調整第一和第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種記憶體晶片包括：複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；用於接收來自記憶體控制器的N個目標值的接收裝置，其中N是大於0的整數；以及程式規劃裝置，程式規劃裝置用於將複數個儲存元件中的N個儲存元件的相對應可測量參數調整為N個目標值。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。程式規劃裝置藉由重覆地程式規劃並測量N個儲存元件中的每一個的可測量參數，來對N個儲存元件程式規劃。程式規劃裝置重覆地程式規劃並測量N個儲存元件中的每一個，一直到相對應可 測量參數與N個目標值中的相對應一個相差小於一個預定量為止。
在其他特徵中，預定量是預定百分比和預定絕對值之一。記憶體晶片更包括：用於當讀取複數個儲存元件中的一個或更多個時，產生讀位準資料，並且將讀位準資料傳送到控制器的讀裝置。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，讀裝置以類比形式將讀位準資料傳送到控制器。記憶體晶片更包括：用於將N個目標值轉換為類比形式的數位-至-類比轉換裝置。讀裝置以類比形式將讀位準資料傳送到控制器。記憶體晶片更包括：類比-至-數位轉換裝置，其用於在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。記憶體晶片更包括：用於將N個目標值轉換為類比形式的數位-至-類比轉換裝置。
在其他特徵中，記憶體晶片更包括類比-至-數位轉換裝置，類比-至-數位轉換裝置用於在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。接收裝置包括：藉由串列介面接收N個目標值的串列接收裝置。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種記憶體控制器包括：用於接收寫資料的輸入裝置；用於將寫資料轉換為N個目標值的寫位準裝置，其中N是大於0的整數；以及用於將N個目標值傳送到具有複數個儲存元件的記憶體晶片的傳送裝置。記憶體晶片將複數個儲存元件中的N個儲存元件的可測量參數調整為N個目標值。
在其他特徵中，N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。寫位準裝置依據在製造期間儲存的值，來決定N個目標值。寫位準裝置更包括寫資料和目標值之間的映射。映射是在製造期間決定的。寫位準裝置依據從記憶體晶片取得的資料的誤差率來更新映射。
在其他特徵中，記憶體控制器更包括：用於接收來自記憶體晶片的與複數個儲存元件中的一個或更多個相對應的讀位準資料的接收裝置；以及用於將讀位準資料轉換為經恢復的資料的轉換裝置。讀位準資料包括：來 自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，傳送裝置以數位形式將N個目標值傳送到記憶體晶片，並且接收裝置以類比形式接收讀位準資料。傳送裝置以類比形式將N個目標值傳送到記憶體晶片，並且接收裝置以類比形式接收讀位準資料。傳送裝置以數位形式將N個目標值傳送到記憶體晶片，並且接收裝置以數位形式接收讀位準資料。傳送裝置以類比形式將N個目標值傳送到記憶體晶片，並且接收裝置以數位形式接收讀位準資料。
在其他特徵中，寫資料和經恢復的資料是二進位的。傳送裝置和接收裝置形成記憶體控制器和記憶體晶片之間的串列介面。傳送裝置使用埋設時脈傳送N個目標值。傳送裝置向記憶體晶片提供離散時脈信號以鎖定N個目標值。可攜式電腦系統包括該記憶體控制器。企業計算系統包括該記憶體控制器。
一種固態記憶體系統包括：第一和第二記憶體晶片、控制裝置、以及第一和第二延遲裝置，第一和第二記憶體晶片包括複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數。控制裝置用於接收寫資料，將寫資料轉換為N個目標值，並將N個目標值傳送到第一和第二記憶體晶片。第一和第二記憶體晶片將：複數個儲存元件中的N個儲存元件的相對應可測量參數，調整爲N個目標值，其中N是大於0的整數。第一延遲裝置用於當第一信號被從控制器傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲。第一信號包括：離散時脈信號、和N個目標值中的一個。第二延遲裝置用於當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，固態記憶體系統更包括：用於設定第一和第二延遲的延遲控制裝置。延遲控制裝置依據：來自查詢表的值，來設定第一和第二延遲。延遲控制裝置分別依據：來自第一和第二記憶體晶片的回饋，來調整第一和第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
一種記憶體晶片包括：複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；用於接收來自記憶體控制器的程式規劃參數的接收裝置，程式規劃參數中的每一個對應於可測量參數的N個位準中的一個，其中N是大於1的整數；以及用於使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃的程式規劃裝置。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。程式規劃裝置使用預定參數和程式規劃參數，對複數個儲存元件中的一些儲存元件程式規劃。程式規劃參數包括：程式規劃時間、和程式規劃脈衝寬度中的至少一個，並且預定參數包括：程式規劃電壓和程式規劃電流中的至少一個。
在其他特徵中，記憶體晶片更包括：用於當讀取複數個儲存元件中的一個或更多個時產生讀位準資料，並將讀位準資料傳送到控制器的讀裝置。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數。被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。讀裝置以類比形式將讀位準資料傳送到控制器。
在其他特徵中，記憶體晶片更包括：用於將程式規劃參數轉換為類比形式的數位-至-類比轉換裝置。讀裝置以數位形式將讀位準資料傳送到控制器。記憶體晶片更包括類比-至-數位轉換裝置，類比-至-數位轉換裝置用於：在讀位準資料被傳送到控制器之前，將讀位準資料轉換為數位形式。記憶體晶片更包括：將程式規劃參數轉換為類比形式的數位-至-類比轉換裝置。
在其他特徵中，讀裝置包括：藉由串列介面傳送讀位準資料的串列傳送裝置。接收裝置包括：藉由串列介面接收程式規劃參數的串列接收裝置。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。
一種記憶體控制器包括：用於接收寫資料的輸入裝置；寫位準裝置，寫位準裝置用於決定記憶體晶片的複數個儲存元件的可測量參數的N個位準，並將寫資料轉換為程式規劃參數，程式規劃參數中的每一個對應於N個位準中的一個，其中N是大於1的整數；以及用於將程式規劃參數傳送 到記憶體晶片的傳送裝置。記憶體晶片使用程式規劃參數，將複數個儲存元件中的一些儲存元件程式規劃。
在其他特徵中，程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。寫位準裝置依據在製造期間儲存的值，來決定程式規劃參數。寫位準裝置更包括：寫資料和程式規劃參數之間的映射。映射是在製造期間決定的。寫位準裝置依據：從記憶體晶片恢復的資料的誤差率，來更新映射。
在其他特徵中，記憶體控制器更包括：用於接收來自記憶體晶片的與複數個儲存元件中的一個或更多個相對應的讀位準資料的接收裝置；以及用於將讀位準資料轉換為經恢復的資料的轉換裝置。讀位準資料包括：來自複數個儲存元件中的一個或更多個的一個或更多個被測量參數，其中被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
在其他特徵中，傳送裝置以數位形式將程式規劃參數傳送到記憶體晶片，並且接收裝置以類比形式接收讀位準資料。傳送裝置以類比形式將程式規劃參數傳送到記憶體晶片，並且接收裝置以類比形式接收讀位準資料。傳送裝置以數位形式將程式規劃參數傳送到記憶體晶片，並且接收裝置以數位形式接收讀位準資料。傳送裝置以類比形式將程式規劃參數傳送到記憶體晶片，並且接收裝置以數位形式接收讀位準資料。
在其他特徵中，寫資料和經恢復的資料是二進位的。傳送裝置和接收裝置形成記憶體控制器和記憶體晶片之間的串列介面。傳送裝置使用埋設時脈傳送程式規劃參數。傳送裝置向記憶體晶片提供離散時脈信號以鎖定程式規劃參數。可攜式電腦系統包括該記憶體控制器。企業計算系統包括該記憶體控制器。
一種固態記憶體系統包括：第一和第二記憶體晶片、控制裝置、以及第一和第二延遲裝置，第一和第二記憶體晶片包括複數個儲存元件，複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數。控制裝置用於決定可測量參數的N個位準，接收寫資料，將寫資料轉換為程式規劃參數，並將程式規劃參數傳送到第一和第二記憶體晶片，其中程式規劃 參數中的每一個對應於N個位準中的一個。第一和第二記憶體晶片使用程式規劃參數對複數個儲存元件中的一些儲存元件程式規劃，其中N是大於1的整數。第一延遲裝置用於：當第一信號被從控制器傳送到第一記憶體晶片時，對第一信號施加可變的第一延遲。第一信號包括離散時脈信號和程式規劃參數中的一個。第二延遲裝置用於當第一信號被從控制器傳送到第二記憶體晶片時，對第一信號施加可變的第二延遲。
在其他特徵中，固體記憶體系統更包括：用於設定第一和第二延遲的延遲控制裝置。延遲控制裝置依據來自查詢表的值，來設定第一和第二延遲。延遲控制裝置分別依據來自第一和第二記憶體晶片的回饋，來調整第一和第二延遲。儲存元件包括非揮發性儲存元件。儲存元件包括多位準相變儲存元件。儲存元件包括多位準電荷儲存元件。可攜式電腦系統包括該固態記憶體系統。企業計算系統包括該固態記憶體系統。
本發明應用之其他領域將從以下所提供的詳細說明而為明顯。應當理解，此等詳細說明與特定例雖然顯示本發明之實施例，其用意之目的僅在於說明，且其用意並非在於限制本發明之範圍。
本發明將由以下詳細說明並參考所附圖式而獲得更完整瞭解。
以下說明僅為典範性質，且其用意並不在於限制本發明、其應用或使用。為了清楚起見，在此等圖中使用相同之參考號碼，以辨識類似元件。如同在此所使用之片語A、B、以及C中的至少一個應當被認為是使用非互斥邏輯或的邏輯(A或B或C)。應當理解，在一種方法中之步驟可以按不同的順序執行，而不會改變本發明之原理。
在此使用的術語“模組”表示特殊用途積體電路(ASIC)、電子電路、用於執行一個或更多個軟體或韌體程式的處理器(共用、專用、或組群)與記憶體、組合邏輯電路及/或提供所說明功能的其他適當零件。
習知技術說明在設計時所設定的儲存元件的預先定義位準。更新的正在出現的多位準記憶體技術可能具有：不完全在設計時表徵的位準概率密度函數(pdf)與最適位準選擇。例如，影響位準決定之特徵可能隨著製造 批次、晶圓至晶圓、或者甚至跨單一晶片而不同。此外，這些特徵可能隨時間、以及儲存元件所經歷程式規劃或拭除循環之數目而改變。
決定這些特徵可以使用智慧韌體、映射表、及/或數位信號處理來達成。這些特徵可能與當要寫入預定義位準時哪一位準的pdf被讀取有關。當定義位準可能被誤讀時，可能需要間隔得進一步遠離其他定義位準。例如，對於儲存2位元的儲存元件，可以定義4個定義位準，其中一個定義位準遠離其他三個定義位準。隨著記憶體晶片的損耗，可以使用更少的定義位準並且/或者所增加位準之間的間隔。此外，定義位準可以跨記憶體晶片的不同區域不同地決定與執行。
並不各記憶體晶片中複製此決定並使用定義位準的能力，而是單個記憶體控制器可以執行這些功能中的一些或全部。藉由將位準控制定位在記憶體控制器中，複數個記憶體晶片不必各自具有此功能。此外，記憶體晶片中用於位準控制的製造結構，例如混合信號及/或數位信號處理結構，可能需要更複雜的製造過程。將位準控制電路行動到記憶體控制器可以減少：需要在記憶體晶片中製造的裝置的型式。當記憶體晶片主要包括儲存元件時，可以去除其他裝置所需的過程步驟，因而降低記憶體晶片的成本。
此外，記憶體控制器可以包括：用於韌體的儲存體、與用於更新韌體的介面。在各記憶體晶片中複製該韌體較：包括韌體儲存體的單個記憶體控制器可能增加成本。此外，對各記憶體晶片添加韌體介面可能增加：記憶體晶片的成本、及/或記憶體晶片所位於其上的印刷電路板的成本，並且可能帶來信號完整性問題。
在習知技術中，記憶體控制器向記憶體晶片提供使用者資料，記憶體晶片隨後將使用者資料翻譯為預定義位準。根據本發明的原理，記憶體控制器可以決定最適的定義位準，並且可以向記憶體晶片傳送實際位準資訊。此外，在讀操作期間，對儲存元件的測量結果可以被傳送至記憶體控制器。記憶體控制器可以施加更先進的處理以擷取有效資料。這與記憶體晶片依據測量結果作困難決定、以及有時返回不正確使用者資料是相反的。
第4圖說明記憶體控制器向記憶體晶片傳送數位資料以指示將儲存元件程式規劃為定義位準的程式規劃參數之方法。例如，記憶體控制器可以 接收使用者資料，使用者資料可能在儲存元件中被表示為第一定義位準。記憶體控制器隨後將向記憶體晶片提供程式規劃參數，程式規劃參數將導致記憶體晶片中的儲存元件達到第一定義位準。
例如，第一定義位準可以定義依據電荷儲存的儲存元件中的第一電荷量，這將導致儲存元件具有第一臨界電壓。記憶體控制器提供的程式規劃參數可以包括將儲存元件中的電荷量提升為第一數量的程式規劃電壓及/或程式規劃時間。記憶體晶片隨後以設定的程式規劃電壓將儲存元件程式規劃指定的程式規劃時間。
為了執行讀操作，記憶體晶片測量儲存元件的位準。例如，記憶體晶片可以對儲存元件施加某一電壓，並且測量所產生的電流。這可以是儲存元件的臨界電壓的指示，其指示儲存在儲存元件中的電荷數量。
第4圖的記憶體晶片將被測值轉換爲數位值，該數位值被返回到記憶體控制器。該數位值並不是對儲存了什麽樣的使用者資料的困難決定，而是代表所讀取的位準。記憶體控制器隨後可以處理該資訊，以決定最初寫入之定義位準，該位準隨後被映射到使用者資料。
第5圖說明與第4圖類似的系統，不同之處在於去除了用於在記憶體控制器和記憶體晶片之間傳送數位資料的各別時脈。相反，使用了埋設時脈以及時脈恢復。第6圖是記憶體晶片不包括類比-至-數位轉換器的系統。因此，記憶體晶片向記憶體控制器返回類比值，隨後記憶體控制器將該值轉換為數位形式。
由於複雜度、混合信號要求和佈局空間，將類比-至-數位轉換器行動到記憶體控制器可以節省系統中使用的各記憶體晶片上的費用。在第7圖中，數位-至-類比轉換器被重定位到記憶體控制器。因此，記憶體控制器傳送類比寫資訊，並且接收類比讀資訊。位址資訊仍然可以數位地傳送，如同於第7圖中所示。
第8圖顯示記憶體控制器中的時脈去偏移(deskew)的典範執行方式。藉由改變傳送到記憶體晶片的數位信號的延遲，記憶體晶片所接收的時脈可以直接使用於鎖定資料。例如，在第8圖中，記憶體控制器包括用於各記憶體晶片的延遲模組，以將各晶片的資料與時脈對準。第9A圖-9G說明 可使用根據本發明之記憶體控制器和晶片的典範裝置。
現在參考第4圖，其顯示對記憶體晶片204傳送並接收代表位準資訊的數位資料的記憶體控制器202。記憶體控制器202包括控制模組210。控制模組210接收來自主機(未示出)的存取(讀寫)請求。
控制模組210將位址和資料資訊輸出到多工器212和寫位準模組214。對於位址資訊，多工器212將來自控制模組210的位址資訊輸出到高速調變器216。當控制模組210輸出資料時，寫位準模組214可以將使用者資料轉換為數位位準資料。多工器212隨後將該數位位準資料輸出到高速調變器216。寫位準模組214可以儲存從控制模組210接收的使用者資料對定義位準的程式規劃參數的映射表。
程式規劃參數可以包括：程式規劃電壓/電流、程式規劃時間、程式規劃脈衝寬度等。此外或者替代地，程式規劃參數可以包括所想要的儲存元件參數。這可以用作開回路或閉回路程式規劃的目標。例如，當使用電荷儲存元件時，所想要的儲存元件參數可以是：所想要臨界電壓或預定讀電壓下的所想要電流。例如，當使用相變儲存元件時，所想要的儲存元件參數可以是所想要電阻。
高速調變器216將接收的資訊轉換為串列流，串列流由線路驅動器218從記憶體控制器202輸出。高速調變器216可以包括串列化器，該串列化器可以執行為串列化器/解串列化器的一部分，並且高速調變器216可以包括高速多位元連接。記憶體晶片204中的信號轉換模組230接收來自線路驅動器218的資料。來自線路驅動器218的資料可以由低壓差分信令(LVDS)介面承載，並且信號轉換模組230可以包括差分放大器。
記憶體晶片204包括鎖定器232，鎖定器232依據接收的時脈信號鎖定信號轉換模組230的輸出。接收的時脈信號可以被去偏移模組234所解釋。去偏移模組234例如可以包括延遲鎖定回路、相位鎖定回路、及/或校準延遲元件。
鎖定器232的輸出由高速解調變器236接收。高速解調變器236可以包括解串列化器，解串列化器可以執行為串列化器/解串列化器的一部分，並且高速解調變器236可以包括高速多位元連接。高速解調變器236輸出 位址和資料資訊。對於資訊是位址還是資料的指示可以包括在串列流中，或者可以由邊帶資料指示，例如各別的控制線路或匯流排。位址資訊可以被數位緩衝器238接收。緩衝器238隨後向記憶體陣列240呈現一個或更多個位址以進行讀或寫。
資料資訊可以被數位-至-類比轉換器(DAC)242接收。資料資訊可以包括用於將記憶體陣列240的儲存元件程式規劃為所想要位準的一個或更多個程式規劃參數。DAC 242將接收的數位值的類比版本施加到記憶體陣列240。
如果同時對記憶體陣列240中的複數個儲存元件程式規劃，則緩衝器(未示出)可以插入在DAC 242和記憶體陣列240之間。緩衝器隨後可以累積來自DAC 242的類比值，並將其呈現給記憶體陣列240用於程式規劃。此外或替代地，DAC 242的複數個實例可以平行地産生類比輸出值。
類比值可以代表目標值，例如目標臨界電壓或目標電阻。在各種執行方式中，這些值並不是直接測得的，而是從諸如測得的電流或測得的電壓推導而得。這些值可以在將已知電壓或電流被施加於單元時測得。
在開回路程式規劃中，可以一直到讀取儲存元件時才測量這些值。在閉回路程式規劃中，可以在每次程式規劃重覆之後測量這些值。一旦被測值與目標值相差小於預定數量，閉回路程式規劃就可以結束。該預定數量可以例如是百分比或絕對值。預定量可以與儲存元件中定義位準的最大數成比例。例如，如果對於儲存單元的被測量參數有最多四個定義位準，則預定量可以是被測量參數的可能範圍的1/4的預定百分比。
在讀取期間，緩衝器238向記憶體陣列240呈現位址。記憶體陣列240將類比值輸出到類比-至-數位轉換器(ADC)244。記憶體陣列240可以將複數個類比值從複數個儲存元件輸出到ADC 244的複數個實例。在各種其他執行方式中，記憶體陣列240可以向ADC 244順序輸出數個類比值。這些值中的每一個可以由從緩衝器238接收的新位址産生，或者可以依據記憶體陣列240內部的邏輯輸出。
ADC 244將數位值輸出到高速調變器246。高速調變器246的輸出被經由線路驅動器248輸出到記憶體控制器202。在各種執行方式中，記憶體 控制器202和記憶體晶片204之間的串列連接(serial link)可以在向記憶體晶片204傳送寫資料和向記憶體控制器202返回讀資料之間多工使用。
當接收寫資料時，線路驅動器248可以被三態化，即，其輸出被置於高阻抗狀態中。類似地，當接收讀資料時，線路驅動器218可以被三態化。如果所想要雙工操作，則線路驅動器248可以經由第二串列連接向記憶體控制器202輸出讀資料。如果所想要更大的產生量，則可以添加分離的串列連接以用於位址資訊，而原始串列連接被用於資料資訊。此外，第4圖的系統可以支援叢發模式的各種形式，例如傳送單個位址，接著傳送該位址和後續位址的多件資料。
由線路驅動器248輸出的資料被記憶體控制器202中的信號轉換模組260接收。信號轉換模組260可以包括差分放大器，其向高速解調變器262輸出資料。高速解調變器262將數位值從記憶體晶片204輸出到控制模組210。這些數位值可以指示從記憶體陣列240中的儲存元件讀取的位準。例如，數位值可以代表儲存元件的臨界電壓。替代地，數位值可以代表被測電流，被測電流可以被轉換為臨界電壓。
控制模組210解釋接收的值以恢復已儲存在記憶體陣列240中的使用者資料。例如，控制模組210可以具有用於各連接的記憶體晶片(包括記憶體晶片204)的映射。例如，各映射可以是從使用者資料到定義的臨界電壓的映射。控制模組210可以藉由識別定義的臨界電壓中的哪一個最接近所接收的臨界電壓來恢復使用者資料。該映射隨後被用於決定與所識別的臨界電壓相對應的使用者資料。
控制模組210可以在組裝時使用記憶體晶片204的位準資訊程式規劃。例如，可以表徵記憶體晶片204或者記憶體晶片204所取自的批次或晶圓。這種表徵可以決定在記憶體晶片204的儲存元件中可以儲存多少定義位準，以及各定義位準應當間隔多近。在記憶體控制器202和記憶體晶片204被放置在電路板上之後，校準值可以被儲存在記憶體控制器202的韌體中。
在各種執行方式中，有數個離散位準可供使用。例如，相變儲存元件可以包括兩個相變區域，各區域可以處於結晶或非結晶狀態。然後，依據 各相變區域的狀態，相變儲存元件可以提供四個離散電阻。表徵可以涉及：決定離散位準中的每一個是否是可達成的。表徵亦可以包括決定：使用於將儲存元件程式規劃為各離散位準的程式規劃參數。
此外或替代地，控制模組210自身可以實施表徵。這可以在開機時實施，在主機指定的時間實施，及/或在記憶體晶片204的使用期間以周期性期間實施。例如，控制模組210可以藉由寫和讀測試值以決定最適位準來實施表徵。
表徵可以導致映射表將使用者資料的各值映射到：定義位準、和一個或更多個有關程式規劃參數。控制模組210可以儲存用於各連接的記憶體晶片(包括記憶體晶片204)的映射表。控制模組210還可以儲存與記憶體晶片204的不同區域之映射表。例如，對於具有較高誤差率的記憶體區塊，控制模組210可以儲存包括較少定義位準的映射表。控制模組210可以使用誤差控制編碼來保護寫入到記憶體晶片204的資料。控制模組210還可以依據誤差率以調整映射表、改變映射表中所定義之位準，一直到使用該映射表儲存的資料經歷較低誤差率為止。
隨著拭除、寫及/或讀次數的增加，儲存元件可能會退化及/或經歷性質改變。例如，控制模組210可以儲存針對不同拭除次數的映射表。當資料被寫入到儲存元件時，儲存元件已經歷的拭除次數決定所使用的映射表。這一個或更多個映射表可以被傳送到寫位準模組214，寫位準模組214隨後可以將各寫請求翻譯為適當的程式規劃參數。
記憶體控制器202包括時脈產生器264，時脈產生器264的輸出使用線路驅動器266驅動到記憶體晶片204。專用時脈信號可以允許記憶體晶片204的快速開機和關機。時脈還可以被記憶體控制器202使用於接收來自記憶體晶片204的資料。時脈產生器264還可以產生用於記憶體控制器202的其他元件的一個或更多個時脈。例如，與記憶體晶片204的鎖定器232類似的鎖定器(未示出)可以執行於：在信號轉換模組260與高速解調變器262之間之記憶體控制器202中。
記憶體晶片204還可以包括寫校準模組270。例如，在相變記憶體(PCM)中，可以在記憶體晶片204內部實施寫校準。寫校準模組270可 以向緩衝器238輸出位址資料，向DAC 242輸出位準資訊，並且可以從ADC 244接收讀資訊。在記憶體晶片204不包括寫校準模組270的執行方式中，可以不須要ADC 244，並且可以將其行動到記憶體控制器202，如第6圖所示。
現在參考第5圖，其說明使用埋設時脈與記憶體晶片304通信的記憶體控制器302。記憶體控制器302包括接收多工器212的輸出的高速調變器310。高速調變器310可以包括：將時脈信號編碼爲要傳送的位元的時脈與編碼電路。例如，高速調變器310可以使用線編碼，例如曼徹斯特編碼、8B/10B或非歸零碼(non-return-to-zero)。線路驅動器218隨後將信號驅動到記憶體晶片304。
該信號被信號轉換模組230接收。該信號還被時脈恢復模組312接收。替代地，時脈恢復模組312可以接收信號轉換模組230的輸出。時脈恢復模組312恢復埋設的時脈，並且將恢復的時脈輸出到鎖定器232的時脈輸入。
當向記憶體控制器302傳送讀資料時，記憶體晶片304中的高速調變器320可以使用由時脈恢復模組312恢復的時脈。替代地，高速調變器320可以將恢復的時脈或另一時脈埋設到資料中。記憶體控制器302包括高速解調變器322，高速解調變器322可以提取出由高速調變器320埋設的時脈。替代地，高速解調變器322可以使用來自記憶體控制器302的時脈產生器264的時脈。
現在參考第6圖，其顯示向記憶體晶片404傳送數位寫資訊並接收類比讀資訊的記憶體控制器402。記憶體控制器402中的控制模組410向寫位準模組214輸出使用者資料，並向多工器212輸出位址資訊。寫位準模組214將使用者資料轉換爲數位程式規劃參數，以儲存與該資料相對應之所定義位準。
寫位準模組214的輸出被傳送到高速調變器216。記憶體控制器402經由線路驅動器218輸出串列化的數位資訊。該資訊可以是要由DAC 242翻譯的資料資訊，或者可以是位址資訊。當實施讀時，記憶體陣列240將一個或更多個類比值輸出到類比線路驅動器420。類比線路驅動器420將這些 類比值輸出到記憶體控制器402的ADC 430。
控制模組410接收來自ADC 430的指示從記憶體陣列240讀取的類比值的數位資料。控制模組410隨後將這些值轉換爲使用者資料。如第6圖所示，記憶體控制器402和記憶體晶片404之間的匯流排可以被複用來承載數位和類比資料兩者。然而，為了將各此等型式資料之設計最適化及/或改善信號完整性，可以建立分離的數位匯流排和類比匯流排。類比線路驅動器420隨後可以使用類比匯流排向ADC 430傳送資料。
現在參考第7圖，其顯示向記憶體晶片504傳送類比寫資料並接收類比讀資料的記憶體控制器502。在各種執行方式中，例如第7圖所示，位址資料仍然是數位地傳送的。控制模組510將數位位址資料輸出到高速調變器216。數位位址資料經由線路驅動器218被傳送到記憶體晶片504。替代地，數位位址資料可以使用平行匯流排被傳送到記憶體晶片504。
數位位址資料藉由緩衝器238施加於記憶體陣列240。記憶體陣列240的類比輸出被類比線路驅動器420傳送到：記憶體控制器502的ADC 430。控制模組510將寫資料輸出到寫位準模組214。寫位準模組214將該資料翻譯成數位程式規劃參數，該參數被輸出到DAC 520。
DAC 520將程式規劃參數轉換為類比值，類比值經由第二類比線路驅動器528被傳送到記憶體晶片504的類比緩衝器524。類比緩衝器524可以放大從第二類比線路驅動器528接收的信號。此外，類比緩衝器524可以緩衝多個類比信號，這些信號隨後可以並行或順序地施加於記憶體陣列240。
在各種執行方式中，在第二類比線路驅動器528、類比緩衝器524、以及類比線路驅動器420和ADC 430之間可以使用多工匯流排，如同於第6圖中所示。在各種執行方式中，記憶體晶片504可以包括ADC 430，並且向記憶體控制器502輸出數位資料。
現在參考第8圖，其顯示去偏移電路被從記憶體晶片604行動到記憶體控制器602的系統。藉由包括去偏移電路，記憶體控制器602去除了記憶體晶片604去偏的負擔，其顯示三個記憶體晶片604-1、604-2、以及604-3。記憶體控制器602包括：時脈產生器264、和線路驅動器266，線路 驅動器將來自時脈產生器264的時脈驅動到記憶體晶片604。
記憶體控制器602包括輸出模組610，輸出模組610向記憶體晶片604輸出資料。輸出模組610可以包括：第4圖的寫位準模組214、及/或高速調變器216，並且/或者可以包括記憶體控制器602中向記憶體晶片604傳送資料的其他模組。來自輸出模組的值被三個延遲模組620-1、620-2和620-3接收，這三個延遲模組620-1、620-2、以及620-3分別對應於記憶體晶片604-1、記憶體晶片604-2和記憶體晶片604-3。
延遲模組620由延遲控制模組630控制。延遲控制模組630可以接收來自記憶體晶片604的回饋，並調整由各此等延遲模組620導入的延遲數量。例如，延遲控制模組630可以接收來自鎖定模組650的信號品質資訊，並調整延遲模組620的延遲，一直到達成合適的信號完整性。延遲模組620延遲來自輸出模組610的輸出，並且這些信號分別被線路驅動器640-1、640-2、以及640-3驅動到記憶體晶片604。
在各種執行方式中，延遲控制模組630可以包括：儲存用於延遲模組620的延遲值的查詢表。查詢表可以在系統被組裝或設計時產生。在各種執行方式中，延遲控制模組630可以向記憶體晶片604傳送時間變化的資料圖案。記憶體晶片604可以向延遲控制模組630傳送所接收的值。延遲控制模組630可以使用該資訊來決定適當的延遲。對於不返回有效資料的記憶體晶片604，延遲控制模組630可以將延遲增加或減少一個小的遞增量。
驅動的值隨後分別被記憶體晶片604-1、604-2和604-3中的鎖定模組650-1、650-2和650-3鎖定。鎖定模組650藉由從線路驅動器266接收的時脈作爲時脈控制。藉由調整由延遲模組620導入的延遲量，延遲控制模組630可以確保資料與時脈信號同步地抵達鎖定模組650。
如果記憶體晶片604-1位於更靠近記憶體控制器602，則由延遲模組620-1導入的延遲可以更大以抵消到達記憶體晶片604-1之更短的距離。儘管第8圖中複數個延遲模組調整資料，但是在各種其他執行方式中，複數個延遲模組可以調整時脈，而同時輸出單一資料流。在這種執行方式中，延遲控制模組630將控制導入到各時脈信號的延遲，以致於其與資料在各記憶體晶片604被同步地接收。
在第9A-9G圖中，顯示包含本發明的教示的各種典範執行方式。現在參考第9A圖，本發明的教示可以執行在硬碟驅動器(HDD)700的緩衝器711及/或非揮發性記憶體712中。HDD 700包括：硬碟組件(HDA)701、和HDD印刷電路板(PCB)702。HDA 701可以包括磁性媒體703(例如儲存資料的一個或更多個碟片)、與讀/寫裝置704。
讀/寫裝置704可以配置在致動臂705上，並且可以在磁性媒體703上讀寫資料。此外，HDA 701包括：旋轉磁性媒體703的主軸馬達706、與致動致動臂705的音圈馬達(VCM)707。前置放大器裝置708在讀操作期間放大由讀/寫裝置704產生的信號，並在寫操作期間向讀/寫裝置704提供信號。
HDD PCB 702包括讀/寫通道模組(以下稱爲“讀通道”)709、硬碟控制器(HDC)模組710、緩衝器711、非揮發性記憶體712、處理器713、以及主軸/VCM驅動器模組714。讀通道709處理：從前置放大器裝置708接收的、以及向前置放大器裝置708傳送的資料。HDC模組710控制HDA 701的零件，並且經由I/O介面715與外部裝置(未示出)通信。外部裝置可以包括：電腦、多媒體裝置、行動計算裝置等。I/O介面715可以包括有線及/或無線通信連接。
HDC模組710可以接收來自HDA 701、讀通道709、緩衝器711、非揮發性記憶體712、處理器713、主軸/VCM驅動器模組714、及/或I/O介面715的資料。處理器713可以處理資料，包括編碼、解碼、過濾及/或格式化。經處理資料可以被輸出到HDA 701、讀通道709、緩衝器711、非揮發性記憶體712、處理器713、主軸/VCM驅動器模組714、及/或I/O介面715。
HDC模組710可以使用緩衝器711及/或非揮發性記憶體712，以儲存與HDD 700的控制和操作有關的資料。緩衝器711可以包括：DRAM、SDRAM等。非揮發性記憶體712可以包括任何合適型式的半導體或固態記憶體，例如快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁性RAM、以及多態記憶體，在多態記憶體中各記憶體單元具有多於兩種狀態。主軸/VCM驅動器模組714控制：主軸馬達706和VCM 707。HDD PCB 702包括向HDD 700的零件供電的電源716。
現在參考第9B圖，本發明的教示可以執行於：DVD驅動器718或CD驅動器(未示出)的之緩衝器722、及/或非揮發性記憶體723中。DVD驅動器718包括：DVD PCB 719和DVD組件(DVDA)720。DVD PCB 719包括：DVD控制模組721、緩衝器722、非揮發性記憶體723、處理器724、主軸/FM(饋給馬達)驅動器模組725、類比前端模組726、寫策略模組727、以及DSP模組728。
DVD控制模組721控制DVDA 720的零件，並且經由I/O介面729與外部裝置(未示出)通信。外部裝置可以包括：電腦、多媒體裝置、行動計算裝置等。I/O介面729可以包括：有線及/或無線通信連接。
DVD控制模組721可以接收來自緩衝器722、非揮發性記憶體723、處理器724、主軸/FM驅動器模組725、類比前端模組726、寫策略模組727、DSP模組728、及/或I/O介面729的資料。處理器724可以處理資料，包括編碼、解碼、過濾及/或格式化。DSP模組728實施信號處理，例如視頻及/或音頻編碼/解碼。處理後的資料可以被輸至：緩衝器722、非揮發性記憶體723、處理器724、主軸/FM驅動器模組725、類比前端模組726、寫策略模組727、DSP模組728、及/或I/O介面729。
DVD控制模組721可以使用緩衝器722及/或非揮發性記憶體723來儲存：與DVD驅動器718的控制和操作有關的資料。緩衝器722可以包括DRAM、SDRAM等。非揮發性記憶體723可以包括：任何合適型式的半導體或固態記憶體，例如快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁性RAM、以及多態記憶體，在多態記憶體中各記憶體單元具有多於兩種狀態。DVD PCB 719包括向DVD驅動器718的零件供電的電源730。
DVDA 720可以包括前置放大器裝置731、雷射驅動器732、以及光學裝置733，光學裝置733可以是光學讀/寫(ORW)裝置或光學唯讀(OR)裝置。主軸馬達734旋轉光學儲存媒體735，而饋給馬達736相對於光學儲存媒體735而致動光學裝置733。
當從光學儲存媒體735讀取資料時，雷射驅動器向光學裝置733提供 讀功率。光學裝置733偵測來自光學儲存媒體735的資料，並將資料傳送到前置放大器裝置731。類比前端模組726接收來自前置放大器裝置731的資料，並執行諸如過濾和A/D轉換的功能。為了寫入向光學儲存媒體735，寫策略模組727將功率位準和計時資料傳送到雷射驅動器732。雷射驅動器732控制光學裝置733之對光學儲存媒體735寫入資料。
現在參考第9C圖，本發明的教示可以執行於高畫質電視(HDTV)737的記憶體741、及/或儲存裝置742中。HDTV 737包括：HDTV控制模組738、顯示器739、電源740、記憶體741、儲存裝置742、網路介面743、以及外部介面745。如果網路介面743包括無線區域網路介面，則可以包括天線(未示出)。
HDTV 737可以接收：來自網路介面743、及/或外部介面745的輸入信號，網路介面743及/或外部介面745可以經由線纜、寬帶網際網路、及/或衛星傳送和接收資料。HDTV控制模組738可以處理輸入信號(包括編碼、解碼、過濾及/或格式化)，並產生輸出信號。輸出信號可以被傳輸到顯示器739、記憶體741、儲存裝置742、網路介面743、以及外部介面745中的一個或更多個。
記憶體741可以包括：隨機存取記憶體(RAM)及/或非揮發性記憶體。非揮發性記憶體可以包括任何合適型式的半導體或固態記憶體，例如快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁性RAM和多態記憶體，在多態記憶體中各記憶體單元具有多於兩種狀態。儲存裝置742可以包括光學儲存驅動器，例如：DVD驅動器、及/或硬碟驅動器(HDD)。HDTV控制模組738經由：網路介面743、及/或外部介面745與外部通信。電源740向HDTV 737的零件供電。
現在參考第9D圖，本發明的教示可以執行於：車輛746的記憶體749、及/或儲存裝置750中。車輛746可以包括：車輛控制系統747、電源748、記憶體749、儲存裝置750、以及網路介面752。如果網路介面752包括無線區域網路介面，則可以包括天線(未示出)。車輛控制系統747可以是傳動系控制系統、車體控制系統、娛樂控制系統、防鎖死系統(ABS)、導航系統、車輛資訊通信系統、車道偏離系統、自調整式巡航控制系統等。
車輛控制系統747可以與一個或更多個感測器754通信，並產生一個或更多個輸出信號756。感測器754可以包括溫度感測器、加速度感測器、壓力感測器、旋轉感測器、氣流感測器等。輸出信號756可以控制引擎工作參數、傳動工作參數、懸掛參數等。
電源748向車輛746的元件供電。車輛控制系統747可以將資料儲存於：記憶體749及/或儲存裝置750中。記憶體749可以包括：隨機存取記憶體(RAM)、及/或非揮發性記憶體。非揮發性記憶體可以包括：任何合適型式的半導體或固態記憶體，例如快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁性RAM、以及多態記憶體，在多態記憶體中各記憶體單元具有多於兩種狀態。儲存裝置750可以包括光學儲存驅動器，例如DVD驅動器、及/或硬碟驅動器(HDD)。車輛控制系統747可以使用網路介面752與外部通信。
現在參考第9E圖，本發明的教示可以執行於：行動電話758的記憶體764及/或儲存裝置766中。行動電話758包括：電話控制模組760、電源762、記憶體764、儲存裝置766、以及行動網路介面767。行動電話758可以包括網路介面768、麥克風770、諸如揚聲器及/或輸出插孔之類的音頻輸出772、顯示器774和諸如鍵盤及/或指標裝置之使用者輸入裝置776。如果網路介面768包括無線區域網路介面，則可以包括天線(未示出)。
電話控制模組760可以接收來自：行動網路介面767、網路介面768、麥克風770、及/或使用者輸入裝置776的輸入信號。電話控制模組760可以處理輸入信號(包括編碼、解碼、過濾及/或格式化)，並產生輸出信號。輸出信號可以被傳輸至：記憶體764、儲存裝置766、行動網路介面767、網路介面768、以及音頻輸出772中的一個或更多個。
記憶體764可以包括：隨機存取記憶體(RAM)、及/或非揮發性記憶體。非揮發性記憶體可以包括：任何合適型式的半導體或固態記憶體，例如快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁性RAM、以及多態記憶體，在多態記憶體中各記憶體單元具有多於兩種狀態。儲存裝置776可以包括光學儲存驅動器，例如DVD驅動器及/或硬碟驅動器(HDD)。電源762向行動電話758的零件供電。
現在參考第9F圖，本發明的教示可以執行於：機上盒778的記憶體783、及/或儲存裝置784中。機上盒778包括：機上盒控制模組780、顯示器781、電源782、記憶體783、儲存裝置784、以及網路介面785。如果網路介面785包括無線區域網路介面，則可以包括天線(未示出)。
機上盒控制模組780可以接收：來自網路介面785和外部介面787的輸入信號，網路介面785和外部介面787可以經由線纜、寬帶網際網路、及/或衛星傳送和接收資料。機上盒控制模組780可以處理信號(包括編碼、解碼、過濾及/或格式化)，並產生輸出信號。輸出信號可以包括標準及/或高清晰度格式的音頻及/或視頻信號。輸出信號可以被傳輸到：網路介面785及/或顯示器781。顯示器781可以包括電視、投影儀器及/或監視器。
電源782向機上盒778的零件供電。記憶體783可以包括：隨機存取記憶體(RAM)、及/或非揮發性記憶體。非揮發性記憶體可以包括：任何合適型式的半導體或固態記憶體，例如快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁性RAM和多態記憶體，在多態記憶體中各記憶體單元具有多於兩種狀態。儲存裝置784可以包括：光學儲存驅動器，例如DVD驅動器及/或硬碟驅動器(HDD)。
現在參考第9G圖，本發明的教示可以執行在行動裝置789的記憶體792及/或儲存裝置793中。行動裝置789可以包括：行動裝置控制模組790、電源791、記憶體792、儲存裝置793、網路介面794、以及外部介面799。如果網路介面794包括無線區域網路介面，則可以包括天線(未示出)。
行動裝置控制模組790可以接收：來自網路介面794及/或外部介面799的輸入信號。外部介面799可以包括USB、紅外線及/或乙太網路。輸入信號可以包括：經壓縮的音頻及/或視頻，並且可以遵守MP3格式。此外，行動裝置控制模組790可以接收來自諸如鍵盤、觸摸墊或個別按鈕之類的使用者輸入796的輸入。行動裝置控制模組790可以處理輸入信號(包括編碼、解碼、過濾及/或格式化)，並產生輸出信號。
行動裝置控制模組790可以向音頻輸出797輸出音頻信號，並向顯示器798輸出視頻信號。音頻輸出797可以包括：揚聲器及/或輸出插孔。顯示器798可以呈現圖形使用者介面，圖形使用者介面可以包括選單、圖示 等。電源791向行動裝置789的元件供電。記憶體792可以包括：隨機存取記憶體(RAM)、及/或非揮發性記憶體。
非揮發性記憶體可以包括：任何合適型式的半導體或固態記憶體，例如快閃記憶體(包括NAND和NOR快閃記憶體)、相變記憶體、磁性RAM、以及多態記憶體，在多態記憶體中各記憶體單元具有多於兩種狀態。儲存裝置793可以包括光學儲存驅動器，例如DVD驅動器、及/或硬碟驅動器(HDD)。行動裝置可以包括：個人數位助理、媒體播放器、膝上型電腦、遊戲控制臺、或其他行動計算裝置。
根據本發明的原理的記憶體控制器和記憶體晶片可以用在高性能表現和企業計算系統中。企業計算系統可以向整個組織內的複數個使用者提供諸如檔案服務、資料庫處理和應用主機之類的服務。企業計算系統之特徵為：由長操作時間(例如99.99%的操作時間)、可調整性、以及大儲存量。在這些情形中，可以擴大本發明的記憶體系統之效益，包括降低記憶體晶片成本。
從以上說明，熟習此技術人士本領域技術人員現在可以瞭解，本發明廣泛教示可以各種形式執行。因此，雖然本發明包括特定示例，然而，本發明之真實範圍不應如此受限，這是由於在研究本說明書、圖式、以及以下申請專利範圍之後，其他修正對於熟習此技術人士將成為明顯。
100‧‧‧記憶體控制器
102‧‧‧記憶體晶片
202‧‧‧記憶體控制器
204‧‧‧記憶體晶片
210‧‧‧控制模組
212‧‧‧多工器
214‧‧‧寫位準模組
216‧‧‧高速調變器
218‧‧‧線路驅動器
230‧‧‧信號轉換模組
232‧‧‧鎖定器
234‧‧‧去偏移模組
236‧‧‧高速解調變器
238‧‧‧數位緩衝器
240‧‧‧記憶體陣列
242‧‧‧數位-至-類比轉換器(DAC)
244‧‧‧類比-至-數位轉換器(ADC)
246‧‧‧高速調變器
248‧‧‧線路驅動器
260‧‧‧信號轉換模組
262‧‧‧高速解調變器
264‧‧‧時脈產生器
266‧‧‧線路驅動器
270‧‧‧寫校準模組
302‧‧‧記憶體控制器
304‧‧‧記憶體晶片
310‧‧‧高速調變器
312‧‧‧時脈恢復模組
320‧‧‧高速調變器
322‧‧‧高速解調變器
402‧‧‧記憶體控制器
404‧‧‧記憶體晶片
410‧‧‧控制模組
420‧‧‧類比線路驅動器
430‧‧‧類比-至-數位轉換器(ADC)
502‧‧‧記憶體控制器
504‧‧‧記憶體晶片
510‧‧‧控制模組
520‧‧‧數位-至-類比轉換器(DAC)
524‧‧‧類比緩衝器
528‧‧‧第二類比線路驅動器
602‧‧‧記憶體控制器
604-1‧‧‧記憶體晶片
604-2‧‧‧記憶體晶片
604-3‧‧‧記憶體晶片
610‧‧‧輸出模組
620-1‧‧‧延遲模組
620-2‧‧‧延遲模組
620-3‧‧‧延遲模組
630‧‧‧延遲控制模組
640-1‧‧‧線路驅動器
640-2‧‧‧線路驅動器
640-3‧‧‧線路驅動器
650-1‧‧‧鎖定模組
650-2‧‧‧鎖定模組
650-3‧‧‧鎖定模組
700‧‧‧硬碟驅動器(HDD)
701‧‧‧硬碟組件
702‧‧‧HDD印刷電路板
703‧‧‧磁性煤體
704‧‧‧讀/寫裝置
705‧‧‧致動臂
706‧‧‧主軸馬達
707‧‧‧音圈馬達(VCM)
708‧‧‧前置放大器裝置
709‧‧‧讀/寫通道模組(讀通道)
710‧‧‧硬碟控制器(HDC)模組
711‧‧‧緩衝器
712‧‧‧非揮發性記憶體
713‧‧‧處理器
714‧‧‧主軸/VCM驅動器模組
715‧‧‧輸入/輸出(I/O)介面
716‧‧‧電源
718‧‧‧DVD驅動器
719‧‧‧DVD印刷電路板
720‧‧‧DVD組件
721‧‧‧DVD控制模組
722‧‧‧緩衝器
723‧‧‧非揮發性記憶體
724‧‧‧處理器
725‧‧‧驅動器模組
726‧‧‧類比前端模組
727‧‧‧寫策略模組
728‧‧‧DSP模組
729‧‧‧輸入/輸出(I/O)介面
730‧‧‧電源
731‧‧‧前置放大器裝置
732‧‧‧雷射驅動器
733‧‧‧光學裝置
734‧‧‧主軸馬達
735‧‧‧光學儲存媒體
736‧‧‧饋給馬達
737‧‧‧高畫質電視(HDTV)
738‧‧‧HDTV控制模組
739‧‧‧顯示器
740‧‧‧電源
741‧‧‧記憶體
742‧‧‧儲存裝置
743‧‧‧網路介面
745‧‧‧外部介面
746‧‧‧車輛
747‧‧‧車輛控制系統
748‧‧‧電源
749‧‧‧記憶體
750‧‧‧儲存裝置
752‧‧‧網路介面
754‧‧‧感測器
756‧‧‧輸出信號
758‧‧‧行動電話
760‧‧‧電話控制模組
762‧‧‧電源
764‧‧‧記憶體
766‧‧‧儲存裝置
767‧‧‧行動網路介面
768‧‧‧網路介面
770‧‧‧麥克風
772‧‧‧音頻輸出
774‧‧‧顯示器
776‧‧‧使用者輸入裝置
778‧‧‧機上盒
780‧‧‧機上盒控制模組
781‧‧‧顯示器
782‧‧‧電源
783‧‧‧記憶體
784‧‧‧儲存裝置
785‧‧‧網路介面
787‧‧‧外部介面
789‧‧‧行動裝置
790‧‧‧行動裝置控制模組
791‧‧‧電源
792‧‧‧記憶體
793‧‧‧儲存裝置
794‧‧‧網路介面
796‧‧‧使用者輸入
797‧‧‧音頻輸出
798‧‧‧顯示器
799‧‧‧外部介面
第1圖為用於四個預定義位準的寫設計的典範概率密度函數(pdf)的圖式；第2圖為當pdf不同時用於四個預定義位準的寫設計的典範pdf之圖式；第3圖為根據習知技術的記憶體系統的功能方塊圖；第4圖為對記憶體晶片傳送並接收代表位準資訊的數位資料的典範記憶體控制器的功能方塊圖；第5圖為使用埋設時脈與記憶體晶片通信的典範記憶體控制器的功能方塊圖；第6圖為對記憶體晶片傳送數位寫資訊並接收類比讀資訊的典範記憶體控 制器的功能方塊圖；第7圖為對記憶體晶片傳送類比寫資訊並接收類比讀資料的典範記憶體控制器的功能方塊圖；第8圖為將去偏移電路被從記憶體晶片行動至記憶體控制器的典範系統的功能方塊圖；第9A圖為硬碟驅動器的功能方塊圖；第9B圖為DVD驅動器的功能方塊圖；第9C圖為高畫質電視的功能方塊圖；第9D圖為車輛控制系統的功能方塊圖；第9E圖為行動電話的功能方塊圖；第9F圖為機上盒的功能方塊圖；以及第9G圖為行動裝置的功能方塊圖。
202‧‧‧記憶體控制器
204‧‧‧記憶體晶片
210‧‧‧控制模組
212‧‧‧多工器
214‧‧‧寫位準模組
216‧‧‧高速調變器
218‧‧‧線路驅動器
230‧‧‧信號轉換模組
232‧‧‧鎖定器
234‧‧‧去偏移模組
236‧‧‧高速解調變器
238‧‧‧數位緩衝器
240‧‧‧記憶體陣列
242‧‧‧數位-至-類比轉換器(DAC)
244‧‧‧類比-至-數位轉換器(ADC)
246‧‧‧高速調變器
248‧‧‧線路驅動器
260‧‧‧信號轉換模組
262‧‧‧高速解調變器
264‧‧‧時脈產生器
266‧‧‧線路驅動器
270‧‧‧寫校準模組

Claims (146)

  1. 一種固態記憶體系統，包括：包括複數個儲存元件的第一記憶體晶片，該複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；以及控制器，該控制器接收寫資料，將該寫資料轉換為N個目標值，並將該N個目標值傳送到該第一記憶體晶片，其中該第一記憶體晶片將該複數個儲存元件中的N個儲存元件的相對應可測量參數調整為該N個目標值，其中，N是大於0的整數。
  2. 如申請專利範圍第1項所述之固態記憶體系統，其中該N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
  3. 如申請專利範圍第1項所述之固態記憶體系統，其中該第一記憶體晶片藉由重覆地程式規劃並測量該N個儲存元件中的每一個的該可測量參數，而將該N個儲存元件程式規劃。
  4. 如申請專利範圍第3項所述之固態記憶體系統，其中該第一記憶體晶片重覆地程式規劃並測量該N個儲存元件中的每一個，一直到該相對應可測量參數與該N個目標值中的相對應一個相差小於一個預定量為止。
  5. 如申請專利範圍第4項所述之固態記憶體系統，其中該預定量是：預定百分比、和預定絕對值之一。
  6. 如申請專利範圍第1項所述之固態記憶體系統，其中該控制器依據在製造期間儲存的值，以決定該N個目標值。
  7. 如申請專利範圍第1項所述之固態記憶體系統，其中 該控制器更包括：寫資料和目標值之間的映射。
  8. 如申請專利範圍第7項所述之固態記憶體系統，其中該映射是在製造期間決定的。
  9. 如申請專利範圍第7項所述之固態記憶體系統，其中該控制器依據：從該第一記憶體晶片所擷取資料的誤差率，以更新該映射。
  10. 如申請專利範圍第1項所述之固態記憶體系統，其中該第一記憶體晶片當讀取該複數個儲存元件中的一個或更多個時，產生讀位準資料，並將該讀位準資料傳送到該控制器，並且其中該控制器將該讀位準資料轉換為經恢復的資料。
  11. 如申請專利範圍第10項所述之固態記憶體系統，其中該讀位準資料包括：來自該複數個儲存元件中的該一個或更多個的一個或更多個被測量參數，其中，該被測量參數中的每一個包括電流、電壓、電阻、以及臨界電壓中的至少一個。
  12. 如申請專利範圍第10項所述之固態記憶體系統，其中該N個目標值被以數位形式傳送到該第一記憶體晶片，並且該讀位準資料被以類比形式傳送到該控制器。
  13. 如申請專利範圍第12項所述之固態記憶體系統，其中該第一記憶體晶片更包括：將該N個目標值轉換為類比形式的數位-至-類比轉換器。
  14. 如申請專利範圍第10項所述之固態記憶體系統，其中該N個目標值被以類比形式傳送到該第一記憶體晶片，並且該讀位準 被以類比形式傳送到該控制器。
  15. 如申請專利範圍第10項所述之固態記憶體系統，其中該N個目標值被以數位形式傳送到該第一記憶體晶片，並且其中該第一記憶體晶片更包括類比-至-數位轉換器，該類比-至-數位轉換器在該讀位準資料被傳送到該控制器之前，將該讀位準資料轉換為數位形式。
  16. 如申請專利範圍第15項所述之固態記憶體系統，其中該第一記憶體晶片更包括：將該N個目標值轉換為類比形式的數位-至-類比轉換器。
  17. 如申請專利範圍第10項所述之固態記憶體系統，其中該N個目標值被以類比形式傳送到該第一記憶體晶片，並且其中該第一記憶體晶片更包括類比-至-數位轉換器，該類比-至-數位轉換器在該讀位準資料被傳送到該控制器之前將該讀位準資料轉換為數位形式。
  18. 如申請專利範圍第10項所述之固態記憶體系統，其中該寫資料和該經恢復的資料是二進位資料。
  19. 如申請專利範圍第1項所述之固態記憶體系統，更包括：該控制器和該第一記憶體晶片之間的串列介面，其中該控制器藉由該串列介面將該N個目標值傳送到該第一記憶體晶片。
  20. 如申請專利範圍第19項所述之固態記憶體系統，其中該控制器藉由該串列介面，將數位位址資料傳送到該第一記憶體晶片。
  21. 如申請專利範圍第19項所述之固態記憶體系統，其中該第一記憶體晶片藉由該串列介面將讀位準資料傳送到該控制器。
  22. 如申請專利範圍第21項所述之固態記憶體系統，其中該N個目標值和該讀位準資料被分時多工。
  23. 如申請專利範圍第19項所述之固態記憶體系統，其中該N個目標值是使用埋設時脈傳送的。
  24. 如申請專利範圍第19項所述之固態記憶體系統，其中該控制器向該第一記憶體晶片提供離散時脈信號，以鎖定該N個目標值。
  25. 如申請專利範圍第24項所述之固態記憶體系統，更包括：第二記憶體晶片；第一延遲模組，其當第一信號被從該控制器傳送到該第一記憶體晶片時，對該第一信號施加可變的第一延遲，其中該第一信號包括該離散時脈信號和該N個目標值中的一個；以及第二延遲模組，該第二延遲模組當該第一信號被從該控制器傳送到該第二記憶體晶片時，對該第一信號施加可變的第二延遲。
  26. 如申請專利範圍第1項所述之固態記憶體系統，其中該儲存元件包括：非揮發性儲存元件。
  27. 如申請專利範圍第26項所述之固態記憶體系統，其中該儲存元件包括：多位準相變儲存元件。
  28. 如申請專利範圍第26項所述之固態記憶體系統，其中該儲存元件包括：多位準電荷儲存元件。
  29. 一種可攜式電腦系統，其包括如申請專利範圍第1項所述之固態記憶體系統。
  30. 一種企業計算系統，其包括如申請專利範圍第1項所述之固態記憶體系統。
  31. 一種記憶體晶片，包括：複數個儲存元件，該複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；接收器，其接收來自記憶體控制器的N個目標值，其中N是大於0的整數；以及程式規劃模組，其將該複數個儲存元件中的N個儲存元件的相對應可測量參數調整為該N個目標值。
  32. 如申請專利範圍第31項所述之記憶體晶片，其中該N個目標值中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
  33. 如申請專利範圍第31項所述之記憶體晶片，其中該程式規劃模組藉由重覆地程式規劃並測量該N個儲存元件中的每一個的該可測量參數，來對該N個儲存元件程式規劃。
  34. 如申請專利範圍第33項所述之記憶體晶片，其中該程式規劃模組重覆地程式規劃並測量該N個儲存元件中的每一個，一直到該相對應可測量參數與該N個目標值中的相對應一個相差小於一個預定量為止。
  35. 如申請專利範圍第34項所述之記憶體晶片，其中該預定量為：預定百分比和預定絕對值之一。
  36. 如申請專利範圍第31項所述之記憶體晶片，更包括： 讀模組，該讀模組當讀取該複數個儲存元件中的一個或更多個時產生讀位準資料，並且將該讀位準資料傳送到該控制器。
  37. 如申請專利範圍第36項所述之記憶體晶片，其中該讀位準資料包括來自該複數個儲存元件中的該一個或更多個的一個或更多個被測量參數，其中該被測量參數中的每一個包括電流、電壓、電阻、以及臨界電壓中的至少一個。
  38. 如申請專利範圍第36項所述之記憶體晶片，其中該讀模組以類比形式將該讀位準資料傳送到該控制器。
  39. 如申請專利範圍第38項所述之記憶體晶片，更包括：數位-至-類比轉換器，其將該N個目標值轉換為類比形式。
  40. 如申請專利範圍第36項所述之記憶體晶片，其中該讀模組以類比形式將該讀位準資料傳送到該控制器。
  41. 如申請專利範圍第36項所述之記憶體晶片，更包括：類比-至-數位轉換器，該類比-至-數位轉換器在該讀位準資料被傳送到該控制器之前，將該讀位準資料轉換為數位形式。
  42. 如申請專利範圍第41項所述之記憶體晶片，更包括：數位-至-類比轉換器，其將該N個目標值轉換為類比形式。
  43. 如申請專利範圍第36項所述之記憶體晶片，更包括：類比-至-數位轉換器，該類比-至-數位轉換器在該讀位準資料被傳送到該控制器之前，將該讀位準資料轉換為數位形式。
  44. 如申請專利範圍第31項所述之記憶體晶片，其中 該接收器包括：藉由串列介面接收該N個目標值的串列接收器。
  45. 如申請專利範圍第31項所述之記憶體晶片，其中該儲存元件包括非揮發性儲存元件。
  46. 如申請專利範圍第45項所述之記憶體晶片，其中該儲存元件包括多位準相變儲存元件。
  47. 如申請專利範圍第45項所述之記憶體晶片，其中該儲存元件包括多位準電荷儲存元件。
  48. 一種記憶體控制器，包括：接收寫資料的輸入模組；將該寫資料轉換為N個目標值的寫位準模組，其中N是大於0的整數；以及將該N個目標值傳送到具有複數個儲存元件的記憶體晶片的傳送器，其中該記憶體晶片將該複數個儲存元件中的N個儲存元件的可測量參數調整為該N個目標值。
  49. 如申請專利範圍第48項所述之記憶體控制器，其中該N個目標值中的每一個包括電流、電壓、電阻、以及臨界電壓中的至少一個。
  50. 如申請專利範圍第48項所述之記憶體控制器，其中該寫位準模組依據在製造期間儲存的值，來決定該N個目標值。
  51. 如申請專利範圍第48項所述之記憶體控制器，其中該寫位準模組更包括：寫資料和目標值之間的映射。
  52. 如申請專利範圍第51項所述之記憶體控制器，其中該映射是在製造期間決定的。
  53. 如申請專利範圍第51項所述之記憶體控制器，其中該寫位準模組依據：從該記憶體晶片取得的資料的誤差率，來更新該映射。
  54. 如申請專利範圍第48項所述之記憶體控制器，更包括：接收器，其接收來自該記憶體晶片的與該複數個儲存元件中的一個或更多個相對應的讀位準資料，以及將該讀位準資料轉換為經恢復的資料的轉換模組。
  55. 如申請專利範圍第54項所述之記憶體控制器，其中該讀位準資料包括：來自該複數個儲存元件中的該一個或更多個的一個或更多個被測量參數，其中，該被測量參數中的每一個包括電流、電壓、電阻、以及臨界電壓中的至少一個。
  56. 如申請專利範圍第54項所述之記憶體控制器，其中該傳送器以數位形式將該N個目標值傳送到該記憶體晶片，並且該接收器以類比形式接收該讀位準資料。
  57. 如申請專利範圍第54項所述之記憶體控制器，其中該傳送器以類比形式將該N個目標值傳送到該記憶體晶片，並且該接收器以類比形式接收該讀位準資料。
  58. 如申請專利範圍第54項所述之記憶體控制器，其中該傳送器以數位形式將該N個目標值傳送到該記憶體晶片，並且該接收器以數位形式接收該讀位準資料。
  59. 如申請專利範圍第54項所述之記憶體控制器，其中該傳送器以類比形式將該N個目標值傳送到該記憶體晶片，並且該接收器以數位形式接收該讀位準資料。
  60. 如申請專利範圍第54項所述之記憶體控制器，其中該寫資料和該經恢復的資料是二進位的。
  61. 如申請專利範圍第54項所述之記憶體控制器，其中該傳送器和接收器形成：該記憶體控制器和該記憶體晶片之間的串列介面。
  62. 如申請專利範圍第61項所述之記憶體控制器，其中該傳送器使用埋設時脈傳送該N個目標值。
  63. 如申請專利範圍第61項所述之記憶體控制器，其中該傳送器向該記憶體晶片提供離散時脈信號，以鎖定該N個目標值。
  64. 一種可攜式電腦系統，其包括如申請專利範圍第48項所述之記憶體控制器。
  65. 一種企業計算系統，其包括如申請專利範圍第48項所述之記憶體控制器。
  66. 一種固態記憶體系統，包括：包括複數個儲存元件的第一和第二記憶體晶片，該複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；控制器，其接收寫資料，將該寫資料轉換為N個目標值，並將該N個目標值傳送到該第一和第二記憶體晶片，其中該第一和第二記憶體晶片將該複數個儲存元件中的N個儲存元件的相對應可測量參 數調整為該N個目標值，其中N是大於0的整數；第一延遲模組，該第一延遲模組當第一信號被從該控制器傳送到該第一記憶體晶片時，對該第一信號施加可變的第一延遲，其中該第一信號包括離散時脈信號和該N個目標值中的一個；以及第二延遲模組，該第二延遲模組當該第一信號被從該控制器傳送到該第二記憶體晶片時，對該第一信號施加可變的第二延遲。
  67. 如申請專利範圍第66項所述之固態記憶體系統，更包括：設定該第一和第二延遲的延遲控制器。
  68. 如申請專利範圍第67項所述之固態記憶體系統，更包括：查詢表，其中該延遲控制器依據來自該查詢表的值，來設定該第一和第二延遲。
  69. 如申請專利範圍第66項所述之固態記憶體系統，其中該延遲控制器分別依據：來自該第一和第二記憶體晶片的回饋，來調整該第一和第二延遲。
  70. 如申請專利範圍第66項所述之固態記憶體系統，其中該儲存元件包括非揮發性儲存元件。
  71. 如申請專利範圍第70項所述之固態記憶體系統，其中該儲存元件包括多位準相變儲存元件。
  72. 如申請專利範圍第70項所述之固態記憶體系統，其中該儲存元件包括多位準電荷儲存元件。
  73. 一種可攜式電腦系統，其包括如申請專利範圍第66項所述之固態記憶體系統。
  74. 一種企業計算系統，其包括如申請專利範圍第66項所述之固態記憶體系統。
  75. 一種固態記憶體系統，包括：包括複數個儲存元件的第一記憶體晶片，該複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；以及控制器，該控制器決定該可測量參數的N個位準，接收寫資料，將該寫資料轉換為程式規劃參數，並將該程式規劃參數傳送到該第一記憶體晶片，其中該程式規劃參數中的每一個對應於該N個位準中的一個，並且該第一記憶體晶片使用該程式規劃參數對該複數個儲存元件中的一些儲存元件程式規劃，其中N是大於1的整數。
  76. 如申請專利範圍第75項所述之固態記憶體系統，其中該程式規劃參數中的每一個包括程式規劃時間、程式規劃電壓、程式規劃電流和程式規劃脈衝寬度中的至少一個。
  77. 如申請專利範圍第75項所述之固態記憶體系統，其中該第一記憶體晶片使用預定參數和該程式規劃參數，將該複數個儲存元件中的該一些儲存元件程式規劃。
  78. 如申請專利範圍第77項所述之固態記憶體系統，其中該程式規劃參數包括：程式規劃時間和程式規劃脈衝寬度中的至少一個，並且該預定參數包括程式規劃電壓和程式規劃電流中的至少一個。
  79. 如申請專利範圍第75項所述之固態記憶體系統，其中該控制器依據在製造期間儲存的值，以決定該程式規劃參數。
  80. 如申請專利範圍第75項所述之固態記憶體系統，其中 該控制器更包括：寫資料和程式規劃參數之間的映射。
  81. 如申請專利範圍第80項所述之固態記憶體系統，其中該映射是在製造期間決定的。
  82. 如申請專利範圍第80項所述之固態記憶體系統，其中該控制器依據：從該第一記憶體晶片恢復的資料的誤差率，以更新該映射。
  83. 如申請專利範圍第75項之固態記憶體系統，其中該第一記憶體晶片當讀取該複數個儲存元件中的該一些儲存元件時產生讀位準資料，並將該讀位準資料傳送到該控制器，並且其中該控制器將該讀位準資料轉換為經恢復的資料。
  84. 如申請專利範圍第83項所述之固態記憶體系統，其中該讀位準資料包括：來自該複數個儲存元件中的該一些儲存元件的被測量參數，其中該被測量參數中的每一個包括電流、電壓、電阻、以及臨界電壓中的至少一個。
  85. 如申請專利範圍第83項所述之固態記憶體系統，其中該程式規劃參數被以數位形式傳送到該第一記憶體晶片，並且該讀位準資料被以類比形式傳送到該控制器。
  86. 如申請專利範圍第85項所述之固態記憶體系統，其中該第一記憶體晶片更包括：將該程式規劃參數轉換為類比形式的數位-至-類比轉換器。
  87. 如申請專利範圍第83項所述之固態記憶體系統，其中該程式規劃參數被以類比形式傳送到該第一記憶體晶片，並且該讀位 準資料被以類比形式傳送到該控制器。
  88. 如申請專利範圍第83項所述之固態記憶體系統，其中該程式規劃參數被以數位形式傳送到該第一記憶體晶片，並且其中該第一記憶體晶片更包括類比-至-數位轉換器，該類比-至-數位轉換器在該讀位準資料被傳送到該控制器之前，將該讀位準資料轉換為數位形式。
  89. 如申請專利範圍第88項所述之固態記憶體系統，其中該第一記憶體晶片更包括：將該程式規劃參數轉換為類比形式的數位-至-類比轉換器。
  90. 如申請專利範圍第83項所述之固態記憶體系統，其中該程式規劃參數被以類比形式傳送到該第一記憶體晶片，並且其中該第一記憶體晶片更包括類比-至-數位轉換器，該類比-至-數位轉換器在該讀位準資料被傳送到該控制器之前，將該讀位準資料轉換為數位形式。
  91. 如申請專利範圍第83項所述之固態記憶體系統，其中該寫資料和該經恢復的資料是二進位資料。
  92. 如申請專利範圍第75項所述之固態記憶體系統，更包括：該控制器和該第一記憶體晶片之間的串列介面，其中該控制器藉由該串列介面將該程式規劃參數傳送到該第一記憶體晶片。
  93. 如申請專利範圍第92項所述之固態記憶體系統，其中該控制器藉由該串列介面將數位位址資料傳送到該第一記憶體晶片。
  94. 如申請專利範圍第92項所述之固態記憶體系統，其中 該第一記憶體晶片藉由該串列介面將讀位準資料傳送到該控制器。
  95. 如申請專利範圍第94項所述之固態記憶體系統，其中該程式規劃參數和該讀位準資料被分時多工。
  96. 如申請專利範圍第92項所述之固態記憶體系統，其中該程式規劃參數是使用埋設時脈傳送的。
  97. 如申請專利範圍第92項所述之固態記憶體系統，其中該控制器向該第一記憶體晶片提供離散時脈信號，以鎖定該程式規劃參數。
  98. 如申請專利範圍第97項所述之固態記憶體系統，更包括：第二記憶體晶片；第一延遲模組，該第一延遲模組當第一信號被從該控制器傳送到該第一記憶體晶片時，對該第一信號施加可變的第一延遲，其中該第一信號包括該離散時脈信號和該程式規劃參數中的一個；以及第二延遲模組，該第二延遲模組當該第一信號被從該控制器傳送到該第二記憶體晶片時對該第一信號施加可變的第二延遲。
  99. 如申請專利範圍第75項所述之固態記憶體系統，其中該儲存元件包括非揮發性儲存元件。
  100. 如申請專利範圍第99項所述之固態記憶體系統，其中該儲存元件包括多位準相變儲存元件。
  101. 如申請專利範圍第99項所述之固態記憶體系統，其中該儲存元件包括多位準電荷儲存元件。
  102. 一種可攜式電腦系統，其包括如申請專利範圍第75項所述之固態記憶體系統。
  103. 一種企業計算系統，其包括如申請專利範圍第75項所述之固態記憶體系統。
  104. 一種記憶體晶片，包括：複數個儲存元件，該複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；接收器，其接收來自記憶體控制器的程式規劃參數，該程式規劃參數中的每一個對應於該可測量參數的N個位準中的一個，其中N是大於1的整數；以及程式規劃模組，其使用該程式規劃參數將該複數個儲存元件中的一些儲存元件程式規劃。
  105. 如申請專利範圍第104項所述之記憶體晶片，其中該程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。
  106. 如申請專利範圍第104項所述之記憶體晶片，其中該程式規劃模組使用預定參數和該程式規劃參數，將該複數個儲存元件中的該一些儲存元件程式規劃。
  107. 如申請專利範圍第106項所述之記憶體晶片，其中該程式規劃參數包括：程式規劃時間和程式規劃脈衝寬度中的至少一個，並且該預定參數包括：程式規劃電壓和程式規劃電流中的至少一個。
  108. 如申請專利範圍第104項之記憶體晶片，更包括： 讀模組，該讀模組當讀取該複數個儲存元件中的一個或更多個時，產生讀位準資料，且將該讀位準資料傳送到該控制器。
  109. 如申請專利範圍第108項所述之記憶體晶片，其中該讀位準資料包括：來自該複數個儲存元件中的該一個或更多個的一個或更多個被測量參數，其中該被測量參數中的每一個包括電流、電壓、電阻、以及臨界電壓中的至少一個。
  110. 如申請專利範圍第108項所述之記憶體晶片，其中該讀模組以類比形式將該讀位準資料傳送到該控制器。
  111. 如申請專利範圍第110項所述之記憶體晶片，更包括：數位-至-類比轉換器，其將該程式規劃參數轉換為類比形式。
  112. 如申請專利範圍第108項所述之記憶體晶片，其中該讀模組以數位形式將該讀位準資料傳送到該控制器。
  113. 如申請專利範圍第112項之記憶體晶片，更包括：類比-至-數位轉換器，該類比-至-數位轉換器在該讀位準資料被傳送到該控制器之前，將該讀位準資料轉換為數位形式。
  114. 如申請專利範圍第113項所述之記憶體晶片，更包括：數位-至-類比轉換器，其將該程式規劃參數轉換為類比形式。
  115. 如申請專利範圍第108項所述之記憶體晶片，其中該讀模組包括串列傳送器，其藉由串列介面傳送該讀位準資料。
  116. 如申請專利範圍第104項所述之記憶體晶片，其中該接收器包括串列接收器，其藉由串列介面接收該程式規劃參數。
  117. 如申請專利範圍第104項所述之記憶體晶片，其中該儲存元件包括非揮發性儲存元件。
  118. 如申請專利範圍第117項所述之記憶體晶片，其中該儲存元件包括多位準相變儲存元件。
  119. 如申請專利範圍第117項所述之記憶體晶片，其中該儲存元件包括多位準電荷儲存元件。
  120. 一種記憶體控制器，包括：接收寫資料的輸入模組；寫位準模組，該寫位準模組決定記憶體晶片的複數個儲存元件的可測量參數的N個位準，並將該寫資料轉換為程式規劃參數，該程式規劃參數中的每一個對應於該N個位準中的一個，其中N是大於1的整數；以及傳送器，其將該程式規劃參數傳送到該記憶體晶片，其中該記憶體晶片使用該程式規劃參數，對該複數個儲存元件中的一些儲存元件程式規劃。
  121. 如申請專利範圍第120項所述之記憶體控制器，其中該程式規劃參數中的每一個包括：程式規劃時間、程式規劃電壓、程式規劃電流、以及程式規劃脈衝寬度中的至少一個。
  122. 如申請專利範圍第120項所述之記憶體控制器，其中該寫位準模組依據在製造期間儲存的值，以決定該程式規劃參數。
  123. 如申請專利範圍第120項所述之記憶體控制器，其中該寫位準模組更包括：寫資料和程式規劃參數之間的映射。
  124. 如申請專利範圍第123項所述之記憶體控制器，其中該映射是在製造期間決定的。
  125. 如申請專利範圍第123項所述之記憶體控制器，其中該寫位準模組依據從該記憶體晶片恢復資料的誤差率來更新該映射。
  126. 如申請專利範圍第120項所述之記憶體控制器，更包括：接收器，其接收來自該記憶體晶片的與該複數個儲存元件中的一個或更多個相對應的讀位準資料；以及轉換模組，其將該讀位準資料轉換為經恢復的資料。
  127. 如申請專利範圍第126項所述之記憶體控制器，其中該讀位準資料包括：來自該複數個儲存元件中的該一個或更多個的一個或更多個被測量參數，以及其中該被測量參數中的每一個包括：電流、電壓、電阻、以及臨界電壓中的至少一個。
  128. 如申請專利範圍第126項所述之記憶體控制器，其中該傳送器以數位形式將該程式規劃參數傳送到該記憶體晶片，並且該接收器以類比形式接收該讀位準資料。
  129. 如申請專利範圍第126項所述之記憶體控制器，其中該傳送器以類比形式將該程式規劃參數傳送到該記憶體晶片，並且該接收器以類比形式接收該讀位準資料。
  130. 如申請專利範圍第126項所述之記憶體控制器，其中該傳送器以數位形式將該程式規劃參數傳送到該記憶體晶片，並且該接收器以數位形式接收該讀位準資料。
  131. 如申請專利範圍第126項所述之記憶體控制器，其中該傳送器以類比形式將該程式規劃參數傳送到該記憶體晶片，並且該接收器以數位形式接收該讀位準資料。
  132. 如申請專利範圍第126項所述之記憶體控制器，其中該寫資料和該經恢復的資料是二進位的。
  133. 如申請專利範圍第126項所述之記憶體控制器，其中該傳送器和接收器形成：該記憶體控制器和該記憶體晶片之間的串列介面。
  134. 如申請專利範圍第133項所述之記憶體控制器，其中該傳送器使用埋設時脈傳送該程式規劃參數。
  135. 如申請專利範圍第133項所述之記憶體控制器，其中該傳送器向該記憶體晶片提供離散時脈信號，以鎖定該程式規劃參數。
  136. 一種可攜式電腦系統，其包括如申請專利範圍第120項所述之記憶體控制器。
  137. 一種企業計算系統，其包括如申請專利範圍第120項所述之記憶體控制器。
  138. 一種固態記憶體系統，包括：第一與第二記憶體晶片，其包括複數個儲存元件，該複數個儲存元件中的每一個具有在下限和上限之間變化的可測量參數；控制器，其決定該可測量參數的N個位準，接收寫資料，將該寫資料轉換為程式規劃參數，並將該程式規劃參數傳送到該第一和第二 記憶體晶片，其中該程式規劃參數中的每一個對應於該N個位準中的一個，並且該第一和第二記憶體晶片使用該程式規劃參數對該複數個儲存元件中的一些儲存元件程式規劃，其中N是大於1的整數；第一延遲模組，其在當第一信號被從該控制器傳送到該第一記憶體晶片時，對該第一信號施加可變的第一延遲，其中該第一信號包括離散時脈信號和N個目標值中的一個；以及第二延遲模組，其在當該第一信號被從該控制器傳送到該第二記憶體晶片時，對該第一信號施加可變的第二延遲。
  139. 如申請專利範圍第138項所述之固態記憶體系統，更包括：延遲控制器，其設定該第一和第二延遲。
  140. 如申請專利範圍第139項所述之固態記憶體系統，更包括：查詢表，其中該延遲控制器依據來自該查詢表的值，以設定該第一和第二延遲。
  141. 如申請專利範圍第139項所述之固態記憶體系統，其中該延遲控制器各依據來自該第一和第二記憶體晶片的回饋，以調整該第一和第二延遲。
  142. 如申請專利範圍第138項所述之固態記憶體系統，其中該儲存元件包括非揮發性儲存元件。
  143. 如申請專利範圍第142項所述之固態記憶體系統，其中該儲存元件包括多位準相變儲存元件。
  144. 如申請專利範圍第142項所述之固態記憶體系統，其中該儲存元件包括多位準電荷儲存元件。
  145. 一種可攜式電腦系統，其包括如申請專利範圍第138項所述之固態記憶體系統。
  146. 一種企業計算系統，其包括如申請專利範圍第138項所述之固態記憶體系統。
TW096151646A 2007-01-02 2007-12-31 用於多層記憶體之高速介面 TWI453755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88315007P 2007-01-02 2007-01-02
US11/966,009 US7978541B2 (en) 2007-01-02 2007-12-28 High speed interface for multi-level memory

Publications (2)

Publication Number Publication Date
TW200837775A TW200837775A (en) 2008-09-16
TWI453755B true TWI453755B (zh) 2014-09-21

Family

ID=39219280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096151646A TWI453755B (zh) 2007-01-02 2007-12-31 用於多層記憶體之高速介面

Country Status (3)

Country Link
US (3) US7978541B2 (zh)
TW (1) TWI453755B (zh)
WO (1) WO2008082591A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8019940B2 (en) 2006-12-06 2011-09-13 Fusion-Io, Inc. Apparatus, system, and method for a front-end, distributed raid
US7894237B2 (en) * 2008-03-31 2011-02-22 Intel Corporation Programming multilevel cell phase change memories
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8358540B2 (en) 2010-01-13 2013-01-22 Micron Technology, Inc. Access line dependent biasing schemes
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
WO2011094454A2 (en) * 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
WO2012082792A2 (en) 2010-12-13 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for auto-commit memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US8761604B2 (en) * 2011-04-08 2014-06-24 Renaud Lavoie Small form factor pluggable unit with signal conversion capabilities
KR102133362B1 (ko) 2013-08-14 2020-07-15 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 프로그램 방법
US11281603B2 (en) 2018-08-03 2022-03-22 Kioxia Corporation Serial interface for semiconductor package
US11137808B2 (en) * 2018-08-31 2021-10-05 Micron Technology, Inc. Temperature compensation in a memory system
CN112835752A (zh) * 2019-11-25 2021-05-25 北京比特大陆科技有限公司 芯片的控制方法、控制装置和电子设备
US20240111618A1 (en) * 2022-09-29 2024-04-04 Advanced Micro Devices, Inc. Multi-level signal reception

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990012400A1 (en) * 1989-04-13 1990-10-18 Sundisk Corporation Multi-state eeprom read and write circuits and techniques
WO1993022770A1 (en) * 1992-05-01 1993-11-11 Motorola, Inc. Method and apparatus for storage of digital information
US5745414A (en) * 1994-09-14 1998-04-28 Information Storage Devices, Inc. Integrated circuit system having reference cells for improving the reading of storage cells
US5801980A (en) * 1995-09-28 1998-09-01 Invox Technology Testing of an analog memory using an on-chip digital input/output interface
US5901152A (en) * 1996-04-19 1999-05-04 Kabushiki Kaisha Toshiba Three-value data storing semiconductor memory system
US6016472A (en) * 1997-09-29 2000-01-18 Lucent Technologies Inc. System and method for interfacing a digital audio processor to a low-speed serially addressable storage device
US20020196883A1 (en) * 2001-06-25 2002-12-26 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
US6515917B2 (en) * 2001-04-10 2003-02-04 International Business Machines Corporation Digital-to-analog converter (dac) for dynamic adjustment of off-chip driver pull-up and pull down impedance by providing a variable reference voltage to high frequency receiver and driver circuits for commercial memory
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
WO2004114319A2 (en) * 2003-05-20 2004-12-29 Cray Inc. Apparatus and method for testing memory cards
EP1496519A2 (en) * 1998-01-21 2005-01-12 Sony Corporation Encoding method and memory apparatus
US20050219919A1 (en) * 2004-03-31 2005-10-06 Micron Technology, Inc. Reconstruction of signal timing in integrated circuits
US20050286297A1 (en) * 2004-06-25 2005-12-29 Micron Technology, Inc. Multiple level cell memory device with single bit per cell, re-mappable memory block

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756818B2 (ja) * 2002-01-09 2006-03-15 株式会社メガチップス メモリ制御回路および制御システム
US6621739B2 (en) * 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990012400A1 (en) * 1989-04-13 1990-10-18 Sundisk Corporation Multi-state eeprom read and write circuits and techniques
WO1993022770A1 (en) * 1992-05-01 1993-11-11 Motorola, Inc. Method and apparatus for storage of digital information
US5745414A (en) * 1994-09-14 1998-04-28 Information Storage Devices, Inc. Integrated circuit system having reference cells for improving the reading of storage cells
US5801980A (en) * 1995-09-28 1998-09-01 Invox Technology Testing of an analog memory using an on-chip digital input/output interface
US5901152A (en) * 1996-04-19 1999-05-04 Kabushiki Kaisha Toshiba Three-value data storing semiconductor memory system
US6016472A (en) * 1997-09-29 2000-01-18 Lucent Technologies Inc. System and method for interfacing a digital audio processor to a low-speed serially addressable storage device
EP1496519A2 (en) * 1998-01-21 2005-01-12 Sony Corporation Encoding method and memory apparatus
US6515917B2 (en) * 2001-04-10 2003-02-04 International Business Machines Corporation Digital-to-analog converter (dac) for dynamic adjustment of off-chip driver pull-up and pull down impedance by providing a variable reference voltage to high frequency receiver and driver circuits for commercial memory
US20020196883A1 (en) * 2001-06-25 2002-12-26 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
WO2004114319A2 (en) * 2003-05-20 2004-12-29 Cray Inc. Apparatus and method for testing memory cards
US20050219919A1 (en) * 2004-03-31 2005-10-06 Micron Technology, Inc. Reconstruction of signal timing in integrated circuits
US20050286297A1 (en) * 2004-06-25 2005-12-29 Micron Technology, Inc. Multiple level cell memory device with single bit per cell, re-mappable memory block

Also Published As

Publication number Publication date
TW200837775A (en) 2008-09-16
WO2008082591A3 (en) 2008-12-04
US8432753B2 (en) 2013-04-30
WO2008082591A2 (en) 2008-07-10
US20080159019A1 (en) 2008-07-03
US8638619B2 (en) 2014-01-28
US20130235638A1 (en) 2013-09-12
US20110267904A1 (en) 2011-11-03
US7978541B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
TWI453755B (zh) 用於多層記憶體之高速介面
US7800951B2 (en) Threshold voltage digitizer for array of programmable threshold transistors
TWI441180B (zh) 用於將多種狀態讀取於與寫入至相變記憶體中之校準系統及方法
US8316206B2 (en) Pilot placement for non-volatile memory
US8166271B2 (en) Memory controller for setting page length and memory cell density for semiconductor memory
US8019957B1 (en) Method and system for automatic calibration of a DQS signal in a storage controller
KR20100065364A (ko) 시스템 영향을 제거하기 위한 메모리 제어기 자체 교정
CN111164689B (zh) 用于存储器决策反馈均衡器的电压参考计算
CN110832586B (zh) 存储器决策反馈均衡器测试
US9196374B1 (en) System and method for detecting data stored in multi-bit memory cells
US8214706B2 (en) Method and apparatus for testing an electronic circuit integrated with a semiconductor device
US11870570B2 (en) Signal receiving device including sampler, voting circuit, and eye open monitor circuit
US11062781B1 (en) Equalizer circuit, memory storage device and signal adjustment method
US20220334921A1 (en) Memory device and operating method of the memory device and host device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees